KR20080017381A - 홀을 갖는 유전체 기판 및 제조 방법 - Google Patents

홀을 갖는 유전체 기판 및 제조 방법 Download PDF

Info

Publication number
KR20080017381A
KR20080017381A KR1020077029909A KR20077029909A KR20080017381A KR 20080017381 A KR20080017381 A KR 20080017381A KR 1020077029909 A KR1020077029909 A KR 1020077029909A KR 20077029909 A KR20077029909 A KR 20077029909A KR 20080017381 A KR20080017381 A KR 20080017381A
Authority
KR
South Korea
Prior art keywords
dielectric substrate
substrate
photomask
photoresist
holes
Prior art date
Application number
KR1020077029909A
Other languages
English (en)
Inventor
빈센트 용 친 리
와이 리앙 후
다쯔노리 고야나기
요시유끼 오꾸라
마사히꼬 이또
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20080017381A publication Critical patent/KR20080017381A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명의 일 태양은 포토레지스트의 층을 유전체 기판에 도포하는 단계, 기판 내에 에칭될 홀 어레이를 위한 포토레지스트의 패턴을 형성하도록 포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계, 포토레지스트를 현상하는 단계, 각각의 홀이 유전체 기판을 적어도 부분적으로 통과하여 연장하는 홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계, 및 초과의 포토레지스트를 제거하는 단계를 포함하는 유전체 기판 내의 홀 형성 방법을 포함한다. 본 발명의 다른 태양은 유전체 기판 내에 일부는 기판을 부분적으로 통과하여 연장하고 일부는 기판을 완전히 통과하여 연장하는 홀들을 동시에 형성하는 방법이다. 본 발명의 또 다른 태양은 본 발명의 방법을 사용하여 형성되는 유전체 기판이다.
유전체 기판, 포토레지스트, 포토마스크, 홀 어레이, 에칭

Description

홀을 갖는 유전체 기판 및 제조 방법{DIELECTRIC SUBSTRATE WITH HOLES AND METHOD OF MANUFACTURE}
본 발명은 조절된 화학적 에칭 기술을 사용하는 홀을 갖는 유전체 기판의 제조에 관한 것이다.
시장 경향이 보다 작고 보다 콤팩트하며 증가된 기능성 장치의 개발을 지향함에 따라, 특히 전원, 연성 회로와 같은 내부 구성요소의 배치를 위한 이러한 장치의 인클로저(enclosure) 내의 공간의 양이 감소된다.
연성 회로는 연성 유전체 기판 상에 형성되는 회로이다. 회로는 주 표면들 중 일면 또는 양면 모두 상에 회로뿐만 아니라 하나 이상의 전도성 층을 가질 수 있다. 회로는 특히 추가의 기능층, 절연층, 접착층, 캡슐화층, 강화층을 흔히 포함한다. 연성 회로는 전형적으로 연성, 중량 조절 등이 중요한 전자 패키지에 유용하다. 다수의 고체적(high volume) 상황에서, 연성 회로는 채용되는 제조 공정의 효율성과 관련되는 비용 상의 이점을 또한 제공한다.
각각의 장치의 인클로저 내의 공간 활용도를 최대화하기 위해, 인클로저 내의 내부 구성요소의 레이아웃(layout) 및 배치를 포함하는 장치의 설계에 많은 노력을 기울이고 있다. 이는 연성 회로가 미리 한정된 위치에서 용이하게 절곡될 수 있고, 또한 연성 회로가 추가의 장치를 사용하지 않고서 그 자체로 자신의 절곡된 위치를 유지할 수 있어야 할 필요성을 발생시킨다. 장치가 조립됨에 따라 내부 구성요소가 위치될 때, 이후 연성 회로의 조기 고장을 야기할 수도 있는 불필요한 접힌 자국(crease)이 연성 회로 상에 형성되는 것을 방지하도록 기판이 미리 한정된 위치에서만 절곡되는 것이 중요하다.
도 1은 연성 회로(10)가 디스플레이 패널 상에 장착될 수 있는 방법의 예를 도시하는 단면도이다. 단순화를 위해, 이 예는 연성 회로(10)를 전체로서 식별하며 연성 회로의 각종 구성요소를 개별적으로는 나타내지 않는다. 도 1은 코너(15)에서 절곡되어 있으며 디스플레이 패널(35)이 일 단부 상에 부착되고 디스플레이 패널을 구동하는 전자 구성요소(30)가 타 단부 상에 부착되어 있는 연성 회로(10)를 도시한다. 전자 구성요소(30)의 일례는 인쇄 회로 보드이다. 평행하게 배치되어 있는 연성 회로(10)와 히트 싱크(20) 사이에 작은 에어 갭(25)이 있다. 이 예에서, 연성 회로(10)가 도 1에 도시된 바와 같이 굽혀져 위치되어야 하는 경우, 코너(15)에서의 굽힘각은 약 90도인 것이 바람직하다. 그와 같이 절곡될 때 연성 회로(10)는 그 위치를 유지할 것이고, 따라서 연성 회로(10)는 히트 싱크(20)와 접촉하게 될 가능성이 적다. 부적절하게 절곡된 연성 회로(10)는 그 절곡된 위치를 유지할 가능성이 적고 휘어지는 경향이 높아짐으로써, 도 2에 도시된 바와 같이 에어 갭(25)으로 이동하여 히트 싱트(20)와 접촉하게 된다. 이는 연성 회로(10)의 조기 고장을 초래할 수도 있다.
히트 싱크(20)가 없을 때에는, 그 절곡된 위치를 유지할 가능성이 적고 휘어 지는 경향이 높아진 부적절하게 절곡된 연성 회로(10)는 또한 인클로저 내의 다른 내부 구성요소 또는 인클로저 케이싱 자체와 접촉하게 된 때 진동, 마멸, 정전기 방전 또는 기타 힘으로 인해 조기 고장으로 이어질 수도 있다. 케이싱 내부의 다른 구성요소 또는 케이싱은 진동, 마멸, 정전기 방전 또는 기타 힘의 발생원으로서 역할할 수도 있다.
미리 한정된 위치에서의 연성 회로의 절곡 용이성을 증가시키는 한 가지 방법은 그 위치에서의 기판의 양을 감소시키는 것이다. 도 3은 예컨대 50 미크론 두께의 기판(100)을 도시하는데, 여기서 그 두께 중 25 미크론이 절곡 위치(60)에서 제거되어 있다. 도 4에서, 받침점(fulcrum)으로서 절곡 위치(60)의 중앙에 하중(65)이 가해져서 기판(100)이 용이하게 절곡될 수 있다.
일본 특허 출원 제91450호는 굽힘 위치에서의 그 절연 베이스 재료(insulating base material)의 두께가 광화학적 제거(photochemical ablation) 공정에 의해 베이스 재료의 분자들 사이의 결합을 깨기 위한 엑시머 레이저를 이용하는 조사(irradiation)에 의해 감소되는 필름 캐리어를 기술한다.
상기 일본 특허 출원에 기술된 방법과 관련하여 적어도 3가지의 문제점이 존재한다. 첫째, 굽힘 위치에서의 기판 두께를 감소시키기 위해 레이저 빔 장치를 사용하는 것은 연성 회로의 제조에 있어서 추가의 처리 단계가 된다. 둘째, 레이저 빔을 사용하여 생성된 슬릿(slit)은 홈부(trough)에서 매우 날카로운 코너를 갖는 경향이 있다. 이 코너는 큰 응력을 발생시켜서 이후 기판이 굽혀질 때 코너에서 기판에 균열이 생기게 할 수도 있는 높은 압력점이다. 코너에서의 응력을 감소 시킴으로써 코너에서 균열이 발생할 가능성을 감소시키는 한 가지 방법은 슬릿의 폭을 넓혀서 슬롯(slot)이 되게 하는 것이다. 발생되는 응력이 그 폭에 걸쳐 분산됨에 따라, 기판에 균열이 생기는 경향은 더 적어지게 된다. 그러나, 이와 같이 슬롯을 파내는 것(excavation)은 제조 공정에 상당한 시간을 추가하며 생산성의 손실을 초래한다. 셋째, 레이저 에칭 공정 동안 기판의 파편이 튀어 기판의 표면을 오염시킬 수도 있으며, 이는 연성 회로 제조 공정에 있어서 추가의 세정 단계를 필요로 하게 된다. 기판 두께를 감소시키기 위한 레이저의 사용 및 기판의 파편을 제거하기 위한 제조 공정에서의 세정 단계의 추가는 고가이며 제조 공정에 비용을 추가시킨다.
일본 특허 제3327252호는 금속 주형을 사용하는 펀칭 프레스-작업(punching press-work)에 의해 굽힘 위치에의 지그재그형 메시 홀(zigzag-like mesh hole)의 격자의 형성을 기술한다. 이 경우에, 연성 회로 제조 공정에 앞서 홀의 격자가 기판을 통해 펀칭되어 굽힘 위치가 형성된다. 도 5는 제조 공정의 종료시의 연성 회로를 도시한다. 도면에서, 홀(70)은 기판(100)에 펀칭된 홀이고, 접착제(40)가 기판(100)을 구리 배선(45)에 접합시키며, 액체 중합체층(55)이 구리 배선(45)의 표면을 보호한다. 구리 배선(45)은 홀 펀칭 공정에 의해 노출된다. 홀(70) 반대편의 주 표면 상의 구리 배선(45)을 보호하기 위해 솔더 레지스트(solder resist)의 층(50)이 통상 도포된다. 액체 중합체(55)는 굽힘 중에 균일이 생기는 것을 방지하도록 연성이어야 한다. 액체 중합체(55)는 또한 홀(70)의 내측을 코팅하도록 선택적으로 도포되어야 하며, 코팅 이후에는 제조 공정을 복잡하게 하는 경화 단계가 필요하다. 액체 중합체(55)는 극심한 굽힘 조건 하에서 구리 배선(45)으로부터 박리될 수도 있는 위험이 또한 존재한다.
연성 회로를 위한 제조 공정은 많은 단계를 수반하며, 연성 회로 검사와 같은 일부 단계의 경우에는 기판 상에 완전하게 에칭된 관통 홀을 갖는 것이 필요하다. 이들 관통 홀은 또한 연성 회로가 제조된 후에 그리고 연성 회로가 제조되는 목적인 장치에의 사용을 위해 채택될 때 필요하다. 관통 홀은 그들이 사용되는 때와 사용되는 목적에 따라 스프로켓(sprocket) 홀 또는 툴링(tooling) 홀로서 역할한다.
넓은 관점으로의 일 태양에서, 본 발명은 포토레지스트(photoresist)의 층을 유전체 기판에 도포하는 단계, 기판 내에 에칭될 홀 어레이를 위한 포토레지스트의 패턴을 형성하도록 포토레지스트의 일부를 포토마스크(photomask)를 통해 화학선(actinic radiation)에 노출시키는 단계, 포토레지스트를 현상하는 단계, 각각의 홀이 유전체 기판을 적어도 부분적으로 통과하여 연장하는 홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계, 및 초과의 포토레지스트를 제거하는 단계를 포함하는 유전체 기판 내의 홀 형성 방법을 포함한다.
넓은 관점으로의 다른 실시예에서, 본 발명은 포토레지스트의 층을 유전체 기판에 도포하는 단계, 기판 내에 에칭될 적어도 하나의 홀 어레이를 포함하는 복수의 홀을 위한 포토레지스트의 패턴을 형성하도록 포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계, 포토레지스트를 현상하는 단계, 유전체 기판을 부분적으로 통과하여 연장하는 홀 어레이 및 유전체 기판을 완전하게 통과하여 연장하는 적어도 하나의 홀을 형성하도록 유전체 기판을 에칭하는 단계, 및 초과의 포토레지스트를 제거하는 단계를 포함하는 유전체 기판 내의 홀 형성 방법을 포함한다.
적어도 일 실시예에서, 이 방법은 별개인 도트들의 어레이를 포함하는 포토마스크를 제공하는 단계, 포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계, 및 홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계를 추가로 포함하며, 포토마스크 상의 도트의 크기 및/또는 피치는 에칭 후에 유전체 기판 내에 형성되는 적어도 2개의 홀이 연결되도록 선택된다.
넓은 관점으로의 다른 실시예에서, 본 발명은 유전체 기판 내로 적어도 부분적으로 에칭되는 적어도 하나의 홀 어레이, 유전체 기판 상에 형성되는 배선, 및 배선을 보호하도록 배선 위에서 층을 이루는 솔더 레지스트를 포함하는 유전체 기판을 포함한다.
넓은 관점으로의 다른 실시예에서, 본 발명은 유전체 기판 내로 부분적으로 에칭되는 적어도 하나의 홀 어레이, 유전체 기판을 완전하게 통과하여 에칭되는 적어도 하나의 홀, 유전체 기판 상에 형성되는 배선, 및 배선을 보호하도록 배선 위에서 층을 이루는 솔더 레지스트를 포함하는 유전체 기판을 포함한다.
적어도 일 실시예에서, 유전체 기판은 연성이다.
적어도 일 실시예에서, 홀 어레이 중 적어도 2개의 홀이 에칭된 후에 연결된다.
적어도 일 실시예에서, 홀 어레이는 유전체 기판 내에 절곡 안내부(guide)를 형성하도록 배열된다.
적어도 일 실시예에서, 절곡 안내부 기판의 에칭된 부분의 두께는 에칭되지 않은 유전체 기판 두께의 약 80%이다.
적어도 일 실시예에서, 유전체 기판은 폴리이미드로부터 형성된다.
적어도 일 실시예에서, 유전체 기판은 적어도 하나의 집적 회로를 추가로 포함할 수 있다.
본 발명은 첨부 도면을 참조하여 제한하고자 함이 없이 단지 예로서 상세히 설명될 것이다.
도 1은 디스플레이 패널 상에 장착된 기판의 예를 도시하는 도면.
도 2는 연성 회로가 그 절곡된 위치를 유지할 수 없음에 기인하여 디스플레이 패널이 그 최초의 배치로부터 벗어나기 때문에 휘어진, 디스플레이 패널 상에 장착된 부적절하게 절곡된 연성 회로의 예를 도시하는 도면.
도 3은 미리 한정된 위치에서 기판의 일부분이 제거된 기판의 예를 도시하는 도면.
도 4는 미리 한정된 위치에서 홈부의 중앙에 하중이 가해진 결과로서 절곡된 기판의 예를 도시하는 도면.
도 5는 일본 특허 제3327252호에 기술된 공정을 사용하여 얻은 연성 회로의 예를 도시하는 도면.
도 6A는 포토레지스트 내에 홀 어레이를 위한 패턴을 제공하도록 설계된 포토마스크의 제1 예를 도시하는 도면.
도 6B는 도 6A의 포토마스크를 사용한 에칭 후에 생성된 부분 홀을 갖는 기판 내의 절곡 안내부의 평면도.
도 6C는 도 6A의 포토마스크를 사용하여 생성된 연결되지 않은 부분 홀을 갖는 기판의 단면도.
도 7A는 포토레지스트 내에 홀 어레이를 위한 패턴을 제공하도록 설계된 포토마스크의 제2 예를 도시하는 도면.
도 7B는 도 7A의 포토마스크를 사용한 에칭 후에 생성된 부분 홀을 갖는 기판 내의 절곡 안내부의 평면도.
도 7C는 도 7A의 포토마스크를 사용하여 생성된 연결된 부분 홀을 갖는 기판의 단면도.
도 8A는 포토레지스트 내의 홀들 간에 상이한 간격 및 상이한 크기를 갖는 상이한 홀 어레이들을 위한 패턴을 제공하도록 설계된 포토마스크의 제3 예를 도시하는 도면.
도 8B는 도 8A의 포토마스크를 사용하여 생성된 연결되지 않은 부분 홀, 연결된 부분 홀 및 연결되지 않는 관통 홀을 갖는 기판의 단면도.
도 9A는 본 발명의 기판 내에 부분 홀을 형성하는 제1 단계를 도시하는 도면.
도 9B는 본 발명의 기판 내에 부분 홀을 형성하는 제2 단계를 도시하는 도 면.
도 9C는 본 발명의 기판 내에 부분 홀을 형성하는 제3 단계를 도시하는 도면.
도 9D는 본 발명의 기판 내에 부분 홀을 형성하는 제4 단계를 도시하는 도면.
도 10은 기판 내에 절곡 안내부를 생성하도록 화학 에칭제를 사용하여 본 발명의 기판의 일 실시예를 선택적으로 에칭함으로써 형성된 홀 어레이를 도시하는 도면.
회로는 서브트랙티브(subtractive), 애디티브-서브트랙티브(additive-subtractive) 및 세미-애디티브(semi-additive)와 같은 다수의 적합한 방법으로 제조될 수 있다.
전형적인 서브트랙티브 회로-제조 공정에서는, 통상적으로 두께가 약 10 미크론 내지 약 150 미크론인 기판이 첫번째로 제공된다.
기판은 전도체들을 서로로부터 절연시키도록 역할하며, 회로의 기계적 강도의 대부분을 제공한다. 기판의 다른 특성은 특히 연성, 얇기, 고온 성능, 에칭성, 크기 감소, 중량 감소를 포함한다.
연성 회로 제조를 위한 기판으로서 많은 다양한 재료가 사용될 수 있다. 기판 선택은 경제성, 최종 제품 용도 및 완성 제품 상의 구성요소를 위해 사용될 조립 기술을 비롯한 인자들의 조합에 좌우된다.
기판은 미국 텍사스주 파사데나 소재의 가네카 하이-테크 머티리얼즈, 인크.(Kaneka High-Tech Materials, Inc.)로부터 애피컬(APICAL) NPI를 포함하는 상표명 애피컬로 입수가능한 것들, 및 미국 오하이오주 서클빌 소재의 듀퐁 하이 퍼포먼스 머티리얼즈(DuPont High Performance Materials)로부터 캡톤(KAPTON) E, 캡톤 EN, 캡톤 H 및 캡톤 V를 포함하는 상표명 캡톤으로 입수가능한 것들을 포함하는 임의의 적합한 폴리이미드일 수 있지만, 이에 한정되는 것은 아니다.
특히, 일본 오사카 소재의 쿠라레이 하이 퍼포먼스 머티리얼즈 디비젼(Kuraray High Performance Materials Division)으로부터 입수가능한 액정 중합체(liquid crystal polymer, LCP), 미국 버지니아주 호프웰 소재의 듀퐁 톄진 필름즈(DuPont Tiejin Films)로부터 각각 상표명 마이라(MYLAR) 및 테오넥스(TEONEX)로 입수가능한 폴리(에틸렌 테레프탈레이트)(PET) 및 폴리(에틸렌 나프탈레이트)(PEN), 및 미국 매사추세츠주 피츠필드 소재의 제너럴 일렉트릭 플라스틱스(General Electric Plastics)로부터 상표명 렉산(LEXAN)으로 입수가능한 폴리카르보네이트와 같은 다른 중합체가 사용될 수도 있다.
바람직하게는, 기판은 폴리이미드이다. 바람직하게는, 유전체 기판은 연성이다.
기판은 타이층(tie layer)으로 첫번째로 코팅될 수 있다. 타이층이 증착된 후에, 전도성 층이 기상 증착 또는 스퍼터링과 같은 공지된 방법에 의해 증착될 수 있다. 선택적으로, 증착된 전도성 층(들)은 공지된 전기 도금 또는 무전해 도금 공정에 의해서 원하는 두께까지 추가로 도금될 수 있다.
전도성 층은 포토리소그래피(photolithography)를 포함하는 다수의 잘 알려진 방법을 사용하여 패턴화될 수 있다. 포토리소그래피를 사용하는 경우, 수성 또는 용매 기재일 수 있으며 네거티브 또는 포지티브 포토레지스트일 수 있는 포토레지스트가 핫 롤러(hot roller)를 이용하는 표준 라미네이팅 기술 또는 임의의 많은 코팅 기술(예를 들어, 나이프 코팅, 다이 코팅, 그라비어 롤 코팅 등)을 사용하여 기판의 적어도 금속-코팅된 면 상에 라미네이팅되거나 코팅된다. 포토레지스트의 두께는 약 1 미크론 내지 약 100 미크론의 범위이다. 그 후, 포토레지스트는 포토마스크 또는 포토툴(phototool)을 통해 화학선, 예를 들어 자외광 등에 노출된다. 네거티브 포토레지스트에 있어서는, 노출된 부분이 가교결합된 다음, 포토레지스트의 노출되지 않은 부분이 적당한 용매로 현상된다.
전도성 층의 노출된 부분을 적당한 에칭제를 사용하여 에칭한다. 그 후, 타이층의 노출된 부분을 적합한 에칭제를 사용하여 에칭한다. 잔존하는 (노출되지 않은) 전도성 금속층은 바람직하게 최종 두께가 약 5 미크론 내지 약 70 미크론 범위이다. 그 후, 가교결합된 레지스트는 적합한 용액에서 라미네이트에서 벗겨낸다. 전도성 층은 기판 상에 배선을 형성할 수 있다. 배선을 보호하기 위해 배선은 솔더 레지스트로 도금될 수도 있다.
원할 경우, 기판을 에칭하여 기판에 특징부(feature)를 형성할 수도 있다. 그 후, 커버코트(covercoat) 또는 솔더 레지스트의 도포 및 추가적인 도금과 같은 후속 처리 단계들이 수행될 수도 있다. 또한, 집적 회로가 기판 상에 제공될 수 있다.
회로부를 형성하는 다른 가능한 방법에서는 세미-애디티브 도금과 하기의 전형적인 일련의 단계가 이용될 것이다:
기판은 타이층으로 코팅될 수 있다. 그 후, 얇은 첫번째 전도성 층이 진공 스퍼터링 또는 증발 기술을 사용하여 증착될 수 있다. 기판 및 전도성 층의 재료 및 두께는 이전 단락에서 설명된 것과 같을 수 있다.
전도성 층은 서브트랙티브 회로-제조 공정에서 상술한 것과 동일한 방식으로 패턴화될 수 있다. 그 후, 약 5 미크론 내지 약 70 미크론 범위의 원하는 회로 두께가 달성될 때까지 표준 전기 도금 또는 무전해 도금 방법을 사용하여 전도성 층(들)의 첫번째 노출된 부분을 추가로 도금할 수도 있다.
그 후, 레지스트의 가교결합된 노출된 부분을 벗겨낸다. 이어서, 기판에 해를 입히지 않는 에칭제를 이용하여 얇은 첫번째 전도성 층(들)의 노출된 부분을 에칭한다. 노출된 곳에서 타이층을 제거하는 경우, 타이층은 적당한 에칭제를 이용하여 제거할 수 있다. 잔존하는 전도성 층은 기판 상에 배선을 형성할 수 있다.
원할 경우, 기판을 에칭하여 기판에 특징부를 형성할 수도 있다. 그 후, 커버코트 또는 솔더 레지스트의 도포 및 추가적인 도금과 같은 후속 처리 단계들이 수행될 수도 있다. 기판에 하나 이상의 집적 회로가 추가로 제공될 수도 있다.
회로부를 형성하는 다른 가능한 방법에서는, 서브트랙티브-애디티브 방법으로 지칭되는, 서브트랙티브 도금과 애디티브 도금의 조합과, 하기의 전형적인 일련의 단계가 이용될 것이다:
기판은 타이층으로 코팅될 수 있다. 그 후, 얇은 첫번째 전도성 층이 진공 스퍼터링 또는 증발 기술을 사용하여 증착될 수 있다. 유전체 기판 및 전도성 층의 재료 및 두께는 이전 단락에서 설명된 것과 같을 수 있다.
전도성 층은, 상기에 설명된 바와 같이, 포토리소그래피를 포함하는 다수의 잘 알려진 방법에 의해서 패턴화될 수 있다. 포토레지스트가 전도성 층에 있어서 원하는 패턴의 포지티브 패턴을 형성할 때, 노출된 전도성 재료는 전형적으로 적합한 에칭제를 사용하여 에칭된다. 그 후, 타이층을 적합한 에칭제로 에칭한다. 그 후, 레지스트의 노출된 (가교결합된) 부분을 벗겨낸다. 그 후, 추가적인 도금에 의해 약 5 미크론 내지 70 미크론의 최종 두께로의 원하는 전도성 층 두께를 달성할 수 있다.
원할 경우, 기판을 에칭하여 기판에 특징부를 형성할 수도 있다. 그 후, 커버코트 또는 솔더 레지스트의 도포 및 추가적인 도금과 같은 후속 처리 단계들이 수행될 수도 있다.
본 명세서에서의 도면은 축척대로 도시된 것이 아님에 유의하여야 한다. 도면은 개념을 설명하거나 그리고/또는 본 발명을 예시하기 위해 도시된 것으로, 도면의 축척에 따라 해석되어서는 안 된다. 또한, 대부분의 도면이 3차원인 물품의 단면을 나타내고 있음에 유의하여야 한다. 연성 회로의 상이한 층들을 도시하기 위해 때로는 단면이 사용될 수도 있다.
도 6A는 도트(134)의 어레이를 갖는 포토마스크(132)를 도시한다. 도트(134)는 포토마스크 상에서 피치(126)에 의해 분리된다. 포토마스크(132) 상의 도트(134)의 배열은 유전체 기판에 도포되는 포토레지스트 내의 대응하는 홀 어레 이를 위한 패턴을 제공하도록 설계된다. 포토레지스트는 포토마스크를 통해 화학선에 노출되어, 포토레지스트 내로 홀을 패턴화한다. 그 후, 포토레지스트는 현상되어, 공지된 에칭 기술을 사용하여 에칭될 유전체 기판의 영역을 노출시킨다. 상기 포토마스크 설계는 네거티브 포토레지스트와 함께 사용하기 위한 것이며, 포지티브 포토레지스트와 함께 사용하기 위해서는 명암(contrast)이 반대인 포토마스크가 요구될 것이다.
도 6B는 도 6A에 도시된 포토마스크(132)를 사용하여 홀이 기판 내에 부분적으로 에칭된 후의 유전체 기판(100)의 평면도이다. 편의를 위해 도 6B에는 포토마스크(132)의 윤곽선이 제공되어 있지만, 실제로는 포토마스크가 도 6B의 기판 상에 나타나지 않을 것임은 충분히 이해된다. 도 6B에서 알 수 있는 바와 같이, 부분 홀(144)이 에칭 공정에 의해 유전체 기판(100) 내로 에칭되었다. 부분 홀(144)은 포토마스크 상의 도트(134)와 동일한 위치에 중심을 두고 있다. 그러나, 부분 홀(144)은 에칭 공정으로 인해 도트(134)보다 넓은 원주를 갖는다. (도 6A에 도시된) 포토마스크 상의 도트의 피치(126) 및/또는 크기로 인해, 부분 홀(144)이 에칭되면 부분 홀들 사이의 유전체 기판의 일부 영역(145)은 에칭되지 않는다.
도 6C는 유전체 기판 내에 형성된 부분 홀(144)을 도시하는 기판(100)의 일부의 단면도이다. 이 도면에서, 부분 홀(144)을, 부분 홀들 사이의 에칭되지 않은 영역(145)과 같이 명확하게 볼 수 있다. 부분 홀(144)을 에칭하여 유전체 기판(100) 내의 절곡 안내부를 형성하는 경우, 폭(116)은 절곡 안내부의 절곡부의 폭을 한정한다. 이 폭은 (도 6A에 도시된) 포토마스크(132) 상의 도트 열의 수 및/ 또는 도트의 크기를 변경함으로써 변경될 수 있다.
도 7A는 도트(134)의 어레이를 갖는 포토마스크(132)를 도시한다. 도트(134)는 포토마스크 상에서 피치(124)에 의해 분리된다. 포토마스크(132) 상의 도트(134)의 배열은 유전체 기판에 도포되는 포토레지스트 내의 대응하는 홀 어레이를 위한 패턴을 제공하도록 설계된다. 포토레지스트는 포토마스크를 사용하여 노출되어, 포토레지스트 내로 홀을 패턴화한다. 그 후, 포토레지스트는 현상되어, 공지된 에칭 기술을 사용하여 에칭될 유전체 기판의 영역을 노출시킨다. 역시, 상기 포토마스크 설계는 네거티브 포토레지스트와 함께 사용하기 위한 것이며, 포지티브 포토레지스트와 함께 사용하기 위해서는 명암이 반대인 포토마스크가 요구될 것이다.
도 7B는 도 7A에 도시된 포토마스크(132)를 사용하여 홀이 기판 내에 부분적으로 에칭된 후의 유전체 기판(100)의 평면도이다. 편의를 위해 도 7B에는 포토마스크(132)의 윤곽선이 제공되어 있지만, 실제로는 포토마스크가 도 7B의 기판 상에 나타나지 않을 것임은 충분히 이해된다. 도 7B에서 알 수 있는 바와 같이, 부분 홀(144)이 에칭 공정에 의해 유전체 기판(100) 내로 에칭되었다. 부분 홀(144)은 포토마스크 상의 도트(134)와 동일한 위치에 중심을 두고 있다. 그러나, 부분 홀(144)은 에칭 공정으로 인해 도트(134)보다 넓은 원주를 갖는다. (도 7A에 도시된) 포토마스크 상의 도트의 피치(124) 및/또는 크기로 인해, 부분 홀(144)이 에칭되면 부분 홀들 사이의 유전체 기판(100)의 영역이 역시 에칭된다.
도 7C는 유전체 기판 내에 형성된 부분 홀(144)을 도시하는 기판(100)의 일 부의 단면도이다. 이 도면에서, 부분 홀(144)을, 부분 홀들 사이의 에칭된 영역과 같이 명확하게 볼 수 있다. 홀들 사이의 부분(146)은 유전체 기판의 표면보다 깊이(150)만큼 낮게 부분적으로 에칭된다. 부분 홀(144)을 에칭하여 유전체 기판(100) 내의 절곡 안내부를 형성하는 경우, 폭(114)은 절곡 안내부의 절곡부의 폭을 한정한다. 이 폭은 (도 7A에 도시된) 포토마스크(132) 상의 도트 열의 수 및/또는 도트의 크기를 변경함으로써 변경될 수 있다.
도 8A는 도트(134)의 3개의 어레이 및 추가의 도트(138)를 갖는 포토마스크(132)를 도시한다. 도트(134)는 포토마스크 상에서 피치(122, 124, 126)에 의해 분리된다. 포토 마스크 상의 도트의 어레이들 간의 도트의 피치뿐만 아니라 도트의 원주는 다르다. 포토마스크(132) 상의 도트(134)의 배열은 유전체 기판에 도포되는 포토레지스트 내의 대응하는 홀 어레이를 위한 패턴을 제공하도록 설계된다. 포토레지스트는 포토마스크를 사용하여 노출되어, 포토레지스트 내로 홀을 패턴화한다. 그 후, 포토레지스트는 현상되어, 공지된 에칭 기술을 사용하여 에칭될 유전체 기판의 영역을 노출시킨다. 역시, 상기 포토마스크 설계는 네거티브 포토레지스트와 함께 사용하기 위한 것이며, 포지티브 포토레지스트와 함께 사용하기 위해서는 명암이 반대인 포토마스크가 요구될 것이다.
도 8B는 유전체 기판 내에 형성된 부분 홀(144) 및 관통 홀(148)을 도시하는 기판(100)의 일부의 단면도이다. 이 도면에서, 에칭된 유전체 기판에서의 포토마스크 상의 도트의 피치들 및 원주들 간의 차이를 명확하게 볼 수 있다. 가장 작은 피치(122) 및 가장 작은 원주를 갖는 홀은 기판(100) 내에 폭(112)을 갖는 어레이 를 형성한다. 이들 부분적으로 에칭된 홀은 유전체 기판의 표면보다 깊이(152)만큼 낮게 에칭된 홀들 사이의 영역과 연결된다. 작은 피치(126) 및 가장 작은 원주를 갖는 홀은 기판(100) 내에 폭(116)을 갖는 어레이를 형성한다. 이들 부분적으로 에칭된 홀은 도 8B에서 볼 수 있는 바와 같이 연결되지 않는다. 이들 홀은 가장 작은 피치(122)를 갖는 홀과 비교할 때 홀의 작은 피치로 인해 연결되지 않는다. 큰 원주 및 가장 큰 피치(124)를 갖는 홀은 기판(100) 내에 폭(114)을 갖는 어레이를 형성한다. 이들 홀은 더 작은 원주의 홀보다 깊으며, 유전체 기판의 표면보다 깊이(150)만큼 낮게 에칭된 홀들 사이의 영역과 연결된다.
도 8B에 도시된 바와 같이, 가장 큰 원주의 홀(138)은 기판(100)을 완전하게 통과하여 연장한다. 도 8B는 홀이 기판 내로 어느 정도까지 통과할 것인지를 결정하는 데에 홀의 원주가 사용될 수 있음을 도시한다. 홀의 에칭 및 홀들 사이의 임의의 에칭의 깊이를 결정하는 데에 홀의 원주 및 홀의 피치의 조합이 사용될 수 있다. 본 발명의 방법을 사용하여, 유전체 기판을 부분적으로 그리고 완전하게 통과하는 홀이 동시에 에칭될 수 있다.
유전체 기판 내에 홀을 에칭하는 것뿐만 아니라, 상기 설명된 단계에서 에칭되지 않은 기판의 주 표면 상에 회로가 형성될 수 있다. 유전체 기판 상에 금속 및 회로를 형성하기 위한 방법 및 장치는 잘 알려져 있다. 예를 들어, 기판 위에 배선이 형성될 수 있으며, 배선을 보호하기 위해 솔더 레지스트가 배선 위에서 층을 이룰 수 있다.
도 9A 내지 도 9D는 본 발명에 따라 기판 내에 부분 홀을 생성하는 데에 사 용되는 선택적인 화학적 에칭 공정의 일례를 도시한다. 이 예에서, 기판은 75 미크론 두께의 폴리이미드이다. 도 9A에서, 폴리이미드(200)는 네거티브 포토레지스트(210)에 의해 덮인다. 포지티브 또는 네거티브 포토레지스트 중 어느 하나가 에칭 공정에서 사용되는 에칭 용액에 의해 적절하게 수행되는 한 사용될 수 있음에 유의하여야 한다. 본 예의 경우, 네거티브 포토레지스트의 최적 두께는 20 미크론 내지 50 미크론이다.
포토레지스트(210)를 도포하는 단계에 이어서, 도 9B에 도시된 바와 같이 포토레지스트(210)는 포토마스크(220)를 통해 화학선에 노출된다. 이 예에서, 포토마스크(220) 상의 덮인 영역(225)은 아래에 놓인 포토레지스트(210)의 대응하는 영역이 화학선(화살표로 도시됨)에 노출되는 것을 방지한다.
포토레지스트(210)를 노출시킨 후, 도 9C에 도시된 바와 같이 포토레지스트(210)를 현상한다. 포토레지스트(210)의 현상은 노출되지 않은 포토레지스트를 제거하여 포토레지스트(210) 내에 홀(215)이 남게 한다. 절곡 안내부를 형성하도록 포토레지스트(210) 내에 홀 어레이가 패턴화될 것이지만, 이 예에서는 설명의 용이함을 위해 단지 하나의 홀이 형성되어 있음에 유의하여야 한다.
그 후, 폴리이미드(200)는 공지된 화학적 에칭 공정을 사용하여 에칭된다. 도 9D에 도시된 바와 같이, 에칭 공정은 폴리이미드(200) 내에 홀(144)을 형성한다. 홀(144)은 폴리이미드(200)를 완전하게 통과하여 연장하지 않는다는 것에 유의하는 것이 중요하다. 홀(144)이 폴리이미드를 완전하게 통과하여 연장하는 경우, 폴리이미드(200)의 제2 면 상의 구리 배선층(도 9A 내지 도 9D에는 도시 안됨) 위로 솔더 레지스트층(도 9A 내지 도 9D에는 도시 안됨)이 이후에 추가될 때, 솔더 레지스트는 홀(144)을 통하여 누출되어 폴리이미드(200)의 제1 면을 오염시킬 것이다. 또한, 에칭 공정에 의해 홀(144)의 측면이 포토레지스트(210) 내에 제공된 홀(215)보다 넓어질 것임을 유의하여야 한다. 포토레지스트(210) 내의 홀 원주(215)와 비교하여 더 커진 홀 원주(144)는 에칭 공정의 하나의 특징이다.
도 9D에서 홀(144)이 폴리이미드(200)를 완전하게 통과하여 연장하지 않지만, 동일한 공정을 사용하여 폴리이미드를 완전하게 통과하여 연장하는 홀을 생성하는 것이 가능함에 유의하여야 한다. 관통 홀을 생성하는 것이 바람직한 위치에는, 어떤 구리 배선도 그 위치에 추가되지 않는다. 관통 홀 부근에 구리 배선이 없기 때문에, 종래 기술의 솔더 레지스트 누출 및 오염 문제를 제거한다. 관통 홀은 스프로켓 홀, 툴 홀 등으로서 역할할 수 있다.
도 10은 본 발명의 선택적인 화학적 에칭 기술에 의해 형성되는 홀(144) 어레이를 갖는 폴리이미드(200)의 단면도이다. 홀(144) 어레이는 대응하는 도트 어레이를 갖는 포토마스크(220)를 통해 포토레지스트(210)의 일부분을 먼저 패턴화하고 노출시킴으로써 형성된다. 도 10에서도 역시, 네거티브 포토레지스트(210)가 사용되어, 노출되지 않은 영역이 포토레지스트(210) 내에 홀(215) 어레이를 형성한다. 그 후, 폴리이미드(200)를 에칭하여 홀(144)을 형성한다. 어레이의 홀(144)들은 홀의 에칭 동안 홀들 사이의 공간을 에칭함으로써 갭(146)을 형성하게 되는 상호 에칭(mutual etching)이 발생하도록 이격되어 있다. 이들 구역은 존재하는 포토레지스트(210) 아래에서 에칭된다. 상호 에칭은 홀(144)들을 연결하여 폴리이 미드(200) 내의 절곡 안내부(114)를 형성한다. 절곡 안내부의 에칭되지 않은 유전체 기판의 설계 두께는 기판 재료 및 절곡 안내부에 요구되는 굽힘량을 포함하는 다수의 파라미터에 좌우될 것이다. 예시적인 실시예에서, 절곡 안내부 기판의 에칭된 부분의 두께는 에칭되지 않은 유전체 기판 두께의 약 80%이다.
도 6A, 도 7A 및 도 8A는 포토마스크가 네거티브 포토레지스트 내의 홀 어레이를 위한 패턴을 제공하도록 설계될 수 있는 방법을 도시한다. 이들 도면에서, 도트(134)는 포토 마스크 상의 영역을 덮으며, 가상선(132)은 기판 상에 형성될 절곡 안내부의 경계를 나타낸다.
추가의 예에서, 에칭은 강 알칼리성 용액을 사용하여 수행될 수 있다. 일 실시예에서, 미국 텍사스주 파사데나 소재의 가네카 하이-테크 머티리얼즈, 인크.로부터의 애피컬 NPI 3 밀(mil) 폴리이미드에 대한 에칭 용액으로서 수산화칼륨(KOH)을 사용하며, 350초의 에칭 기간 동안 800 ㎪의 분사 압력을 사용하여 93℃의 온도에서 폴리이미드 에칭을 수행하였다. 일반적으로, 홀 피치가 200 미크론일 때 홀이 형성되는 부분의 폴리이미드의 최소 두께를 이전 폴리이미드 두께의 약 63%로 설정하는 것이 바람직하다. 이 예에서, 에칭되지 않은 기판 두께의 약 63%인 에칭된 기판 두께는 절곡 안내부를 위한 절곡 영역을 제공할 것이다. 이 예에서, 에칭된 기판 두께가 에칭되지 않은 기판 두께의 약 63%일 때 최적의 절곡 안내부가 형성된다. 다른 예에서, 상이한 에칭된 기판 두께가 절곡 안내부를 형성하는 데에 사용될 수도 있다. 이 예에서의 기판 필름이 약 220초의 기간 동안 에칭되면, 홀이 형성되는 폴리이미드 필름의 두께는 에칭되지 않은 폴리이미드 필름의 두 께의 약 90%이다. 이 예에서, 더 짧은 지속 기간 동안 기판을 에칭함으로써 기판 내에 홀이 생성될 것인데, 여기서 에칭되지 않은 기판은 더 긴 지속 기간의 에칭에서 생성되는 홀보다 더 큰 두께를 갖는다. 포토마스크 상의 도트의 크기 및 피치는 또한 에칭 지속 기간 동안 발생할 에칭량에 관련된다.
이 예에 도시된 홀은 원형이지만, 임의의 형상의 홀이 형성될 수 있음에 유의하여야 한다. 홀은, 예를 들어 육각형일 수 있다. 또한, 홀들은 동일한 크기 또는 변화하는 크기들을 가질 수도 있으며, 동일한 미리 한정된 위치 또는 상이한 미리 한정된 위치들 내에서 동일한 이격 거리 또는 상이한 이격 거리들로 배열될 수도 있다.
전술한 바는 그 바람직한 형태를 포함하여 본 발명을 설명한 것이다. 첨부된 청구의 범위에 의해 한정되는 바와 같은 본 발명의 범주 내에 본 기술 분야의 숙련자에게 명백할 변경 및 수정을 포함하고자 한다.

Claims (33)

  1. 유전체 기판 내의 홀 형성 방법으로서,
    포토레지스트의 층을 유전체 기판에 도포하는 단계와,
    기판 내에 에칭될 홀 어레이를 위한 포토레지스트의 패턴을 형성하도록 포토레지스트의 일부를 포토마스크를 통해 화학선(actinic radiation)에 노출시키는 단계와,
    포토레지스트를 현상하는 단계와,
    각각의 홀이 유전체 기판을 적어도 부분적으로 통과하여 연장하는 홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계와,
    초과의 포토레지스트를 제거하는 단계
    를 포함하는 유전체 기판 내의 홀 형성 방법.
  2. 제1항에 있어서, 유전체 기판을 에칭하는 단계는 유전체 기판을 부분적으로 통과하여 연장하는 홀 어레이를 형성하는 유전체 기판 내의 홀 형성 방법.
  3. 제1항 또는 제2항에 있어서, 유전체 기판은 연성인 유전체 기판 내의 홀 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    별개인 도트들의 어레이를 포함하는 포토마스크를 제공하는 단계와,
    포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계와,
    홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계를 추가로 포함하며,
    포토마스크 상의 도트의 크기는 에칭 후에 유전체 기판 내에 형성되는 적어도 2개의 홀이 연결되도록 선택되는 유전체 기판 내의 홀 형성 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    별개인 도트들의 어레이를 포함하는 포토마스크를 제공하는 단계와,
    포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계와,
    홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계를 추가로 포함하며,
    포토마스크 상의 도트의 피치는 에칭 후에 유전체 기판 내에 형성되는 적어도 2개의 홀이 연결되도록 선택되는 유전체 기판 내의 홀 형성 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    별개인 도트들의 어레이를 포함하는 포토마스크를 제공하는 단계와,
    포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계와,
    홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계를 추가로 포함하며,
    포토마스크 상의 도트의 크기 및 피치는 에칭 후에 유전체 기판 내에 형성되는 적어도 2개의 홀이 연결되도록 선택되는 유전체 기판 내의 홀 형성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 홀 어레이는 유전체 기판 내에 절곡 안내부를 형성하도록 배열되는 유전체 기판 내의 홀 형성 방법.
  8. 제7항에 있어서, 절곡 안내부 기판의 에칭된 부분의 두께는 에칭되지 않은 유전체 기판 두께의 약 80%인 유전체 기판 내의 홀 형성 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 유전체 기판은 폴리이미드로 형성되는 유전체 기판 내의 홀 형성 방법.
  10. 유전체 기판으로서,
    유전체 기판 내로 적어도 부분적으로 에칭되는 적어도 하나의 홀 어레이와,
    유전체 기판 상에 형성되는 배선과,
    배선을 보호하도록 배선 위에서 층을 이루는 솔더 레지스트
    를 포함하는 유전체 기판.
  11. 제10항에 있어서, 홀 어레이는 유전체 기판 내에 부분적으로 에칭되는 유전체 기판.
  12. 제10항 또는 제11항에 있어서, 연성인 유전체 기판.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 기판 내의 복수의 홀 중 적어도 2개의 홀이 에칭된 후에 연결되는 유전체 기판.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서, 홀 어레이는 유전체 기판 내에 절곡 안내부를 형성하도록 배열되는 유전체 기판.
  15. 제14항에 있어서, 절곡 안내부 기판의 에칭된 부분의 두께는 에칭되지 않은 유전체 기판 두께의 약 80%인 유전체 기판.
  16. 제10항 내지 제15항 중 어느 한 항에 있어서, 폴리이미드로 형성되는 유전체 기판.
  17. 제10항 내지 제16항 중 어느 한 항에 있어서, 적어도 하나의 집적 회로를 추가로 포함할 수 있는 유전체 기판.
  18. 유전체 기판 내의 홀 형성 방법으로서,
    포토레지스트의 층을 유전체 기판에 도포하는 단계와,
    기판 내에 에칭될 적어도 하나의 홀 어레이를 포함하는 복수의 홀을 위한 포토레지스트의 패턴을 형성하도록 포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계와,
    포토레지스트를 현상하는 단계와,
    유전체 기판을 부분적으로 통과하여 연장하는 홀 어레이 및 유전체 기판을 완전하게 통과하여 연장하는 적어도 하나의 홀을 형성하도록 유전체 기판을 에칭하는 단계와,
    초과의 포토레지스트를 제거하는 단계
    를 포함하는 유전체 기판 내의 홀 형성 방법.
  19. 제18항에 있어서, 유전체 기판은 연성인 유전체 기판 내의 홀 형성 방법.
  20. 제18항 또는 제19항에 있어서,
    별개인 도트들의 어레이를 포함하는 포토마스크를 제공하는 단계와,
    포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계와,
    홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계를 추가로 포함하며,
    포토마스크 상의 도트의 크기는 에칭 후에 유전체 기판 내에 형성되는 적어도 2개의 홀이 연결되도록 선택되는 유전체 기판 내의 홀 형성 방법.
  21. 제18항 또는 제19항에 있어서,
    별개인 도트들의 어레이를 포함하는 포토마스크를 제공하는 단계와,
    포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계와,
    홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계를 추가로 포함하며,
    포토마스크 상의 도트의 피치는 에칭 후에 유전체 기판 내에 형성되는 적어도 2개의 홀이 연결되도록 선택되는 유전체 기판 내의 홀 형성 방법.
  22. 제18항 또는 제19항에 있어서,
    별개인 도트들의 어레이를 포함하는 포토마스크를 제공하는 단계와,
    포토레지스트의 일부를 포토마스크를 통해 화학선에 노출시키는 단계와,
    홀 어레이를 형성하도록 유전체 기판을 에칭하는 단계를 추가로 포함하며,
    포토마스크 상의 도트의 크기 및 피치는 에칭 후에 유전체 기판 내에 형성되는 적어도 2개의 홀이 연결되도록 선택되는 유전체 기판 내의 홀 형성 방법.
  23. 제18항 내지 제22항 중 어느 한 항에 있어서, 적어도 하나의 홀 어레이는 절곡 안내부를 형성하도록 배열되는 유전체 기판 내의 홀 형성 방법.
  24. 제23항에 있어서, 절곡 안내부 기판의 에칭된 부분의 두께는 에칭되지 않은 유전체 기판 두께의 약 80%인 유전체 기판 내의 홀 형성 방법.
  25. 제18항 내지 제24항 중 어느 한 항에 있어서, 유전체 기판은 폴리이미드로 형성되는 유전체 기판 내의 홀 형성 방법.
  26. 유전체 기판으로서,
    유전체 기판 내로 부분적으로 에칭되는 적어도 하나의 홀 어레이와,
    유전체 기판을 완전하게 통과하여 에칭되는 적어도 하나의 홀과,
    유전체 기판 상에 형성되는 배선과,
    배선을 보호하도록 배선 위에서 층을 이루는 솔더 레지스트
    를 포함하는 유전체 기판.
  27. 제26항에 있어서, 연성인 유전체 기판.
  28. 제26항 또는 제27항에 있어서, 복수의 홀이 유전체 기판을 완전하게 통과하여 형성되는 유전체 기판.
  29. 제26항 내지 제28항 중 어느 한 항에 있어서, 유전체 기판 내에 부분적으로 에칭된 홀 어레이 중 적어도 2개의 홀이 에칭된 후에 연결되는 유전체 기판.
  30. 제26항 내지 제29항 중 어느 한 항에 있어서, 유전체 기판 내에 부분적으로 에칭된 홀 어레이는 유전체 기판 내에 절곡 안내부를 형성하도록 배열되는 유전체 기판.
  31. 제30항에 있어서, 절곡 안내부 기판의 에칭된 부분의 두께는 에칭되지 않은 유전체 기판 두께의 약 80%인 유전체 기판.
  32. 제26항 내지 제31항 중 어느 한 항에 있어서, 폴리이미드로 형성되는 유전체 기판.
  33. 제26항 내지 제32항 중 어느 한 항에 있어서, 적어도 하나의 집적 회로를 추가로 포함할 수 있는 유전체 기판.
KR1020077029909A 2005-06-22 2006-06-20 홀을 갖는 유전체 기판 및 제조 방법 KR20080017381A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG200504031-6 2005-06-22
SG200504031A SG128504A1 (en) 2005-06-22 2005-06-22 Dielectric substrate with holes and method of manufacture

Publications (1)

Publication Number Publication Date
KR20080017381A true KR20080017381A (ko) 2008-02-26

Family

ID=37057055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029909A KR20080017381A (ko) 2005-06-22 2006-06-20 홀을 갖는 유전체 기판 및 제조 방법

Country Status (8)

Country Link
US (1) US20100051324A1 (ko)
EP (1) EP1894451A1 (ko)
JP (1) JP2008544550A (ko)
KR (1) KR20080017381A (ko)
CN (1) CN101248708B (ko)
CA (1) CA2613282A1 (ko)
SG (2) SG149040A1 (ko)
WO (1) WO2007001995A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022186597A1 (ko) * 2021-03-04 2022-09-09 삼성전자 주식회사 연성회로기판 및 이를 포함하는 전자 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223764A (zh) * 2010-04-16 2011-10-19 富葵精密组件(深圳)有限公司 软性电路板的制作方法
US9179543B2 (en) 2010-11-03 2015-11-03 3M Innovative Properties Company Flexible LED device with wire bond free die
CN102162991A (zh) * 2011-04-02 2011-08-24 深南电路有限公司 阻焊曝光底片及线路板制作工艺
KR102031967B1 (ko) * 2013-05-07 2019-10-14 엘지이노텍 주식회사 발광 소자 패키지
JP2016197178A (ja) * 2015-04-03 2016-11-24 株式会社ジャパンディスプレイ 表示装置
CN111667770B (zh) * 2020-07-15 2021-10-08 武汉华星光电技术有限公司 柔性显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720915A (en) * 1986-03-25 1988-01-26 True Grid, Ltd. Printed circuit board and process for its manufacture
JPH04342148A (ja) * 1991-05-20 1992-11-27 Toshiba Corp テープキャリア
US6162996A (en) * 1994-03-23 2000-12-19 Dyconex Patente Ag Insulating foil circuit board with rigid and flexible sections
JPH08186336A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
US5759744A (en) * 1995-02-24 1998-06-02 University Of New Mexico Methods and apparatus for lithography of sparse arrays of sub-micrometer features
JP2869969B2 (ja) * 1995-04-28 1999-03-10 ソニーケミカル株式会社 フレキシブル回路基板の製造方法
KR100199368B1 (ko) * 1996-06-21 1999-06-15 김영환 반도체 소자 제조용 콘택 마스크
JP3238369B2 (ja) * 1998-04-10 2001-12-10 ソニーケミカル株式会社 フォトレジスト用組成物、及びフレキシブルプリント配線板の製造方法
JP3327252B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 テープキャリア、tcpおよび液晶表示装置
TW436933B (en) * 1999-12-30 2001-05-28 Taiwan Semiconductor Mfg Method for defining a pattern
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US20030039893A1 (en) * 2001-08-22 2003-02-27 Jeff Farnsworth Exposed phase edge mask method for generating periodic structures with subwavelength feature
JP2004014880A (ja) * 2002-06-07 2004-01-15 Sumitomo Metal Mining Co Ltd フレキシブル配線基板およびその製造方法
US6905621B2 (en) * 2002-10-10 2005-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing the etch transfer of sidelobes in contact hole patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022186597A1 (ko) * 2021-03-04 2022-09-09 삼성전자 주식회사 연성회로기판 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
US20100051324A1 (en) 2010-03-04
WO2007001995A1 (en) 2007-01-04
SG149040A1 (en) 2009-01-29
SG128504A1 (en) 2007-01-30
CN101248708B (zh) 2013-02-13
EP1894451A1 (en) 2008-03-05
JP2008544550A (ja) 2008-12-04
CN101248708A (zh) 2008-08-20
CA2613282A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
US7293353B2 (en) Method of fabricating rigid flexible printed circuit board
KR20080017381A (ko) 홀을 갖는 유전체 기판 및 제조 방법
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
US8377317B2 (en) Method for manufacturing printed circuit board with thick traces
US8067696B2 (en) Printed circuit board and method for manufacturing same
KR100905574B1 (ko) 인쇄회로기판의 제조방법
KR20130022911A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5175779B2 (ja) 配線回路基板の製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR101373330B1 (ko) R.t.r 노광 및 슬리팅 공법을 이용한 fpcb의 제조 방법
CN106332444B (zh) 电路板及其制作方法
CN110876239B (zh) 电路板及其制作方法
TWI710292B (zh) 電路板及其製作方法
CN103717015A (zh) 柔性印刷电路板制造方法
KR20060066971A (ko) 양면 연성회로기판 제조방법
TWI386117B (zh) 具有光學可讀標示碼的電路板及該電路板的製作方法
US20230164928A1 (en) Flexible circuit board and manufacturing method thereof
EP4072252A1 (en) Method for manufacturing a sheet with double-sided structured conducting layers for electronic applications
WO2017081828A1 (ja) シートコイルの製造方法
KR100736146B1 (ko) 플렉서블 회로기판의 제조방법
KR20100135603A (ko) 인쇄회로기판 및 그 제조방법
KR101020848B1 (ko) 연성인쇄회로기판 제조방법
JP4252227B2 (ja) 両面可撓性回路基板の製造法
KR100566912B1 (ko) 부분 동도금이 이루어지는 연성 인쇄기판 제조방법
JP2006156856A (ja) Cofテープの製造方法、およびcofテープ

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application