KR20080014813A

KR20080014813A - 모터 구동 회로

Info

Publication number: KR20080014813A
Application number: KR1020077028025A
Authority: KR
Inventors: 마꼬또 시마다
Original assignee: 로무 가부시키가이샤
Priority date: 2005-06-03
Filing date: 2006-05-31
Publication date: 2008-02-14
Also published as: US7852035B2; CN101189790A; US20100141199A1; TW200701626A; JPWO2006129706A1; WO2006129706A1

Abstract

회로 점유 면적이 작고, IC의 소형화가 가능한 모터 구동 회로 및 모터 구동 시스템을 제공하는 데 있다. 본 발명은, 극성 반전 데이터 생성 회로를 설치하고, 메모리의 액세스에 기여하지 않는 어드레스 카운터의 상위 비트를 그대로 극성 반전의 지시 데이터(플러그 비트)로서 사용하고 있으므로, 메모리 액세스를 동일 방향으로 2순 액세스를 하여 반주기분의 파형 데이터를 2회 판독하고, 2회 중 어느 1회 판독의 파형 데이터에 대해 극성 반전의 지시를 내고, 이에 따라서 극성 반전의 연산 처리함으로써, 간단히 정현파 1주기분에 상당하는 파형 데이터를 생성할 수 있다.

어드레스 카운터, 컨트롤 회로, 클록 발생 회로, 극성 반전 데이터 생성 회로, PWM 펄스 발생 회로

Description

모터 구동 회로{MOTOR DRIVE DRIVING CIRCUIT}

본 발명은, 모터 구동 회로에 관한 것으로, 상세하게는 DVC(디지털 비디오 카메라), DVD 등의 음향ㆍ영상 기기에서 사용되는, 마이크로 스텝 제어에 의해 스텝핑 모터를 구동하는 모터 구동 회로에서, 회로 점유 면적이 작아, 구동 IC의 소형화가 가능한 모터 구동 회로에 관한 것이다.

스텝핑 모터는, 반도체 제조 장치를 비롯하여, 각종의 OA 기기, 음향ㆍ영상 기기 등의 오토 포커스 제어 등에 사용되고 있다. 특히, DVC(디지털 비디오 카메라), DVD 등의 음향ㆍ영상 재생 장치나 반도체 제조 장치는, 스텝핑 모터의 저진동 구동의 요구가 높아, 정현파 근사의 마이크로 스텝 구동에 의한 구동 제어가 행해지고 있다.

마이크로 스텝 제어는, 스텝핑 모터의 각 상에 대한 전류 명령 테이블을 메모리(ROM)에 기억해 두고, 이 메모리로부터 데이터를 소정의 주기로 판독하여, 정현파를 시간 분할하여 근사하는 각 상의 명령 전류값의 신호를 생성한다. 그리고, 이 명령 전류값의 신호에 대응하는 펄스 폭의 PWM 펄스를 생성하여 정현파 근사의 전류를 스텝핑 모터의 각 상의 여자(exciting) 코일에 구동 전류로서 흘리어 모터를 구동하는 것이다.

통상적으로, 전류 명령 테이블에는 정현파를 분할수, 수십 정도로 분할한 명령 전류 생성 데이터가 파형 데이터로서 기억된다(특허 문헌 1).

이와 같은 모터 드라이브 회로의 출력 회로는, 일반적으로는 CMOS 구성의 H형의 브릿지 회로(이하 H 브릿지 회로)를 출력단으로 하고 있다. 이 H 브릿지 회로에 PWM 펄스를 공급하여 모터를 제어하는 모터 드라이버로서는 단상의 것이 공지이다(특허 문헌 2). 또한, 구동의 형태에 따라서 출력단은, PWM 펄스에 의해 푸시측 트랜지스터와 풀측의 트랜지스터를 ON/OFF시키는 정현파 근사의 파형으로 전류 구동을 하는 모터 드라이브 회로도 있다(특허 문헌 3).

특허 문헌 1: 일본 특허 공개 평3-265499호 공보

특허 문헌 2: 일본 특허 공개 평7-67391호 공보

특허 문헌 3: 일본 특허 공개 제2003-180095호 공보

<발명의 개시>

<발명이 해결하고자 하는 과제>

특허 문헌 1(일본 특허 공개 평3-265499호)에 기재되는 마이크로 스텝 구동은, 전류 명령 테이블을 기억하는 메모리(ROM)에 정현파의 1/4 파형분에 상당하는 파형 데이터를 기억해 두고, 비트 데이터의 반전 회로를 설치하여 정현파의 파형의 90°마다 액세스 어드레스의 비트값을 반전시키는 것이다. 그에 의해 메모리에서의 데이터가 액세스하는 어드레스의 방향을 정방향, 역방향으로 절환한다. 이에 의해 이 마이크로 스텝 구동은, 정극측의 반주기분의 정현파 근사의 파형 데이터를 판독한다. 다음에 판독은 부극측의 반주기분의 데이터에 대해서는 극성 변환 명령 신호를 생성하여 정극측의 파형으로 부극측의 파형의 전류를 흘린다. 즉, 극성 변환 명령 신호에 의해 구동 회로를 부극측으로 절환해 두고, 마찬가지로 정방향, 역방향으로 데이터가 액세스하는 방향을 절환하여 메모리를 액세스하여 다음 정극측 반주기분의 파형을 판독한다. 그 결과적으로, 토탈로 정현파 1주기분에 상당하는 파형 데이터에 대응하는 구동 전류를 얻는다.

특허 문헌 1의 마이크로 스텝 구동에서는 메모리(ROM)에는, 4개의 진폭에 따른 파형 데이터가 기억되어 있다. 그들이 정현파의 1/4 파형에 상당하는 파형 데이터로 되므로, 이것은 4개의 정현파에 대해 전류 명령 테이블의 ROM에서의 용량을 삭감할 수 있다.

그런데, 정현파 구동의 스텝핑 모터는 소형 경량화할 수 있는 이점이 있지만, 그 반면 그 구동에 사용되는 마이크로 스텝 제어의 모터 구동 회로는, IC화하는 경우에, 전류 구동 회로 부분 외에 CPU(컨트롤러)와 메모리 등을 포함하게 되므로 1개의 IC로 한 경우에도 큰 패키지의 ASIC로 되거나, μ제어 IC로 되어, 이것의 소형화가 어렵다. 그 때문에, 마이크로 스텝 제어의 모터 구동 회로는, 스텝핑 모터에 일체적으로 장착하게 되면, 스텝핑 모터의 외측으로 크게 돌출하여, 모터나 장치에 실장하기 어려운 결점이 있다.

이에 대해, 특허 문헌 1의 마이크로 스텝 구동은, CPU(컨트롤러)를 사용하지 않으므로, 클록을 카운트하는 어드레스 카운터와 진폭에 따른 파형을 기억하는 메모리에 의해 파형 데이터 생성 회로의 부분을 완료시키고 있으므로, 그만큼 IC화가 하기 쉬워진다. 그러나, 메모리의 용량이 적어져도 모터 구동 회로로서 메모리를 액세스하는 어드레스의 방향의 절환 회로가 필요하게 된다. 또한, 정현파의 정극측(혹은 부극측)의 한쪽의 파형 데이터만 생성할 수 있으므로, 1주기분의 구동 파형을 생성하기 위한 주변 회로가 그만큼 많아져, 타이밍 제어도 복잡하게 되는 결점이 있다. 게다가, 구동 회로의 출력단 회로에는, 극성 변환 신호를 받아 전류 방향을 절환하는 절환 회로가 필요하게 된다. 또한, 상위 비트를 추출하기 위해 멀티플렉서 등의 메모리 이외의 주변 회로도 커져, 모터 드라이브 IC의 소형화가 어려운 문제가 있다.

본 발명의 목적은, 상기한 바와 같은 종래 기술의 문제점을 해결하여, 회로 점유 면적이 작아, IC의 소형화가 가능한 모터 구동 회로를 제공하는 데에 있다.

<과제를 해결하기 위한 수단>

이와 같은 목적을 달성하기 위한 본 발명의 모터 구동 회로의 특징은, 복수의 데이터로 이루어지는 소정 주기분의 정현파를 근사하는 파형 데이터를 메모리에 기억하고, 이 메모리로부터 데이터를 판독하고, 이 읽어내어진 데이터의 각각의 데이터값에 따른 PWM 펄스를 생성하고 이 PWM 펄스에 따라서 모터를 전류 구동하는 모터 구동 회로로서, 어드레스 카운터와, 데이터의 극성을 플러스로부터 마이너스 혹은 마이너스로부터 플러스로 바꾼 데이터를 생성하기 위한 극성 반전 데이터 생성 회로와, PWM 펄스를 발생하는 PWM 펄스 발생 회로를 갖고 있으며, 소정 주기분이 반주기분이며, 어드레스 카운터가, 메모리의 파형 데이터를 기억한 액세스 어드레스의 비트 자릿수보다도 1자릿수 또는, 그 이상 많은 비트 자릿수의 것으로서, 어드레스 카운터의 1자릿수 이상 또는, 그 이상의 비트 자릿수 위치에 있는, 임의 의 비트가 파형 데이터의 극성을 플러스로부터 마이너스 혹은 마이너스로부터 플러스로 반전하기 위한 플러그 비트로 되고, 극성 반전 데이터 생성 회로가 메모리로부터 읽어내어진 데이터와 플러그 비트를 받아 플러그 비트의 값에 따라서, 메모리로부터 읽어내어진 데이터값의 극성을 플러스로부터 마이너스 혹은 마이너스로부터 플러스로 반전시킨 데이터를 생성함으로써, 메모리로부터 읽어내어지는 반주기분의 파형 데이터로부터 정현파의 1주기분에 상당하는 파형 데이터를 얻는 것이다.

<발명의 효과>

상기 구성과 같이, 본 발명은 극성 반전 데이터 생성 회로를 설치하여, 메모리의 액세스에 기여하지 않는 어드레스 카운터의 상위 비트를 그대로 극성 반전의 지시 데이터(플러그 비트)로서 사용하고 있으므로, 메모리 액세스를 동일 방향으로 2순 액세스를 하여 반주기분의 파형 데이터를 2회 판독하고, 2회 중 어느 1회 판독의 파형 데이터에 대해 극성 반전의 지시를 내고, 이에 따라서 극성 반전의 연산 처리함으로써, 간단히 정현파 1주기분에 상당하는 파형 데이터를 생성할 수 있다. 따라서, 본 발명은 간단히 메모리가 순환하여 계속 액세스되는 것만으로 연속적으로 정현파를 발생할 수 있다.

그 결과, 메모리의 액세스 제어가 단순하게 되어, 연산 처리 혹은 연산 회로 등에 의해 모터 구동 전류의 진폭에 따른 데이터의 생성이 용이해지고, 메모리에 진폭에 따른 파형 데이터를 다수 기억하지 않아도 메모리로부터의 판독에 의해 생성된 1주기분의 파형에 대해, 예를 들면 후단에 진폭 조정 회로 등을 설치하여 진폭 조정을 함으로써 파형 데이터의 진폭 조정이 가능하게 된다. 또한, 출력단 회 로 등에 전류 방향의 절환을 지시하는 회로나 멀티플렉서 등을 특허 문헌 1과 같이 기재하는 것이 필요하지 않게 되므로, 그 만큼 회로 규모를 저감할 수 있다.

본 발명은, 메모리를 동일 방향으로 순환하여 액세스하면 정현파의 파형을 계속 발생할 수 있다. 따라서, PWM 펄스 발생 회로에서, 정현파의 제로 크로스점을 듀티비 50％로 하고 이를 기준으로 하여 정현파의 부극측의 피크부터 정극측의 피크까지의 구동 전류값에 대응하는 펄스 폭을 듀티비에 대응시킨 PWM 펄스를 1주기분의 파형 데이터에 대응시켜 발생할 수 있다. 이와 같이 하면, 전류 출력 회로가 단순하게 되어, 회로 규모를 저감할 수 있다.

그 결과, 회로 점유 면적이 작아, IC의 소형화가 가능한 모터 구동 회로를 용이하게 실현할 수 있다. 특히, 스텝핑 모터에서는 이 IC가 모터측에 탑재하기 쉬워지고, 소형의 스텝핑 모터에서는 이 IC가 실장하기 쉬워진다.

도 1은 본 발명의 모터 구동 회로를 적용한 일 실시예의 블록도.

도 2는 메모리에 기억된 파형 데이터와 카운터로부터 얻어지는 극성 플러그에 대한 설명도.

도 3은 PWM 펄스 발생 회로가 발생하는 정현파의 제로 크로스점을 듀티비 50％로 하는 PWM 펄스의 생성에 대한 설명도.

<부호의 설명>

1: ROM(메모리)

2: 어드레스 카운터

3: 극성 반전 데이터 생성 회로

4: 진폭 조정 데이터 생성 회로

5: PWM 펄스 발생 회로

6: H 브릿지 회로

7: 1/m 분주 회로

8: 컨트롤 회로

9: 정현파 파형 데이터

11: 클록 발생 회로

12: 스텝핑 모터

<발명을 실시하기 위한 최량의 형태>

도 1은 본 발명의 모터 구동 회로를 적용한 일 실시예의 블록도이고, 도 2는 메모리에 기억된 파형 데이터와 카운터로부터 얻어지는 극성 플러그에 대한 설명도이고, 도 3은 정현파의 제로 크로스점을 듀티비 50％로 하는 PWM 펄스 발생 회로에 의한 PWM 펄스의 생성에 대한 설명도이다.

<실시예>

도 1에서, 부호 10은 스텝핑 모터를 구동하는 마이크로 스텝 제어의 모터 구동 회로이며, 틀 내 IC로서 틀의 범위에서 IC화 되어 있다.

부호 1은 그 IC에서 정현파를 근사하는 파형 데이터를 기억하는 ROM(메모리), 부호 2는 ROM(1)을 액세스하는 어드레스 카운터, 부호 3은 극성 반전 데이터 생성 회로, 부호 4는 진폭 조정 데이터 생성 회로, 부호 5는 PWM 펄스 발생 회로, 부 호 6은 H 브릿지 회로, 부호 7은 1/m 분주 회로(m은 1 또는, 그 이상의 플러스의 정수), 그리고 부호 8은 회로 규모가 작아진 컨트롤 회로이다.

모터 구동 회로(10)의 외측에는, 클록 발생 회로(11), 그리고 스텝핑 모터(M)(12)가 설치되어 있다.

ROM(1)에는, 정현파를 근사하는 반주기분의 파형 데이터가 어드레스 수분으로 분할되어 디지털값의 데이터로서 각 어드레스에 기억되어 있다. 즉, 반주기분의 파형 데이터는, 어드레스 수분의 복수의 데이터로 이루어진다.

또한, 이하에서는, 다상 중의 1상 구동에 대해 설명하지만, 다상 구동의 경우에는, ROM(1)은 그 기억 영역을 각 상 대응으로 하여 할당되고, 각 상에 대응한 파형 데이터가 설정되게 된다. 이 경우에는, 각각이 각 상 대응의 어드레스 카운터에 의해 액세스되게 하면 된다. 또한, ROM(1)과 1/m 분주 회로(7), 컨트롤 회로(8)를 제외하여 상기 각 회로가 각 상 대응으로 설치되고, 각 상 대응으로 구동 파형을 생성하게 된다. 물론, 이 경우에는 ROM(1)도 각 상 대응으로 각각 설치되어 있어도 된다. 또한, 각 회로를 각 상 공통으로 설치할 수도 있지만, 그 때에는 시분할 제어로 된다.

어드레스 카운터(2)는, 최상위 비트를 제외한 하위 비트가 R0M(1)의 반주기분의 파형 데이터를 기억한 어드레스 공간에 대응하고 있다. 즉, 어드레스 카운터(2)의 비트 자릿수는, 파형 데이터를 기억한 R0M(1)의 어드레스 공간의 비트 자릿수보다도 1자릿수(1비트) 많다.

어드레스 카운터(2)의 최상위 비트(MSB)는, 극성 반전 데이터 생성 회로(3) 에 입력된다. 어드레스 카운터(2)는, 1/m 분주 회로(7)를 통하여 분주된 클록 CK(분주 클록)을 받고, 이 분주 클록 CK에 따라서 그 값이 인크리먼트되어 가는 n진 카운터(n은 플러스의 정수)이다. 분주 전의 클록 CLK는, 클록 발생 회로(11)로부터 단자(10a)에 입력되어 1/m 분주 회로(7)와 진폭 조정 데이터 생성 회로(4)와 PWM 펄스 발생 회로(5)와 컨트롤 회로(8)에 공급된다.

어드레스 카운터(2)는, 0부터 n-1까지 카운트하여 최대값 n에서 "0"으로 되돌아가고, n개의 펄스마다 순환하는 어드레스값을 발생한다. 어드레스 카운터(2)의 카운트값이 분주 클록 CK에 의한 인크리먼트에 따라서 변화하여 그 값에 의해 ROM(1)이 순환하여 액세스된다. 그 결과, 디지털값의 정현파 근사의 반주기분의 파형 데이터를 구성하는 각 데이터가 ROM(1)의 각 어드레스로부터 순차적으로 읽어내어진다.

극성 반전 데이터 생성 회로(3)는, 입력된 데이터의 극성을 플러그 비트에 따라서 플러스로부터 마이너스 혹은 마이너스로부터 플러스로 바꾸는 회로이며, 클록 CLK와 분주 클록 CK를 받아 이에 동기하여 2의 보수를 산출하는 연산 회로이다. 이는, 어드레스 카운터(2)의 최상위 비트(MSB)를 플러그 비트로서 받고, 어드레스 카운터(2)의 최상위 비트가 "1"일 때에, ROM(1)으로부터 받은 데이터의 2의 보수를 산출하여 부극측의 파형 데이터로서 부호 비트를 붙인 데이터를 생성한다. 최상위 비트가 "0"일 때에는 받은 파형 데이터에 정극측의 부호 비트를 붙인 다음에 데이터값은 그대로 하여 출력한다.

그 결과, 어드레스 카운터(2)가 2순하여 ROM(1)이 2회 액세스되었을 때에는 반주기분의 파형 데이터가 2회 읽어내어져, 정현파 1주기분에 상당하는 파형 데이터가 분주 클록 CK에 동기하여 극성 반전 데이터 생성 회로(3)로부터 출력된다.

진폭 조정 데이터 생성 회로(4)는, 분주 클록 CK와 클록 CLK를 받아 극성 반전 데이터 생성 회로(2)로부터 얻어지는 정현파 1주기분에 상당하는 파형 데이터와 컨트롤러(8)로부터 구동 전류값의 진폭을 지정하는 제어 신호 S를 받아 제어 신호 S의 값에 따라서 또한 상기 분주 클록 CK에 동기하여 파형 데이터에 K를 곱하는 승산 연산을 한다. 그리고, 진폭 조정 데이터 생성 회로(4)는, 소정의 진폭값의 파형 데이터로 변환한 정현파 1주기분에 상당하는 데이터를 분주 클록 CK에 동기하여 순차적으로 생성하고 그것을 PWM 펄스 발생 회로(5)에 송출한다. 또한, K의 값은 제어 신호 S에 따라서 설정된다. 또한, 컨트롤러(8)는 클록 CLK를 받고, 또한 입력 단자(10b)를 통하여 소정의 제어 신호 S를 발생하는 명령 신호 A를 외부로부터 받는다.

제어 신호 S는, 예를 들면 DVC(디지털 비디오 카메라) 등에서는, 포커스 제어일 때 등의 제어에 따라서 발생하는 신호이다. 구동 개시 시에는 큰 진폭의 정현파로 변환하여 큰 토크를 모터에 발생시키고, 구동 정지 위치에 근접하면 작은 진폭의 정현파로서 토크를 작게 하기 위한 제어 신호이다.

PWM 펄스 발생 회로(5)는, 진폭 조정 데이터 생성 회로(4)로부터 지정된 진폭에 따른 1주기분의 정현파 근사의 파형 데이터를 받아 그것을 클록 발생 회로(11)로부터의 클록 CLK에 따라서 소정의 주기 T(후술)로 반복하고 PWM 펄스로 변환하여 H 브릿지 회로(6)를 쵸핑 구동한다. 이에 의해, H 브릿지 회로(6)는, 단 자(10c)를 통하여 PWM 펄스에 따른 구동 전류를 스텝핑 모터(12)에 출력하고, 스텝핑 모터(12)가 소정의 주기 T로 쵸핑된 정현파에 의해 구동된다.

도 2는, 메모리에 기억된 파형 데이터와 카운터로부터 얻어지는 극성 비트에 대한 설명도이다. 설명을 간단히 하기 위해 어드레스 카운터(2)의 비트 자릿수가 3비트(A0, A1, A2)인 것으로 하고, 메모리 어드레스의 비트 자릿수가 2자릿수(A0, A1)로서, 그 예를 설명한다.

어드레스 카운터(2)의 1자릿수째와 2자릿수째의 하위 비트(A0, A1)가 ROM(1)의 액세스 어드레스로서 여기서는 할당된다. 그리고 3자릿수째(최상위 비트 A2)는, 극성 반전 지시 플러그로 되어, 극성 반전 데이터 생성 회로(3)에 입력된다. 통상적으로, 도 2에 도시한 어드레스 카운터(2)의 최상위 비트(A2)는, 그것보다 하위의 비트(A1, A0)가 도 2에 도시한 바와 같이, "00"으로부터 "01", "10", "11"로 1순하여, 하위 비트의 최대 카운트값을 지나면 최상위 비트(A2)가 "0"으로부터 "1"로 되고, 하위의 비트가 "00"으로 되돌아가고, "00"으로부터 "01", "10", "11"로 다음 1순이 끝나면 최상위 비트(A2)가 또한 "0"으로 되돌아간다. 어드레스값(A1, A0)도 "00"으로 된다. 따라서, 간단히 ROM(1)(메모리)이 순환하여 계속 액세스하는 것만으로 연속적으로 정현파가 발생한다.

여기서는, 최상위 비트가 "0"일 때의 ROM(1)의 각 어드레스 위치에, 정현파(9)의 정극측 파형(9a)에 상당하는 파형 데이터를 할당하여 기억한다. 최상위 비트가 "1"일 때에는 각 어드레스 위치에 할당된 각 데이터를 정현파(9)의 부극측 파형(9b)에 상당하는 파형 데이터에 할당한다. 또한, 이 할당은 반대이어도 된다.

디지털값에서는, 1자릿수 증가시키면 값이 2배로 되므로, 도 2에 도시한 바와 같이 1주기분의 정현파에 상당하는 파형 데이터의 각 어드레스에 할당하는 데이터수를 2로 나누어(1자릿수 내려), 절반의 데이터수로서 절반의 각각의 값을 정현파(9)의 정극측의 파형(9a)(부극측으로서도 가능)에 상당하는 파형 데이터로서 할당한다. 따라서, 상기한 바와 같이 부극측의 파형(9b)의 파형 데이터는, 정극측(9a)의 파형 데이터에 대하여 2의 보수를 취하여 생성된다. 상기는 ROM(1)의 데이터값은, A0, A1의 2비트이지만, 예를 들면 데이터값이 4비트로 "0001"일 때에는 그 2의 보수로서 "1111"이 출력된다. 따라서, 극성 반전 데이터 생성 회로(3)는, 최상위 비트의 "1"일 때에 하위 비트에 대해 이와 같은 2의 보수 연산을 한다.

또한, "0000"의 2의 보수는 "0000"이다. 또한 2의 보수 표시를 한 경우에는 최상위에는 극성을 나타내는 부호 비트가 부가된다. 최상위 비트가 "0"일 때에는 플러스의 부호 비트로 되고, 최상위 비트의 "1"일 때에는 마이너스의 부호 비트로 된다. 따라서, 어드레스 카운터(2)의 최상위 비트(A2)가 이 부호 비트로서 사용된다.

그런데, 마이너스의 수는, 플러스의 수의 절대값에 대해 최상위 비트에 1을 부가하여 마이너스의 수로서 나타내어도 된다. 따라서, 도 2에 도시한 바와 같이 최상위 1자릿수를 극성 플러그로서, 이것보다 하위의 비트를 데이터값에 할당한 경우에는, 실제로는 극성 반전 데이터 생성 회로(3)는, 2의 보수 연산을 하지 않아도 된다. 또한, 2의 보수는, 데이터의 각 비트를 반전하여 반전 비트를 만들고, 1의 보수를 얻어, 이에 1을 가하는 것만으로 만들 수 있다.

우선, 도 3은 PWM 펄스 발생 회로(5)가 발생하는 정현파의 제로 크로스점을 듀티비 50％로 하는 PWM 펄스에 대한 설명도이다. 또한, 설명을 간단히 하기 위해 ROM(1)으로부터 출력되는 정현파의 정극측의 반주기분에 상당하는 파형 데이터에 따라서 진폭 조정 데이터 생성 회로(4)는, 여기서는 1주기분의 파형 데이터는, "-4"부터 "0", 그리고 0부터 "+4"(단 최대 진폭의 경우)까지의 범위의 디지털값을 발생하는 것으로 한다. PWM 펄스 발생 회로(5)는, 이 데이터를 진폭 조정 데이터 생성 회로(4)로부터 받는 것으로 하여, 스텝핑 모터(M)(12)를 쵸핑 구동하는 주기를, 여기서는 8 클록 CLK 주기분(=상기한 소정의 주기 T)으로서 도 3을 참조하여 이하 설명한다.

도 3에서, (a)는 클록 발생 회로(11)가 발생하는 클록 CLK이며, (b)가 R0M(1)에 기억된 파형 데이터값에 따라서 발생하는 PWM 펄스이다.

PWM 펄스 발생 회로(5)는, 진폭 조정 데이터 생성 회로(4)로부터 받은 파형 데이터를 클록 CLK에 따라서 소정의 주기 T(8 클록분의 주기)에서, 도 3에 도시한 바와 같이 부극측의 최대 피크값에 상당하는 디지털값 "-4"를 받았을 때에는, 펄스를 발생하지 않는다("0"의 펄스 폭의 펄스를 발생한다). 그리고, 디지털값 "0"을 받았을 때에는, 듀티비 50％의 펄스 폭의 펄스를 발생한다. 또한, 정극측의 최대 피크값에 상당하는 디지털값 "+4"를 받았을 때에는, 듀티비 100％의 펄스 폭의 펄스를 발생한다. 바꿔 말하면, 여기서는 듀티비의 수치(％)가 정현파의 극소부터 극대까지 대응하고 있다.

그 결과, 도시한 바와 같이 부극측의 파형 데이터에서는 받은 수치에 따라서 듀티비 0％∼50％로 변화하는 펄스 폭의 PWM 펄스가 생성된다. 정극측의 파형 데이터에서는 받은 수치에 따라서 듀티비 50％∼100％로 변화하는 펄스 폭의 PWM 펄스가 생성된다.

이와 같이, 듀티비 50％를 기준으로 하는 펄스로 하면, 정극측의 다음에 부극측이 오고 그 다음에 또 정극측이 오고, 다음에 부극측과 교대로 반복된 정현파 상당의 파형의 연속적인 발생이 용이하게 된다.

이와 같은 PWM 펄스의 생성은, 듀티비 50％에 상당하는 오프셋값(정현파의 제로 크로스점의 레벨에 대응하는 디지털값)을 내부에 설정하고 이 오프셋값을 진폭 조정 데이터 생성 회로(4)로부터 얻어지는 파형 데이터값에 디지털 가산 연산함으로써 용이하게 얻을 수 있다.

예를 들면, 이 오프셋값을 디지털값(4)으로 하고, "-4"의 파형 데이터값을 받았을 때에는, ―4+4=0으로, 클록수 제로의 펄스를 생성하고, "0"의 파형 데이터를 받았을 때에는, 0+4=4로, 클록수 4개의 펄스 폭의 펄스를 발생하고, "+4"의 파형 데이터를 받았을 때에는, 4+4=8로, 클록수 8개의 펄스 폭(소정의 주기 T에 상당)의 펄스를 발생하면 된다.

즉, PWM 펄스 발생 회로(5)는, 간단히 산출한 디지털값에 대응하는 클록 CLK의 수에 따라서 그 수분의 펄스 폭의 펄스를 생성하면 된다. 이것은, 카운터와 게이트 회로와 플립플롭에 의해 용이하게 생성할 수 있다.

그 결과, 정현파 1주기에 상당하는 데이터가 PWM 펄스 발생 회로(5)의 바로 앞의 회로에서 생성되므로, PWM 펄스 발생 회로(5)는, PWM 펄스의 생성을, 클록 CLK를 카운트함으로써 회로 규모가 작은 회로로 용이하게 생성할 수 있다. 이에 의해 주기 T(8클록 주기분)마다 쵸퍼 제어된 상기 구동 전류를 발생할 수 있다. 또한, 소정의 주기 T는, T=2k×클록 주기분으로 하여도 된다. 단, k는 3 또는, 그 이상의 정수이다.

구동 전류를 출력하는 출력 회로인 H 브릿지 회로(6)는, 도 3의 (b)의 데이터값 "0"에 대응하여 나타내는 듀티비 50％의 펄스 폭의 펄스를 받았을 때에 출력을 OFF하고, 듀티비 50％를 초과하는 펄스를 받았을 때에, 구동 전류를 스텝핑 모터(M)(12)에 일정한 방향으로 흘리고, 듀티비 50％ 미만의 펄스를 받았을 때에 역방향으로 구동 전류를 흘리도록 CMOS의 구동 트랜지스터를 ON/OFF하면 된다.

이것은, 예를 들면 데이터값 "-4"∼"-1"의 경우에는 도 3의 (b)의 데이터값 "-4"∼"-1"에 대응하여 나타내는 펄스 폭의 펄스를 이용할 수 있다. 즉, 듀티비 50％의 펄스 폭의 펄스의 "H"의 기간이 정현파의 부극측에 대응하고 있으므로, 듀티비 50％의 펄스 폭의 펄스가 "H" 사이에 정현파의 부극측에 대응하는 각 펄스로 구동하게 하면 된다. 한편, 데이터값 "+1"∼"+4"의 경우에는 듀티비 50％의 펄스 폭의 펄스의 "L"의 기간이 정현파의 정극측에 대응하고 있으므로, 데이터값 "0"에 대응하여 나타내는 듀티비 50％의 펄스 폭의 펄스의 반전 신호를 생성하고 이와 도 3의 (b)의 데이터값 "+1"∼"+4"의 펄스를 앤드 게이트 외에 구동 펄스를 생성하고, 듀티비 50％의 펄스 폭의 펄스의 반전 신호가 "H"인 동안에 정현파의 정극측에 대응하는 각 펄스로 구동하게 하면 된다.

또한, H 브릿지 회로에서는, 통상적으로 모터의 여자 코일을 사이에 두고 전 류 토출측과 전류 싱크의 2개의 구동 트랜지스터가 있지만, 한쪽의 구동 트랜지스터에 대해 상기의 구동을 한 경우에는 다른 쪽의 구동 트랜지스터는, 듀티비 50％의 펄스 폭의 펄스 혹은 이것의 반전 신호에 따라서 그 구동 트랜지스터의 게이트를 열어, 펄스가 "H"인 동안, 구동하면 된다. 따라서, 구동 회로는 단순한 회로로 된다.

또한, 도 3에 도시하는 상기한 PWM 펄스는, 정현파의 마이너스측의 극소치가 펄스 폭 "0"으로 되어 있으므로, 그대로 아날로그 회로를 구동하면, 펄스 폭에 따른 전류값으로 변환을 할 수 있다. 따라서, 이와 같은 펄스 폭의 PWM 펄스를 아날로그의 전류 구동 회로에 가하여 그대로 정현파의 구동 전류를 생성하는 것도 가능하다.

이와 같은 경우에는, 예를 들면 상기의 PWM 펄스의 펄스 폭에 따른 신호를 적분 회로를 통하여 +Vcc/2를 기준 전압으로 한 콤퍼레이터에 가함으로써 전압값으로 변환할 수 있다. 또한, 듀티비 50％인 펄스 폭의 펄스를 받았을 때에는, 적분 회로의 전압값을 전원 전압 +Vcc의 절반의 +Vcc/2로서 전류 출력을 하지 않는다. +Vcc/2 이상일 때에는 소정의 방향의 구동 전류를 스텝핑 모터(12)에 출력한다. 이에 대해 +Vcc/2 이하의 전압값일 때에는 스텝핑 모터(12)에 대한 전류의 방향을 역전한 출력을 발생하도록 하면 된다.

이상 설명하였지만, 실시예에서는 정현파의 극성을 나타내는 플러그 비트를 최상위 비트로서 이용하고 있지만, 반주기의 파형 데이터와 다음의 반주기분의 파 형 데이터 사이에 다른 타이밍 데이터 등을 삽입한 경우 등에는 파형 데이터에 대한 메모리(ROM)의 어드레스의 비트 자릿수에 대해 어드레스 카운터의 비트 자릿수가 많아진다. 이와 같은 경우 등에는, 본 발명은 최상위 비트가 아니라, 메모리(ROM)에 할당된 어드레스 공간(메모리의 액세스 어드레스의 최상위)의 바로 위의 비트 혹은 그것보다 상위의 비트를 사용하여도 되는 것은 물론이다.

또한, 실시예의 진폭 조정 데이터 생성 회로(4)는, 디지털값에 의한 진폭 조정이 아니라, D/A 변환 회로 등을 내부에 설치하여 이 D/A 변환 회로에 의해 1주기분의 정현파의 아날로그값으로 변환한 다음에 아날로그값에 대해 진폭 조정하는 것 이어도 된다. 또한, 이 경우에는, D/A 변환한 아날로그값에 따라서 PWM 펄스를 생성하게 된다.

또한, 실시예에서는 파형 데이터를 기억하는 메모리로서 ROM을 예를 들고 있지만, 본 발명은, 이 메모리는 ROM에 한정되는 것이 아니라, 메모리 일반이어도 된다. 또한, 실시예에서는, 스텝핑 모터를 구동하는 예를 들고 있지만, 본 발명은 스텝핑 모터를 구동하는 경우에 한정되는 것이 아니라, 정현파로 구동하는 전류 구동 회로이면 어떤 모터를 구동하는 것이어도 된다.

또한, 실시예에서는 출력단 회로로서 H 브릿지 회로를 예를 들고 있지만, 본 발명의 출력단 회로는, 전원 라인으로부터의 전류를 ON/OFF하는 단순한 스위치 회로 등이어도 되고, 이와 같은 회로에 한정되는 것은 아니다.

Claims

복수의 데이터로 이루어지는 소정 주기분의 정현파를 근사하는 파형 데이터를 메모리에 기억하고, 이 메모리로부터 상기 데이터를 읽어내고, 이 읽어내어진 상기 데이터의 각각의 데이터 값에 따른 PWM 펄스를 생성하고 이 PWM 펄스에 따라서 모터를 전류 구동하는 모터 구동 회로로서,

어드레스 카운터와,

데이터의 극성을 플러스로부터 마이너스 혹은 마이너스로부터 플러스로 바꾼 데이터를 생성하기 위한 극성 반전 데이터 생성 회로와,

상기 PWM 펄스를 발생하는 PWM 펄스 발생 회로를 갖고,

상기 소정 주기분은 반주기분이며,

상기 어드레스 카운터가, 상기 메모리의 상기 파형 데이터를 기억한 액세스 어드레스의 비트 자릿수보다도 1 자릿수 또는, 그 이상 많은 비트 자릿수의 것으로서, 상기 어드레스 카운터의 상기 1 자릿수 이상 또는, 그 이상의 비트 자릿수 위치에 있는, 임의의 비트가 상기 파형 데이터의 극성을 플러스로부터 마이너스 혹은 마이너스로부터 플러스로 반전하기 위한 플래그 비트로 되고,

상기 극성 반전 데이터 생성 회로가 상기 메모리로부터 읽어내어진 상기 데이터와 상기 플래그 비트를 받아 상기 플래그 비트의 값에 따라서, 상기 메모리로부터 읽어내어진 데이터 값의 극성을 플러스로부터 마이너스 혹은 마이너스로부터 플러스로 반전시킨 데이터를 생성함으로써, 상기 메모리로부터 읽어내어지는 반주 기분의 상기 파형 데이터로부터 상기 정현파의 1 주기분에 상당하는 파형 데이터를 얻는 모터 구동 회로.
제1항에 있어서,

상기 메모리의 상기 파형 데이터가 기억된 액세스 어드레스는, 상기 어드레스 카운터에 의해 2순(巡) 액세스되어 상기 파형 데이터가 상기 메모리로부터 2회 읽어내어지고, 상기 플래그 비트는, 상기 2순의 액세스 중 어느 하나의 1순에 대해 상기 메모리로부터 읽어내어지는 각 데이터에 대해 플러스로부터 마이너스 혹은 마이너스로부터 플러스의 극성 반전을 지시하는 것이며, 상기 1 주기분의 파형 데이터에 따라서 상기 PWM 펄스 발생 회로가 상기 PWM 펄스를 발생하는 모터 구동 회로.
제2항에 있어서,

또한, 상기 플래그 비트는 최상위 비트이며, 상기 반주기분의 파형 데이터는 정극측의 정현파에 상당하는 파형이며, 상기 극성 반전 데이터 생성 회로는, 상기 플래그 비트가 부극측을 나타낼 때 이에 따라서 상기 메모리로부터 읽어내어진 데이터 값의 극성을 플러스로부터 마이너스로 반전시키는 연산 회로를 갖는 모터 구동 회로.
제3항에 있어서,

상기 메모리는 ROM이며, 상기 극성 반전 데이터 생성 회로는, 상기 플래그 비트가 정극측을 나타낼 때에는 상기 메모리로부터 읽어내어진 데이터 값을 그대로 출력하고, 상기 ROM이 순환하여 액세스됨으로써 연속적으로 정현파에 대응하는 상기 PWM 펄스가 발생하는 모터 구동 회로.
제4항에 있어서,

상기 PWM 펄스 발생 회로는, 상기 정현파의 제로 크로스점을 듀티비 50％로 하고, 이를 기준으로 하여 상기 정현파의 부극측의 피크로부터 정극측의 피크까지에 대응하는 듀티비의 펄스를 상기 PWM 펄스로서 발생하는 모터 구동 회로.
제5항에 있어서,

상기 모터를 전류 구동하는 구동 전류를 발생하는 전류 출력 회로와 진폭 데이터 생성 회로를 더 갖고, 상기 진폭 데이터 생성 회로는, 상기 극성 반전 데이터 생성 회로의 출력 데이터와 구동 전류의 진폭을 조정하는 제어 신호를 받아 상기 출력 데이터를 상기 제어 신호에 따른 진폭으로 되는 소정의 데이터로 변환하여 상기 PWM 펄스 발생 회로에 송출하고, 상기 PWM 펄스 발생 회로는, 상기 진폭 데이터 생성 회로로부터 받은 데이터에 따라서 상기 PWM 펄스를 소정의 주기로 발생하여 상기 전류 출력 회로에 공급하고, 상기 전류 출력 회로는, 상기 소정의 주기로 쵸퍼 제어된 상기 구동 전류를 발생하는 모터 구동 회로.
제6항에 있어서,

상기 연산 회로는, 상기 플래그 비트가 "0"과 "1" 중 어느 한쪽일 때에 2의 보수를 생성하는 연산 회로이며, 상기 플래그 비트가 "O"과 "1" 중 어느 다른 쪽일 때에는 상기 메모리로부터 읽어내어진 데이터에 대해 플러스의 부호 비트를 붙인 다음에 데이터 값은 그대로 하여 상기 진폭 데이터 생성 회로에 출력하고, 상기 PWM 펄스 발생 회로는, 상기 진폭 데이터 생성 회로로부터 받은 데이터의 값에 따른 소정의 클록의 주기 정수배(단, 정수는 1 또는, 그 이상)의 주기를 갖는 상기 PWM 펄스를 발생하는 모터 구동 회로.
제7항에 있어서,

1/m 분주 회로(단, m은 1 이상의 정수)를 더 갖고, 상기 1/m 분주 회로는 외부로부터 공급되는 클록을 받아 1/m 분주한 클록을 발생하고, 상기 어드레스 카운터와 상기 진폭 데이터 생성 회로와 상기 극성 반전 데이터 생성 회로는 상기 1/m 분주의 클록을 받고 이에 동기하여 동작하고, 상기 PWM 펄스 발생 회로는 상기 외부로부터 공급되는 클록을 상기 소정의 클록으로서 받고 이에 동기하여 상기 PWM 펄스를 발생하는 모터 구동 회로.
제8항에 있어서,

상기 PWM 펄스의 상기 소정의 주기는, 상기 외부 클록의 주기의 2k배(단, k는 3 또는, 그 이상의 정수)의 주기로 발생하는 모터 구동 회로.