SU1714577A1 - Устройство дл программного управлени @ -фазным шаговым двигателем - Google Patents

Abstract

Изоб^ретение относитс  к автоматике и может быть использовано дл  ' управлени  станками, оснащенными шаговыми приводами подач. Цель изобретени  - упрощение схемы и повышение надежности* Устройство содержит нереверсивный 1 и реверсивный 2 двоичные счетчики, элемент или А, элементы НЕ 5 и 6, элемент ИЛИ 7, дешифратор 8, в нечетных каналах управлени  которых содержатс  мультиплексоры "2 на 1" 9.1,9.3,...,9.(т-1), а в четных каналах управлени  Первые мультиплексоры "2 на 1" 9.2- . . 1.9,^-1,...,9.(т-1) и вторичные мультиплексоры "2 на 1" 9.2-2,9.^-2,..., 97(т~2). Четные каналы управлени  содержат также элементы ИЛИ 10.1,^10.2,..1О.г . Устройство по сравнению с прототипом имеет значительно более простую логическую структуру, поскольку в нем вместо мультиплексоров с т-информационными входами Используютс  самые простые мультиплексоры с двум  информационными входами, что приводит к значительному повышению надежности устройства. 7 ил..fit^слXIXI

Description

Изобретение относитс  к автоматике и может быть использовано дл  управлени  станками, оснащенными шаговыми приводами

Цель изобретении - упрощение и повышение надежности.

На фиг.1 представлена функциональна  схема устройства дл  прог раммного управлени  т-фазным шаговым двигателем; на фиг.2- - то же, дл  управлени  соответственно -х, 6-и, 8-ми фазными двигател ми;, на фиг.57 - временные диаграммы фазных токов и номограммы векторов результирующих моментов применительно соответственно к -х, 6-ти, 8-ни фазным двигател м .

Устройство содержит нереверсивный двоичный счетчик 1 счетный вход которого соединен с шиной высокочастотных импульсов тактировани  fg, реверсивный двоичный счетчик 2 счетный вход, входы управлени  реверсом и установка в О которого соединены соотетстьенно с шинами низкочас Тотных импульсов тактировани  i, реверсироБани  Рев и установки в нулевое исходное состо ние Уст„О, сумматор 3 кодов, перва  группа входов которого соединена с выходами нереверсивного двоичного счетчика 1, а втора  группа входов - с выходами младших разр дов реверсивного двоичного счетчика 2, первый элемент ИЛИ k, входы которого через первый 5 и второй 6 элементы НЕ соединены соответственно с выходом переноса сумматора 3 кодов,и с выходом пераого разр да старших разр дов реверсивного двоичного счетчика 2, второй элемент ИЛИ 7s входы которого соединены соответственно с выходом переноса сумматора 3 кодов и выходом первого разр да старших разр дов реверсивно го двоичного счетчика 2, дешифратор 8, входы которого соединены с выходами с третьего по последний раз р ды старших разр дов реверсивного двоичного счетчика 2,В нечетныхканалах управлени  содержатс  мультиплексоры 2на .1,9.3...,9{m-l), а в четных каналах управлени  - первые мультиплексоры 2 на 1 9.2-1,9.-1. 9.т-1 и вторые мультиплексоры 2 на 1 9.2-2,9.t-Z,. ..9.41-2, выходы которых соединены соответственно с BXO дами элементов ИЛИ 10,1,10«2.,,1 о |

Выходы мультиплексоров ,,«..,

9.(п1-1) нечетных каналов и выходы элементов ИЛИ 10.1,10.2j...10.| четных каналов соединены соответственно с выходными усилител ми мощности 11.1 ,11,2,...,11.га, коммутирующие токи фазных обмоток 12.1,12.2,.«.12,га шагового двигател . Выход второго разр да старший разр дов реверсивног двоичного счетчика 2 подключен к управл ющим/ входам всех мультиплексоров 9. Первый выход дешифратора 8 соединен с входами стробировани  мультиплексора первого канала 9.1, первого мультиплексора второго канала 9.2-1 и второго мультиплексора га-го канала 9.iii-2. Второй выход дешифратора 8 соединен с входами стробировани  мультиплексоров третьего канала 9.3 первого мультиплексора четвертого канала 9.-1 и второго мультиплексора второго канала .9.2-2. Третий выход дешифратора 8 соединен с входами стробировани  мультиплексора п того канала 9.5, первого мультиплексора шестого канала 9.6-1 и второго мультиплексора четвертого

канала , j-й j 1,, | )

выход дешифратора 8 подключен к входам стробировани  мультиплексора (j-l)-ro канала 9.(j-1), первого мультиплексора j-ro канала 9. и второго мультиплексора (j-2)-ro канала 9й-2)-.2.(| -1)-й выход дешифратора 8 соединен с входами стробировани  мультиплексора (ш-З)-го канала 9(т-3), первого мультиплексора ()-го канала 9.()-1 и второго мультиплексора (т-)-го канала

9.(п1-4)-2.- -и выход дешифратора 8

Claims (2)

1. соединен с входами стробировани  мультиплексора (т-1) - го канала 9 .(т-1) первого мультиплексора т-го канала 9.т-1 и второго мультиплексора (т-2)-го канала 9.(ni-2)-2. Выход первого элемента ИЛИ соединен с вторыми информационными входами мультиплексоров нечетных каналов 9.1, 9оЗо..9о(т-1) и с первыми информационными входами первых мультиплексоров четных каналов 9.2-2,9.,.. .9.mrВыход второго элемента ИЛИ 7 соединен с первыми информационными входами мультиплексоров нечетных каналов 9.1,9.3...9.(m-l) и с вторыми информационными входами первых мультиплек соров четных каналов 9.2-2,9Л-2,.. 9.т-2. А первые инфop aциoнныe входы первых мультиплексоров 9.2-1,у.4-1,о 9.т-1 и вторые информационные входы вторых мультиплексоров 9.Э 2,9.2, 9.га-2 четных каналов соединены с шиной нулевого логического потенциала 1 3 . Устройство дл  программного управ лени  т-фазным шаговым двигателем ра ботает следующим образом. Тактова  последовательность импульсов fg, с высокой частотой непрерывно поступает на вход нереверсивно го счетчика 1, работающего на суммирование , В исходном состо нии устройства (после подачи сигнала УсТоО на вход счетчика 2) имеютс  нулевые логические потенциалы. На выходе переноса сумматора 3 и на выходе элемента ИЛИ 7 присутствуют нулевые, а на выходах элементов НЕ 5 и 6 и элемента ИЛИ k единичные логические потенциалы . На управл ющих входах всех мультиплексоров 9 от второго разр да старших разр дов счетчика 2 приложены нулевые потенциалы, в св зи с чем выбраны их первые информационные входы. На первом выходе дешифратора имеетс  нулевой потенциал, а на всех остальных - единичные потенциалы. В результате этого разрешение на функционирование имеют только те мул типлексоры, входы стробировани  которых соединены с первым выходом дешифратора , а на выходах остальных мультиплексоров присутствуют нулевые потенциалы. В таком состо нии устройства через последнюю 12 „т фазу двигател  протекает номинальный ток 1„,а во всех остальных фазах 12 токи отсутствуют. С поступлением на вход счетчика 2 низкочастотных импульсов Гн на его выходах младших разр дов формируютс  двоичные коды, которые суммиру сь с аналогичными выходными кодами счетчика 1 на выходе переноса сумматора 3 создают высокочастотные широтно-импульсные мобилированные (ШИМ) сигналы . Эти ШИМ-сигналы проход т через мультиплексор 9.1 и усилитель 11.1, первого канала создают в первой фазе 12.1 двигател  линейно-нарастающий ток (фиг.5а-7а) при номинальном токе 1ц в га-й фазе и нулевых токах в остальных фазах. Скважность импульсов ШИМ на выходах сумматора 3 элементов ИЛИ 4 и 7 мультиплексоров 9 и элементов ИЛИ 10 зависит от такта их переключени  от импульсов f, Так, например, при коэффициенте дроблени  шага К-8, когда счетчик 1 и младшие разр ды счетчика 2 имеют по два двоичных разр да, в исходном состо нии устройства на их выходах присутствуют нулевые коды (00 и 00). В результате их суммировани  на выходе переноса сумматора 3 присутствует нулеврй потенциал Этот потенциал сохран етс  посто нно, независимо от непрерывного поступлени  высокочастотных импульсов fg на вход счетчика 1 и изменени  кодов на,его выходах (00, 10, 01., 11) После поступлени  первого низкочастотного импульса ц на вход счетчика 2 на выходах его младших разр дов возникает код 10. Этот код в сумматоре 3 логически суммируетс  с потактно (с высокой частотой f) изт мен ющимис  выходными кодами счетчика 1. В результате этого через каждые четыре такта поступлени  высокочастотных импульсов fg на выходе переноса сумматора 3 возникает единичный потенциал, т.е. на выходе переноса сумматора устанавливаютс  периодически повтор юща с  последовательность кодов 000100010001...., что представл ет не что иное, как высокочастотные пр моугольные импульсы со скважностью 4/1. Эти импульсы, проход  без инверсии через элемент ИЛИ 7 и соответствующие мультиплексоры 9 (а в четных каналах и элементы ИЛИ 10), интегрируютс  в индуктивности соответствующих фазных обмоток вигател  и создают ток, величиной 1ц/4. Эти же импульсы после инверсии в элементе НЕ 5 преобразуютс  и реобретают скважность 4/3, а прохо  через элементы 4,9 и 10 и интегриу сь в соответствующих фазах двига- . ел  создают ток, величиной 3/4 I. После поступлени  второго низкоастотного импульса fg на вход счетика 2 на его выходах младших раз дов устанавливаетс  код 0., 1 Он в умматоре 3 логически суммируетс  измен ющимис  выходными кодами четчика 1 и на выходе его переноа возникает периодически повтор юща е  кодова  последовательность 00110011..., что равносильно высокочастотным пр моугольным импульсам со скважностью 4/2. Эти импульсы, проход  без инверсии через соответствующие элементы устройства и интегриру сь в фазах двигател  , создают ток, величиной 2/k Ij, а после инверсии - также ток, величиной 2/Ц 1ц„ После третьего низкочастотного импульса fj, на выходе переноса сумматора 3 возникают коды 01110111..., т.е. информируютс  импульсы со скважностью 1/31 э через определенные фазы двигател  устан авливаютс  соответствующие токи 3/ 1ц и 1/ После переполнени  младших разр дов счетчика 2 (т.е. после запол нени  всех этих разр дов логическими единицами) на выходе Первого разр да его старших разр дов по вл етс  единичный потенциал. Благодар  этому в такт формировани  кодов на выходах младших разр дов сметчика 2 в первой фазе 1.1 двигател  устанавливаетс  номииаг.ьный ток 1, с ш-й фазе линейно-ступенчато спадаюгдий ток (при нулевых гоках в остальных фазах После повторного переполнени  мла ших разр дов счетчигсз 2 единица по в л етс  во втором разр де старших его разр дов с. Это приводит к выборке вто рых информационных входов мультиплек соров 9. Благодар  этому при нулевом потенциале.первого разр да старших разр дов счетчика 2 в первой фазе 12.1 Двигател  устанавливаетс  номинальный ток во второй фазе 12.2 формируетс  линейно-ступенчато нарас тающий ток. а при единичном потенциа ле первого разр да старших разр дов счетчика 2 в первой фазе формируетс  линейно-ступенчато спадающий ток, во второй фазе устанавливаетс  номинальный ток (при нулевых токах в остальных фазах). Дальнейшее функционирование уст ройства.аналогично описанному. Отличие заключаетс  лишь в том, что в последующих тактах работы поочередно выбираютс  последующие выходы дешифратора 8, в соответствии с чем разре шение получают другие группы мультиплексора 9 В результате этого ступенчато нарастающие и спадающие токи создаютс  в последующих парах фаз двигател . Благодар  описанному пор дку функционировани  устройства вектор результирующего момента на валу двигател  описывает т-гольную номограмму по полю двигател , и в соответствии с этим его ротор отрабатывает заданное число дробных шагов (фиг.56-76). Реверсирование двигател  осуществл етс  изменением на обратный логического потенциала на шине Рев счетчика 2, в результате которого он переходит на режим вычитани „ Коэффициент дроблени основного шага двигател  определ етс  выражением , где п-выбранное число младших разр дов счетчика 2 и выбранное число разр дов счетчика 1, Это число определ етс  выражением п loggt -l- . Число старших разр дов счетчика 2 л .-li -m/2rопредел етс  выражением P 2+Jlog | где m - число фаз двигател . Число выходов дешифратора 8 равно in/
2. 2. Количество уровней квантовани  тока в каждой фазе равно При реализации счетчика 2 могут быть использованы два последовательно соединенных двоичных счетчика, первый из которых формирует эквивалентный код младших разр дов счетчика 2 и имеет коэффициент пересчета п, а второй формирует эквивалентный код старших разр дов счетчика 2 и имеет коэффициент пересчета P 2- -3log Частота импульсов высокочастотного тактировани  f выбираетс  исход  из величины электромагнитной посто нной времени данного двигател . А частота импульсов низкочастотного тактировани  ц выбираетс  в соответствии с требуемой скоростью вращени  ротора двигател . Таким образом, устройство по сравнению с известным имеет значительно ;более простую логическую структуру, :поскольку в нем вместо мультиплексоров с m информационными входами используютс  самые простые мультиплексоры с двум  информационными входами . Это упрощение приводит к значительному повышению надежности устройства . А введение дополнительного дешифратора 8 мало вли ет на общий объем аппаратуры устройства. Формула изобретени  Устройство дл  программного управ лени  ш-фазным шаговым двигателем, где ,6,8,... - четное число, содержащее нереверсивный двоичный счет чик, счетный вход которого соединен с шиной высокочастотных импульсов та тировани , реверсивный двоичный счет чик, счетный вход., входы управлени  реверсом и установки в О которого соединены соответственно с шинами низкочастотных импульсов тактировани , реверсировани  и установки в ну левое исходное состо ние, сумматор кодов, перва  группа входов которого соединена с выходами нереверсивного двоичного счетчика, а втора  группа входов - с выходами младших разр дов реверсивного двоичного счетчика, пер вый элемент ИЛИ, входы которого чере первый и второй элементы НЕ соедине- ны соответственно с выходом переноса сумматора кодов и с выходом первого разр да старших разр дов реверсивног двоичного счетчика, второй элемент ИЛИ, входы которого соединены соответственно с выходом переноса сумма;Тора кодов и выходом первого разр да 1старших разр дов реверсивного двоичного счетчика, а в каждом канале управлени  - усилитель мощности, выходом подключенный к фазной обмотке шагового двигател , отличаю щ е е с   тем, что, с целью упрощени  и повышени  надежности, введены дешифратор и в каждый нечетный канал - мультиплексор 2 на 1, выход которого соединен с входом соответст вующего усилител  мощности, в каждый четный канал - первый и второй мульт плексоры 2 на 1 и соединенный с .их выходами элемент ИЛИ, выход которого подключен к входу соответствующего усилител  мощности, входы дешифратора соединены с выходами с , третьего по последний разр ды старш их разр дов реверсивного двоичного сметчика, выход второго разр да старших разр дов которого подключен к управл ющим входам всех мультиплексоров у первый выход дешифратора соединен с входами стробировани  мультиплексора первого канала, первого мультиплексора второго канала и второго мультиплексора т-го канала, второй выход дешифратора - с входами стробировани  мультиплексора третьего канала, первого мультиплексора четвертого канала и второго мультиплексора второго канала, третий выход дешифратора - с входами стробировани  мультиплексора и того канала , первого мультиплексора шестого канала и второго мультиплексора четвертого канала,j-й (,...,т/2) выход Дешифратора подключен к входам стробировани  мультиплексора (j-l)-ro канала, первого мультиплексора j-ro канала и второго мультиплексора (J-2)-го канала, (т/2)-1 -и выход дешифратора соединен с входами стробировани  мультиплексора (т-З)-го канала, первого мультиплексора (ш-2)-го канала и второго мультиплексора (т-4)-го канала, (т/2)-й выход дешифратора соединен с-входами стробировани  мультиплексора (ni-l)-ro канала, первого мультиплексора т-го канала и второго мультиплексора (т-2)-го канала, выход первого элемента ИЛИ соединен с вторыми информационными входами мультиплексоров нечетных каналов и с первыми информационными входами вторых мультиплексоров четных каналов, выход второго элемента ИЛИ - с первыми инфор- мационными входами мультиплексоров нечетных каналов и с вторыми информационными входами первых мультиплексоров четных каналов, а первые инфорационные входы первых мультиплексоров и вторые информационные входы вторых мультиплексоров четных канаов соединены с шиной нулевого логиеского потенциала.

   cl- Ci

   те S

   GO;

   rfl

   II :

   1 I

   oi I

   п

   -о

   ns

   П6

   2| ГТ2 /Сдадву лаиЗУ j

   U/« Лв Ьп..О

   (,) -Of/j Г Зэл-2

   V

   JH

   01-

   /л

   УЗ

   лл

   н.

   У Фаг.55 Гт,)

   %8.5ar/n,)

   Ф

   Зф

   ц

   о

   3,

   о

   о

   зу

   5

   %

   Фив.6б(т-6.)

   /

   /л

   /

   Фиг.ба (т-6,)

   л

   LA

   Зб

   Фиг7аГт а,)

   /

   /

   . cf (,)