KR20080011298A - 시험 장치, 프로그램, 및 기록 매체 - Google Patents

시험 장치, 프로그램, 및 기록 매체 Download PDF

Info

Publication number
KR20080011298A
KR20080011298A KR1020077027221A KR20077027221A KR20080011298A KR 20080011298 A KR20080011298 A KR 20080011298A KR 1020077027221 A KR1020077027221 A KR 1020077027221A KR 20077027221 A KR20077027221 A KR 20077027221A KR 20080011298 A KR20080011298 A KR 20080011298A
Authority
KR
South Korea
Prior art keywords
test
timing
module
timing signal
delay
Prior art date
Application number
KR1020077027221A
Other languages
English (en)
Other versions
KR100961851B1 (ko
Inventor
나오히로 이케다
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080011298A publication Critical patent/KR20080011298A/ko
Application granted granted Critical
Publication of KR100961851B1 publication Critical patent/KR100961851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 피시험 디바이스에 공급하는 복수의 테스트 모듈; 기준 클럭을 생성하는 기준 클럭 생성부; 복수의 테스트 모듈에 대응해서 설치되며, 기준 클럭에 따라 상기 타이밍 신호를 생성하고, 각각 대응하는 테스트 모듈에 타이밍 신호를 공급하는 복수의 타이밍 공급부; 및 각각의 테스트 모듈이 타이밍 신호를 수취하고나서 시험 패턴을 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 복수의 테스트 모듈이 출력하는 각각의 시험 패턴의 타이밍이 실질적으로 동일하게 되도록, 각각의 타이밍 공급부가 타이밍 신호를 출력하는 타이밍을 제어하는 제어부를 포함하는 시험 장치를 제공한다.
시험장치, 기준클럭생성부, 타이밍공급부, 테스트모듈

Description

시험 장치, 프로그램, 및 기록 매체{Test instrument, program and recording medium}
본 발명은 반도체 디바이스 등의 피시험 디바이스를 시험하는 시험 장치, 시험 장치를 기능시키는 프로그램, 및 프로그램을 저장한 기록 매체에 관한 것이다. 본 출원은, 다음의 일본 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
일본특허출원 2005-126893 출원일 2005년 4월 25일
피시험 디바이스를 시험하는 시험 장치에서는 피시험 디바이스를 시험하기 위해서 복수의 신호를 피시험 디바이스에 출력한다. 이 때, 각각의 출력 신호는 기준의 위상에 대한 위상차가 일치하도록 제어될 필요가 있다.
종래의 시험 장치는 복수의 테스트 모듈을 포함하고 있으며, 이들 테스트 모듈로부터 복수의 출력 신호를 출력하고 있다. 또한, 복수의 출력 신호의 위상을 갖추기 위해서 테스트 모듈의 각각의 출력 포트에 가변 지연 회로를 설치하고, 출력 신호의 위상을 조정한다.
종래의 시험 장치에서는 동종의 테스트 모듈을 복수개 설치하고 설치되는 테 스트 모듈의 구성은 고정되기 때문에, 당해 가변 지연 회로의 설정은 용이하게 수행될 수 있다.
관련되는 특허문헌 등은 현재 인식되고 있지 않기 때문에, 그 기재를 생략한다.
[발명이 해결하고자 하는 과제]
그러나, 종래의 시험 장치는 테스트 모듈의 구성이 고정되어 있으므로, 범용성이 낮았다. 이에 대하여, 테스트 모듈의 구성을 변경하고, 예를 들면 복수 종류의 테스트 모듈을 동시에 사용할 수 있는 시험 장치가 제안되어 있다.
그러나, 테스트 모듈의 구성을 변경한 경우에 테스트 모듈마다 신호의 전송 지연량이 다르므로, 테스트 모듈의 출력 신호의 위상을 새롭게 조정할 필요가 있다. 또한, 복수 종류의 테스트 모듈을 사용할 경우에 각각의 테스트 모듈의 전송 지연량이 다르므로, 각각의 테스트 모듈에 대하여 출력 신호의 위상을 조정할 필요가 있다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 시험 장치, 프로그램, 및 기록 매체를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위하여, 본 발명의 제1 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 피시험 디바이스에 공급하는 복수의 테스트 모듈; 기준 클럭을 생성하는 기준 클럭 생성부; 복수의 테스트 모듈에 대응해서 설치되며, 기준 클럭에 따라 타이밍 신호를 생성하고, 각각 대응하는 테스트 모듈에 타이밍 신호를 공급하는 복수의 타이밍 공급부; 및 각각의 테스트 모듈이 타이밍 신호를 수취하고나서 시험 패턴을 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 복수의 테스트 모듈이 출력하는 각각의 시험 패턴의 타이밍이 실질적으로 동일하게 되도록, 각각의 타이밍 공급부가 타이밍 신호를 출력하는 타이밍을 제어하는 제어부
를 포함하는 시험 장치를 제공한다.
타이밍 공급부는 기준 클럭을 지연시킴으로써 타이밍 신호를 생성하는 지연 회로부를 포함하며, 제어부는 각각의 테스트 모듈의 테스트 모듈 지연량과 당해 테스트 모듈과 대응하는 지연 회로부의 오프셋 지연량에 기초하여 각각의 지연 회로부의 지연 설정값을 제어하여도 된다.
제어부는, 각각의 테스트 모듈의 종류와 각각의 테스트 모듈에 대응하는 타이밍 공급부의 종류를 나타내는 시스템 구성 정보를 미리 저장하는 시스템 구성 저장부; 테스트 모듈의 종류마다의 테스트 모듈 지연량과 타이밍 공급부의 종류마다의 오프셋 지연량을 미리 저장하는 모듈 정보 저장부; 및 시스템 구성 저장부가 저장한 시스템 구성 정보에 기초하여 각각의 테스트 모듈의 테스트 모듈 지연량과 당해 테스트 모듈에 대응하는 타이밍 공급부의 오프셋 지연량을 모듈 정보 저장부로부터 검출하고, 검출한 각각의 테스트 모듈 지연량 및 오프셋 지연량에 기초하여 각각의 지연 회로부에 설정해야 할 지연 설정값을 산출하는 연산부를 포함하여도 된다.
연산부는 각각의 테스트 모듈과 당해 테스트 모듈에 대응하는 타이밍 공급부를 접속하는 배선의 배선 지연량에 더 기초하여 각각의 지연 회로부에 설정해야 할 지연 설정값을 산출하여도 된다.
지연 회로부는, 타이밍 신호를 수취하고, 기준 클럭에 따라 타이밍 신호를 받아 순차적으로 다음 단으로 주는 종속 접속된 복수의 플립플롭; 및 각각의 플립플롭이 출력하는 타이밍 신호를 수취하고, 수취한 복수의 타이밍 신호 가운데 어느 하나를 선택해서 테스트 모듈에 공급하는 타이밍 신호 선택부를 포함하며, 연산부는 각각의 테스트 모듈마다 대응하는 타이밍 신호 선택부로 하여금 어느 타이밍 신호를 선택하게 할 지를 제어하는 지연 설정값을 산출하여도 된다.
제어부는 각각의 지연 설정값에 기초하여 각각의 타이밍 신호 선택부로 하여금 어느 타이밍 신호를 선택하게 할 지를 제어하는 지연 설정부를 더 포함하여도 된다. 지연 설정부는 각각의 타이밍 공급부가 어느 테스트 모듈에 대응할 지를 시스템 구성 정보에 기초하여 판정하고, 연산부가 각각의 테스트 모듈마다 산출한 지연 설정값을 각각의 테스트 모듈에 대응하는 타이밍 공급부에 설정하여도 된다.
각각의 테스트 모듈은 시험 패턴을 출력하는 복수의 시험 패턴 경로를 가지며, 각각의 타이밍 공급부는 대응하는 테스트 모듈의 시험 패턴 경로마다 지연 회로부를 가지며, 제어부는 대응하는 시험 패턴 경로의 테스트 모듈 지연량에 기초하여 각각의 지연 회로부의 지연 설정값을 제어하여도 된다.
모듈 정보 저장부는 각각의 테스트 모듈의 시험 패턴 경로마다의 테스트 모듈 지연량을 저장하고, 연산부는 각각의 테스트 모듈의 각각의 시험 패턴 경로마다의 테스트 모듈 지연량과 당해 테스트 모듈에 대응하는 타이밍 공급부의 오프셋 지연량을 모듈 정보 저장부로부터 검출하고, 검출한 각각의 테스트 모듈 지연량 및 오프셋 지연량에 기초하여 각각의 지연 회로부에 설정해야 할 지연 설정값을 산출하여도 된다.
연산부는 시스템 구성 저장부가 저장한 시스템 구성 정보가 변경되었을 경우, 변경된 시스템 구성 정보에 기초하여 각각의 지연 회로부에 설정해야 할 지연 설정값을 새롭게 산출하여도 된다.
본 발명의 제2 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램에 있어서, 시험 장치를, 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 피시험 디바이스에 공급하는 복수의 테스트 모듈; 기준 클럭을 생성하는 기준 클럭 생성부; 복수의 테스트 모듈에 대응해서 설치되며, 기준 클럭에 따라 타이밍 신호를 생성하고, 각각 대응하는 테스트 모듈에 타이밍 신호를 공급하는 복수의 타이밍 공급부; 및 각각의 테스트 모듈이 타이밍 신호를 수취하고나서 시험 패턴을 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 복수의 테스트 모듈이 출력하는 각각의 시험 패턴의 타이밍이 실질적으로 동일하게 되도록, 각각의 타이밍 공급부가 타이밍 신호를 출력하는 타이밍을 제어하는 제어부로서 기능시키는 프로그램을 제공한다.
본 발명의 제3 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램을 저장한 기록 매체에 있어서, 프로그램은 시험 장치를, 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 피시험 디바이스에 공급하는 복수의 테스트 모듈; 기준 클럭을 생성하는 기준 클럭 생성부; 복수의 테스트 모듈에 대응해서 설치되며, 기준 클럭에 따라 타이밍 신호를 생성하고, 각각 대응하는 테스트 모듈에 타이밍 신호를 공급하는 복수의 타이밍 공급부; 및 각각의 테스트 모듈이 타이밍 신호를 수취하고나서 시험 패턴을 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 복수의 테스트 모듈이 출력하는 각각의 시험 패턴의 타이밍이 실질적으로 동일하게 되도록, 각각의 타이밍 공급부가 타이밍 신호를 출력하는 타이밍을 제어하는 제어부로서 기능시키는 기록 매체를 제공한다.
본 발명의 제4 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 피시험 디바이스에 공급하고, 피시험 디바이스의 출력 신호에 기초하여 피시험 디바이스의 양부를 나타내는 페일 타이밍 신호를 생성하는 복수의 테스트 모듈; 기준 클럭을 생성하는 기준 클럭 생성부; 복수의 테스트 모듈에 대응해서 설치되며, 기준 클럭에 따라 타이밍 신호를 생성하고, 각각 대응하는 테스트 모듈에 타이밍 신호를 공급하는 복수의 타이밍 공급부; 복수의 테스트 모듈에 대응해서 설치되며, 대응하는 테스트 모듈이 출력하는 페일 타이밍 신호를 수취하고, 페일 타이밍 신호를 지연시켜서 타이밍 공급부에 입력하고, 페일 타이밍 신호에 따라 타이밍 신호를 생성시키는 복수의 반송계 회로; 및 각각의 테스트 모듈이 페일 타이밍 신호를 생성하고나서 반송계 회로에 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 복수의 테스트 모듈이 출력하는 각각의 페일 타이밍 신호가 타이밍 공급부에 입력되는 타이밍이 실질적으로 동일하게 되도록, 각각의 반송계 회로가 페일 타이밍 신호를 출력하는 타이밍을 제어하는 제어부를 포함하는 시험 장치를 제공한다.
반송계 회로는 페일 타이밍 신호를 지연시켜서 출력하는 지연 회로부를 포함하며, 제어부는 각각의 테스트 모듈의 테스트 모듈 지연량과 당해 테스트 모듈과 대응하는 지연 회로부의 오프셋 지연량에 기초하여 각각의 지연 회로부의 지연 설정값을 제어하여도 된다.
본 발명의 제5 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램에 있어서, 시험 장치를, 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 피시험 디바이스에 공급하고, 피시험 디바이스의 출력 신호에 기초하여 피시험 디바이스의 양부를 나타내는 페일 타이밍 신호를 생성하는 복수의 테스트 모듈; 기준 클럭을 생성하는 기준 클럭 생성부; 복수의 테스트 모듈에 대응해서 설치되며, 기준 클럭에 따라 타이밍 신호를 생성하고, 각각 대응하는 테스트 모듈에 타이밍 신호를 공급하는 복수의 타이밍 공급부; 복수의 테스트 모듈에 대응해서 설치되며, 대응하는 테스트 모듈이 출력하는 페일 타이밍 신호를 수취하고, 페일 타이밍 신호를 지연시켜서 타이밍 공급부에 입력하고, 페일 타이밍 신호에 따라 타이밍 신호를 생성시키는 복수의 반송계 회로; 및 각각의 테스트 모듈이 페일 타이밍 신호를 생성하고나서 반송계 회로에 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 복수의 테스트 모듈이 출력하는 각각의 페일 타이밍 신호가 타이밍 공급부에 입력되는 타이밍이 실질적으로 동일하게 되도록, 각각의 반송계 회로가 페일 타이밍 신호를 출력하는 타이밍을 제어하는 제어부로서 기능시키는 프로그램을 제공한다.
본 발명의 제6 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램을 저장한 기록 매체에 있어서, 프로그램은 시험 장치를, 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 피시험 디바이스에 공급하고, 피시험 디바이스의 출력 신호에 기초하여 피시험 디바이스의 양부를 나타내는 페일 타이밍 신호를 생성하는 복수의 테스트 모듈; 기준 클럭을 생성하는 기준 클럭 생성부; 복수의 테스트 모듈에 대응해서 설치되며, 기준 클럭에 따라 타이밍 신호를 생성하고, 각각 대응하는 테스트 모듈에 타이밍 신호를 공급하는 복수의 타이밍 공급부; 복수의 테스트 모듈에 대응해서 설치되며, 대응하는 테스트 모듈이 출력하는 페일 타이밍 신호를 수취하고, 페일 타이밍 신호를 지연시켜서 타이밍 공급부에 입력하고, 페일 타이밍 신호에 따라 타이밍 신호를 생성시키는 복수의 반송계 회로; 및 각각의 테스트 모듈이 페일 타이밍 신호를 생성하고나서 반송계 회로에 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 복수의 테스트 모듈이 출력하는 각각의 페일 타이밍 신호가 타이밍 공급부에 입력되는 타이밍이 실질적으로 동일하게 되도록, 각각의 반송계 회로가 페일 타이밍 신호를 출력하는 타이밍을 제어하는 제어부로서 기능시키는 기록 매체를 제공한다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
[발명의 효과]
본 발명에 따르면, 범용성이 높은 시험 장치에 있어서, 각각의 테스트 모듈의 출력 타이밍을 용이하게 실질적으로 동일하게 할 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시한다.
도 2는 스위치 매트릭스(20)의 구성의 일례를 도시한다.
도 3은 테스트 모듈(14-1 및 14-2)이 출력하는 출력 신호의 출력 타이밍을 나타내는 도면이다.
도 4는 제어부(12)의 구성의 일례를 도시하는 도면이다.
도 5는 연산부(106)의 동작의 일례를 도시하는 흐름도이다.
도 6은 연산부(106)가 생성하는 중간 파일을 설명하는 도면이다.
도 7은 연산부(106)가 생성하는 중간 파일을 설명하는 도면이다.
도 8은 타이밍 공급부(30)의 구성의 일례를 도시하는 도면이다.
도 9는 시험 장치(100)를 기능시키는 프로그램을 저장한 컴퓨터(300)의 구성의 일례를 도시한다.
<부호의 설명>
10 : 기준 클럭 생성부, 12 : 제어부, 14 : 테스트 모듈, 16 : 디바이스 접촉부, 20 : 스위치 매트릭스, 22 : 테스트 보드, 30 : 타이밍 공급부, 40 : 반송계 회로, 42 : 플립플롭, 44 : 반송 신호 선택부, 46 : 집약 회로, 56 : 분배 회로, 60 : 지연 회로부, 62 : 플립플롭, 64 : 타이밍 신호 선택부, 66 : 동기 회로, 80 : 기준 클럭 분배 회로, 90 : 출력부, 100 : 시험 장치, 102 : 시스템 구성 저장부, 104 : 모듈 정보 저장부, 106 : 연산부, 108 : 지연 설정부, 110 : 루프 회로, 200 : 피시험 디바이스, 300 : 컴퓨터, 700 : CPU, 702 : ROM, 704 : RAM, 706:… 통신 인터페이스, 710 : 하드 디스크 드라이브, 712 : FD 드라이브, 714 : CD-ROM 드라이브, 720 : 플렉시블 디스크, 722 : CD-ROM
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시한다. 시험 장치(100)는 반도체 회로 등의 복수의 피시험 디바이스(200-1∼200-n, 이하 200이라고 총칭한다)를 시험한다. 시험 장치(100)는 기준 클럭 생성부(10), 제어부(12), 복수의 테스트 모듈(14-1∼14-48, 이하 14라고 총칭한다), 디바이스 접촉부(16), 및 스위치 매트릭스(20)를 포함한다.
디바이스 접촉부(16)는 예를 들면 복수의 피시험 디바이스(200)를 올려놓는 테스트 헤드이며, 복수의 테스트 모듈(14)과 복수의 피시험 디바이스(200)를 전기적으로 접속한다. 각각의 테스트 모듈(14)은 하나 또는 복수의 피시험 디바이스(200)와 전기적으로 접속된다. 또한, 각각의 피시험 디바이스(200)는 하나 또는 복수의 테스트 모듈(14)과 전기적으로 접속된다. 예를 들면, 테스트 모듈(14) 및 피시험 디바이스(200)는 각각 정해진 수의 입출력 핀을 가지며, 각각의 핀 수에 따라 테스트 모듈(14)과 피시험 디바이스(200)가 접속된다.
또한, 테스트 모듈(14)은 공급되는 시험 패턴을 대응하는 피시험 디바이스(200)에 공급하는 모듈이어도 된다. 본 예에 있어서, 각각의 테스트 모듈(14)은 제어부(12)로부터 미리 시험 패턴이 공급되고, 스위치 매트릭스(20)로부터 각각 공급되는 타이밍 신호에 따른 타이밍에서 시험 패턴을 피시험 디바이스(200)에 공급한다. 또한, 테스트 모듈(14)은 피시험 디바이스(200)가 출력하는 신호에 기초하여 피시험 디바이스(200)의 양부를 판정해도 된다. 이 경우, 테스트 모듈(14)은 피시험 디바이스(200)의 페일 데이타를 저장하는 페일 메모리를 포함해도 되며, 또한 페일 데이타를 제어부(12)에 공급해도 된다.
기준 클럭 생성부(10)는 미리 정해진 주파수의 기준 클럭을 생성한다. 시험 장치(100)의 각 구성 요소는 당해 기준 클럭에 따라 동작한다. 스위치 매트릭스(20)는 기준 클럭에 기초하여 위상이 다른 복수의 타이밍 신호를 생성하고, 각각의 테스트 모듈(14)에 공급한다. 즉, 스위치 매트릭스(20)는 타이밍 신호를 테스트 모듈(14)에 공급함으로써 각각의 테스트 모듈(14)이 동작하는 타이밍을 제어한다.
제어부(12)는 스위치 매트릭스(20)가 어느 위상의 타이밍 신호를 각각의 테스트 모듈(14)에 공급할지를 제어한다. 또한, 제어부(12)는 각각의 테스트 모듈(14)에 시험 패턴을 미리 공급한다. 제어부(12)는 예를 들면 워크스테이션 등의 호스트 컴퓨터이어도 된다. 또한, 제어부(12)는 복수의 호스트 컴퓨터를 가지고 있어도 된다. 이 경우, 복수의 호스트 컴퓨터에는 각각 시험해야 할 피시험 디바이스(200)가 할당되어 있으며, 각 호스트 컴퓨터는 할당된 피시험 디바이스(200)에 접속된 테스트 모듈(14)과 당해 테스트 모듈(14)에 공급되는 타이밍 신호의 위상을 제어한다.
또한, 시험 장치(100)는 테스트 모듈(14)을 교체 가능하게 보유하는 복수의 슬롯을 포함한다. 이러한 구조에 의해, 시험 장치(100)는 임의의 테스트 모듈(14)을 이용해서 피시험 디바이스의 시험을 수행한다.
도 2는 스위치 매트릭스(20)의 구성의 일례를 도시한다. 스위치 매트릭스(20)는 복수의 테스트 보드(22-1, 22-2, 이하 22라고 총칭한다)를 포함한다. 테스트 보드(22)에는 기준 클럭 분배 회로(80), 복수의 타이밍 공급부(30-1∼30-16, 이하 30이라고 총칭한다), 복수의 출력부(90), 및 루프 회로(110)가 설치된다. 또한, 스위치 매트릭스(20)는 테스트 보드(22)를 교체 가능하게 보유하는 슬롯을 가지며, 여기에 임의의 테스트 보드(22)가 설치된다.
기준 클럭 분배 회로(80)는 기준 클럭 생성부(10)가 생성한 기준 클럭을 수취하고, 스위치 매트릭스(20)의 각 구성 요소에 분배한다. 타이밍 공급부(30)는 입력 신호로서 입력되는 기준 클럭에 기초하여 피시험 디바이스(200)를 시험하기 위한 타이밍 신호를 출력한다. 예를 들면, 타이밍 공급부(30)는 피시험 디바이스(200)에 시험 패턴을 인가하는 타이밍을 나타내는 타이밍 신호, 피시험 디바이스(200)의 시험을 시작하는 타이밍을 나타내는 타이밍 신호, 피시험 디바이스(200) 의 시험을 정지하는 타이밍을 나타내는 타이밍 신호, 피시험 디바이스(200)의 페일 데이타를 받아 들이는 타이밍을 나타내는 타이밍 신호 등을 출력부(90)를 통해서 테스트 모듈(14)에 공급한다.
본 예에 있어서, 각각의 타이밍 공급부(30)는 입력되는 기준 클럭에 기초하여 위상의 다른 복수의 타이밍 신호를 생성한다. 그리고, 제어부(12)는 타이밍 공급부(30)가 생성한 복수의 타이밍 신호 가운데 어느 타이밍 신호를 각각의 테스트 모듈(14)에 공급시킬지를 각각의 타이밍 공급부(30)에서 스위칭한다. 이에 따라, 예를 들면 각각의 테스트 모듈(14)이 피시험 디바이스(200)에 시험 패턴을 공급하는 타이밍을 제어할 수 있다. 또한, 타이밍 공급부(30)는 타이밍 신호와 동기하여 타이밍 신호의 생성에 이용한 기준 클럭을 출력한다.
또한, 복수의 타이밍 공급부(30)는 피시험 디바이스(200)에 시험 패턴을 인가하는 타이밍의 제어, 피시험 디바이스(200)의 시험을 시작하는 타이밍의 제어, 피시험 디바이스(200)의 시험을 정지하는 타이밍의 제어, 피시험 디바이스(200)의 페일 데이타를 받아 들이는 타이밍의 제어 등과 같이 미리 기능이 할당된다. 또한, 각각의 타이밍 공급부(30)는 동일한 구성을 가지는 집적 회로이며, 동작 모드를 스위칭함으로써 상술한 기능의 모두를 실행하는 회로 구성을 갖는다. 당해 동작 모드는 제어부(12)에 의해 제어된다. 이와 같이, 각각의 타이밍 공급부(30)의 구성을 동일하게 함으로써 타이밍 공급부(30)의 범용성을 향상시킬 수 있다.
또한, 타이밍 공급부(30)의 핀 수에 따라서는 하나의 타이밍 공급부(30)에 상술한 기능의 모두를 실행할 수 있는 회로 구성을 포함시켰을 경우, 타이밍 공급 부(30)의 입출력 핀수가 부족할 경우가 있다. 이러한 경우, 복수의 타이밍 공급부(30)를 조합시킴으로써 입출력 핀의 부족을 해소한다. 예를 들면, 시험 장치(100)는 도 2에 나타내는 바와 같이 타이밍 공급부(30-1)와 타이밍 공급부(30-2)를 조합시켜서 동작시킨다. 본 예의 제어부(12)는 타이밍 공급부(30)의 각각의 조합에 상술한 기능의 어느 하나를 할당해서 동작시킨다.
복수의 출력부(90)는 복수의 테스트 모듈(14)과 대응해서 설치되며, 복수의 타이밍 공급부(30) 가운데 어느 하나로부터 타이밍 신호를 수취하고 수취한 타이밍 신호를 대응하는 테스트 모듈(14)에 공급한다. 각각의 출력부(90)에, 어느 타이밍 공급부(30)로부터 타이밍 신호를 공급할 지는 각각의 테스트 모듈(14)의 기능 및 각각의 타이밍 공급부(30)의 기능에 따라 제어부(12)가 제어한다.
시험 장치(100)는 복수의 타이밍 공급부(30) 및 복수의 테스트 모듈(14)을 이용해서 피시험 디바이스(200)의 시험을 수행하고 있기 때문에, 이들 사이에 신호를 주고 받을 때 동기를 취할 필요가 있다. 본 예의 시험 장치(100)는 테스트 모듈(14)이 피시험 디바이스(200)에 출력하는 출력 신호마다 당해 출력 신호를 생성하기 위한 스위치 매트릭스(20) 및 테스트 모듈(14)에서의 신호 경로의 지연량에 기초하여 타이밍 공급부(30)가 테스트 모듈(14)에 공급하는 타이밍 신호의 타이밍을 조정한다.
또한, 루프 회로(110)는 각각의 타이밍 공급부(30)가 출력하는 타이밍 신호를 기준 클럭 분배 회로(80)를 통해서 타이밍 공급부(30)에 귀환 입력함으로써 타이밍 공급부(30)의 지연량을 측정하기 위한 회로이다.
도 3은 테스트 모듈(14-1 및 14-2)이 출력하는 출력 신호의 출력 타이밍을 나타내는 도면이다. 각각의 테스트 모듈(14)에서의 출력 신호의 출력 타이밍은, (1) 대응하는 타이밍 공급부(30)의 오프셋 지연량, (2) 신호선 등의 시스템 전체의 전송 지연량, (3) 테스트 모듈(14)에서의 지연량 (이하, 테스트 모듈 지연량이라고 한다), 및 (4) 타이밍 공급부(30)에 설정되는 지연량에 의해 정해진다. 여기서, 타이밍 공급부(30)는 공급되는 기준 클럭을 지연시킴으로써 타이밍 신호를 생성하는 지연 회로부를 포함하지만, 지연 회로부에서의 지연량을 최소로 설정하였을 때의 지연량을 오프셋 지연량으로 한다. 또한, 시스템 전체의 전송 지연량이란, 본 예에서는 타이밍 공급부(30)로부터 테스트 모듈(14)로 신호를 전송할 때의 배선 지연량 등이다. 또한, 테스트 모듈(14)에서의 지연량이란, 예를 들면 테스트 모듈(14)이 타이밍 신호를 수취하고나서 시험 패턴을 출력할 때까지의 지연 시간이다.
(1) 내지 (3)은 설계치, 실측치 등에 의해 미리 산출할 수 있으므로, 어떤 기준 위상에 대하여 원하는 위상을 포함하는 원하는 출력 타이밍이 공급되면, 타이밍 공급부(30)의 지연량을 조정함으로써 각각의 테스트 모듈(14)의 각각의 출력 신호의 타이밍을 실질적으로 동일하게 할 수 있다.
제어부(12)는 출력 타이밍의 기대치 및 (1) 내지 (3)의 각각의 지연량에 기초하여 각각의 타이밍 공급부(30)의 지연량을 조정하고, 타이밍 신호를 출력하는 타이밍을 제어한다. 이에 따라, 각각의 테스트 모듈(14)이 출력하는 시험 패턴의 출력 타이밍을 원하는 출력 타이밍으로 제어한다.
또한, 각각의 테스트 모듈(14)이 출력하는 시험 패턴에 출력 타이밍의 불균일을 제거하고, 동일한 출력 타이밍으로 제어하고 싶을 경우, 제어부(12)는 각각의 시험 패턴에 대한 상술한 (1) 내지 (3)의 지연량의 불균일에 따라 타이밍 공급부(30)의 지연량을 조정해도 된다. 이 때, (2)의 지연량이 각각의 시험 패턴에 대한 신호 경로에서 동일할 경우, 제어부(12)는 각각의 테스트 모듈(14)에서의 테스트 모듈 지연량과 당해 테스트 모듈(14)과 대응하는 지연 회로부의 오프셋 지연량에 기초하여 대응하는 타이밍 공급부(30)의 지연량을 조정해도 된다.
도 4는 제어부(12)의 구성의 일례를 도시하는 도면이다. 제어부(12)는 시스템 구성 저장부(102), 모듈 정보 저장부(104), 연산부(106), 및 지연 설정부(108)를 포함한다. 시스템 구성 저장부(102)는 각각의 슬롯에 설치된 테스트 모듈(14)의 종류와 각각의 테스트 모듈(14)에 대응하는 타이밍 공급부(30)의 종류를 나타내는 시스템 구성 정보를 미리 저장한다. 즉, 시스템 구성 저장부(102)는 각각의 출력 신호, 그리고 출력 신호에 대응하는 타이밍 신호가 통과하는 테스트 모듈(14) 및 타이밍 공급부(30)의 종류를 저장한다.
또한, 시스템 구성 저장부(102)는 타이밍 공급부(30)의 종류로서 스위치 매트릭스(20)에 설치된 테스트 보드(22)의 종류를 저장해도 된다. 동일 종류의 테스트 보드(22)에 설치되는 타이밍 공급부(30)의 오프셋 지연량은 실질적으로 동일하다.
시스템 구성 저장부(102)는, 예를 들면 사용자로부터 주어지는 시스템 구성 정보를 저장해도 되며, 또한 시스템 구성을 검출해서 시스템 구성 정보를 생성해도 된다. 시스템 구성 정보를 생성할 경우, 각각의 테스트 모듈(14) 및 타이밍 공급부(30)(또는 테스트 보드(22))는 자기를 식별하는 정보를 가지며, 제어부(12)로부터의 요구에 따라 당해 식별 정보를 제어부(12)에 통지한다. 또한, 제어부(12)는 각각의 타이밍 공급부(30)를 어느 테스트 모듈(14)에 대응시켰는지를 검출하고, 당해 대응 관계와 취득한 식별 정보에 기초하여 시스템 구성 정보를 생성한다.
모듈 정보 저장부(104)는 테스트 모듈(14)의 종류마다의 테스트 모듈 지연량과 타이밍 공급부(30)의 종류마다의 오프셋 지연량을 미리 저장한다. 하나의 테스트 모듈(14)이 복수의 기능을 가지며, 기능마다 출력 신호를 출력하기 위한 복수의 시험 패턴 경로를 가질 경우, 모듈 정보 저장부(104)는 테스트 모듈(14)의 기능마다 테스트 모듈 지연량을 저장한다. 이 경우, 타이밍 공급부(30)는 테스트 모듈(14)의 기능마다 다른 타이밍 신호를 생성하기 위해 복수의 지연 회로부를 포함한다.
연산부(106)는 시스템 구성 저장부(102)가 저장한 시스템 구성 정보 및 모듈 정보 저장부(104)가 저장한 각각의 지연량에 기초하여 각각의 출력 신호에 대응하는 타이밍 공급부(30)의 지연 회로부에 설정해야 할 지연 설정값을 산출한다. 연산부(106)의 동작에 대한 상세한 사항은 도 5에서 후술한다.
지연 설정부(108)는 연산부(106)가 각각의 타이밍 공급부(30)의 지연 회로부에 대하여 산출한 지연 설정값을 호출하고, 대응하는 지연 회로부에 설정한다. 이러한 동작에 의해, 시험 장치(100)는 각각의 출력 신호를 실질적으로 동일한 출력 타이밍에서 출력할 수 있다.
도 5는 연산부(106)의 동작의 일례를 도시하는 흐름도이다. 연산부(106)는 각각의 테스트 모듈(14)의 출력 신호의 출력 타이밍의 기대치를 취득한다 (S300). 당해 기대치는 예를 들면, 사용자로부터 주어져도 된다. S300은 S308보다 먼저라면 언제 수행해도 된다. 또한, 연산부(106)는 시스템 구성 저장부(102)로부터 시스템 구성 정보를 취득한다 (S302).
다음에, 연산부(106)는 시스템 구성 정보에 기초하여 각각의 테스트 모듈(14)의 테스트 모듈 지연량과 테스트 모듈(14)에 대응하는 타이밍 공급부(30)의 오프셋 지연량을 모듈 정보 저장부(104)로부터 검출한다 (S304). 테스트 모듈(14)이 복수의 기능을 가지고 있을 경우, 연산부(106)는 테스트 모듈(14)의 기능마다의 테스트 모듈 지연량을 검출한다.
또한, 모듈 정보 저장부(104)는 시스템 전체의 지연량을 더 저장하고, S304에서 연산부(106)는 당해 시스템 지연량을 더 검출해도 된다. 시스템 지연량은 각각의 출력 신호에 대하여 동일한 값을 이용해도 된다.
다음에, 연산부(106)는 검출한 각각의 테스트 모듈 지연량, 오프셋 지연량에 기초하여 출력 신호를 출력하는 각 경로의 지연량을 산출한다 (S306). 예를 들면, 연산부(106)는 각각의 테스트 모듈(14)의 테스트 모듈 지연량, 대응하는 타이밍 공급부(30)의 오프셋 지연량, 및 시스템 지연량을 가산함으로써 각 경로의 지연량을 산출한다.
그리고, 연산부(106)는 취득한 출력 타이밍의 기대치와 각 경로의 지연량에 기초하여 각 경로에서의 타이밍 공급부(30)의 지연 회로부에 설정해야 할 지연 설 정값을 산출한다 (S308). 예를 들면, 연산부(106)는 소정의 기준점에 대한 출력 타이밍의 기대치의 지연량과 각 경로의 지연량의 차분에 기초하여 각각의 지연 설정값을 산출한다.
다음에, 연산부(106)는 각각의 지연 설정값을 타이밍 공급부(30)의 지연 회로부에 대응시켜서 지연 설정부(108)에 넘겨준다. 이러한 동작에 의해, 연산부(106)는 각각의 타이밍 공급부(30)에서의 각각의 지연 회로부에 대한 지연 설정값을 산출할 수 있다.
또한, 연산부(106)는 시스템 구성 저장부(102)에 저장된 시스템 구성 정보에 변경, 추가, 갱신 등의 처리가 수행되었을 경우, 새로운 시스템 구성 정보에 기초하여 각각의 타이밍 공급부(30)의 지연 회로부에 설정해야 할 지연 설정값을 새롭게 산출하여도 된다. 또한, 시스템 구성 저장부(102)는 접속되어 있는 테스트 모듈(14)의 종류가 변경되었을 경우, 새로운 시스템 구성 정보를 취득해도 된다.
도 6은 연산부(106)가 생성하는 중간 파일을 설명하는 도면이다. 연산부(106)는 상술한 바와 같이 각각의 테스트 모듈(14)의 기능마다(경로마다) 타이밍 공급부(30)의 지연 설정값을 산출한다. 연산부(106)는 각각의 테스트 모듈(14)마다 당해 테스트 모듈(14)에 포함되는 기능과 산출한 지연 설정값을 대응시킨 파일을 생성한다. 당해 파일의 파일 이름은 당해 테스트 모듈(14)의 벤더 ID와 테스트 모듈 ID를 포함하는 것이 바람직하다.
도 7은 연산부(106)가 생성하는 중간 파일을 설명하는 도면이다. 본 예에 있어서, 각각의 테스트 모듈(14)은 동일한 테스트 보드(22)에 접속되어 있으며, 각 각의 타이밍 공급부(30)의 오프셋 지연량은 동일하게 한다.
연산부(106)는 시스템 구성 정보에 기초하여 포트마다 접속되어 있는 테스트 모듈(14)의 리스트를 작성한다. 여기서, 포트란, 스위치 매트릭스(20)에서의 출력 포트를 가리키며, 예를 들면 하나의 포트에 하나의 타이밍 공급부(30)의 지연 회로부가 접속된다. 또한, 시스템 구성 정보에 있어서, 테스트 모듈(14)은 테스트 모듈(14)의 벤더 ID와 모듈 ID에 의해 관리된다.
다음에, 연산부(106)는 모듈 리스트에 기초하여 모든 포트에 접속되어 있는 테스트 모듈(14)에 어떤 종류의 테스트 모듈(14)이 포함되어 있을 지를 나타내는 모듈 종류의 리스트를 생성한다. 이 때, 테스트 모듈(14)의 종류는 테스트 모듈 번호로 관리된다. 본 예에 있어서, 테스트 모듈(14)의 종류는 2 종류이므로, 모듈 종류의 리스트에서 테스트 모듈 번호는 0 및 1이 주어진다.
그리고, 연산부(106)는 모듈 종류의 리스트에 포함되어 있는 테스트 모듈(14)의 정보를 모듈 정보 저장부(104)로부터 취득하고, 모듈 종류의 리스트에 포함되어 있는 테스트 모듈(14)의 기능마다 지연 설정값을 산출한다. 이 때, 연산부(106)는 도 6 에서 설명한 파일을 생성하여도 된다.
그리고, 연산부(106)는 포트에 접속되어 있는 테스트 모듈(14)의 종류마다 각 기능과 지연 설정값을 대응시킨 설정 리스트를 생성한다. 여기서, 각각의 테스트 모듈(14)에 포함되어 있지 않은 기능에 대해서는 지연 설정값으로서 -1을 부여한다.
그리고, 지연 설정부(108)는 각각의 포트에 어떤 종류의 테스트 모듈(14)이 접속되어 있을 지에 따라 당해 설정 리스트에 나타나는 지연 설정값을 각 포트에 대응하는 타이밍 공급부(30)의 지연 회로부에 설정한다.
도 8은 타이밍 공급부(30)의 구성의 일례를 도시하는 도면이다. 타이밍 공급부(30)는 분배 회로(56), 집약 회로(46), 복수의 반송계 회로(40), 및 복수의 지연 회로부(60)를 포함한다. 분배 회로(56)는 주어지는 기준 클럭을 각각의 지연 회로부(60)에 공급한다. 복수의 지연 회로부(60)는 두개마다 하나의 출력부(90)에 대응해서 설치되며, 대응하는 출력부(90)에 타이밍 신호를 공급한다. 각각의 지연 회로부(60)는 종속 접속된 복수의 플립플롭(62), 타이밍 신호 선택부(64), 레지스터(65), 및 동기 회로(66)를 포함한다.
복수의 플립플롭(62)은 분배 회로(56)로부터 수취한 기준 클럭을 받아 기준 클럭에 동기하여 순차적으로 다음 단으로 주는 회로이다. 또한, 타이밍 신호 선택부(64)는 각각의 플립플롭(62)이 출력하는 신호 가운데 어느 하나를 선택해서 출력한다. 레지스터(65)는 타이밍 신호 선택부(64)로 하여금 어느 신호를 선택하게 할 지를 제어하는 설정값을 저장한다. 타이밍 신호 선택부(64)로 하여금 어느 신호를 선택하게 할 지를 제어함으로써 기준 클럭의 주기의 분해능으로 위상이 순차 변화되는 신호로부터 원하는 위상의 신호를 선택할 수 있다. 도 4에서 설명한 지연 설정부(108)는 각각의 지연 설정값을 대응하는 레지스터(65)에 저장함으로써 지연 회로부(60)의 지연량을 제어한다.
동기 회로(66)는 타이밍 신호 선택부(64)가 선택한 신호를 타이밍 신호로서 출력부(90)에 출력한다. 동기 회로(66)는 주어지는 기준 클럭에 따라 타이밍 신호 를 출력함으로써 다른 지연 회로부(60)가 출력하는 타이밍 신호를 기준 클럭에 동기시킨다.
또한, 각각의 반송계 회로(40)는 대응하는 복수의 테스트 모듈(14)로부터 피시험 디바이스(200)가 출력하는 출력 패턴에 페일이 생긴 타이밍을 나타내는 페일 타이밍 신호 등과 같은 테스트 모듈(14)로부터의 신호를 수취하고, 페일 타이밍 신호를 집약 회로(46) 및 분배 회로(56)를 통해서 지연 회로부(60)에 공급한다. 이 때, 각각의 테스트 모듈(14)의 특성에 의해 각각의 반송계 회로(40)에서의 페일 타이밍 신호의 위상에 어긋남이 생길 경우가 있다. 즉, 각각의 테스트 모듈(14)이 페일 타이밍 신호를 생성하고나서 각각의 반송계 회로(40)에 공급할 때까지의 시간이 테스트 모듈(14)에 따라 다른 경우가 있다.
시험 장치(100)는, 예를 들면 어느 하나의 테스트 모듈(14)에서 페일을 검출하였을 경우에, 복수의 테스트 모듈(14)에서의 시험 패턴의 인가를 정지한다고 하는 것과 같이, 테스트 모듈(14)로부터 타이밍 공급부(30)에 공급되는 신호에 기초하여 복수의 테스트 모듈(14)의 동작을 제어할 경우가 있다. 이러한 동작을 수행할 경우, 각각의 테스트 모듈(14)이 예를 들면 페일 타이밍 신호를 생성하고나서 각각의 반송계 회로(40)에 공급할 때까지의 시간이 테스트 모듈(14)에 따라 다르면, 복수의 테스트 모듈(14)을 동기해서 제어할 수 없다. 제어부(12)는 각각의 반송계 회로(40)가 페일 타이밍 신호를 출력하는 타이밍이 실질적으로 동일하게 되도록 복수의 반송계 회로(40)를 제어하여 상술한 어긋남을 보상한다.
본 예에서는 각각의 반송계 회로(40)는 종속 접속된 복수의 플립플롭(42) 및 반송 신호 선택부(44)를 포함한다. 복수의 플립플롭(42)의 각각의 플립플롭은 페일 타이밍 신호를 수취하고, 분배되는 기준 클럭에 따라 페일 타이밍 신호를 받아 다음 단으로 순차적으로 준다.
반송 신호 선택부(44)는 각각의 플립플롭(42)이 출력하는 페일 타이밍 신호를 수취하고, 수취한 복수의 페일 타이밍 신호 가운데 어느 하나를 선택한다. 그리고, 선택한 페일 타이밍 신호를 집약 회로(46) 및 분배 회로(56)를 통해서 지연 회로부(60)에 공급함으로써 지연 회로부(60)에 페일 타이밍 신호를 공급하는 타이밍을 조정한다.
제어부(12)는 지연 회로부(60)에 대한 지연 설정과 마찬가지로 반송계 회로(40)에 대한 지연 설정을 산출하여도 된다. 예를 들면, 대응하는 테스트 모듈(14)의 테스트 모듈 지연량, 반송계 회로(40)의 오프셋 지연량, 및 테스트 모듈(14)로부터 반송계 회로(40)까지의 전송 지연량에 기초하여 각각의 반송계 회로(40)에 대한 지연 설정값을 설정하여도 된다. 이 경우, 테스트 모듈(14)의 테스트 모듈 지연량은 각각의 테스트 모듈(14)이 페일 타이밍 신호를 생성하고나서 반송계 회로(40)에 출력할 때까지의 지연량이어도 된다. 또한, 반송계 회로(40)의 오프셋 지연량은, 선두의 플립플롭(42)이 출력하는 페일 타이밍 신호를 반송 신호 선택부(44)가 선택했을 경우에 반송계 회로(40)에 페일 타이밍 신호가 입력되고나서 출력되기까지의 지연량이이어도 된다. 또한, 모듈 정보 저장부(104)는 이들 지연량을 더 저장한다.
그리고, 제어부(12)는 이들 값에 기초하여 복수의 테스트 모듈(14)이 출력하 는 각각의 페일 타이밍 신호가 타이밍 공급부(30)에 입력되는 타이밍이 실질적으로 동일하게 되도록, 각각의 반송계 회로(40)가 페일 타이밍 신호를 출력하는 타이밍을 제어한다. 도 3에서 설명한 경우와 마찬가지로 페일 타이밍 신호가 타이밍 공급부(30)에 입력되는 타이밍은, (1) 대응하는 반송계 회로(40)에서의 오프셋 지연량, (2) 신호선 등의 시스템 전체의 전송 지연량, (3) 테스트 모듈(14)에서의 테스트 모듈 지연량, 및 (4) 반송계 회로(40)에 설정되는 지연량에 의해 정해진다. 본 예에서의 (1) 내지 (4)의 지연량은 도 3에서 설명한 (1) 내지 (4)의 지연량에 각각 대응한다. 제어부(12)는 도 3과 관련하여 설명한 바와 같이 (1) 내지 (3)의 지연량에 기초하여 (4) 반송계 회로(40)에 설정하는 지연량을 결정한다. 제어부(12)는 당해 지연 설정을 레지스터(65)에 저장해도 된다.
이상 설명한 시험 장치(100)에 의하면, 복수 종류의 테스트 모듈(14)을 동시에 사용하였을 경우 및 테스트 모듈(14) 등의 구성을 변경한 경우일지라도, 각각의 테스트 모듈(14)의 출력 신호의 출력 타이밍을 용이하게 실질적으로 동일하게 할 수 있다. 즉, 범용성이 높은 시험 장치(100)에서, 각각의 테스트 모듈(14)의 출력 타이밍을 용이하게 실질적으로 동일하게 할 수 있다.
도 9는 시험 장치(100)를 기능시키는 프로그램을 저장한 컴퓨터(300)의 구성의 일례를 도시한다. 본 예에 있어서, 컴퓨터(300)는 시험 장치(100)를 도 1 내지 도 8에서 설명한 바와 같이 기능시키는 프로그램을 저장한다. 컴퓨터(300)는 시험 장치(100)를 제어하는 워크스테이션 이어도 되며, 또한 제어부(12)로서 기능해도 된다.
컴퓨터(300)는 CPU(700), ROM(702), RAM(704), 통신 인터페이스(706), 하드 디스크 드라이브(710), FD 드라이브(712), 및 CD-ROM 드라이브(714)를 포함한다. CPU(700)는 ROM(702), RAM(704), 하드 디스크(710), FD 디스크(720), 및/또는 CD-ROM(722)에 저장된 프로그램에 기초하여 동작한다.
통신 인터페이스(706)는, 예를 들면 시험 장치(100)와 통신하여 데이타의 주고 받기를 수행한다. 저장 장치의 일례로서의 하드 디스크 드라이브(710)는 설정 정보 및 CPU(700)를 동작시키는 프로그램을 저장한다. ROM(702), RAM(704), 및/또는 하드 디스크 드라이브(710)는 시험 장치(100)를 도 1 내지 도 8에 관련하여 설명한 시험 장치(100)로서 기능시키기 위한 프로그램을 저장한다. 또한, 당해 프로그램은 플렉시블 디스크(720), CD-ROM(722), 하드 디스크 드라이브(710) 등에 저장되어 있어도 된다.
FD 드라이브(712)는 플렉시블 디스크(720)로부터 프로그램을 읽어내어 CPU(700)에 제공한다. CD-ROM 드라이브(714)는 CD-ROM(722)으로부터 프로그램을 읽어내어 CPU(700)에 제공한다.
또한, 프로그램은 기록 매체로부터 직접 RAM에 독출되어 실행되어도, 일단 하드디스크 드라이브에 인스톨된 후 RAM에 독출되어 실행되어도 된다. 더욱이, 상기 프로그램은 단일 기록 매체에 저장되어도 복수의 기록 매체에 저장되어도 된다. 또한, 기록 매체에 저장되는 프로그램은 오퍼레이팅 시스템과의 공동작업에 의해 각각의 기능을 제공해도 된다. 예를 들면, 프로그램은 기능의 일부 또는 전부를 수행하는 것을 오퍼레이팅 시스템에 의뢰하고, 오퍼레이팅 시스템으로부터의 응답 에 기초하여 기능을 제공하는 것이어도 된다.
프로그램을 저장하는 기록 매체로서는 플렉시블 디스크, CD-ROM 이외에도, DVD, PD 등의 광학기록 매체, MD 등의 광자기기록 매체, 테이프 매체, 자기기록 매체, IC 카드, 소형 카드 등의 반도체 메모리 등을 이용할 수 있다. 또, 전용 통신 네트워크, 인터넷 등에 접속된 서버 시스템에 설치한 하드 디스크 또는 RAM 등의 저장 장치를 기록 매체로서 사용해도 된다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 청구의 범위의 기재로부터 명확하다.
이상으로부터 분명한 바와 같이, 본 발명에 따르면, 범용성이 높은 시험 장치에서 각각의 테스트 모듈의 출력 타이밍을 용이하게 실질적으로 동일하게 할 수 있다.

Claims (16)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 상기 피시험 디바이스에 공급하는 복수의 테스트 모듈;
    기준 클럭을 생성하는 기준 클럭 생성부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 상기 기준 클럭에 따라 상기 타이밍 신호를 생성하고, 각각 대응하는 상기 테스트 모듈에 상기 타이밍 신호를 공급하는 복수의 타이밍 공급부; 및
    각각의 상기 테스트 모듈이 상기 타이밍 신호를 수취하고나서 상기 시험 패턴을 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 상기 복수의 테스트 모듈이 출력하는 각각의 상기 시험 패턴의 타이밍이 실질적으로 동일하게 되도록, 각각의 상기 타이밍 공급부가 상기 타이밍 신호를 출력하는 타이밍을 제어하는 제어부
    를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 타이밍 공급부는 상기 기준 클럭을 지연시킴으로써 상기 타이밍 신호를 생성하는 지연 회로부를 포함하며,
    상기 제어부는 각각의 상기 테스트 모듈의 상기 테스트 모듈 지연량과 당해 테스트 모듈과 대응하는 상기 지연 회로부의 오프셋 지연량에 기초하여 각각의 상기 지연 회로부의 지연 설정값을 제어하는 시험 장치.
  3. 제2항에 있어서,
    상기 제어부는,
    각각의 상기 테스트 모듈의 종류와 각각의 상기 테스트 모듈에 대응하는 상기 타이밍 공급부의 종류를 나타내는 시스템 구성 정보를 미리 저장하는 시스템 구성 저장부;
    상기 테스트 모듈의 종류마다의 상기 테스트 모듈 지연량과 상기 타이밍 공급부의 종류마다의 상기 오프셋 지연량을 미리 저장하는 모듈 정보 저장부; 및
    상기 시스템 구성 저장부가 저장한 상기 시스템 구성 정보에 기초하여 각각의 상기 테스트 모듈의 상기 테스트 모듈 지연량과 당해 테스트 모듈에 대응하는 상기 타이밍 공급부의 상기 오프셋 지연량을 상기 모듈 정보 저장부로부터 검출하고, 검출한 각각의 상기 테스트 모듈 지연량 및 상기 오프셋 지연량에 기초하여 각각의 상기 지연 회로부에 설정해야 할 상기 지연 설정값을 산출하는 연산부
    를 포함하는 시험 장치.
  4. 제3항에 있어서,
    상기 연산부는 각각의 상기 테스트 모듈과 당해 테스트 모듈에 대응하는 상기 타이밍 공급부를 접속하는 배선의 배선 지연량에 더 기초하여 각각의 상기 지연 회로부에 설정해야 할 상기 지연 설정값을 산출하는 시험 장치.
  5. 제3항 또는 제4항에 있어서,
    상기 지연 회로부는,
    상기 타이밍 신호를 수취하고, 상기 기준 클럭에 따라 상기 타이밍 신호를 받아 순차적으로 다음 단으로 주는 종속 접속된 복수의 플립플롭; 및
    각각의 상기 플립플롭이 출력하는 상기 타이밍 신호를 수취하고, 수취한 복수의 상기 타이밍 신호 가운데 어느 하나를 선택해서 상기 테스트 모듈에 공급하는 타이밍 신호 선택부
    를 포함하며,
    상기 연산부는 각각의 상기 테스트 모듈마다 대응하는 상기 타이밍 신호 선택부로 하여금 어느 상기 타이밍 신호를 선택하게 할지를 제어하는 상기 지연 설정값을 산출하는 시험 장치.
  6. 제5항에 있어서,
    상기 제어부는 각각의 상기 지연 설정값에 기초하여 각각의 상기 타이밍 신호 선택부로 하여금 어느 상기 타이밍 신호를 선택하게 할 지를 제어하는 지연 설정부를 더 포함하는 시험 장치.
  7. 제6항에 있어서,
    상기 지연 설정부는 각각의 상기 타이밍 공급부가 어느 상기 테스트 모듈에 대응할 지를 상기 시스템 구성 정보에 기초하여 판정하고, 상기 연산부가 각각의 상기 테스트 모듈마다 산출한 상기 지연 설정값을 각각의 상기 테스트 모듈에 대응하는 상기 타이밍 공급부에 설정하는 시험 장치.
  8. 제3항에 있어서,
    각각의 상기 테스트 모듈은 상기 시험 패턴을 출력하는 복수의 시험 패턴 경로를 가지며,
    각각의 상기 타이밍 공급부는 대응하는 상기 테스트 모듈의 상기 시험 패턴 경로마다 상기 지연 회로부를 가지며,
    상기 제어부는 대응하는 상기 시험 패턴 경로의 상기 테스트 모듈 지연량에 기초하여 각각의 상기 지연 회로부의 상기 지연 설정값을 제어하는 시험 장치.
  9. 제8항에 있어서,
    상기 모듈 정보 저장부는 각각의 상기 테스트 모듈의 상기 시험 패턴 경로마다의 상기 테스트 모듈 지연량을 저장하고,
    상기 연산부는 각각의 상기 테스트 모듈의 각각의 상기시험 패턴 경로마다의 상기 테스트 모듈 지연량과 당해 테스트 모듈에 대응하는 상기 타이밍 공급부의 상기 오프셋 지연량을 상기 모듈 정보 저장부로부터 검출하고, 검출한 각각의 상기 테스트 모듈 지연량 및 상기 오프셋 지연량에 기초하여 각각의 상기 지연 회로부에 설정해야 할 상기 지연 설정값을 산출하는 시험 장치.
  10. 제3항에 있어서,
    상기 연산부는 상기 시스템 구성 저장부가 저장한 상기 시스템 구성 정보가 변경되었을 경우, 변경된 상기 시스템 구성 정보에 기초하여 각각의 상기 지연 회로부에 설정해야 할 상기 지연 설정값을 새롭게 산출하는 시험 장치.
  11. 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램에 있어서,
    상기 시험 장치를,
    상기 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 상기 피시험 디바이스에 공급하는 복수의 테스트 모듈;
    기준 클럭을 생성하는 기준 클럭 생성부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 상기 기준 클럭에 따라 상기 타이밍 신호를 생성하고, 각각 대응하는 상기 테스트 모듈에 상기 타이밍 신호를 공급하는 복수의 타이밍 공급부; 및
    각각의 상기 테스트 모듈이 상기 타이밍 신호를 수취하고나서 상기 시험 패턴을 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 상기 복수의 테스트 모듈이 출력하는 각각의 상기 시험 패턴의 타이밍이 실질적으로 동일하게 되도록, 각각의 상기 타이밍 공급부가 상기 타이밍 신호를 출력하는 타이밍을 제어하는 제어부
    로서 기능시키는 프로그램.
  12. 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램을 저장한 기록 매체에 있어서,
    상기 프로그램은 상기 시험 장치를,
    상기 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 상기 피시험 디바이스에 공급하는 복수의 테스트 모듈;
    기준 클럭을 생성하는 기준 클럭 생성부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 상기 기준 클럭에 따라 상기 타이밍 신호를 생성하고, 각각 대응하는 상기 테스트 모듈에 상기 타이밍 신호를 공급하는 복수의 타이밍 공급부; 및
    각각의 상기 테스트 모듈이 상기 타이밍 신호를 수취하고나서 상기 시험 패턴을 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 상기 복수의 테스트 모듈이 출력하는 각각의 상기 시험 패턴의 타이밍이 실질적으로 동일하게 되도록, 각각의 상기 타이밍 공급부가 상기 타이밍 신호를 출력하는 타이밍을 제어하는 제어부
    로서 기능시키는 기록 매체.
  13. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호 에 따라 상기 피시험 디바이스에 공급하고, 상기 피시험 디바이스의 출력 신호에 기초하여 상기 피시험 디바이스의 양부를 나타내는 페일 타이밍 신호를 생성하는 복수의 테스트 모듈;
    기준 클럭을 생성하는 기준 클럭 생성부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 상기 기준 클럭에 따라 상기 타이밍 신호를 생성하고, 각각 대응하는 상기 테스트 모듈에 상기 타이밍 신호를 공급하는 복수의 타이밍 공급부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 대응하는 상기 테스트 모듈이 출력하는 상기 페일 타이밍 신호를 수취하고, 상기 페일 타이밍 신호를 지연시켜서 상기 타이밍 공급부에 입력하고, 상기 페일 타이밍 신호에 따라 상기 타이밍 신호를 생성시키는 복수의 반송계 회로; 및
    각각의 상기 테스트 모듈이 상기 페일 타이밍 신호를 생성하고나서 상기 반송계 회로에 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 상기 복수의 테스트 모듈이 출력하는 각각의 상기 페일 타이밍 신호가 상기 타이밍 공급부에 입력되는 타이밍이 실질적으로 동일하게 되도록, 각각의 상기 반송계 회로가 상기 페일 타이밍 신호를 출력하는 타이밍을 제어하는 제어부
    를 포함하는 시험 장치.
  14. 제13항에 있어서,
    상기 반송계 회로는 상기 페일 타이밍 신호를 지연시켜서 출력하는 지연 회 로부를 포함하며,
    상기 제어부는 각각의 상기 테스트 모듈의 상기 테스트 모듈 지연량과 당해 테스트 모듈과 대응하는 상기 지연 회로부의 오프셋 지연량에 기초하여 각각의 상기 지연 회로부의 지연 설정값을 제어하는 시험 장치.
  15. 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램에 있어서,
    상기 시험 장치를,
    상기 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 상기 피시험 디바이스에 공급하고, 상기 피시험 디바이스의 출력 신호에 기초하여 상기 피시험 디바이스의 양부를 나타내는 페일 타이밍 신호를 생성하는 복수의 테스트 모듈;
    기준 클럭을 생성하는 기준 클럭 생성부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 상기 기준 클럭에 따라 상기 타이밍 신호를 생성하고, 각각 대응하는 상기 테스트 모듈에 상기 타이밍 신호를 공급하는 복수의 타이밍 공급부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 대응하는 상기 테스트 모듈이 출력하는 상기 페일 타이밍 신호를 수취하고, 상기 페일 타이밍 신호를 지연시켜서 상기 타이밍 공급부에 입력하고, 상기 페일 타이밍 신호에 따라 상기 타이밍 신호를 생성시키는 복수의 반송계 회로; 및
    각각의 상기 테스트 모듈이 상기 페일 타이밍 신호를 생성하고나서 상기 반 송계 회로에 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 상기 복수의 테스트 모듈이 출력하는 각각의 상기 페일 타이밍 신호가 상기 타이밍 공급부에 입력되는 타이밍이 실질적으로 동일하게 되도록, 각각의 상기 반송계 회로가 상기 페일 타이밍 신호를 출력하는 타이밍을 제어하는 제어부
    로서 기능시키는 프로그램.
  16. 피시험 디바이스를 시험하는 시험 장치를 기능시키는 프로그램을 저장한 기록 매체에 있어서,
    상기 프로그램은 상기 시험 장치를,
    상기 피시험 디바이스의 시험에 이용하는 시험 패턴을 주어지는 타이밍 신호에 따라 상기 피시험 디바이스에 공급하고, 상기 피시험 디바이스의 출력 신호에 기초하여 상기 피시험 디바이스의 양부를 나타내는 페일 타이밍 신호를 생성하는 복수의 테스트 모듈;
    기준 클럭을 생성하는 기준 클럭 생성부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 상기 기준 클럭에 따라 상기 타이밍 신호를 생성하고, 각각 대응하는 상기 테스트 모듈에 상기 타이밍 신호를 공급하는 복수의 타이밍 공급부;
    상기 복수의 테스트 모듈에 대응해서 설치되며, 대응하는 상기 테스트 모듈이 출력하는 상기 페일 타이밍 신호를 수취하고, 상기 페일 타이밍 신호를 지연시켜서 상기 타이밍 공급부에 입력하고, 상기 페일 타이밍 신호에 따라 상기 타이밍 신호를 생성시키는 복수의 반송계 회로; 및
    각각의 상기 테스트 모듈이 상기 페일 타이밍 신호를 생성하고나서 상기 반송계 회로에 출력할 때까지의 각각의 테스트 모듈 지연량에 기초하여 상기 복수의 테스트 모듈이 출력하는 각각의 상기 페일 타이밍 신호가 상기 타이밍 공급부에 입력되는 타이밍이 실질적으로 동일하게 되도록, 각각의 상기 반송계 회로가 상기 페일 타이밍 신호를 출력하는 타이밍을 제어하는 제어부
    로서 기능시키는 기록 매체.
KR1020077027221A 2005-04-25 2006-04-20 시험 장치 및 시험장치를 기능시키는 프로그램을 저장한 기록 매체 KR100961851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005126893A JP4721762B2 (ja) 2005-04-25 2005-04-25 試験装置
JPJP-P-2005-00126893 2005-04-25

Publications (2)

Publication Number Publication Date
KR20080011298A true KR20080011298A (ko) 2008-02-01
KR100961851B1 KR100961851B1 (ko) 2010-06-09

Family

ID=37188119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027221A KR100961851B1 (ko) 2005-04-25 2006-04-20 시험 장치 및 시험장치를 기능시키는 프로그램을 저장한 기록 매체

Country Status (7)

Country Link
US (1) US7343259B2 (ko)
EP (1) EP1882957A4 (ko)
JP (1) JP4721762B2 (ko)
KR (1) KR100961851B1 (ko)
CN (1) CN101384916B (ko)
TW (1) TWI395967B (ko)
WO (1) WO2006115175A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019045249A1 (ko) * 2017-08-29 2019-03-07 김지용 디스플레이의 번-인 감소 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
JP4819552B2 (ja) * 2006-03-31 2011-11-24 キヤノン株式会社 サンプリング装置、それを用いた表示装置
US7876118B2 (en) * 2009-02-05 2011-01-25 Advantest Corporation Test equipment
US8094566B2 (en) * 2009-12-24 2012-01-10 Advantest Corporation Test apparatus and test method
CN115561566A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 测试信号的时间补偿方法及装置
CN114358599A (zh) * 2022-01-05 2022-04-15 国网江苏省电力有限公司营销服务中心 一种基于混合密度深度学习的居配现场检测系统的任务时序分配方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019980A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp テスト装置
JPH11190760A (ja) * 1997-12-26 1999-07-13 Advantest Corp 半導体試験装置
JP2000131388A (ja) * 1998-10-26 2000-05-12 Ando Electric Co Ltd Ｉｃ試験装置のシステム構成設定装置
JP2000147069A (ja) * 1998-11-13 2000-05-26 Fuji Xerox Co Ltd 半導体集積回路及びその試験方法
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
JP4651804B2 (ja) * 2000-11-02 2011-03-16 株式会社アドバンテスト 半導体試験装置
JP2003098222A (ja) * 2001-09-25 2003-04-03 Mitsubishi Electric Corp 検査用基板、検査装置及び半導体装置の検査方法
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
JP2003156527A (ja) * 2001-11-20 2003-05-30 Advantest Corp 半導体試験装置
US6735543B2 (en) * 2001-11-29 2004-05-11 International Business Machines Corporation Method and apparatus for testing, characterizing and tuning a chip interface
JP2004212291A (ja) * 2003-01-07 2004-07-29 Advantest Corp 調整装置及び試験装置
DE602004017327D1 (de) * 2003-08-06 2008-12-04 Advantest Corp Testvorrichtung, korrekturwert-verwaltungsverfahren und entsprechendes computerprogramm
DE602004010287T2 (de) * 2003-09-03 2008-11-06 Advantest Corp. Testvorrichtung
JP4332392B2 (ja) * 2003-09-12 2009-09-16 株式会社アドバンテスト 試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019045249A1 (ko) * 2017-08-29 2019-03-07 김지용 디스플레이의 번-인 감소 방법

Also Published As

Publication number Publication date
TW200638056A (en) 2006-11-01
KR100961851B1 (ko) 2010-06-09
WO2006115175A3 (ja) 2008-11-06
US20060241885A1 (en) 2006-10-26
TWI395967B (zh) 2013-05-11
WO2006115175A2 (ja) 2006-11-02
JP4721762B2 (ja) 2011-07-13
EP1882957A2 (en) 2008-01-30
CN101384916A (zh) 2009-03-11
JP2006300894A (ja) 2006-11-02
CN101384916B (zh) 2011-12-28
US7343259B2 (en) 2008-03-11
EP1882957A4 (en) 2010-10-27

Similar Documents

Publication Publication Date Title
KR100961851B1 (ko) 시험 장치 및 시험장치를 기능시키는 프로그램을 저장한 기록 매체
US7142003B2 (en) Test apparatus
JP2005321401A (ja) 集積回路テスタ用のピンカプラ
KR100487535B1 (ko) 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템
US7263643B2 (en) Test apparatus and testing method
US7237159B2 (en) Test apparatus for testing an electronic device
US7157916B2 (en) Test apparatus for testing an electronic device
US7222275B2 (en) Test apparatus and writing control circuit
JP2008064467A (ja) 装置および試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 10