JP4819552B2 - サンプリング装置、それを用いた表示装置 - Google Patents

サンプリング装置、それを用いた表示装置 Download PDF

Info

Publication number
JP4819552B2
JP4819552B2 JP2006098350A JP2006098350A JP4819552B2 JP 4819552 B2 JP4819552 B2 JP 4819552B2 JP 2006098350 A JP2006098350 A JP 2006098350A JP 2006098350 A JP2006098350 A JP 2006098350A JP 4819552 B2 JP4819552 B2 JP 4819552B2
Authority
JP
Japan
Prior art keywords
signal
sampling
data
time
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006098350A
Other languages
English (en)
Other versions
JP2007271995A (ja
JP2007271995A5 (ja
Inventor
正己 井関
素明 川崎
藤雄 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006098350A priority Critical patent/JP4819552B2/ja
Priority to US11/693,291 priority patent/US8072542B2/en
Publication of JP2007271995A publication Critical patent/JP2007271995A/ja
Publication of JP2007271995A5 publication Critical patent/JP2007271995A5/ja
Application granted granted Critical
Publication of JP4819552B2 publication Critical patent/JP4819552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、表示装置およびその駆動方法、表示パネル、カメラに係わり、特にビデオ信号（映像信号）をサンプリングする装置とそれを有する表示装置、カメラに関する。
サンプリング信号によって被サンプリング信号から信号をサンプリングする技術が知られている。例えば、画像を表示する表示装置において、サンプリング信号を用いて被サンプリング信号であるビデオ信号から所定の画素に対応する信号をサンプリングする技術が知られている。
信号を表示装置内部回路で信号処理する場合、伝播遅延などにより遅れが生じるが、サンプリング信号と被サンプリング信号との間でも伝播遅延の差が生じる。さらにこの遅延差は、表示装置内部回路の形成するプロセスの変動や、環境の変動などでバラツキを生じる。
サンプリングを行う際に、被サンプリング信号から信号をサンプリングするタイミングを決めるサンプリング信号と、被サンプリング信号とのタイミングが、所定の関係になっていないと、正確なサンプリングを行うことができない。
正確なサンプリングができるようにサンプリング信号のタイミングを調整する技術が知られている。
特許文献１には、好適なサンプリング位相になるようにサンプリング信号の位相基準であるクロック信号の位相を決定する方式が開示されている。これは、被サンプリング信号であるビデオ信号とサンプリング信号の位相を変化させ、各位相におけるサンプリング出力の結果に応じて、クロック信号の位相を決定する方式である。
特開２００５−００４１９１号公報（図１、図４） 特開２００４−２９５０８１号公報
特許文献１に開示された構成では、サンプリング回路からの信号を水平走査制御信号発生器に入力するために補正信号出力用の配線が新たに必要となる。
本発明の目的は、補正信号出力用の配線を新たに設けることのない表示装置を提供することにある。
本発明のサンプリング装置は、同期信号が入力され、該同期信号に同期してデータ線に時系列データ信号を供給する手段と、タイミング信号を発生する手段と、該タイミング信号の該同期信号に対する遅延時間を制御する手段とを含む信号制御部と、
前記タイミング信号が入力され、該タイミング信号に同期してサンプリング信号を順次発生するシフトレジスタと、
前記サンプリング信号が入力され、前記データ線に供給された時系列データ信号を、該サンプリング信号に同期してサンプリングするとともに、サンプリングしたデータ信号に応じた電流または電圧を出力する複数のサンプリング回路と、
一端がスイッチを介して前記複数のサンプリング回路の各出力端子に接続され、他端が前記信号制御部に接続された共通出力線と、
を有するサンプリング装置であって、
前記複数のサンプリング回路は、前記シフトレジスタの少なくとも初段または最終段が発生するサンプリング信号に同期して、前記時系列データ信号をサンプリングするサンプリング回路を含んでおり、
前記信号制御部は、
前記スイッチを開閉する制御信号を発生し、
該スイッチが閉じている期間に、前記時系列データ信号を供給する手段から前記データ線に、前記シフトレジスタの段数に等しいデータ数を持ち、時系列の最初または最終のデータが第１のデータであり、その他のデータが第１のデータとは異なる第２のデータである時系列データ信号を供給し、前記タイミング信号を発生する手段から、前記同期信号に対して遅延したタイミング信号を発生させ、前記遅延時間を制御する手段により該タイミング信号の遅延時間を一定範囲で掃引しながら前記共通出力線の出力電流または電圧を計測して、前記掃引範囲において計測した電流または電圧が最大になる遅延時間を決定し、記憶する動作を行い、
該スイッチが開いている期間に、前記データ線に被サンプリング信号を供給し、前記タイミング信号を発生する手段から、前記記憶した遅延時間だけ前記同期信号に対して遅延したタイミング信号を発生させる動作を行う
ことを特徴とする。
また本発明は、電流駆動される複数の画素をマトリクス配置してなる表示パネルを備え、入力されるビデオ信号に基づいて該表示パネルに画像を表示する表示装置であって、
与えられた同期信号に同期してデータ線に時系列データ信号を供給する手段と、タイミング信号を発生する手段と、該タイミング信号の該同期信号に対する遅延時間を制御する手段とを含む信号制御部と、
前記タイミング信号に同期してサンプリング信号を順次発生する前記マトリクスの列数に等しい段数のサンプリング信号発生手段と、
前記データ線に供給される時系列データ信号を、前記サンプリング信号のタイミングによりサンプリングする前記マトリクスの列数に等しい数のサンプリング手段と、
前記サンプリング信号発生手段の前または後に付加される、少なくとも１つの付加サンプリング信号発生手段と、
前記付加サンプリング信号発生手段が発生するサンプリング信号のタイミングにより、前記データ線に供給される時系列データ信号をサンプリングする、少なくとも１つの付加サンプリング手段と、
一端がスイッチを介して前記サンプリング手段および前記付加サンプリング手段の各出力端子に接続され、他端が前記信号制御部に接続された共通出力線と、
を備え、
前記信号制御部は、
第１の動作モード期間に、前記スイッチを閉じる制御信号を発生して前記サンプリング手段および前記付加サンプリング手段の出力を前記共通出力線に接続し、前記データ線に、前記サンプリング信号発生手段の段数と前記付加されたサンプリング信号発生手段の数の和に等しいデータ数を持ち、時系列の最初または最後のデータが前記サンプリング回路の出力電流を最大にするデータであり、その他のデータが前記サンプリング回路の出力電流を最小にするデータである時系列のデータ信号を供給し、前記タイミング信号を発生する手段から、前記同期信号に対して遅延したタイミング信号を発生させて、該タイミング信号の遅延時間を掃引しながら前記共通出力線の電流を計測し、一定の掃引範囲において計測された電流が最大になる遅延時間を決定して記憶する動作を行い、
第２の動作モード期間に、前記スイッチを開く制御信号を発生し、前記データ線に前記ビデオ信号を供給し、前記タイミング信号を発生する手段から、前記同期信号に対して前記記憶した遅延時間を持つタイミング信号を発生させる動作を行う
ことを特徴とする。
本発明によれば、複数段のサンプリング手段に共通に接続される配線と、サンプリング手段に接続される配線とを共有化して１本の共通出力線とすることで、タイミング調整用の配線を特別に設ける必要がなくなる。
特に、前記複数段のサンプリング手段に間欠区間を設けることで正常な位相検出範囲を拡大することができる。又は前記複数段のサンプリング手段と隣接する１又は２以上のサンプリング手段の出力を前記共通出力線に接続しないことによって、正常な位相検出範囲を拡大することができる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。
［実施形態１］
図１に本発明の表示装置のブロック図を示す。
図１において、点線より右側に示す部分は、アクティブマトリックス型エレクトロルミネッセンス表示パネル（以下ＥＬパネル）であり、回路は低温ポリシリコンプロセスにより形成される。８は有機EL素子とその駆動回路がマトリクス状に配列した画像表示部、１４は画像表示部８の行電極に順次走査電圧を供給する垂直シフトレジスタである。有機EL素子は、電流によって発光輝度が決まる電流駆動素子であって、列方向の電極から各画素に電流データが供給される。
２０は表示パネルにデータと制御信号を供給する信号制御部（以下単に制御部ともいう）で、以下のタイミング信号発生回路１、計測回路２、データ信号発生回路61、メモリ62と、それらを制御する回路（不図示）からなる。
１は外部から与えられる基準クロック信号Kｏとサンプリングタイミングの基準となる水平同期信号ＳＰｏによって、タイミング信号を発生させるタイミング信号発生回路である。
タイミング信号は、クロック信号Ｋとサンプリング開始信号ＳＰとからなる。
クロック信号Kは基準クロック信号Kｏに同期して発生し、レベル変換回路３を経てシフトレジスタ６の各段に供給され、シフトレジスタ６のデータをシフトさせる。サンプリング開始信号ＳＰは、レベル変換回路４を経てシフトレジスタの初段に供給され、水平同期信号ＳＰｏに同期して１クロック周期分だけＨ（ｈｉｇｈ）レベルになる。
以下で詳しく説明するように、タイミング信号発生回路１の発生するクロック信号Kとサンプリング開始信号ＳＰは、水平同期信号ＳＰｏに対して一定の遅延を持って発生する。この遅延時間は、制御部２０が自身で決めるかもしくは計測回路２の結果を記憶するメモリ62からの入力によって決定される。いずれの場合も、信号制御部２０の不図示の内部回路の働きにより、タイミング信号発生部が水平同期信号ＳＰｏから一定時間遅れてSPを発生する。クロック信号KもSPと同じ遅延時間でK0から遅れて発生する。
信号制御部２０はまたデータ信号発生回路６１を含んでいる。データ信号発生回路６１は、一定の長さを持ったデータを時間を追って次々に、すなわち時系列に発生する。その開始時間は水平同期信号ＳＰｏに同期しており、ＳＰｏからの一定の遅延を持って開始される。
データ信号発生回路６１が供給する1つの時系列データ信号Sに含まれるデータの数は、通常の表示装置では、表示パネル8の列の数（図1ではN−1）に等しい。すなわち、時系列データ信号Sは、（N−1）個のデータを時系列に並べたシリアルデータ信号である。その長さは、1つのデータに割り当てられた時間をＴｓとすると、（N−1）・Tsとなる。
本発明では、時系列データ信号Ｓは、それに1個、または２個以上の付加データが付け加えられたシリアルデータ信号である。付加されるデータの数は、以下説明するシフトレジスタに付け加えられる付加レジスタの数に等しく設定されている。つまり、時系列データ信号Sのデータ数は、付加レジスタがついて延長されたシフトレジスタの段数に等しい。図1の例では付加数は1で、したがって時系列データ信号Ｓのデータ数はＮ、長さはＮ・Ｔｓとなる。
なお、今のような表示装置の場合、時系列データ信号Sは、画像データに応じて一定範囲で電圧レベルを変動させるアナログ電圧信号であって、最高電圧レベルが最大輝度すなわち「白」表示の信号、最低電圧レベルが最小輝度レベルすなわち「黒」表示の信号である。中間の電圧が中間輝度をあらわす。データ信号発生回路６１で作られた時系列データ信号Sはデータ線61に電圧として供給される。
制御部２０は、画像表示期間とサンプリングタイミング調整期間を区別する制御信号Ｔを発生する。制御信号Ｔはレベル変換回路５を経てレベル変換された信号Ｔｘとなり、スイッチ群９の制御端子に入力される。３，４，５は信号レベルを変換するレベル変換器である。一般的にＥＬパネルの外にあるタイミング信号発生回路１は、ＣＭＯＳプロセスで形成され、その振幅は３．３Ｖ程度であるため、レベル変換器３，４，５によりＥＬパネル内部動作電圧は１０Ｖ程度にレベル変換する。クロック信号Ｋおよびサンプリング開始信号ＳＰはレベル変換器３，４でレベル変換され、信号ＫｘおよびＳＰｘとしてシフトレジスタ６に入力される。
６は画像表示部の列の数（図1ではN−1）に等しい段数を持つシフトレジスタである。サンプリング開始信号ＳＰが１クロック周期分だけＨレベルになると、その後のタイミング信号Ｋの立ち上がりまたは立ち下がりのタイミングで各段が順次Ｈレベルをシフトさせる。1つの段（ｋ段目とする）のレジスタは、自身がHレベルのときにHレベルを出力し、これがサンプリング信号SP（ｋ）となる。
７は複数のサンプリング回路からなるサンプリング回路群である。
サンプリング回路群７の各サンプリング回路には時系列データ信号Sおよびシフトレジスタ６各段のサンプリング信号（SP(1)、SP(2)．．．）がそれぞれ入力される。各サンプリング回路７は、時系列データ信号Sを各サンプリング信号（SP(1)、SP(2)．．．）のタイミングにおいてサンプリングし、各サンプリング回路７に含まれる電圧電流変換（Ｇｍ）回路（不図示）により電圧／電流変換し、出力端子から電流データとして出力する。
スイッチ群９は、サンプリング回路群７の出力端子を、制御信号Ｔｘの極性に応じて、端子９ａまたは端子９ｂに接続する。端子９ｂは画像表示部８のデータ線に接続されており、端子９ａは共通出力線１３に接続されている。
サンプリング回路７が電流／電圧変換回路を含み、電流信号を出力するときは、共通線出力Ｉｏはその総和電流である。サンプリング回路が電圧信号を出力するときは、共通線にプルダウン抵抗をつけてワイアドＯＲ論理の電圧を取り出すようにする。
図１の表示装置は、画像表示モードとサンプリングタイミングを調整するモードの２つの動作モードを持ち、この２つを切替えて動作する。この切替えは、制御信号Tの出力がLレベル（画像表示モード）か、Hレベル（サンプリングタイミング調整モード）かで区別される。
画像表示モードにある期間は、外部から与えられるアナログビデオ電圧信号S0に基づいてデータ信号発生回路61から時系列の画像データ信号Sが送られる。サンプリング回路７は画像表示部８の各列の画像データに応じた電流信号を出力する。制御信号Tのレベル変換信号Txによってスイッチ（ＳＷ）群９は端子9ｂに倒れており、上記電流出力がマトリックス状の画像表示部８の（N−1）列の列電極に供給される。行方向の走査電極に順次走査信号が与えられて、その都度、列電極に上記の電流データが与えられる。その結果、サンプリング回路群７の出力が画像表示部８の各画素に供給されてアナログビデオ電圧信号に基づく画像表示が行われる。
サンプリングタイミング調整モードにある期間は、スイッチ９がサンプリング回路７の出力を共通線１３に接続し、サンプリング回路の各出力の和信号（総和電流またはワイアドOR電圧）が共通線１３に取り出される。
共通出力線１３は計測回路２に接続されている。計測回路２は、共通線に流れる電流または共通線の電圧を計測し、結果を制御部２０に送る回路である。制御部２０は、サンプリングタイミング調整動作が行われる期間中の計測回路２の出力が最大になるタイミングを演算し、記憶する。タイミング発生回路1に送る。
図１におけるスイッチ群９、共通出力線１３、および計測回路２２は、サンプリング回路７中の電圧電流変換回路（不図示）が列間で出力電流にばらつきを持つために、これを補正する目的で設けられた回路であり、本発明者らが特許文献２で提案したものである。以下その概要を説明する。
画像表示期間でない期間内に、被サンプリング信号Ｓとして列間ばらつき補正用の信号を供給し、これをサンプリング回路群がサンプリングする。同時に、スイッチ群９を端子９ａ側に倒すと、サンプリングされた信号がＧｍ回路の出力として共通線１３に総和電流として取り出され、総和電流検出回路２２で検出される。列間ばらつき補正用の信号は、列の数（今の説明でのみNとする）に等しい数のデータを時系列に並べたシリアルデータすなわち水平１ライン分のデータから構成される信号であって、以下のS（１）ないしS（N）のN種類がある。
S（１）：１列目が白信号、２列目ないしN列目が黒信号
S（２）：２列目が白信号、１列目と３列目ないしN列目が黒信号
S（３）：３列目が白信号、１、２列目と４列目ないしN列目が黒信号
・・・
S（N）：N列目が白信号、２列目ないし（N−１）列目が黒信号
これらが順次外部から被サンプリング信号Sとして送られてくる。
S（１）の信号が与えられると、１列目のGm回路が白信号に対応する最大電流を出力し、他のGm回路は黒信号に対応する最小電流すなわちゼロを出力する。このとき、共通線１３を通して総和電流検出回路２２によって検出される総和電流は、１列目のGm回路の最大出力値である。以下、同様に、S（２）、S（３）、・・・、S（N）の信号が与えられたときに、それらのGm回路の最大出力が検出される。これから最大電流値の平均値を求め、最大電流出力値と平均値の比を各々のGm回路の補正係数とする。実際の画像表示にあったては、画像信号に補正係数を乗じた信号が外部の回路（不図示）によって作られて、補正された画像信号が被サンプリング信号Sとして与えられる。最小電流値がゼロでなくリーク電流を含んでいる場合でも補正係数が決定できる。
以上が特許文献２に提案された発明の概要である。
本発明はサンプリングタイミングの調整に関するものであるが、この列間ばらつき補正のために設けられたスイッチ群９と共通線１３および計測回路２２を本発明に利用することにより、回路構成がより簡単になる。
以下、図１の本発明に特徴的な部分とその動作について説明する。以下の説明では、列はN−１個あるとする。
図１の本実施形態の回路は、シフトレジスタ６の最終（N−１）段に隣接して、追加のレジスタ１０を設け、これに対応して、追加のレジスタ１０の出力SP（N）と時系列データ信号Sが入力される追加のサンプリング回路１１とを設けたことに特徴がある。
追加したレジスタ１０は、シフトレジスタ６の各段と同じ回路で構成され、シフトレジスタ６の最終段に接続される。Ｎ−１段のシフトレジスタ６と追加したレジスタ１０はＮ段の連続したシフトレジスタを構成し、追加レジスタ１０がそのN段目（最終段）となる。追加レジスタ１０は、シフトレジスタ６が順次サンプリング信号SP（１）、SP（２）、・・・、SP（N−１）を出力した後、引き続いて最後のサンプリング信号SP（N）を出力する。
追加されたサンプリング回路１１は、サンプリング回路群７の各サンプリング回路と同じ回路で構成され、時系列データ信号Sと、追加レジスタ１０の出力が入力される。レジスタ１０がＮ段のシフトレジスタの最終段としてサンプリング信号SP(N)を出力すると、そのタイミングで時系列データ信号Sがサンプリング回路１１に取り込まれる。追加されたサンプリング回路１１の出力端子と共通線の間にも、スイッチ１２が取り付けられている。スイッチ１２の制御端子にはタイミング信号Ｔｘが接続されており、スイッチ群９の動作と連動する。スイッチ群９が端子９ａに接続されて、共通出力線１３にサンプリング出力電流が取り出されるときに、スイッチ１２も追加されたサンプリング回路１１の出力)を共通出力線１３に接続する。スイッチ群９が端子９ｂに接続されているときは、スイッチ12は開放されている。
本発明のサンプリングタイミングの調整は、列間ばらつきの補正と同様に、画像表示期間以外にサンプリングタイミング調整期間を設けて行われる。サンプリングタイミング調整の期間は、垂直ブランキング期間、表示終了後のスタンバイ時、電源オフ操作がされたときの電源オフ前等適宜設けられる。列間ばらつきの補正とサンプリングタイミング調整の両方を行う場合は、別々の期間を設けて行う。サンプリングタイミング調整を列間ばらつき補正の前に行うことが好ましい。
サンプリングタイミング調整期間中は、タイミング信号発生回路１は、画像表示期間と同様にクロック信号Ｋとサンプリング信号ＳＰを発生するが、その位相（Ｋｏ，ＳＰｏからの遅延）は計測回路２の出力によってではなく、以下に述べるように制御部２０が独自の遅延時間を設定し、タイミング信号発生回路１にその遅延時間でタイミング信号を発生させる。同期間中、制御部２０は制御信号ＴをＨレベルにし、スイッチ群９とスイッチ１２がサンプリング回路群７と追加されたサンプリング回路１１の出力を共通線１３に接続する。
図２は、サンプリングタイミング調整期間のタイミングチャートである。Sはサンプリングタイミング調整期間中にデータ信号発生回路が発生する時系列信号、SP（N−２）、SP（N−１）、SP（N）は、それぞれ、調整期間中にサンプリングパルスＳＰがシフトレジスタ６に入力されて、その結果生じるN−２段目、N−１段目、N段目のシフトレジスタ１０の出力である。
サンプリングタイミング調整期間における調整用の時系列信号Sは、先に説明したサンプリング回路中の電圧／電流変換回路の列間ばらつきを補正する時の（Ｎ）番目の被サンプリング信号S（N）と同じである。すなわち、N−１個の黒信号（今の場合はこれが１水平ライン分になる）と、その後に付け加えられる１ビット分の白信号である。
図2には、１水平ライン分の黒信号が続く時系列データの後に、１サンプリング期間（Ｔｓ）の幅を持った白信号が追加された時系列信号Sとして示されている。
調整期間に作られるこの特別の時系列信号Sは、２レベルの電圧信号であって、サンプリング回路がこの２レベルの電圧信号をそれぞれサンプリングしたときに、最大電流と最小電流を出力するように選ばれる。
被サンプリング信号Sとサンプリング信号SPは、タイミング信号発生回路１内で、水平走査の基準となる水平同期信号ＳＰｏに対して固定されたタイミングで作られるが、先に述べたように、回路内の各所で生じる遅延のために、それぞれの経路を経てサンプリング回路に入力するときにはタイミングがずれている。そのずれ量は回路の特性にばらつきがあるため予め予想しがたい。しかし、個々のサンプリング回路について、実際の信号のサンプリング動作に先立ってタイミングを調整する期間を設け、最適のタイミングになるようにすることができる。
調整は、サンプリング信号SPの位相をタイミング信号発生回路１内で少しずつずらせて発生させ、各位相でのサンプリング電荷（被サンプリング信号Ｓはサンプリング回路内で電荷として蓄えられている）を取り出してその大きさを測定し、最大になる位相をサンプリング信号SPの最適タイミングとすればよい。
図３は位相をずらせていったときの計測回路２の入力電流の変化を示したものである。被サンプリング信号の位相は固定して、クロック信号Ｋと被サンプリング信号Ｓの位相を一緒にずらせていくので、横軸はクロック信号Ｋと被サンプリング信号の相対位相にとってある。
本実施形態においては、被サンプリング信号Sの単一パルスがＮ段目の補正用サンプリング回路１１によって最大にサンプリングされるときのサンプリング信号SPの位相を、最適に補正されたサンプリングタイミングとする。
サンプリングタイミング調整期間中の各回路の動作は概略以下のようになる。
タイミング信号発生回路１は、クロック信号Kとサンプリング信号SPを発生させるので、調整期間中は、その位相（遅延時間）を、計測回路２の出力によってではなく、それ自身で設定する。クロック信号Kとサンプリング信号SPの位相は、クロック信号Kの周期よりも短い時間刻み（図2の例ではクロックKの周期の１／８）で順次ずれて行き、このずれは一定の範囲（図2の例では２クロック周期）で掃引される。
ある位相（ph（0）とする）でサンプリング信号SPが発生し、各サンプリング回路７、１１がサンプリングを終了すると、共通出力線１３に出力されるサンプリング回路７、１１の出力の総和電流Ｉｏを演算回路２が計測し、その結果を、電流データＩmax（0）、位相データph(0)として記憶する。
以下、位相をph（1）、ph（2）・・・ずらしながら電流Ioの計測を繰り返していく。
演算回路２は、位相ph(ｋ)における計測電流値が、その前に記憶した電流値Imaxより大きいときは、新しい計測電流値をImaxとして置き換え、これを記憶する。また、位相ph(ｋ)を新しい位相データとして更新し保持する。一方、位相ph(ｋ)における共通出力線の電流値が、保持した電流値Iｏより小さければ、電流データ、位相データは変更せずそのまま保持する。このようにして、最大電流値とそのときの位相が最終結果として残る。
画像表示期間においては、そのままサンプリング信号SPの位相を固定し、上記被サンプリング信号が１水平期間のビデオ信号の終端（Ｎ列目の信号）に来るように被サンプリング信号となるビデオ信号の発生タイミングを調整することにより、シフトレジスタの各段でビデオ信号が正しくサンプリングされるようになる。
以下図2のタイミングチャートを具体的に説明する。
図2では、サンプリング信号の位相をＳＰ（Ｎ）の立ち下がりのタイミングとして示してある。
サンプリングタイミングの調整開始時のサンプリング信号の位相をph(0)とする。図２に、位相ph(0)における（N-2）段目、（N-1）段目およびN段目の調整用サンプリング信号ＳＰ（Ｎ−2），ＳＰ（Ｎ−1），SP(N)を点線で示す。
位相ph(0)においては、被サンプリング信号SとＳＰ（・）とは時間的に重なりを持たないので、サンプリング回路群７とサンプリング回路１１の電流出力はいずれも０である。共通出力線１３に出力されるサンプリング回路群７とサンプリング回路１１の出力の総和電流Ｉｏを演算回路２が計測し、ph(0)時の共通出力線１３の総和電流を最大値Imax(0)＝０として、位相ph(0)とともに記憶する。
次に、タイミング信号発生回路１はタイミング信号KおよびSPの位相をph(0)からph(1)にdだけ位相を変化させる。図２においては、この1ステップの位相変化をサンプリングパルスの幅の1／8に取り、
ｄ＝Ｔｓ／８
としてある。
位相ph(1)においては、N番目のサンプリング信号SP(N)が被サンプリング信号Sと重なりを生じ、N段目のサンプリング回路１１がdの期間サンプリングする。しかし、重複している期間はわずかなので、共通出力線は位相ph(0)時よりわずかに大きなサンプリング出力電流の総和が出力されるのみである。演算回路２は位相ph(1)における共通出力線の電流値が、保持した最大値Imax(0)以上であれば、共通出力線の総和電流を最大値Imax(1)として、位相ph(1)をその位相データDp(1)として更新し保持する。一方、位相ph(1)における共通出力線の電流値が、保持した最大値Imax(0)より小さければ変更せず最大値Imax(0)および位相データDp(0)をそのまま保持する。
以下、順次ｄずつ位相を変化させてこの動作を繰り返すと、図３に示すように、位相ph(8)のときN段目のサンプリング信号SP(N)の立下りが被サンプリング信号Sの立下りを超えない範囲で、重なりが最大となりサンプリング出力も最大となる。さらに位相をずらせていくと、逆に重なりが減って電流出力が減少するので、最大値Imax(８)と位相データDp(８)が維持される。この結果、総和電流の最大値をとる位相データは位相ph(8)となる。
位相検出終了後、サンプリング総和電流ピーク時の位相でタイミング信号KおよびSPを発生させ、上記固定位相の単一パルスがビデオ信号の終端に来るようにビデオ信号を発生させることにより好適なサンプリング動作をすることができる。また、タイミング信号KおよびSPの出力位相は検出ピークに限定されるものではなく、ピーク位相からオフセットを持った値にするなど、検出したピーク位相に相関を持たせて決定させてもよい。
上述の説明では、サンプリングタイミング調整のために追加したシフトレジスタ１０およびサンプリング回路１１は、シフトレジスタ６およびサンプリング回路群７の後段に配置している。しかしながら、追加のシフトレジスタ１０およびサンプリング回路１１は、シフトレジスタ６およびサンプリング回路群７の前段に配置しても得られる効果は同様である。その場合、水平期間内でビデオ信号の開始端が単一パルス位相に一致するようにビデオ信号を発生させる。
上述したように、本実施形態では、サンプリングタイミング調整期間にサンプリング回路１１を、スイッチ１２を介して共通出力線１３に接続し、調整用の被サンプリング信号Sに対してタイミング信号SPの位相を順次シフトさせ、共通出力線の出力を検出する。そして共通出力線の出力に基づき、タイミング信号とアナログビデオ信号との位相調整を行う。
上記の調整期間以外に、列間ばらつきの補正のための期間を設けることもできる。列間ばらつき補正期間中も、サンプリング回路群７をスイッチ群９を介して共通出力線１３に接続して、共通出力線の出力を検出し、アナログビデオ信号を列間のばらつきをなくすように補正することが可能となる。かかる技術は特許文献2に開示されている。
以上説明した、サンプリングタイミング調整期間と列間ばらつき補正期間とは、画素表示期間以外に設定されればよい。サンプリングタイミング調整期間と列間ばらつき補正期間とは、連続して設けられても、また分離して設けられても良い。
［実施形態２］
上記第１の実施形態において、位相の掃引範囲すなわち検出範囲を１サンプリング期間以上に広くすると検出ピークが複数現れ好ましい位相検出を誤ってしまう場合がある。以下、それについて説明する。
図２において位相ph(8)から位相ph(16)も検出範囲に含めると、サンプリング回路群７のN−１段目において、補正用サンプリング回路１１の位相ph(0)から位相ph(8)までのサンプリングと同様な出力が共通出力線に出力される。このとき、位相ph(0)から位相ph(16)に検出範囲で検出ピークは２つとなる。位相の掃引範囲は広いほどその中に最適タイミングが捉えられる確率が高くなるので好ましいが、検出ピークが２つあると、掃引の始めと終わりをうまく選ばないと好ましい位相検出を誤ってしまう。例えば、図2の場合に位相の掃引をph（8）からph（16）に取ると、第2ピークが観測されてその最大値の位相ph（16）を最適タイミングとしてしまうことになる。
本実施形態では、検出範囲を広くしても検出ピークを１つとする構成について説明する。すなわち、本実施形態は、検出範囲の拡大したサンプリング位相設定を行うものである。
図４に本発明の第２の実施形態のブロック図を示す。図４において、第１の実施形態の構成を示す図１の構成部材と同一な構成部材については同一符号を付し、説明を省略する。図４では、画像表示の列はN−2列であるとしている。図４に示すように、本実施形態ではタイミング調整のために追加され延長されたレジスタ１０は２段のシフトレジスタで、シフトレジスタ６と同様に構成され、シフトレジスタ６の最終段に接続される。Ｎ−２段のシフトレジスタ６および２段の延長レジスタ１０でＮ段の連続したシフトレジスタを構成している。延長レジスタ１０はＮ段の連続したシフトレジスタの（N-1）段およびN段目となる。
本実施形態においては、この延長されたシフトレジスタの最終段（Ｎ段目）にのみ追加サンプリング回路１１を設ける。サンプリング回路１１は、サンプリング回路群７のサンプリング回路と同様に、N段目のシフトレジスタのサンプリング信号SP(N)および時系列信号Sが入力され、サンプリング電流出力をスイッチ１２を介して共通出力線に接続する。(N-1)段目のシフトレジスタ出力に対応する追加サンプリング回路は設けられていないので、この段のシフトレジスタ出力タイミングではサンプリングは行われない。
図５は、サンプリング位相検出のタイミングチャートである。図６は第２の実施形態におけるサンプリング位相検出を説明する図である。検出範囲は実施形態1と同じ１サンプリング期間Ｔｓの２倍とし、ph(0)からph(16)とする。
図５において、アナログビデオ電圧信号Sは、１サンプリング期間幅Ｔｓで位相は、調整期間内でＮ段目のサンプリング回路１１がサンプリングすべき位置である。調整期間中はタイミング信号ＴｘはＨレベルであり、スイッチ群９およびスイッチ１２は共通出力線側を選択する。
補正開始時のサンプリング信号位相をph(0)とする。図５において、位相ph(0)における（N-2)段目のサンプリング信号SP(N-2)、および（N-1）段目およびN段目の前記補正用サンプリング信号SP(N-1)，SP(N)を点線で示す。
位相ph(0)において、サンプリングタイミング調整のための被サンプリング信号Sに重なるサンプリングパルスはないため、各サンプリング回路出力は０である。共通出力線１３に出力されるサンプリング回路の出力の総和電流を演算回路２が計測し、ph(0)時の共通出力線１３の総和電流を最大値Imax(0)として、位相ph(0)をその位相データDp(0)として保持する。
次に、タイミング信号発生回路１はタイミング信号KおよびSPの位相をph(0)からph(1)にd変化させる。図５においては、
ｄ＝Ｔｓ／８
である。
位相ph(1)において、N番目の補正用サンプリング信号SP(N)が補正用の電圧信号Sと重なりを生じ、N段目の補正用サンプリング回路１１がd期間サンプリングする。このとき共通出力線１３は位相ph(0)時よりわずかに大きなサンプリング出力電流の総和が出力される。演算回路２は位相ph(1)における共通出力線の電流値が、保持した最大値Imax(0)以上であれば、共通出力線の総和電流を最大値Imax(1)として、位相ph(1)をその位相データDp(1)として更新し保持する。一方、位相ph(1)における共通出力線の電流値が、保持した最大値Imax(0)より小さければ変更せず最大値Imax(0)および位相データDp(0)をそのまま保持する。
この動作を繰り返すと、図６に示すように、位相ph(8)のときN段目の補正用サンプリング信号SP(N)の立下りがアナログビデオ電圧信号Sの立下りを超えない範囲で、重なりが最大となりサンプリング出力も最大となる。ここまでで、サンプリング結果である共通出力線の総和電流の最大値をとる位相データは位相ph(8)となる。
次に位相ph(9)に位相を変化させると、N番目の補正用サンプリング信号SP(N)の立下りが補正用の電圧信号Sの立下りを超えるため、補正用の電圧信号Sの低レベル部分をサンプリングしてしまう。そのため、N段目のサンプリング回路１１のサンプリング出力は低下する。このとき、(N-1)段目のサンプリング信号SP(n-1)と被サンプリング信号Sとは重なりを生じるが、(N-1)段目のサンプリング信号を受けてサンプリングを行うサンプリング回路がないため、被サンプリング信号Sはサンプリングされない。共通出力線には位相ph(8)の状態よりレベルの低下したサンプリング出力総和電流が出力され、演算回路２では、位相ph(8)時のデータを保持する。
この動作をつづけ位相ph(17)になると(N-1)番目のサンプリング信号と補正用の電圧信号Sが重なりｄを生じる。サンプリング信号SP(N-2)の該当するサンプリング回路がアナログビデオ電圧信号Sをサンプリングし、共通出力線にサンプリング総和電流を出力する。この状態の共通出力線のサンプリング総和電流は、位相ph(1)のN番目の補正用サンプリング信号によるサンプリング総和電流と同じである。位相ph(18)以降動作を繰り返すと、サンプリング信号SP(N-2)の該当するサンプリング回路によるサンプリング電流が増加し、共通出力線のサンプリング総和電流にピークを発生する。
位相検出終了後、サンプリング総和電流ピーク時の位相でタイミング信号KおよびSPを発生させることにより好適なサンプリング動作をすることができる。また、タイミング信号KおよびSPの出力位相は検出ピークに限定されるものではなく、ピーク位相からオフセットを持った値にするなど、検出したピーク位相に相関を持たせて決定させてよい。
位相ph(0)から位相ph(16)の位相可変範囲において、サンプリング結果を示す共通出力線のサンプリング総和電流のピークは１つしか発生しない。よって、サンプリング回路の間に間欠区間を設けることによって、検出範囲を１サンプリング区間から２サンプリング期間に拡大することができる。位相を掃引する前は被サンプリング信号のパルスはどこにあるのか分からないので、掃引幅は広く取るほうが好ましい。本実施例ではシフトレジスタを２段延長し、本来の画像表示用のシフトレジスタ６のすぐ次段（N−1段目）のシフトレジスタには、対応するサンプリング回路を設けないで、最終（N）段にのみ追加サンプリング回路を設けたので、実施例１に比べて２倍の掃引期間を取ることができる。
上述の動作に従い、位相の掃引幅（検出範囲）をサンプリング期間ＴｓのＭ倍取りたい場合、サンプリング回路１１とサンプリング回路群７の間に（Ｍ−１）段サンプリング回路のない区間を設ければよい。
上述の説明では、補正用シフトレジスタ１０および補正用サンプリング回路１１は、シフトレジスタ６およびサンプリング回路７の後段に配置している。しかし、補正用シフトレジスタ１０および補正用サンプリング回路１１は、シフトレジスタ６およびサンプリング回路７の前段に配置しても得られる効果は同様である。
［実施形態３］
図７は本発明の第３の実施形態を示すブロック図である。図７において、第２の実施形態の構成を示す図４の構成部材と同一な構成部材については同一符号を付し、説明を省略する。
本実施形態と実施形態２の違いは、追加サンプリング回路１１をシフトレジスタの延長部の各段に対応して設け、その代わりに、サンプリング回路７と隣接する（Ｎ−１）段目のサンプリング回路のサンプリング出力を共通出力線に接続しないことである。
図８は第３の実施形態におけるサンプリング位相検出を説明する図である。
図８において、(N-2)段目のサンプリング回路の出力電流Is(N-2)、およびN段目のサンプリング回路の出力電流Is(N)は第２の実施形態と同様である。(N-1)段目の補正用サンプリング回路の電流出力が図８に示すように発生するが、共通出力線に接続しない。共通出力線の電流Ioは第２の実施形態と同じとなり、位相検出範囲を、実施形態２とおなじく２サンプリング回路に拡大することができる。
位相検出終了後、調整された位相でタイミング信号KおよびSPを発生させることにより好適なサンプリング動作をすることができる。
なお、タイミング信号KおよびSPの出力位相は検出ピークに限定されるものではなく、ピーク位相からオフセットを持った値にするなど、検出したピーク位相に相関を持たせて決定させることができる。
上述の動作に従い、位相検出範囲をサンプリング期間ＴｓのＭ倍取りたい場合、サンプリング回路７と隣接する（Ｍ−１）段のサンプリング回路群１１のサンプリング出力電流を共通出力線に接続しない区間を設ければよい。
上述の説明では、延長シフトレジスタ１０およびサンプリング回路１１は、シフトレジスタ６およびサンプリング回路７の後段に配置している。しかし、延長シフトレジスタ１０およびサンプリング回路１１は、シフトレジスタ６およびサンプリング回路７の前段に配置しても得られる効果は同様である。
［実施形態４］
図９は、本発明の第４の実施形態を示すブロック図である。図９において、第２の実施形態の構成を示す図４の構成部材と同一な構成部材については同一符号を付し、説明を省略する。
本実施形態が実施形態１−３と異なる点は、延長レジスタが３段、追加サンプリング回路が2段である点である。延長レジスタ１０は、シフトレジスタ６に３段分縦続接続されており、連続したシフトレジスタを構成する。また、追加サンプリング回路１１と画像表示のためのサンプリング回路群７の間には1段分の間欠区間がある。
追加されたサンプリング回路１１が2段あるので、被サンプリング信号としては、Ｎ−1段目のサンプリング回路で最大にサンプリングされるときを最適タイミングとするもの（以下Ｓ（Ｎ−1）と書く）、Ｎ段目のサンプリング回路で最大にサンプリングされるときを最適タイミングとするもの（以下Ｓ（Ｎ）と書く）との2通りがあり得る。後者は、前者の信号におけるパルスのタイミングを1サンプリング期間Ｔｓだけ遅らせたものである。本実施形態は、この2通りの被サンプリング信号Ｓ（Ｎ−1）とＳ（Ｎ）とを続けて発生させ、それぞれ電流を検出する。これをサンプリング信号ＳＰのタイミングを1／8ずつずらせながら繰り返し行い、その計測結果から最適タイミングを決定するものである。
図１０は、上記の2通りの被サンプリング信号の発生シーケンスを示すものである。始めにサンプリング信号ＳＰの位相をph（0）にして、期間AでS(N−1)の被サンプリングパルスを発生させ、続く期間BでS(N)の被サンプリングパルスを発生させる。以下、位相をph（1）、ph（2）とずらせながら同じパルスを発生させていく。図１１、図１２は本実施形態の動作を説明するタイミングチャートである。図１１は、期間Ａの被サンプリング信号Ｓ（Ｎ−1）とシフトレジスタ各段の出力、図１２は、期間Ｂの被サンプリング信号Ｓ（Ｎ）とシフトレジスタ各段の出力を示している。
サンプリング信号ＳＰの位相は、ｐｈ（0）からｐｈ（16）の２Ｔｓの範囲で掃引される。掃引の開始位相ｐｈ（0）では、Ｎ段目のサンプリング信号ＳＰ（Ｎ）の立ち上がりが被サンプリング信号Ｓ（Ｎ−1）のパルスの立ち上がりに一致し、またサンプリング信号ＳＰ（Ｎ）の立ち下がりがＳ（Ｎ）の立ち上がりに一致する。図１３は、図１０の期間Ａ、すなわち被サンプリングパルスＳ（Ｎ−1）が与えられたときの、検出電流値と位相の関係を示す。図１４は、期間Ｂ、すなわち被サンプリングパルスＳ（Ｎ）が与えられたときの、検出電流値と位相の関係である。
図１５は、各位相（ph(0),ph(1)．．．）における期間Aと期間Bの合計電流を示す。期間Ａと期間Ｂの検出電流を演算回路２で記憶し、その和を演算して得られたものである。
図１１および図１２において、位相ph(0)から位相ph(24)までタイミング信号K、およびSPの位相を変化させることにより、サンプリング信号位相を同様に変化させる。その状態におけるサンプリング回路群７および補正用サンプリング回路１１の総和出力電流を共通出力線に出力し、演算回路２に入力する。
演算回路２は、まずph(0)の期間Aにおいて期間Aの共通出力線１３のサンプリング総和電流を検出保持する。そして、期間Bの共通出力線１３のサンプリング総和電流を検出した後、期間Aのサンプリング総和電流と期間Bのサンプリング総和電流を合計し最大値として保持する。
次に、ph(1)の期間Aにおいて、期間Aの共通出力線１３のサンプリング総和電流を検出保持し、期間Bの共通出力線１３のサンプリング総和電流を検出した後、期間Aのサンプリング総和電流と期間Bのサンプリング総和電流を合計する。そして、その合計値が前記最大値以上であれば、位相ph(1)における期間Aと期間Bのサンプリング総和電流を最大値として保持する。タイミング信号KおよびSPの位相と補正用の電圧信号Sの位相を図１０に示したシーケンスで、以上動作を繰り返す。
図１５において、ph(0)からph(24)の３サンプリング期間においてA期間とB期間のIoの合計値のピークは１つのみ存在する。ph(24)以上動作を続けると、１サンプリング周期毎にピークが現れる。
位相検出終了後、サンプリング総和電流ピーク時の位相でタイミング信号KおよびSPを発生させることにより好適なサンプリング動作をすることができる。また、KおよびSPの出力位相は検出ピークに限定されるものではなく、ピーク位相からオフセットを持った値にするなど、検出したピーク位相に相関を持たせて決定させることは本発明が限定するものではない。
上述の動作に従い、位相検出範囲をサンプリング期間ＴｓのＭ倍取りたい場合、補正用サンプリング手段１１とサンプリング手段群７の間に（Ｍ−２）段サンプリング手段のない区間を設ければよい。
第４の実施形態において、図９に示すように、画像表示用のサンプリング回路群７と追加したサンプリング回路１１の間に間欠区間を設けることにより、１サンプリング期間以上の位相検出期間において検出ピークを１つにすることができる。しかし、サンプリング回路群７と補正用サンプリング回路１１の間に連続してサンプリング回路１１を設け、そのうちの画像表示用シフトレジスタに隣接する段のサンプリング回路出力を共通出力線１３に接続しないようにすることによっても同様の効果を得ることができる。
以上説明した第４の実施形態は、奇数番目と偶数番目のサンプリング信号および被サンプリング信号のパルス幅に誤差が発生する可能性があるシフトレジスタ構成の場合に特に有効である。
奇数番目と偶数番目のサンプリング信号のパルス幅が異なると、図１３および図１４のピーク値およびピーク位相が異なり、奇数番目または偶数番目のサンプリングにおいてどちらかが好適に設定されない可能性がある。
サンプリング結果の検出を奇数番目と偶数番目の合計によって評価することにより、奇数偶数両方にとって好適となるように位相を決定することができる。
上述の説明では、延長シフトレジスタ１０およびサンプリング回路１１は、シフトレジスタ６およびサンプリング回路群７の後段に配置している。しかし、これらをシフトレジスタ６およびサンプリング回路群７の前段に配置しても得られる効果は同様である。
なお、以上説明した各実施形態において、表示パネルは特にＥＬパネルに限定されず、電流信号により各画素の表示を制御しうる表示パネルであれば適用可能である。また上述の各実施形態では、補正用の信号Ｓの位相を固定して、補正用のサンプリング信号の位相を変化させ、共通出力線の出力に基づいてタイミング信号の位相を制御している。しかし、補正用のサンプリング信号の位相を固定して補正用の信号Ｓの位相を変化させ、共通出力線の出力に基づいてアナログビデオ信号の位相を制御することもできる。
また各実施形態において、タイミング信号の位相制御はサンプリング総和電流の最大値に基づいて位相を制御したが、サンプリング総和電流の微分値に基づいて位相を制御するなど、最適位相の求め方は、サンプリング総和電流値に応じた様々な演算により求めてよい。
上述した実施形態１から４の表示装置は情報表示装置を構成できる。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する装置である。情報表示装置は情報入力部を備えている。例えば、携帯電話の場合には情報入力部はアンテナを含んで構成される。ＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
以下本発明の好適な実施形態として、上述した本実施形態１から４に記載の表示装置を用いたデジタルカメラについて説明する。
図１６はデジタルスチルカメラの一例のブロック図である。図中、１２９はシステム全体、１２３は被写体を撮像する撮影部、１２４は映像信号処理回路、１２５は表示パネル、１２６はメモリ、１２７はＣＰＵ、１２８は操作部を示す。撮像部１２３で撮影した映像または、メモリ１２６に記録された映像を、映像信号処理回路１２４で信号処理し、表示パネル１２５で見ることができる。ＣＰＵ１２７では、操作部１２８からの入力によって、撮影部１２３、メモリ１２６、映像信号処理回路１２４などを制御して、状況に適した撮影、記録、再生、表示を行う。
本発明は、液晶表示装置、エレクトロルミネッセンス表示装置等の表示装置に用いられるものである。
本発明の第１の実施形態を説明するブロック図である。 図１の動作を説明するタイミングチャートである。 第１の実施形態におけるサンプリング位相検出を説明する図である。 本発明の第２の実施形態を説明するブロック図である。 図４の動作を説明するタイミングチャートである。 第２の実施形態におけるサンプリング位相検出を説明する図である。 第３の実施形態を説明するブロック図である。 第３の実施形態におけるサンプリング位相検出を説明する図である。 第４の実施形態を説明するブロック図である。 第４の実施形態における補正期間の動作を説明する図である。 図９の期間Ａ動作を説明するタイミングチャートである。 図９の期間Ｂ動作を説明するタイミングチャートである。 第４の実施形態における期間Ａサンプリング位相検出を説明する図である。 第４の実施形態における期間Ｂサンプリング位相検出を説明する図である。 第４の実施形態におけるサンプリング位相検出を説明する図である。 デジタルスチルカメラの一例のブロック図である。
符号の説明
１ タイミング信号発生手段
２ 計測回路、
３,４,５ レベル変換手段
６ シフトレジスタ（表示用）
７ サンプリング手段（表示用）
８ 表示パネル
９ スイッチ
１０ 追加シフトレジスタ
１１ 追加サンプリング手段
１３ 共通出力線
２０ 信号制御部
６０ データ線
６１ データ発生手段

Claims (8)

  1. 同期信号が入力され、該同期信号に同期してデータ線に時系列データ信号を供給する手段と、タイミング信号を発生する手段と、該タイミング信号の該同期信号に対する遅延時間を制御する手段とを含む信号制御部と、
    前記タイミング信号が入力され、該タイミング信号に同期してサンプリング信号を順次発生するシフトレジスタと、
    前記サンプリング信号が入力され、前記データ線に供給された時系列データ信号を、該サンプリング信号に同期してサンプリングするとともに、サンプリングしたデータ信号に応じた電流または電圧を出力する複数のサンプリング回路と、
    一端がスイッチを介して前記複数のサンプリング回路の各出力端子に接続され、他端が前記信号制御部に接続された共通出力線と、
    を有するサンプリング装置であって、
    前記複数のサンプリング回路は、前記シフトレジスタの少なくとも初段または最終段が発生するサンプリング信号に同期して、前記時系列データ信号をサンプリングするサンプリング回路を含んでおり、
    前記信号制御部は、
    前記スイッチを開閉する制御信号を発生し、
    該スイッチが閉じている期間に、前記時系列データ信号を供給する手段から前記データ線に、前記シフトレジスタの段数に等しいデータ数を持ち、時系列の最初または最終のデータが第１のデータであり、その他のデータが第１のデータとは異なる第２のデータである時系列データ信号を供給し、前記タイミング信号を発生する手段から、前記同期信号に対して遅延したタイミング信号を発生させ、前記遅延時間を制御する手段により該タイミング信号の遅延時間を一定範囲で掃引しながら、前記共通出力線の出力電流または電圧を計測して、前記掃引範囲において計測した電流または電圧が最大になる遅延時間を決定し、記憶する動作を行い、
    該スイッチが開いている期間に、前記データ線に被サンプリング信号を供給し、前記タイミング信号を発生する手段から、前記記憶した遅延時間だけ前記同期信号に対して遅延したタイミング信号を発生させる動作を行う
    ことを特徴とするサンプリング装置。
  2. 前記第１のデータが前記サンプリング回路の出力電流または電圧を最大にするデータであり、前記第２のデータが前記サンプリング回路の出力電流または電圧を最小にするデータである請求項１に記載のサンプリング装置。
  3. 該スイッチが閉じている期間に前記データ線に供給される前記時系列データ信号は、前記第１のデータを時系列の最終のデータとする時系列データ信号であり、該期間に前記遅延時間が短い方から開始して長い方に掃引される請求項１に記載のサンプリング装置。
  4. 該スイッチが閉じている期間に前記データ線に供給される前記時系列データ信号は、前記第１のデータを時系列の最初のデータとする時系列データ信号であり、該期間に前記遅延時間が長い方から開始して短い方に掃引される請求項１に記載のサンプリング装置。
  5. 前記サンプリング回路が、前記シフトレジスタの各段に対応して設けられている請求項１に記載のサンプリング装置。
  6. 前記サンプリング回路が、前記シフトレジスタの最終段の隣接段を除き各段に対応して設けられており、該スイッチが閉じている期間の前記時系列データ信号が、時系列の最終のデータを前記第１のデータとする時系列データ信号である請求項１に記載のサンプリング装置。
  7. 前記サンプリング回路が、前記シフトレジスタの初段の隣接段を除き各段に対応して設けられており、該スイッチが閉じている期間の前記時系列データ信号が、時系列の最初のデータを前記第１のデータとする時系列データ信号である請求項１に記載のサンプリング装置。
  8. 請求項１ないし７のいずれか１項に記載のサンプリング装置を含む表示装置であって、行方向に延びる複数の走査電極と、該走査電極に交差する複数の列電極と、該走査電極と列電極の交差部に配置された複数の画素とを含む表示パネルを備え、前記スイッチが開かれている間、前記サンプリング回路の出力端子が、前記列電極に接続されていることを特徴とする表示装置。
JP2006098350A 2006-03-31 2006-03-31 サンプリング装置、それを用いた表示装置 Expired - Fee Related JP4819552B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006098350A JP4819552B2 (ja) 2006-03-31 2006-03-31 サンプリング装置、それを用いた表示装置
US11/693,291 US8072542B2 (en) 2006-03-31 2007-03-29 Sampling device, display device using sampling device, and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098350A JP4819552B2 (ja) 2006-03-31 2006-03-31 サンプリング装置、それを用いた表示装置

Publications (3)

Publication Number Publication Date
JP2007271995A JP2007271995A (ja) 2007-10-18
JP2007271995A5 JP2007271995A5 (ja) 2009-05-14
JP4819552B2 true JP4819552B2 (ja) 2011-11-24

Family

ID=38558312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098350A Expired - Fee Related JP4819552B2 (ja) 2006-03-31 2006-03-31 サンプリング装置、それを用いた表示装置

Country Status (2)

Country Link
US (1) US8072542B2 (ja)
JP (1) JP4819552B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645719B (zh) * 2017-01-17 2018-12-21 瑞昱半導體股份有限公司 取樣時脈測試電路與取樣時脈測試方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854615A (en) * 1996-10-03 1998-12-29 Micron Display Technology, Inc. Matrix addressable display with delay locked loop controller
JP3684800B2 (ja) * 1997-12-11 2005-08-17 ソニー株式会社 表示装置
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
JP2001282171A (ja) * 2000-03-30 2001-10-12 Sharp Corp 画像表示装置およびその駆動制御回路
JP3846871B2 (ja) * 2002-06-24 2006-11-15 シャープ株式会社 パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム
JP3950845B2 (ja) * 2003-03-07 2007-08-01 キヤノン株式会社 駆動回路及びその評価方法
JP4838498B2 (ja) * 2003-05-21 2011-12-14 キヤノン株式会社 表示装置
JP4721762B2 (ja) * 2005-04-25 2011-07-13 株式会社アドバンテスト 試験装置
US7692377B2 (en) * 2005-11-16 2010-04-06 Canon Kabushiki Kaisha Light emitting display device provided with external connection terminal located at peripheral portions of a display area
JP4827499B2 (ja) * 2005-11-16 2011-11-30 キヤノン株式会社 電流駆動型装置及び表示装置
JP2007139967A (ja) * 2005-11-16 2007-06-07 Canon Inc 電流駆動型装置及び表示装置
US7851996B2 (en) * 2005-11-16 2010-12-14 Canon Kabushiki Kaisha Display apparatus

Also Published As

Publication number Publication date
US8072542B2 (en) 2011-12-06
JP2007271995A (ja) 2007-10-18
US20070229692A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100770119B1 (ko) 시프트레지스터회로 및 구동제어장치
JP3926922B2 (ja) 画像表示装置
US7242397B2 (en) Display device
US7973782B2 (en) Display apparatus, driving method of the same and electronic equipment using the same
US6329980B1 (en) Driving circuit for display device
JP4496738B2 (ja) 画像表示装置
US20050110737A1 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
US20110216052A1 (en) Signal line driving method for display apparatus, display apparatus and signal line driving method
JP2005534970A (ja) 液晶表示装置を駆動する方法及び回路
US20060001630A1 (en) Apparatus and method of charge sharing in LCD
KR100893966B1 (ko) 표시장치
WO2003034393A1 (en) Display apparatus
CN118379948B (zh) 显示驱动装置、显示驱动方法和显示面板
TWI254904B (en) Display device
JP4819552B2 (ja) サンプリング装置、それを用いた表示装置
JP3858136B2 (ja) シフトレジスタ及び電子装置
JP2760670B2 (ja) 表示素子の駆動用集積回路
JP2003122320A (ja) 表示装置
US20050094012A1 (en) Solid-state image sensing apparatus
JP2007133211A (ja) 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法
US20250299610A1 (en) Signal processing device, signal processing method, and display
JP4158401B2 (ja) カラー液晶表示装置のサンプリング位相調整装置
JP2007003553A (ja) エリアフォトセンサ付きマトリクス表示装置
JP2008170466A (ja) 平面表示装置及びその制御方法
KR19980050611A (ko) 디지탈 카메라의 씨씨디 구동 제어 장치

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees