KR20080011223A - 데이터 보호를 위한 보안 방법 - Google Patents

Abstract

상보적 보안 트레이스를 갖는 집적 회로(IC) 보안 장치 및 이러한 보안 장치를 제조하는 방법이 개시되어 있다. 보안 장치는 패턴 발생기(30) 및 복수의 보안 트레이스(34, 36)를 포함한다. 보안 트레이스 쌍(34, 36)의 배열은 제2 보안 트레이스(36)가 제1 보안 트레이스(34)와 실질적으로 평행하게 배열되도록 이루어진다. 패턴 발생기(30)는 2개의 신호를 생성하며, 제2 보안 트레이스(36)에 인가되는 제2 신호는 제1 보안 트레이스(34)에 실질적으로 상보적이다. 제2 (상보적) 신호의 타이밍 및 진폭은 어떤 순 유도 전류가 실질적으로 0이 되도록 발생된다. 하나 이상의 신호가 신호 발생기로부터 수신되며 보안 트레이스를 통하여 전달된 후의 그 동일 신호와 비교된다. 그 결과들이 분석되어, IC의 보안성이 침해받았는지를 판정한다.

Description

데이터 보호를 위한 보안 방법{SECURITY METHOD FOR DATA PROTECTION}

본 발명의 장치는 데이터 보안 장치 및 방법에 관한 것이다.

현재, 데이터와 소프트웨어에 보안성을 제공할 필요가 있다. 예를 들어, 은행 단말기에서, 데이터가 터치패드를 이용하여 입력되거나 카드 판독기(예를 들어, 자기 카드 판독기)에 의해 유도된다. 이들 데이터는 보안 트랜잭션을 행하는데 이용된다. 보안성은 이러한 트랜잭션에 대해 필요하며 데이터에 대한 액세스가 보호되어야 한다.

데이터가 부당 변경(tamper)되지 않거나, 도용되지 않거나, 또는 그 외 인증없이 액세스되지 않는 것을 보장하기 위해, 데이터는 전송 이전에 통상 암호화된다. 그러나, 암호화되지 않은 데이터가 맨 처음 전송되는 집적 회로(IC)의 트레이스를 액세스함에 의해서와 같이, 여전히 데이터 또는 소프트웨어가 암호화 이전에 액세스될 수 있다. 트레이스는 트레이스에 대한 직접 접촉에 의해, 또는 전자기 변화(예를 들어, 유도 자기장, 커패시턴스 등)를 측정함으로써 리드부 상의 전압을 디코딩하는 것과 같은 전자적 감시에 의해 액세스될 수 있다.

종래의 장치에서는, 3차원 메시(mesh)를 이용하여 IC를 봉입하고 부당 변경을 방지하였다. 예를 들어, 발명의 명칭이 "Point of Sale (POS) Terminal Security System"인 Fu 등의 미국 특허 제6,646,565호에는, 제1 회로 기판과 제2 회로 기판 사이에 전기 접속부가 삽입되어 있는 전자 회로들의 보안성을 위한 장치가 개시되어 있다. 또한, 부당 변경 검출 회로가 이용되어 회로 부당 변경을 검출한다. 전체 장치는 메시에 싸여 있다. 회로 기판 및 메시에서의 보안층을 통하여 전류가 흐를 때 회로 기판이나 메시에서의 어떠한 부당 변경이 감지된다. 이 전류 교란은 보안 시스템이 민감한 데이터를 스크램블하거나 소거하도록 시그널링하여, 데이터가 인터셉트되지 않는다. 다른 유사한 장치는 미국 특허 번호 제4,593,384호, 제4,691,350호 및 제4,807,284호를 포함한다.

발명의 명칭이 "Tamperproof Arrangement for an Integrated Circuit Device"인 Piosinka 등의 미국 특허 제5,406,630호에는, 부당 변경 방지(Tamperp proof) IC 장치가 개시되어 있다. 패키지 및 덮개(lid)가 중금속을 포함하여 칩 기능의 x-레이 방사 및 적외선 검출을 방지한다. 이것은 IC의 작업(working)의 전기적 차폐를 효과적으로 제공한다.

발명의 명칭이 "Security System and Enclosure to Protect Data Contained Therein"인 Epstein III 등의 미국 특허 제6,396,400호에는, 데이터 저장 장치를 보호하기 위한 보안 시스템이 개시되어 있다. 데이터 저장 장치는 복수의 지지 구조체에 의해 제2 하우징 내에 장착된 제1 하우징에 봉입되어 있다. 제1 하우징과 제2 하우징 사이의 틈새 공간에는 진공이 생성된다. 제2 하우징의 침입(Breach)은 센서에 의해 검출될 수 있는 압력 변화를 일으킨다.

어떤 보안 칩에서는, 하부에 있는 회로를 숨기는 방식으로 라우팅되는 하나 이상의 신호망들로 구성된 표면 레벨 도전성 트레이스 층이 추가된다. 1. 이 상단층은 하부에 있는 회로를 시각적으로 숨긴다. 광학 프로브는 회로를 이미지화하여 그 이미지로부터 회로에 액세스하기 위한 수단을 현상할 수 없다. 2. 이 상단층은 회로와의 물리적 접촉을 방지한다; 물리적 프로브가 하부에 있는 회로의 도전성 소자들을 접촉하여 그 컨덕터 상에 존재하는 신호를 인터셉트하는 것이 방지된다. 3. 이 상단층은 전자기 차폐를 제공한다. 도전성 트레이스 층은 하부에 있는 회로를 전자기 신호에 의해 일어나는 간섭으로부터 차폐시킨다. 4. 이 상단층은 전자기 마스킹 신호를 제공한다. 감지 프로브가 (칩으로부터의 일부 간접적으로 유도된 전자기 신호를 포함하는) 전자기 신호를 모니터링하는 것을 시도하였다면, 전자기 신호의 상부에 있는 소스의 존재는 어떠한 하부에 있는 신호를 인터셉트하려는 시도도 좌절시킨다.

이 차폐는 전기적 차폐 성분과 도전 성분으로 구성될 수 있다. 도전 성분은 이 도전 성분에 대한 어떠한 교란(예를 들어, 이 도전 성분을 뚫고 도전 성분에 대한 변형을 시도함)도 보안 회로에 의해 검출될 수 있는 방식으로 전기적으로 활성적으로 구동될 수 있다. 그 후, 보안 회로는 알람을 울리고, 회로에 유지되어 있는 데이터나 소프트웨어를 소거하는 등과 같은 특정 동작을 트리거링할 수 있다.

액티브 보안 트레이스의 고유 특징은 보안 트레이스 층의 전압이 변화할 경우, 커패시턴스를 통하여 어떤 인접하는 컨덕터에서의 관련 변화를 유도한다는 점이다. 보안 트레이스의 변화하는 전위는 전류가 용량성 결합을 통하여 어떤 인접하는 트레이스에 흐르게 한다. 인접하는 회로에서 유도되는 전류는 식 I=C dv/dt로 주어지며, 여기서, "I"는 유도 전류이고, "C"는 인접하는 트레이스들 간의 커패시턴스의 값이며, dv/dt는 구동 전압의 변화율이다.

도 1을 참조하여 보면, 패턴 발생기(10)가 드라이버(12)에 전송된 신호 패턴을 생성한다. 드라이버(12)는 발생된 신호 패턴을 보안 트레이스(14)를 통하여 구동시킨다. 보안 트레이스(14)는 집적 회로(도시 생략) 상의 보안 장치의 일부이다. 보안 트레이스(14)는 집적 회로의 패키징에 내장될 수 있거나 그 외 하부 트레이스(16)와 관련하여 배치될 수 있다. 보안 트레이스(14)가 트레이스 컨덕터(20)에 의해 비교 회로(22)에 접속되거나 보안 트레이스(14)가 비교 회로(22)에 직접 연결될 수 있다. 비교 회로(22)는 접속 라인(26)을 통하여 전송된 패턴 발생기(10)에 의해 생성된 신호와, 보안 트레이스(14)로부터 트레이스 컨덕터(20)를 통하여 수신된 패턴을 비교한다. 도 2a는 보안 트레이스(14)에서의 시간에 따른 전압 변화의 일례를 나타낸다. 하부 트레이스(16)는 보안 트레이스(14)의 하부에 있다. 용량성 결합의 결과, 상술한 바와 같이, 하부 트레이스(16)에 대한 보안 트레이스(14)에서 전압 변화의 의도하지 않은 전기적 결합이 존재한다. 하부 트레이스(16)에 존재하는 전압 상의 유도 전류의 효과는 도 2b에 도시되어 있다. 이상적으로, 하부 트레이스(16)는 보안 트레이스(14)에서의 어떠한 전압 변화에 의한 영향을 받지 않지만, 그러나, 의도하지 않은 결합 커패시터(18)를 통한 의도하지 않은 결합으로 인하여, 전하 캐리어가 의도하지 않은 결합 커패시터(18)로 이동하기 때문에 신호에 딥(dip)이 존재하며, 이러한 효과는 의도하지 않은 결합 커패시터(18)가 충분히 충전될 때 까지 지속되며 이 때 의도된 신호 강도로 복구된다. 하부 트레이스(16)의 기능에 의존하여 이러한 의도하지 않은 신호 결합은 오류(corrupt) 데이터, 명령 에러 등을 야기할 수 있다. 당업자는 의도하지 않은 결합 커패시터(18)가 기생 용량을 나타내며 회로에서의 실제 성분이 아님을 인식하고 있다.

이러한 의도하지 않은 전압 결합을 보상함으로써, 하부에 있는 회로에서의 어떠한 신호 왜곡도 방지하는 장치가 유용하다.

도 1은 종래 기술의 보안 회로의 개략도를 나타낸다.

도 2a는 종래 기술의 보안 트레이스 상의 전압 변화의 파형 그래프를 나타낸다.

도 2b는 하부에 있는 회로의 한 점에서의 전압 상에서 파형 그래프(도 2a)에 도시된 전압을 단일 보안 트레이스에 적용한 효과를 나타내는 파형 그래프를 나타낸다.

도 3은 본 발명의 일 실시예의 개략도를 나타낸다.

도 4a 내지 도 4c는 도 3에서의 각각의 보안 트레이스와, 결합된 트레이스들로부터의 파형 그래프를 나타낸다.

실질적으로 평행한 보안 트레이스를 갖는 집적 회로 보안 장치가 제공된다. 예시적인 실시예에서, 보안 장치는 제1 보안 트레이스에 결합된 제1 신호와 제2 보안 트레이스에 결합된 제2 신호를 발생시키는 패턴 발생기를 포함한다. 패턴 발생기는 제1 보안 트레이스에서의 전압 변화에 실질적으로 상보적인 제2 보안 트레이스에서의 전압 변화를 생성한다. 제2 (상보적) 신호의 타이밍 및 진폭은, 제1 트레이스에 의해 유도되는 전압 변화가 제2 트레이스에 의해 유도되는 상보적 전압 변화에 의해 가능한 근접하게 밸런스를 이루게 되고, 순 유도 전압 변화가 실질적으로 없도록 발생된다. 제1 및 제2 보안 트레이스의 배열은, 제2 트레이스가 제1 트레이스에 실질적으로 평행하게 배열되고 실제적으로 매우 가깝도록 이루어진다. 제1 보안 트레이스의 제1 단부에 결합된 때의 제1 신호가 제1 보안 트레이스의 제2 단부에서 발생한 때의 제1 신호와 비교된다. 이 비교는 집적 회로에 어떤 부당 변경이 있었는지의 여부를 표시하는데 이용된다. 또한, 제2 신호가 부당 변경의 표시를 위하여 모니터링될 수 있다.

바람직한 실시예의 다음의 상세한 설명에서는, 상세한 설명의 일부분을 형성하는 첨부 도면을 참조하며, 이 도면에는 본 발명이 실시될 수 있는 특정 실시예들이 실례로서 도시되어 있다. 이들 실시예는 당업자가 본 발명을 실시할 수 있도록 충분히 자세하게 설명되어 있으며, 다른 실시예들도 이용될 수 있고 프로세스 또는 기계적 변형이 본 발명의 범위에 벗어남이 없이 이루어질 수 있는 것으로 이해되어야 한다.

도 3을 참조하여 보면, 패턴 발생기(30)는 드라이버 회로(32)에 전송되는 제1 신호를 발생시킨다. 드라이버 회로(32)는 패턴 발생기(30)로부터의 제1 신호를 증폭하고, 위상 및 진폭에 있어서 제1 신호에 실질적으로 상보적인 제2 신호를 발생시킨다. 드라이버 회로(32)는 제1 보안 트레이스(34)의 제1 단부에 제1 신호를 공급하고 제2 보안 트레이스(36)의 제1 단부에 제2 신호를 공급한다. 제1 및 제2 신호는 제1 보안 트레이스(34) 및 제2 보안 트레이스(36)를 통하여 각각 전송되고 제1 비교 회로(54) 및 제2 비교 회로(56)에 의해 각각 모니터링된다. 제1 비교 회로(54)와 제2 비교 회로(56)는 또한 제1 샘플링 컨덕터(50) 및 제2 샘플링 컨덕터(52)에 의해 드라이버(32)에 각각 연결된다. 이는 비교 회로(54, 56)가 제1 및 제2 샘플 컨덕터(50, 52)로부터 각각 수신된 드라이버(32)로부터의 출력과, 제1 및 제2 보안 트레이스(34, 36)의 제2 단부로부터 각각 수신된 신호를 비교하도록 한다. 그 후, 제1 비교 회로 및 제2 비교 회로로부터의 출력은 논리 게이트(60)에 전송된다. 결과적인 신호 파형의 조합은, 제1 보안 트레이스(34)로부터의 파형, 제2 보안 트레이스(36)로부터의 상보적 파형 및 제1 및 제2 보안 트레이스(34, 36) 모두에 용량적으로 결합된 트레이스에서 발생하는 파형을 각각 나타내는 도 4a, 도 4b 및 도 4c에 도시되어 있다.

이 실시예에서, 2개의 보안 트레이스만이 구현되어 있다. 트레이스 쌍을 형성하는데 이용되는 기하학적 형상은 2개의 트레이스가 가능한 가깝게 되고, 트레이스에 인접하는 (예를 들어, 하부 트레이스 층 상에) 어떠한 상당히 큰 신호가 상보적 쌍의 양쪽 트레이스에 동일한 용량적 결합을 갖도록 배향되는 방식으로 설계된다. 이러한 배열의 결과는 유도 전류에서의 밸런스이며, 그 결과 위상 및 진폭에 있어서 실질적으로 상보적인 보안 신호들을 이용함으로써 어떠한 유도 전류도 실질적으로 상쇄될 수 있다.

커패시턴스에 영향을 주는 어떠한 회로 특성들, 즉, (보안 트레이스(34, 36) 와 하부 트레이스(44) 사이의 층의) 유전 상수, (가상의) 의도하지 않은 결합 커패시터(40, 42) 사이의 거리, 및 (가상의) 의도하지 않은 결합 커패시터(40, 42)의 용량성 플레이트의 크기를 보상하기 위하여 제2 트레이스 상의 신호의 진폭, 제2 신호와 제1 신호 간의 위상 관계, 또는 이들 둘다를 조정하는 것이 가능하다. 적합한 기하학적 배열은 상보적 보안 트레이스(34, 36) 모두가 동일한 영역에 대하여 어떤 하부에 있는 신호들을 교차시키는 기회를 최대화함으로써 결합에 있어서 어떠한 차이를 최소화할 수 있다. 이러한 배열은 상보적 차폐 트레이스들이 하부에 있는 라우팅 방향에 대하여 45도 각도에서 긴 평행선으로 뻗는 것일 수 있으며, 다른 배열은 도전성 트레이스들 중 어느 하나의 크기를 변경하는 것이며, 이는 용량성 효과, 그에 따라 하부에 있는 회로에 유도된 전하의 국부화된 제어를 허용한다. 이것은 유도 전류의 밸런싱 목표를 실현하는 기하학적 배열의 일 실시예이다.

보안 트레이스 페어링(pairing) 배열을 이용하는 본질적인 특성은 어떤 하부 트레이스(44)에 (가상의) 의도적이지 않은 결합 커패시터(40 및 42)에 의해 유도된 전류들이 실질적으로 서로 상쇄된다는 점에 있음을 당업자는 인식하고 있다. 이러한 목적을 위하여, 전압 범위, 트레이스 크기 및 트레이스 기하학 특성이 원하는 상쇄를 실현하는데 이용될 수 있는 비제한적인 수의 조합을 제공한다. 또한, 당업자는 하부 트레이스(44)는 대표적이며, 많은 이러한 하부 트레이스들이 어떤 주어진 적용에 제공될 수 있음을 인식하고 있다. 따라서, 여기에 포함된 설명들은 제약의 의미이기 보다는 설명의 의미로서 이해되어야 한다.

Claims (19)

1. 집적 회로 보안 장치로서,

   신호 출력을 갖는 패턴 발생기와;

   신호 발생기의 신호 출력에 연결되고 상기 패턴 발생기로부터의 제1 신호를 수신하도록 구성된 제1 보안 트레이스와;

   상기 패턴 발생기로부터의 제2 신호를 수신하도록 연결된 제2 보안 트레이스로서, 상기 제2 신호는 위상에 있어서 제1 신호에 실질적으로 상보적이며, 상기 제2 보안 트레이스는 상기 제1 보안 트레이스와 실질적으로 평행하게 배열되는 것인 제2 보안 트레이스와;

   상기 패턴 발생기와 상기 제1 보안 트레이스로부터 제1 신호를 수신하도록 연결된 비교기

   를 포함하는 집적 회로 보안 장치.
2. 제1항에 있어서, 상기 패턴 발생기와 상기 제1 및 제2 보안 트레이스 사이에 연결된 드라이버를 더 포함하는 집적 회로 보안 장치.
3. 제1항에 있어서, 상기 제1 및 제2 보안 트레이스는 도전성 재료로 구성되는 것인 집적 회로 보안 장치.
4. 제1항에 있어서, 상기 제1 및 제2 보안 트레이스는 하부에 있는 집적 회로의 구조체를 전자기적으로 차폐하도록 배열되어 있는 것인 집적 회로 보안 장치.
5. 제1항에 있어서, 상기 제1 및 제2 보안 트레이스는 하부에 있는 집적 회로의 구조체를 시각적으로 숨기도록(obscure) 배열되어 있는 것인 집적 회로 보안 장치.
6. 제1항에 있어서, 상기 제1 및 제2 보안 트레이스는 하부에 있는 집적 회로에 의해 발생되는 어떠한 전자기 방사도 차폐시키도록 배열되어 있는 것인 집적 회로 보안 장치.
7. 제1항에 있어서, 상기 제1 및 제2 보안 트레이스는 하부에 있는 집적 회로에서의 어떠한 유도 전압도 상쇄하도록 기하학적으로 구성되는 것인 집적 회로 보안 장치.
8. 제1항에 있어서, 상기 패턴 발생기 및 상기 제2 보안 트레이스로부터의 신호를 수신하도록 연결된 제2 비교기를 더 포함하는 집적 회로 보안 장치.
9. 제8항에 있어서, 제1 및 제2 비교기의 출력에 연결된 논리 장치를 더 포함하는 집적 회로 보안 장치.
10. 집적 회로를 보호하는 방법으로서,

    제1 및 제2 신호를 발생시키는 단계로서, 상기 제2 신호는 위상에 있어서 상기 제1 신호에 상보적인 것인 제1 및 제2 신호 발생 단계와;

    복수의 보안 트레이스의 각각에 상기 제1 신호 또는 상기 제2 신호를 인가하는 단계로서, 상기 복수의 보안 트레이스는 실질적으로 서로 평행하도록 배열되어 있는 것인 인가 단계와;

    복수의 보안 트레이스 중 한 트레이스의 제1 단부에서의 제1 신호 또는 제2 신호와 그 동일 트레이스의 제2 단부로부터 수신된 그 동일 신호를 비교하는 단계와;

    비교 결과에 기초하여 신호를 발생시키는 단계

    를 포함하는 집적 회로 보호 방법.
11. 제10항에 있어서, 상기 비교 결과는 신호가 실질적으로 변화하지 않음을 나타내는 것인 집적 회로 보호 방법.
12. 제10항에 있어서, 상기 비교 결과는 신호가 실질적으로 변화하였거나 더 이상 존재하지 않음을 나타내는 것인 집적 회로 보호 방법.
13. 제10항에 있어서, 상기 보안 트레이스는 하부에 있는 회로의 구조체를 시각적으로 숨기도록 배열되어 있는 것인 집적 회로 보호 방법.
14. 제10항에 있어서, 제1 및 제2 상보적 신호는 디지털인 것인 집적 회로 보호 방법.
15. 제10항에 있어서, 제1 및 제2 상보적 신호는 아날로그인 것인 집적 회로 보호 방법.
16. 제10항에 있어서, 제1 및 제2 신호의 합은 0인 것인 집적 회로 보호 방법.
17. 제10항에 있어서, 복수의 보안 트레이스에 제1 및 제2 신호를 인가하기 전에 제1 및 제2 신호를 증폭하는 단계를 더 포함하는 집적 회로 보호 방법.
18. 제10항에 있어서, 비교 단계의 결과들과 제2 비교 단계의 결과들을 논리합하는 단계를 더 포함하는 집적 회로 보호 방법.
19. 제10항에 있어서, 비교 단계의 결과들과 제2 비교 단계의 결과들을 논리곱하는 단계를 더 포함하는 집적 회로 보호 방법.

Images