JP2007514987A - 半導体デバイス、認証方法およびシステム - Google Patents
半導体デバイス、認証方法およびシステム Download PDFInfo
- Publication number
- JP2007514987A JP2007514987A JP2006530868A JP2006530868A JP2007514987A JP 2007514987 A JP2007514987 A JP 2007514987A JP 2006530868 A JP2006530868 A JP 2006530868A JP 2006530868 A JP2006530868 A JP 2006530868A JP 2007514987 A JP2007514987 A JP 2007514987A
- Authority
- JP
- Japan
- Prior art keywords
- information
- semiconductor device
- measuring
- reader
- security element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 18
- 230000006870 function Effects 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 30
- 239000002245 particle Substances 0.000 claims description 13
- 238000000691 measurement method Methods 0.000 claims 1
- 230000007246 mechanism Effects 0.000 abstract description 10
- 230000004044 response Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 35
- 238000002161 passivation Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- ILRRQNADMUWWFW-UHFFFAOYSA-K aluminium phosphate Chemical compound O1[Al]2OP1(=O)O2 ILRRQNADMUWWFW-UHFFFAOYSA-K 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本発明の半導体デバイス(11)は回路と保護構造(50)とを備える。本発明の半導体デバイス(11)は、第1および第2のセキュリティ素子(12A、12B)と、入力および出力(14、15)とを備える。セキュリティ素子(12A、12B)は、異なる第1および第2のインピーダンスをそれぞれ有する。このデバイスはさらに、測定手段、処理手段および接続手段を備える。処理手段は、受け取られた第1の情報を特定の測定プログラムに変換する。これによって、デバイス(例えばスマートカード)のオーセンティシティをチェックし、またはアイデンティティを確立するために、デバイス(11)および読取り装置中にチャレンジ−レスポンス機構が実装される。
Description
本発明は、能動素子[active element]を含む回路を備え、この回路が基板の1つの面にあり、この回路が保護構造によって覆われた半導体デバイスであって、
保護構造の局部領域と、入力および出力をそれぞれが備え、第1および第2のインピーダンスをそれぞれ有する第1および第2のセキュリティ素子[security element]と、
第1および第2のインピーダンスの実際の値(実際値)を測定する測定手段と、
セキュリティ素子の実際値を送信する接続手段と
をさらに備えた半導体デバイスに関する。
保護構造の局部領域と、入力および出力をそれぞれが備え、第1および第2のインピーダンスをそれぞれ有する第1および第2のセキュリティ素子[security element]と、
第1および第2のインピーダンスの実際の値(実際値)を測定する測定手段と、
セキュリティ素子の実際値を送信する接続手段と
をさらに備えた半導体デバイスに関する。
本発明はさらに、半導体デバイスのオーセンティシティ[authenticity―真正性・本物であること―]を読取り装置によってチェックする方法であって、この読取り装置が、前記半導体デバイスの前記セキュリティ素子の参照値を含むメモリを含み、またはこのようなメモリにアクセスすることができ、
セキュリティ素子の実際値を測定し、それによって第2の情報を生み出すステップと、
前記実際値を送信するステップと、
実際値とメモリから読み取られた参照値との比較によって、オーセンティシティをチェックするステップと、
実際値と参照値の差が定められたしきい値よりも小さい場合に限り、オーセンティシティを認めるステップと
を含む方法に関する。
セキュリティ素子の実際値を測定し、それによって第2の情報を生み出すステップと、
前記実際値を送信するステップと、
実際値とメモリから読み取られた参照値との比較によって、オーセンティシティをチェックするステップと、
実際値と参照値の差が定められたしきい値よりも小さい場合に限り、オーセンティシティを認めるステップと
を含む方法に関する。
本発明はさらに、この半導体デバイスの初期化の方法に関する。
本発明はさらに、このような半導体デバイスと、この半導体デバイスのセキュリティ素子の参照値を含むメモリを含み、またはこのようなメモリにアクセスできる読取り装置とを備えたシステムであって、上記方法を実行するのに適したシステムに関する。
このようなデバイス、このような方法及びこのようなシステムは、非プレ公開出願WOIB02/05050(PHNL010859)に記載されている。この文献に記載される半導体デバイスは好ましくは、回路を横切って不均一に分布した粒子を含むいわゆるセキュリティ層を備える。これら粒子の存在は、特にパッシベーション[passivation―皮膜による保護―]層を含むパッシベーション構造である、保護構造の局部領域にインピーダンスを提供する。このような粒子はさまざまであってもよく、それらの濃度はさまざまであってもよい。第1のセキュリティ素子の1つの局部領域の「第1」のインピーダンスは、第2のセキュリティ素子の別の局部領域の「第2」のインピーダンスとは異なっていてもよく、これらはおそらく異なる。これらのインピーダンスは、コンデンサ、抵抗器、センサ、インダクタ、磁気抵抗センサなどと同等の方法で測定することができる。これらのインピーダンスはさまざまな条件下で、特にさまざまな周波数で測定されてもよい。
実際値を識別目的に使用するため、半導体デバイスの初期化時に、好ましくは製造時または製造の直後に、セキュリティ素子の初期値が決定される。これらの初期値は参照値としてメモリに記憶される。このようなメモリは、適当な読取り装置中に存在することができ、あるいは例えば電話、インターネットまたはケーブル接続による適当な電気接続を有することができる。半導体デバイスのオーセンティシティをチェックするため、または半導体デバイスおよびそのユーザのアイデンティティ[identity―同一性―]を確立するために、次いで、セキュリティ素子の実際値を、メモリ内で使用可能なこの参照値と比較することができる。このように、これらのセキュリティ素子は、ある尺度の物理的実装に基づくセキュリティ機能を提供する。さらに、これらのセキュリティ素子は、回路を変更するために何者かが、半導体デバイスの販売者の希望に反して、パッシベーション構造を除去したかどうかをチェックするために使用することができる。何人も他人のデータまたは現金にさえもアクセスできないようにするため、このような変更は排除されなければならない。
説明された半導体デバイスおよび説明されたシステムに関する研究は、このセキュリティをさらに改善することができることを示した。このことは、実際値とは別の位置に参照値が記憶される場合、すなわち参照値を含むメモリが半導体デバイス自体の部分ではない場合に特に望ましい。今日では電子システムが他の複数のシステムに接続されることを考慮し、読取り装置がこのメモリにしかアクセスできない場合に、参照値および/または実際値に関する情報の交換のために共通に使用可能な通信システムが使用されることを考慮すれば、この改善は望ましい。
本発明の第1の目的は、冒頭の段落に記載された種類の半導体デバイスであって、改善されたセキュリティのために適当な半導体デバイスを提供することにある。
本発明の第2の目的は、認証またはアイデンティティの確立の改良された方法を提供することにある。
この第1の目的は、接続手段が、読取り装置から第1の情報を受け取り、実際値の測定に基づいて生み出された第2の情報を送信することができること、測定手段が、第1の情報に基づいて確立された方法で実際値を測定することができること、およびセキュリティ素子の実際値の組の測定のプログラムを第1の情報に基づいて確立し、測定された実際値に基づいて第2の情報を生み出す処理手段が存在することにより達成される。
第2の目的は、この方法が、
セキュリティ素子の実際値を特定の方法で測定するための命令を含む第1の情報を用意するステップと、
前記第1の情報を読取り装置から半導体デバイスに送信するステップと、
セキュリティ素子の実際値の組の測定のプログラムを第1の情報に基づいて確立するステップと、
セキュリティ素子の実際値を、測定のプログラムに従って測定するステップと、
測定された実際値に基づいて第2の情報を生み出すステップと、
第2の情報を半導体デバイスから読取り装置に送信するステップと、
第2の情報と参照情報との比較によって、オーセンティシティをチェックし、またはアイデンティティを確立するステップであって、前記比較が、同等のフォーマットの前記参照情報および/または前記第2の情報を用いて実施されるステップと、
同等のフォーマットの第2の情報の中および参照情報の中に含まれる少なくともいくつかの要素間の差が、定められたしきい値よりも小さい場合に限り、オーセンティシティまたはアイデンティティを認めるステップと
を含むことにより達成される。
セキュリティ素子の実際値を特定の方法で測定するための命令を含む第1の情報を用意するステップと、
前記第1の情報を読取り装置から半導体デバイスに送信するステップと、
セキュリティ素子の実際値の組の測定のプログラムを第1の情報に基づいて確立するステップと、
セキュリティ素子の実際値を、測定のプログラムに従って測定するステップと、
測定された実際値に基づいて第2の情報を生み出すステップと、
第2の情報を半導体デバイスから読取り装置に送信するステップと、
第2の情報と参照情報との比較によって、オーセンティシティをチェックし、またはアイデンティティを確立するステップであって、前記比較が、同等のフォーマットの前記参照情報および/または前記第2の情報を用いて実施されるステップと、
同等のフォーマットの第2の情報の中および参照情報の中に含まれる少なくともいくつかの要素間の差が、定められたしきい値よりも小さい場合に限り、オーセンティシティまたはアイデンティティを認めるステップと
を含むことにより達成される。
本発明によれば、第1および第2の情報が実際値の単純なリストではない。第1の情報は、特定の測定を記述したプロトコルである。全く同一の半導体デバイスに対して、第1の情報の複数の実施態様があることができ、そのほうが好ましい。第2の情報は実際値のシーケンスであり、このシーケンスおよび実際値は、オーセンティシティ・チェックが実施されるたびに異なる可能性がある。実際値が異なるのは、これらが異なる物理条件下で測定され、順序が異なり、または異なるセキュリティ素子が測定されるためである。さらに、おそらくは1回のオーセンティシティ・チェックのうちに数回、第1の情報がデバイスに送られる。第1の情報が全てのセキュリティ素子の実際値の測定を定める必要がないと考察される。
第1の情報は、特定の測定を定めるプロトコルであると考えることができるが、これが測定プログラムに1対1に対応する必要はない。このセキュリティ機構は、第2の情報と参照情報との比較に基づく。セキュリティ素子の実際値の測定は、物理的にかつ/または化学的に実現された特徴に基づくセキュリティを提供するので、この情報の不可欠の部分である。しかし、どの特定の実際値が情報のどの部分に対応するのかを知る必要はない。
本発明のデバイスは暗号法においてチャレンジ−レスポンス機構[challenge-response mechanism]としてそれ自体が知られている機構の実装を可能にする。このような機構では、検証者、ここでは読取り装置を通して行動する検証者が、証明者、ここでは半導体デバイスに、ある種の質問に答えるよう要求し、それによって証明者のアイデンティティまたはオーセンティシティを検証する。言い換えると、チャレンジ−レスポンス機構は、他の主要な機能に対して使用されることができ、好ましくは他の主要な機能に対して使用される半導体デバイスの中に組み込まれる。本発明のデバイス内でのこの測定は、インピーダンスが測定されることによって可能になる。したがってこの測定は、標準の受動構造および相互接続を用いて実現することができる。
先の非プレ公開出願のデバイスおよび方法と比較して、本発明の主たる利益は、半導体デバイスに送られるチャレンジの数(または第1の情報のバリエーションの数)が大幅に増えることである。そのおかげで、チャレンジはそれぞれ一度だけ使用されればよい。可能なチャレンジの数は10,000を超え、好ましくは100,000を超え、またはそれ以上になると予想される。半導体デバイスのアイデンティティまたはオーセンティシティのチェックは、参照情報との比較ステップを含む。この参照情報は、第2の情報と基本的に同じフォーマットで記憶されることが好ましい。こうすると情報が多すぎて記憶できない可能性がある。データベース中の必要な記憶容量を制限するため、チャレンジおよび対応するレスポンス(例えば第1および第2の情報)の全てが記憶されるのではなく、あるサブセットだけが記憶されて、それを任意にまたは特に選択してもよいことが予想される。半導体デバイスに送られるチャレンジの選択はランダム選択とすることができる。しかし、第1の情報の収集において異なるサブセットを識別できることは排除されない。特定の機能、例えば較正または拡張されたセキュリティを有するためにあるサブセットが選択されてもよい。1つの非常に特殊なサブセットは例えば、異なる条件下で測定された実際値の単純なリストである。
このようなチャレンジ−レスポンス機構を可能にするために、処理手段が提供される。処理手段は一般にマイクロプロセッサの形態をとり、半導体デバイスの独立した部分であってもよいばかりでなく、デバイスの主要な機能を実行するために存在する任意のマイクロプロセッサと一緒に統合されていてもよい。
一般に、所望のセキュリティ素子を選択するためのスイッチング機能、および個々のセキュリティ素子を駆動するのに適したドライバ・ユニットが存在する。これらの機能は、処理手段または測定手段に組み込まれていてもよく、あるいはこれらの両方の手段に分割されていてもよい。このスイッチング機能はトランジスタを用いて実現することができ、あるいはピン・ダイオード、MEMSスイッチなどを用いて代替的に実現することができる。ドライバ・ユニットは通常、個々の素子をアドレス指定するためのマトリックス構造を含む。
その種に特有な測定手段は、容量およびインダクタンスを含む、測定されるインピーダンスのその種に特有なタイプに依存し、有効誘電率の変化および磁化率の変化を前提とする。キャパシタンスが測定される場合には、指紋センサの分野から知られている測定手段が使用されてもよい。このような測定手段は例えば、US−A5,325,442から知られているドライブ手段とセンシング手段の総体である。あるいは、特にセキュリティ素子の数が比較的に少ない場合には、セキュリティ素子は、センシング手段がインピーダンスと並列に置かれた従来の回路を用いて代わるがわるに測定されてもよい。インダクタンスが測定される場合には、非プレ公開出願US60/434520、US60/434829、US60/439986(PHUS020611、PHUS020612、PHUS030014)に記載されているものなどのセンシング手段が使用されてもよい。さらに、インピーダンスのより大きな変化を得るために、有効誘電率と磁化率の両方が変化してもよいことは明白である。
この出願の文脈では、実際値の測定が、それを指示する、またはそれを表す、またはそれに対応する任意のパラメータの決定を含むことが理解される。誘電率でさえも異なる周波数で測定されると、異なる結果が得られるので、この実際値が、どこか他の場所で独立に得ることができる値である必要はないことは明白である。しかし、実際値は実際に測定された値であり、測定が同じ条件の下で繰り返される場合、測定は同じ実際値を提供しなければならない。
接続手段、および読取り装置から半導体デバイスに情報を送信するステップは、特定の種類の接続を前提としない。情報の送信および受信は、無線を介して、ガルヴァニック接続[galvanic―直流電気の― connection]によって、容量結合によって、または光電気結合手段を用いて実施されてもよい。送信および受信を実現する方法および対応する手段はそれら自体が知られている。手段の例は、アンテナ、インダクタ、ボンド・パッドとはんだまたは金属ボール、グルーまたはボンド・ワイヤ、容量プレート、レーザ・ダイオード、グラス・ファイバである。接続手段はさらに、送信および受信を可能にする増幅器、整流器などの能動素子を含む。
特に適した実施形態では、第1の情報がさらに、個々のセキュリティ素子の実際値が測定される条件を指定する。このような物理条件は、測定が実施される周波数、外部場の適用を含む。測定手段は、これらの条件の設定を可能にするユニットを備える。周波数が変更される場合、これは、デバイスのクロックなどの周波数参照信号およびプログラム可能な分周器を使用することによって実現されてもよい。同様の方法を時間領域で実現することができる。ここでは、電圧または電流プロファイルが時間領域で定義される。この信号は、選択されたセキュリティ素子を励起するために使用される。次いで測定値は、ある間隔のピーク値として定義される。外部場は、半導体デバイス上に存在する任意の手段を使用して提供されてもよい。あるいはこれが、このような手段が実装された読取り装置への特定の通信を含んでもよい。
特に好ましい実施形態では、処理手段が、ハッシュ関数[hash function]を用いて実現されたプロセッサを含む。ハッシュ関数は、任意の長さの入力を固定長の出力に圧縮して、入力の1ビットを変化させることが、出力の約半分のビットを変化させるアバランシェ[avalanche―電子なだれ―]特性を有する。ハッシュ関数は不可逆なのでこのようなハッシュ関数はさらに魅力的[attractive]である。
このことは、セキュリティ素子の事前に決められた選択、測定順序および物理条件を得るために、第1の情報を選択することができないことを意味する。
参照情報は同じハッシュ関数を使用して生み出されるので、それにもかかわらず第2の情報と参照情報の間の比較は可能である。
サイエンス[Science―科学事典―]297(2002)の2026〜2030から、データの保護のためのハッシュ関数の使用それ自体は、既知である。この既知のシステムはレーザ・パルスに基づいて動作する。本発明のデバイスの利点は、単一の半導体デバイスの中に保護を実装できることである。読取り装置は非常に単純であってもよく、半導体デバイスに第1の情報を提供するためのプロトコルを実装するためには、読取り装置はコンタクト、メモリおよびプロセッサを備えていなければならない。したがって、このシステムは、多種多様な応用向けの半導体デバイスの中に、光学部品を含める必要なしで、実装することができる。
ハッシュ関数の使用は、第1の情報しか自由に選択できず、そのため、インピーダンスの値の有効な測定を指定することができないため、特に本発明のデバイス中で使用されるセキュリティ素子、特にセキュリティ層に対して適している。さらに、ハッシュ関数はランダム化効果を有するので、測定の線形性が除かれる。
セキュリティ・レベルを上げるために、第2の情報が実際値の単純なリストにならないような変換処理が、測定された実際値に与えられる。変換処理の例には、乗算、加算、減算によって実際値を組み合わせること、1つまたは複数の整数またはその他の数で個々の実際値を変更すること、ハッシュ関数などのセキュリティ関数を実際値に適用すること、第2の情報のサイズが測定された実際値の数に対応しないように数値を繰り返しまたは加えることが含まれる。さらに多くの変換処理が予見されることは明白である。セキュリティ関数、特にハッシュ関数の適用が好ましい。
さらに他の実施形態では、プロセッサが、複数のハッシュ関数および変換処理を含み、第1の情報が、ハッシュ関数および変換処理のうちのどれが第1の情報および/または測定された実際値に適用されるかを決定するサブセットを含む。
インピーダンスの変化は、回路を横切って横方向に実現されることが好ましい。これには、第1の利点として、この変化が、湿式化学付着による層の適用、化学的改質を達成するための局部照射またはプラズマ処理の実施、構造および厚さの差を生み出すためのパターン形成された複数の層の供給など、知られているプロセスで容易に得られるという利点がある。第2の利点は、保護構造がパッシベーション機能を有してもよいことである。好ましくは、保護構造が、窒化シリコンなどの知られている材料および組成の別個のパッシベーション層を含んでいる。第3の利点は、透明とならないように保護構造が選択されてもよく、その下の回路を傷つけることなく除去されることができないことである。
明瞭さのためには、保護構造が半導体デバイス全体を覆う必要はないと考察されるが、そうすることが最も実際的と思われる。さらに、保護構造がデバイスの最上層である必要がないことが考察される。おそらくは、ボンド・パッド、インダクタ、伝送線などの構造が保護構造の上に存在する。保護構造は、ダイオード、トランジスタなどの個々の能動素子に比べて相対的に大きな寸法を有するので、相互接続構造の最上層に保護層を提供することが好ましい。さらに、保護構造がデバイスのパッケージング材料を含んでもよいことが考察される。
保護構造は、不均一に分布した粒子を有するセキュリティ層を含むことが好ましい。このような層は、例えばWO99/65074から知られているゾル−ゲル処理を含むことができる。含まれる粒子は、任意の種類の粒子でよく、非晶質および結晶質であってもよい。ゾル−ゲル・コーティングのマトリックス材料の誘電率とは実質的に異なる誘電率を有する粒子、および磁化率を有する粒子が特に好ましい。ここでは軟磁性材料、特にフェライトが好ましい。
本発明の半導体デバイスの保護構造は、保護構造の局部領域と、入力および出力をそれぞれが備え、インピーダンスを有し、個々のセキュリティ素子のインピーダンスが保護構造のセキュリティ素子の位置に依存する複数のセキュリティ素子を含むことが好ましい。こうすると可能なチャレンジの数は大幅に増える。
この半導体デバイスは、任意の装置および任意の担体への組込みに適している。適当な装置の例は、コンピュータ、移動電話などの移動通信装置、ディジタル・ビデオ・ディスク(DVD)に適した装置などのディジタル・データ再生用の装置などである。適当な担体には、スマートカード、IDタグ、セキュリティ・ペーパー[security paper]、磁気、光およびその他の記録担体が含まれる。
本発明の方法に関して少なくとも1つの誤り訂正ステップが含まれることが好ましい。このような誤り訂正は、実際の測定の後の操作の任意の位置で実施することができる。誤り訂正機能はそれ自体が知られている。半導体デバイスが、移動電話、チップ・カードなどの無線通信を有するハンドヘルド型デバイスで実現される場合、エネルギー効率の理由から、誤り訂正が少なくとも主として読取り装置で実行されることが好ましい。大規模な誤り訂正の代替方法は、デバイスを受け入れるか否かに関して疑いがある場合に、追加のチャレンジが実行される方法である。実行されたチャレンジの偏差が系統的な場合には、埋め込まれたセンサが、温度、背景の電場、磁場などの任意の背景効果をチェックすることができる。
本発明はさらに、半導体デバイスの初期化方法に関する。半導体デバイスの初期化は、初期化読取り装置または特に中央データベースに、参照情報として記憶される第1の情報および対応する第2の情報の集合を提供する。
本発明のこれらの態様およびその他の態様は図を参照して説明される。
図は概略的に描かれており、図の尺度は一律ではなく、異なる図の同一の参照番号は同じ素子を指す。本発明の真の概念から逸脱する中で本発明の等価の代替実施形態が可能であり、本発明の範囲が請求項だけによって限定されることは、当業者には明白である。
図1において、半導体デバイス11は、「第1」の面32を有するシリコン基板31を有する。デバイス11はこの面32に、第1の能動素子33および第2の能動素子43を備える。この例ではこれらの能動素子33、43が、エミッタ領域34、44、ベース領域35、45およびコレクタ領域36、46を有するバイポーラ・トランジスタである。
前記領域34〜36、44〜46は、パターン形成された酸化シリコンの絶縁層38で覆われた第1の層37の中に形成されている。絶縁層38は、エミッタ領域34、44およびベース領域35、45にコンタクト窓[contact window]を有するようにパターン形成されている。当業者に知られているとおり、バイポーラ・トランジスタの代わりにまたはバイポーラ・トランジスタに加えて、電界効果トランジスタが存在できる。やはり当業者に知られているとおり、コンデンサ、抵抗器、ダイオードなどの他の素子を半導体デバイス11の中に組み込むことができる。
絶縁層38のこれらのコンタクト窓で、前記領域は、相互接続39、40、41、42に接続される。この実施形態における相互接続は、第1のレベル上および第2のレベル上にある。一般に知られているとおり、相互接続構造はこれよりも多くのレベルを含んでもよい。これらの相互接続と能動素子の間には一般に、示されていない障壁層が存在する。相互接続39、40、41、42は例えばAl(アルミニウム)またはCu(銅)から既知の方法で製造され、低い誘電率を有することが好ましい誘電層47によって覆われ、相互に絶縁される。追加的に存在する障壁層は示されていない。これらの誘電層47の間には、別の金属層28が存在する。この金属層28には、第1のセキュリティ素子12Aの入力14および出力15が、相互距離4ミクロンで画定されている。この第1のセキュリティ素子は、この例ではパッシベーション構造でもある保護構造50の局部領域として構成された誘電体17を含む。この実施形態ではこのパッシベーション構造が、厚さ0.50μmのリン・ケイ酸塩ガラスの接着層51と、厚さ0.60μmのSiNパッシベーション層52と、厚さ3.0μmのリン酸一アルミニウムのセキュリティ層53とを含む。この層は、水中にリン酸・単アルミニウム15重量%および粒子20〜50重量%を含む組成物をスピン・コーティングし、その後、約100〜150℃で乾燥することによって適用された。この層はあるいは、リン酸・単アルミニウム5〜10重量%の組成物をスプレー・コーティングすることによって適用することもできる。乾燥後、この層は、それによって流体から固相への遷移が起こる濃縮を可能にするために400〜500℃でアニールされる。セキュリティ層53は平坦化されており、この層の上にはパッケージ54としてエポキシ材料が存在する。セキュリティ層53は、例えばPCBに接続するためのコンタクト・パッドを画定するためにパターン形成されていてもよい。
セキュリティ層53の中に含まれる粒子はTiO2、TiN、SrTiO3および/または修飾されたBaTiO3である。このような修飾されたBaTiO3は、例えばUS6,078,494に開示されている。パッシベーション構造50のこれらの粒子およびその他の材料の比誘電率および導電率が表1に示されている。
図2は、本発明の半導体デバイス11の第2の実施形態を示す。この実施形態のデバイス11では、第1のセキュリティ素子12Aが、入力14、出力15および誘電体17を有するコンデンサと、2つの巻線55、56を有するコイルとを備えたLC構造である。図1の実施形態とは違い、入力と出力14、15は、パッシベーション構造50の同じ側の同じ層にない。入力14および第2の巻線56は、パッシベーション構造50と能動素子33、43との間の金属層28に存在する。これらはそれぞれ相互接続48によって他の回路に接続されている。相互接続された出力15および第1の巻線55は、パッシベーション構造50とパッケージ54の間の追加の金属層58に存在する。追加の金属層58は、追加のパッシベーション層59によってパッケージ54から保護されている。
図3は、本発明の半導体デバイス11の第3の実施形態を示す。この実施形態のデバイス11は、第1のセキュリティ素子12A、第2のセキュリティ素子12Bおよび第3のセキュリティ素子12Cを備える。これらのセキュリティ素子12A、12B、12Cは全て、接地面に接続された共通の出力15を有するコンデンサである。セキュリティ素子12A、12B、12Cは異なる入力14A、14B、14Cを有する。これらはアレイ[array―列―]として非常によく集積することができる。特に交流電流が使用される場合には、入力14と出力15を逆に使用することもできることが理解される。
図4に、半導体デバイス11の一実施形態の概略図を、アクセス装置2とともに示す。半導体デバイス11は測定手段4、処理手段8および接続手段6を備える。さらに、この半導体デバイスは複数のセキュリティ素子12を備える。処理手段8は、例えば金融または識別データを含んだメモリを含む、半導体デバイス11全体の制御部分に含まれてもよい。この例ではセキュリティ素子12がコンデンサであり、1つの面が接地面に接続されている。
電子支払いの応用例では、アクセス装置2はカード・リーダでよいが、一般にはアクセス装置2は任意の装置、例えば初期化が実施された装置でよい。アクセス装置2は中央データベース装置3を備え、または中央データベース装置3に接続される。あるいは、局部メモリに、第1の情報のサブセットおよび対応する参照情報が記憶されていてもよい。この中央データベース装置3はメモリ7を含む。このメモリは従来型のメモリであり、読取り/記憶用の読取り/記憶制御機構を備える。第2の情報をこの参照情報と比較するために、検証制御機構9が存在する。中央データベース装置3には誤り訂正機能が提供されていてもよい。
半導体デバイス11の回路は次のように機能する。第1の情報を含む信号がアクセス装置2から半導体デバイス11に送られる。この信号は処理手段8に入り、第1の情報はそこで測定プログラムに変換される。処理手段8はこのプログラムを、この測定プログラム中に指定された順序および条件でセキュリティ素子12が測定されなければならないことを指示する連続信号のリストとして、測定手段4に送る。何れかのスイッチング・ユニットを備えた測定手段4は、送られた信号によって定められた順序で、かつ定められた物理条件の下で、セキュリティ素子が測定されることを保障する。
第1のインピーダンスの実際値を測定した後、この実際値は、処理手段8の中の一時メモリに記憶されてもよい。このプログラムに従って実際値が測定された後、これらの実際値は第2の情報に変換される。この第2の情報は、測定された実際値のリストでもよい。より好ましくはこの第2の情報が、測定された実際値の変換されたバージョンである。この変換は、第1の情報の中に定めることができ、または処理手段8の中にプログラムとして埋め込むことができる。この変換は従来の任意の暗号化を含んでもよい。好ましくはいくつかのハッシュ関数が使用される。これらのハッシュ関数は、初期化時に集積回路のメモリに埋め込むことができる。
アクセス装置2は、いくつかの実際値の変換またはリストであるこの第2の情報を、中央データベース・ユニット3に提供する。ここで、この第2の情報と参照情報との間の比較が実施される。第2の情報と参照情報の比較時には、これらの両方の値の差が、事前に決められたしきい値、例えば3%よりも小さい場合に限り、半導体デバイス11のオーセンティシティまたはアイデンティティが認められる。この事前に決められたしきい値は測定手段の精度に依存する。特に、セキュリティ素子の数が多い場合、例えば10以上ある場合には、この値を10または20%とすることもできる。この値を1%未満とすることもできる。実際値のディジタル化された値を生み出して、しきい値を低減させるために、誤り訂正機能が使用されることが好ましい。
図5に、半導体デバイス11の測定手段4の第1の実施形態を示す。セキュリティ素子12A、12Bおよび12Cも示されている。この実施形態の測定手段4は、セキュリティ素子12のインピーダンスの虚数部分を測定する。実際には、測定されたセキュリティ素子12の虚数部分に応じて周波数が変化する信号を、発振器82がカウンタ84に提供する。カウンタ84はこの周波数を、クロック周波数を有する信号と比較する。この信号は、両方ともに正確でよく知られた値を有するコンデンサ87および抵抗器88を有する発振器86から生じる。この「2進」カウンタ84での比較の結果は、ディジタル化された信号であり、この信号を記憶することができる。ディジタル化されたこの信号が、測定されたセキュリティ素子12のインピーダンスの実際値である。実際値は、任意の種類のSI単位で存在することができるが、この値は外部で測定された値と比較されないので、その半導体に固有の任意の値で存在してもよい。どのセキュリティ素子12A、12B、12Cが測定されるべきかを選択するために、選択ユニット81が存在する。選択ユニット81は信号を送って、スイッチ91、92、93のうちの1つがオンとなり、セキュリティ素子12A、12B、12Cのうちの1つが測定されるようにする。好ましくはこれらのスイッチがトランジスタである。あるいは、測定ステップを最小限にし、またはセキュリティを複雑にするために、セキュリティ素子12の所望の組合せを測定することもできる。この同時多重測定は、第1のセキュリティ素子12Aの実際値を測定するこの応用の文脈で理解される。この選択ユニットはさらに、測定ステップ後に、その結果をクリアする信号をカウンタ84に送る。
選択ユニット81は制御手段8の部分でもよい。さらに、発振器86が半導体デバイス11のクロック発振器であるように、発振器86が具体化されてもよい。その場合、測定手段4から発振器86をなくすことができ、その信号は、制御手段8によってカウンタ84に送られてもよい。十分に正確な実際値および参照値を得るため、すなわちこれらの値の差が3〜5%のしきい値よりも小さくなるようにするため、発振器82、86は、例えば約1%の範囲で正確であるように調整される。これは、当業者に知られている通常の方法で実行され、適切な設計の提供によってなされることが好ましい。
セキュリティ素子12Cは、実際値が既知である参照素子であることが好ましい。これは、例えば素子12Cを相互接続構造中に実装することによって実現することができ、これは特に、パッシベーション構造50が、不均一に分布した粒子を有するセキュリティ層53を含む場合にそうである。この参照セキュリティ素子12Cは、測定結果を最適化するために、および必要ならば2進カウンタ84の結果から実際値を差し引くために使用することができる。
図6に、第1の実施形態と概ね同一の、半導体デバイス11の測定手段4の第2の実施形態を示す。この場合、抵抗器95を有する第2の発振器94およびスイッチ96が提供される。この場合、選択ユニット81は、測定されるセキュリティ素子12A、12B、12Cを選択するだけではない。選択ユニット81はさらに、それを用いてセキュリティ素子12A、12B、12Cが測定される発振器82、94を選択する。発振器82、94は異なって基準化されるので、それらの周波数は異なる。したがってこの実施形態は、インピーダンスが2つの周波数で測定されることを可能にする。結果として生じる両方の実際値がアクセス装置2に転送されてもよい。これらの値は、機能上2進カウンタ84の後ろに配置された比較器で互いに比較される。
要約すると、本発明の半導体デバイス(11)は、回路と保護構造(50)とを備えている。本発明の半導体デバイス(11)は第1および第2のセキュリティ素子(12A、12B)と、入力および出力(14、15)を備えている。セキュリティ素子(12A、12B)は、異なる第1および第2のインピーダンスを有する。このデバイスはさらに、測定手段、処理手段および接続手段を備えている。処理手段は、受け取られた第1の情報を特定の測定プログラムに変換する。これによって、デバイス(11)中にチャレンジ−レスポンス機構が実装される。
Claims (14)
- 能動素子を含む回路と保護構造とを備えた半導体デバイスであって、さらに、
前記保護構造の局部領域と、入力および出力とをそれぞれが備え、第1および第2のインピーダンスをそれぞれ有する第1および第2のセキュリティ素子と、
読取り装置から第1の情報を受け取り、第2の情報を送信する接続手段であって、前記第2の情報が、前記第1の情報に基づいて確立された方法での前記セキュリティ素子の実際値の組の測定に基づいて生み出される手段と、
前記第1および第2のインピーダンスの実際値を、前記第1の情報に基づいて確立された方法で測定する測定手段と、
前記セキュリティ素子の実際値の前記組の測定のプログラムを前記第1の情報に基づいて確立し、測定された前記実際値に基づいて前記第2の情報を生み出す処理手段と
を備えた半導体デバイス。 - 前記測定の方法が測定の順序の決定を含むことを特徴とする、請求項1に記載の半導体デバイス。
- 前記測定の方法が、前記第1および第2のインピーダンスの前記実際値が測定される測定の周波数の決定を含み、
前記測定手段が周波数設定回路を含む
ことを特徴とする、請求項1または2に記載の半導体デバイス。 - 前記測定の方法が、前記第1および第2のインピーダンスの前記実際値が測定される外部場の強さの決定を含み、
前記測定手段が、前記外部場の強さを設定する手段を含む
ことを特徴とする、請求項1に記載の半導体デバイス。 - 前記処理手段が、前記測定プログラムの前記確立において前記第1の情報に適用される少なくとも1つのハッシュ関数を含むことを特徴とする、請求項1に記載の半導体デバイス。
- 前記保護構造が、前記回路を横切って横方向に変化する有効誘電率を有することを特徴とする、請求項1に記載の半導体デバイス。
- 前記保護構造が、前記回路を横切って横方向に変化する有効磁化率を有することを特徴とする、請求項1または6に記載の半導体デバイス。
- 前記保護構造が、前記回路を横切って不均一に分布した粒子を含むセキュリティ層を含むことを特徴とする、請求項6または7に記載の半導体デバイス。
- 請求項1から8のいずれか一項に記載の半導体デバイスを含む装置。
- 請求項1から8のいずれか一項に記載の半導体デバイスを含む担体。
- 読取り装置によって、請求項9に記載の装置、請求項10に記載の担体または半導体デバイスのオーセンティシティをチェックし、アイデンティティを確立する方法において、前記読取り装置が、前記半導体デバイスのセキュリティ素子の初期の測定によって生み出された参照情報を含むメモリを含み、または前記読取り装置が前記メモリにアクセスできる方法であって、前記デバイスが、
前記保護構造の局部領域と、入力および出力とをそれぞれが備え、第1および第2のインピーダンスをそれぞれ有する第1および第2のセキュリティ素子と、
読取り装置から第1の情報を受け取り、第2の情報を送信する接続手段であって、前記第2の情報が、前記第1の情報に基づいて確立された方法での前記セキュリティ素子の実際値の組の測定に基づいて生み出される手段と、
前記第1および第2のインピーダンスの実際値を、前記第1の情報に基づいて確立された方法で測定する測定手段と、
前記セキュリティ素子の実際値の前記組の測定のプログラムを前記第1の情報に基づいて確立し、測定された前記実際値に基づいて前記第2の情報を生み出す処理手段と
を備え、前記方法が、
前記セキュリティ素子の実際値を特定の方法で測定するための命令を含む第1の情報を用意するステップと、
前記第1の情報を前記読取り装置から前記半導体デバイスに送信するステップと、
前記セキュリティ素子の実際値の組の測定のプログラムを前記第1の情報に基づいて確立するステップと、
前記セキュリティ素子の前記実際値を、前記測定プログラムに従って測定するステップと、
測定された前記実際値に基づいて第2の情報を生み出すステップと、前記第2の情報を前記半導体デバイスから前記読取り装置に送信するステップと、
前記第2の情報と参照情報との比較によって、前記オーセンティシティをチェックし、または前記アイデンティティを確立するステップであって、前記比較が、同等のフォーマットの前記参照情報および/または前記第2の情報を用いて実施されるステップと、
同等のフォーマットの前記第2の情報の中および前記参照情報の中に含まれる少なくともいくつかの要素間の差が、定められたしきい値よりも小さい場合に限り、前記オーセンティシティまたは前記アイデンティティを認めるステップと
を含む方法。 - 前記第1の情報が、特定の物理条件下でセキュリティ素子の実際値を測定するための命令を含む、請求項11に記載の方法。
- 請求項1から8のいずれか一項に記載の半導体デバイスと、前記半導体デバイスの前記セキュリティ素子の参照値を含むメモリを含み、または前記メモリにアクセスできる読取り装置とのシステムであって、請求項11から12のいずれか一項に記載の方法を実行するのに適したシステム。
- 請求項13に記載のシステムで使用される請求項1から8のいずれか一項に記載の半導体デバイスを初期化する方法において、初期化読取り装置が使用される方法であって、
前記セキュリティ素子の実際値を特定の方法で測定するための命令を含む第1の情報を用意するステップと、
前記第1の情報を前記読取り装置から前記半導体デバイスに送信するステップと、
前記セキュリティ素子の実際値の組の測定のプログラムを前記第1の情報に基づいて確立するステップと、
前記セキュリティ素子の前記実際値を、前記測定プログラムに従って測定するステップと、
測定された前記実際値に基づいて第2の情報を生み出すステップと、
前記第2の情報を前記半導体デバイスから前記読取り装置に送信するステップと、
前記初期化読取り装置のメモリまたは前記初期化読取り装置に接続されたメモリに、前記第2の情報を参照情報として記憶するステップ
を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03101515 | 2003-05-26 | ||
PCT/IB2004/050716 WO2004105125A2 (en) | 2003-05-26 | 2004-05-17 | Semiconductor device, method of authentifying and system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007514987A true JP2007514987A (ja) | 2007-06-07 |
Family
ID=33462212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006530868A Withdrawn JP2007514987A (ja) | 2003-05-26 | 2004-05-17 | 半導体デバイス、認証方法およびシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7554337B2 (ja) |
EP (1) | EP1631987A2 (ja) |
JP (1) | JP2007514987A (ja) |
CN (1) | CN100521191C (ja) |
WO (1) | WO2004105125A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10079206B2 (en) | 2016-10-27 | 2018-09-18 | Mapper Lithography Ip B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US10522472B2 (en) | 2016-09-08 | 2019-12-31 | Asml Netherlands B.V. | Secure chips with serial numbers |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1494167A1 (en) | 2003-07-04 | 2005-01-05 | Koninklijke Philips Electronics N.V. | Flexible semiconductor device and identification label |
EP1617472A1 (en) | 2004-07-16 | 2006-01-18 | Axalto SA | An active protection device for protecting a circuit against mechanical and electromagnetic attack |
WO2006053304A2 (en) | 2004-11-12 | 2006-05-18 | Pufco, Inc. | Volatile device keys and applications thereof |
US8099783B2 (en) * | 2005-05-06 | 2012-01-17 | Atmel Corporation | Security method for data protection |
JP2009508430A (ja) | 2005-09-14 | 2009-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 品目の真正性を判定するデバイス、システム及び方法 |
EP1977511B1 (en) | 2006-01-24 | 2011-04-06 | Verayo, Inc. | Signal generator based device security |
US9129671B2 (en) | 2006-04-13 | 2015-09-08 | Nxp B.V. | Semiconductor device identifier generation method and semiconductor device |
US7352203B1 (en) | 2006-12-26 | 2008-04-01 | Atmel Corporation | Method to reduce power in active shield circuits that use complementary traces |
WO2008120128A2 (en) * | 2007-03-30 | 2008-10-09 | Koninklijke Philips Electronics N.V. | System and method for pill communication and control |
EP2214117B1 (en) | 2007-09-19 | 2012-02-01 | Verayo, Inc. | Authentication with physical unclonable functions |
US8694687B2 (en) | 2010-07-16 | 2014-04-08 | Intryca, Inc. | Computing-system identifier using software extraction of manufacturing variability |
US8842827B2 (en) | 2010-07-16 | 2014-09-23 | Intryca, Inc. | Mobile phone aided operations system and method |
DE102013020391A1 (de) * | 2013-12-10 | 2015-06-11 | Polysecure Gmbh | Markierter Schichtaufbau, Verfahren zu dessen Herstellung und Verwendung desselben |
US9970986B2 (en) * | 2014-03-11 | 2018-05-15 | Cryptography Research, Inc. | Integrated circuit authentication |
US10650111B2 (en) | 2017-11-30 | 2020-05-12 | International Business Machines Corporation | Electrical mask validation |
US10429743B2 (en) | 2017-11-30 | 2019-10-01 | International Business Machines Corporation | Optical mask validation |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2653914A1 (fr) * | 1989-10-27 | 1991-05-03 | Trt Telecom Radio Electr | Systeme d'authentification d'une carte a microcircuit par un micro-ordinateur personnel, et procede pour sa mise en óoeuvre. |
GB2244164A (en) * | 1990-05-18 | 1991-11-20 | Philips Electronic Associated | Fingerprint sensing |
FR2738971B1 (fr) * | 1995-09-19 | 1997-10-10 | Schlumberger Ind Sa | Procede de determination d'une cle de cryptage associee a un circuit integre |
AT408925B (de) | 1996-10-22 | 2002-04-25 | Posch Reinhard Dr | Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten |
DE19737324A1 (de) * | 1997-08-28 | 1999-03-04 | Philips Patentverwaltung | Vielschichtkondensator mit silber- und seltenerdmetalldotiertem Bariumtitanat |
JP3812123B2 (ja) * | 1998-02-12 | 2006-08-23 | 富士ゼロックス株式会社 | 認証方法および装置 |
DE19843424A1 (de) * | 1998-09-22 | 2000-03-23 | Fraunhofer Ges Forschung | Vorrichtung zum Liefern von Ausgangsdaten als Reaktion auf Eingangsdaten und Verfahren zum Überprüfen der Authentizität und Verfahren zum verschlüsselten Übertragen von Informationen |
US6161213A (en) * | 1999-02-17 | 2000-12-12 | Icid, Llc | System for providing an integrated circuit with a unique identification |
US6434520B1 (en) * | 1999-04-16 | 2002-08-13 | International Business Machines Corporation | System and method for indexing and querying audio archives |
TW467802B (en) * | 1999-10-12 | 2001-12-11 | Hunatech Co Ltd | Conditioner for polishing pad and method for manufacturing the same |
US20020095587A1 (en) * | 2001-01-17 | 2002-07-18 | International Business Machines Corporation | Smart card with integrated biometric sensor |
US6434829B1 (en) * | 2001-06-01 | 2002-08-20 | Shou Mao Chen | Knife having a warning structure |
DE10133855A1 (de) * | 2001-07-12 | 2003-01-30 | Giesecke & Devrient Gmbh | Tragbare Datenträgeranordnung mit Sicherheitseinrichtung |
AU2002365497A1 (en) * | 2001-11-28 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Semiconductor device, card, methods of initializing, checking the authenticity and the identity thereof |
KR20040060993A (ko) | 2001-11-28 | 2004-07-06 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치, 시스템, 카드, 반도체 장치 초기화 방법,반도체 장치 신뢰성 조사 방법, 반도체 장치 식별 방법 |
KR20050003350A (ko) * | 2002-04-09 | 2005-01-10 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 디바이스, 반도체 디바이스를 구비한 캐리어,캐리어용 카드 리더, 반도체 디바이스 초기화 방법, 및반도체 디바이스 진본 체킹 방법 |
AU2003216032A1 (en) * | 2002-12-12 | 2004-06-30 | Encentuate Pte Ltd | Identity management system for automatic user authentication |
US7444512B2 (en) * | 2003-04-11 | 2008-10-28 | Intel Corporation | Establishing trust without revealing identity |
-
2004
- 2004-05-17 JP JP2006530868A patent/JP2007514987A/ja not_active Withdrawn
- 2004-05-17 EP EP04744339A patent/EP1631987A2/en not_active Withdrawn
- 2004-05-17 CN CN200480014379.6A patent/CN100521191C/zh not_active Expired - Fee Related
- 2004-05-17 WO PCT/IB2004/050716 patent/WO2004105125A2/en active Application Filing
- 2004-05-17 US US10/557,262 patent/US7554337B2/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522472B2 (en) | 2016-09-08 | 2019-12-31 | Asml Netherlands B.V. | Secure chips with serial numbers |
US10714427B2 (en) | 2016-09-08 | 2020-07-14 | Asml Netherlands B.V. | Secure chips with serial numbers |
US11004800B2 (en) | 2016-09-08 | 2021-05-11 | Asml Netherlands B.V. | Secure chips with serial numbers |
US11688694B2 (en) | 2016-09-08 | 2023-06-27 | Asml Netherlands B.V. | Secure chips with serial numbers |
US10079206B2 (en) | 2016-10-27 | 2018-09-18 | Mapper Lithography Ip B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US10418324B2 (en) | 2016-10-27 | 2019-09-17 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US10600733B2 (en) | 2016-10-27 | 2020-03-24 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US11152302B2 (en) | 2016-10-27 | 2021-10-19 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
Also Published As
Publication number | Publication date |
---|---|
US7554337B2 (en) | 2009-06-30 |
CN100521191C (zh) | 2009-07-29 |
WO2004105125A2 (en) | 2004-12-02 |
WO2004105125A3 (en) | 2005-01-06 |
CN1795556A (zh) | 2006-06-28 |
EP1631987A2 (en) | 2006-03-08 |
US20070040256A1 (en) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007514987A (ja) | 半導体デバイス、認証方法およびシステム | |
US10503340B2 (en) | System and method for multiple object detection on a digitizer system | |
EP1499905B1 (en) | Method and arrangement for protecting a chip and checking its authenticity | |
US6870461B2 (en) | Integrated receiving/backscattering arrangement for contactless data transmission | |
US6784813B2 (en) | Method, system, and apparatus for remote data calibration of a RFID tag population | |
US8657191B2 (en) | Magnetic detection of back-side layer | |
CN100382307C (zh) | 半导体器件、卡,初始化、检验其真实性和身份的方法 | |
CN100378991C (zh) | 半导体器件,卡,系统以及初始化和检验半导体器件的真实性和身份的方法 | |
EP1644874B1 (en) | Flexible semiconductor device and identification label | |
Wang et al. | An HF passive RFID tag IC with low modulation index ASK demodulator | |
JP5182431B2 (ja) | 無線icデバイスおよびそれを用いた環境状態検出方法 | |
KR101219068B1 (ko) | 반도체 장치 및 이를 이용한 무선 통신 시스템 | |
JP2000306188A (ja) | トランスポンダ素子及びトランスポンダ | |
Usami et al. | The µ-chip: An ultra-small 2.45 GHz RFID chip for ubiquitous recognition applications | |
US20120159604A1 (en) | Method and System for Communication Between Devices | |
KR20170142061A (ko) | 인증 장치 및 그 인증 방법 | |
Colella et al. | Electromagnetic design of UHF RFID tags enabling a novel method to retrieve sensor data | |
Zhao et al. | A fingertip profiled RF identifier | |
Schilling et al. | Secured miniaturized system-in-package contactless and passive authentication devices featuring NFC | |
Vacherand | New technologies for contactless microsystems | |
CN115797985A (zh) | 一种显示装置及无线识别安全方法 | |
JP2016133968A (ja) | Icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070516 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091007 |