JP2000306188A - トランスポンダ素子及びトランスポンダ - Google Patents

Abstract

(57)【要約】 【課題】 単独でもセンサとして使用可能なトランスポ
ンダ素子及びＡ／Ｄ変換器を介在させずに計測対象の物
理量を検出できるセンサ機能を持ったトランスポンダを
提供する。 【解決手段】 主回路２０及びブリッジ回路２７をシリ
コンチップに形成したトランスポンダ素子本体１５とア
ンテナ線１２からなるトランスポンダを構成し、可変情
報設定部２６のゲート回路261,262入力端子にブリッジ
回路２７の出力端子を接続し、ブリッジ回路２７の平衡
状態が周囲温度或いは周囲圧力の変化に応じて変化する
ような構造とする。さらに、外部からの質問信号を受信
したときに、中央処理部２３は固定情報メモリ２５に記
憶されている識別情報とゲート回路261,262の出力２ビ
ットを応答信号として送信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、センサとして容易
に用いることができるトランスポンダ素子及びトランス
ポンダに関するものである。

【０００２】

【従来の技術】本願出願人は、周知のトランスポンダと
センサとを接続或いは一体化し、測定地点或いは観測地
点からセンサまでの配線を行うことなく計測の対象とな
る特定の物理量を測定或いは観測できるようにした。

【０００３】例えば、特願平１０−２５０９５４号で
は、加硫モールド内に温度センサ或いは圧力センサを配
置した場合、外部からセンサまでの配線が非常に困難で
ある。また、加硫モールドは高温になるので、開放時に
おいても作業員が近づいてモールド内のセンサを取り出
すには危険が伴う。このため、トランスポンダとセンサ
を接続して、加硫モールドを開いたときに加硫処理中に
おける温度や圧力の測定結果を、電磁波を用いてワイヤ
レスで得られるようにした。

【０００４】即ち、加硫中において温度或いは圧力セン
サから出力される温度或いは圧力に対応したアナログ信
号をアナログ／ディジタル（Ａ／Ｄ）変換器を用いてデ
ィジタルデータに変換すると共にこのデータをメモリに
記憶し、この記憶データをモールド開放時に応答信号と
してトランスポンダから送信する。これにより、高温の
加硫モールドに近づくことなく、加硫処理中における温
度や圧力の情報を得ることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
構成ではセンサとトランスポンダとは互いに独立した構
成部分であり、これらを接続するためにセンサから出力
されるアナログ信号をディジタルデータに変換するため
のＡ／Ｄ変換器を用いなければならなかった。このた
め、このＡ／Ｄ変換器における電力消費量が大きくな
り、トランスポンダとセンサを駆動するための電源容量
を小さくするには限界があった。さらに、受信電波のエ
ネルギーによってトランスポンダとセンサを駆動すると
きはトランスポンダの送信出力が小さくなり、また電源
として電池を用いたときは装置全体の形状が大型になる
と共に電池寿命が短くなり且つ電池寿命が尽きたときに
電池を交換する必要があった。

【０００６】本発明の目的は上記の問題点に鑑み、単独
でもセンサとして使用可能なトランスポンダ素子及びＡ
／Ｄ変換器を介在させずに計測対象の物理量を検出でき
るセンサ機能を持ったトランスポンダを提供することに
ある。

【０００７】

【課題を解決するための手段】本発明は上記の目的を達
成するために請求項１では、設定されている応答情報を
二値化信号として出力する応答情報設定部と、質問信号
を入力したときに前記応答情報設定部に設定されている
応答情報を応答信号として送信する送受信手段とを備
え、アンテナと接続することによってトランスポンダを
構成するトランスポンダ素子において、前記応答情報設
定部は、変化しない固定情報を記憶し、該記憶されてい
る固定情報を二値化信号として出力する固定情報記憶部
と、１つ以上の入力端子を有し、該入力端子の電気的状
態に応じた二値化信号を入力端子毎に１ビットで出力す
る可変情報設定部とからなるトランスポンダ素子を提案
する。

【０００８】該トランスポンダ素子によれば、前記可変
情報設定部の入力端子における電気的状態が二値化信号
として応答情報に設定されるので、例えば時々刻々と変
化する環境状態などを検出するセンサとして使用する場
合、環境状態に対応して変化するアナログ電気信号を前
記可変情報設定部の入力端子に入力することにより該ア
ナログ電気信号のレベルに応じて出力する二値化信号の
値が変化する。

【０００９】また、請求項２では、請求項１記載のトラ
ンスポンダ素子において、外部から働く力によって変形
する基板の表面に膜状に形成されたインピーダンス素子
を有するブリッジ回路と、該ブリッジ回路の対向する１
対の入力端子に接続された電源とを備えると共に、前記
ブリッジ回路の１対の出力端子をそれぞれ前記可変情報
設定部の異なる入力端子に接続したトランスポンダ素子
を提案する。

【００１０】該トランスポンダ素子によれば、前記基板
に対して外力が加わると基板が歪み、これに伴って基板
表面のインピーダンス素子の断面積及び長さが変化して
そのインピーダンスが変化する。これにより、前記基板
に外力が加わる前と比べて前記ブリッジ回路の出力端子
に流れる電流値が変化し、前記可変情報設定部の入力端
子における電気的状態が変わり、可変情報設定部の出力
端子から出力される二値化信号の値が変化する。

【００１１】また、請求項３では、請求項１記載のトラ
ンスポンダ素子において、外部から働く力によって変形
する基板上に形成され且つ一端と他端を入力端子として
該入力端子に電源が接続された電気的な抵抗膜を備え、
前記可変情報設定部の入力端子が前記抵抗膜の一端と他
端との間の所定位置に接続されているトランスポンダ素
子を提案する。

【００１２】該トランスポンダ素子によれば、前記電源
によって前記抵抗膜の一端から他端に向けて電流が流れ
ると、前記可変情報設定部の入力端子には抵抗膜の一端
及び他端との間の距離等に応じた電流が流れる或いは電
圧が印加される。また、前記基板に対して外力が加わる
と基板が歪み、これに伴って前記抵抗膜の断面積及び長
さが変化して、その抵抗値が変化する。これにより、前
記基板に外力が加わる前と比べて前記可変情報設定部の
入力端子に流れる電流値或いは印加される電圧値が変化
し、前記可変情報設定部の入力端子における電気的状態
が変わり、可変情報設定部の出力端子から出力される二
値化信号の値が変化する。

【００１３】また、請求項４では、請求項２又は３記載
のトランスポンダ素子において、前記基板は部分的に異
なった熱膨張率を有しているトランスポンダ素子を提案
する。

【００１４】該トランスポンダ素子によれば、周囲の環
境変化などによって前記基板の温度が変わると、基板が
熱膨張或いは熱収縮する。さらに、前記基板の熱膨張率
は部分的に異なっているので、熱膨張或いは熱収縮に伴
って前記インピーダンス素子或いは抵抗膜の断面積及び
長さが部分的に変化する。

【００１５】また、請求項５では、請求項２又は３記載
のトランスポンダ素子において、前記基板は熱膨張率の
異なる少なくとも２つの層を有しているトランスポンダ
素子を提案する。

【００１６】該トランスポンダ素子によれば、周囲の環
境変化などによって前記基板の温度が変わると、基板が
熱膨張或いは熱収縮する。さらに、前記基板は熱膨張率
の異なる少なくとも２層を有しているので、熱膨張或い
は熱収縮に伴って反りが生じ、前記インピーダンス素子
或いは抵抗膜の断面積及び長さが変化する。

【００１７】また、請求項６では、請求項１記載のトラ
ンスポンダ素子において、前記可変情報設定部の入力端
子が素子外部に露出されているトランスポンダ素子を提
案する。

【００１８】該トランスポンダ素子によれば、前記可変
情報設定部の入力端子が素子外部に露出されているの
で、該入力端子そのものをセンサとして使用可能になる
と共に、環境状態などに応じて変化する任意のアナログ
信号を入力可能となる。

【００１９】また、請求項７では、請求項１記載のトラ
ンスポンダ素子において、前記可変情報設定部が、ラン
ダムアクセスメモリと、該ランダムアクセスメモリに対
するデータ書き込み手段とデータ読み出し手段とを備え
ているトランスポンダ素子を提案する。

【００２０】該トランスポンダ素子によれば、可変情報
設定部の入力端子における電気的状態が二値化信号とし
てランダムアクセスメモリに一時記憶されると共に応答
情報に設定されるので、時々刻々と変化する環境状態な
どを検出するセンサとして使用する場合、環境状態に対
応して変化するアナログ電気信号を二値化データとして
ランダムアクセスメモリの任意アドレスに順次記憶する
ことができ、必要に応じてデータ読み出し手段によって
記憶データの読み出しを行うことができる。

【００２１】また、請求項８では、請求項１記載のトラ
ンスポンダ素子において、前記可変情報設定部が双安定
回路から成るトランスポンダ素子を提案する。

【００２２】該トランスポンダ素子によれば、前記双安
定回路の入力端子における電気的状態が二値化信号とし
て双安定回路に一時的に蓄積され、該二値化信号が双安
定回路から出力されて応答情報に設定される。

【００２３】また、請求項９では、請求項１記載のトラ
ンスポンダ素子において、前記送受信手段はセントラル
プロセッシングユニットを有し、前記可変情報設定部が
前記セントラルプロセッシングユニットの他のポートか
ら独立して設けられている入力ポート端子から成るトラ
ンスポンダ素子を提案する。

【００２４】該トランスポンダ素子によれば、セントラ
ルプロセッシングユニットの独立した入力ポート端子に
おける電気的状態が二値化信号としてセントラルプロセ
ッシングユニットに取り込まれ、該二値化信号が応答情
報に設定される。

【００２５】また、請求項１０では、請求項１記載のト
ランスポンダ素子において、前記可変情報設定部は、入
力端子に接続されたシュミトトリガ回路を有し、該シュ
ミットトリガ回路から二値化信号を出力することを特徴
とする請求項１記載のトランスポンダ素子。

【００２６】また、請求項１１では、請求項１記載のト
ランスポンダ素子において、前記固定情報がトランスポ
ンダに固有の識別情報であるトランスポンダ素子を提案
する。

【００２７】該トランスポンダ素子によれば、固定情報
としてトランスポンダに固有の識別情報が送信され、該
識別情報によってトランスポンダが特定される。

【００２８】また、請求項１２では、請求項１記載のト
ランスポンダ素子において、各構成部分がチップ型のシ
リコン基板上に形成されているトランスポンダ素子を提
案する。

【００２９】該トランスポンダ素子によれば、各構成部
分がチップ型のシリコン基板上に形成され、形状が小型
化される。

【００３０】また、請求項１３では、前記請求項６乃至
１２の何れかに記載のトランスポンダ素子を備えたトラ
ンスポンダにおいて、外部から働く力によって変形する
基板上に形成されたブリッジ回路と、該ブリッジ回路の
１対の入力端子に接続された電源とを備えると共に、前
記ブリッジ回路の１対の出力端子をそれぞれ前記可変情
報設定部の異なる入力端子に接続したトランスポンダを
提案する。

【００３１】該トランスポンダによれば、トランスポン
ダ素子と分離されている前記基板に対して外力が加わる
と基板が歪み、これに伴って基板表面のインピーダンス
素子の断面積及び長さが変化してそのインピーダンスが
変化する。これにより、前記基板に外力が加わる前と比
べて前記ブリッジ回路の出力端子に流れる電流値が変化
し、前記可変情報設定部の入力端子における電気的状態
が変わり、可変情報設定部の出力端子から出力される二
値化信号の値が変化する。

【００３２】また、請求項１４では、前記請求項６乃至
１２の何れかに記載のトランスポンダ素子を備えたトラ
ンスポンダにおいて、外部から働く力によって変形する
基板上に形成され且つ一端と他端を入力端子として該入
力端子に電源が接続された電気的な抵抗膜を備え、前記
可変情報設定部の入力端子が前記抵抗膜の一端と他端と
の間の所定位置に接続されているトランスポンダを提案
する。

【００３３】該トランスポンダによれば、前記電源によ
って前記抵抗膜の一端から他端に向けて電流が流れる
と、前記可変情報設定部の入力端子には抵抗膜の一端及
び他端との間の距離等に応じた電流が流れる或いは電圧
が印加される。また、前記トランスポンダ素子と分離さ
れている前記基板に対して外力が加わると基板が歪み、
これに伴って前記抵抗膜の断面積及び長さが変化して、
その抵抗値が変化する。これにより、前記基板に外力が
加わる前と比べて前記可変情報設定部の入力端子に流れ
る電流値或いは印加される電圧値が変化し、前記可変情
報設定部の入力端子における電気的状態が変わり、可変
情報設定部の出力端子から出力される二値化信号の値が
変化する。

【００３４】また、請求項１５では、請求項１３又は１
４記載のトランスポンダにおいて、前記基板は部分的に
異なった熱膨張率を有しているトランスポンダを提案す
る。

【００３５】該トランスポンダによれば、周囲の環境変
化などによって前記基板の温度が変わると、基板が熱膨
張或いは熱収縮する。さらに、前記基板の熱膨張率は部
分的に異なっているので、熱膨張或いは熱収縮に伴って
前記インピーダンス素子或いは抵抗膜の断面積及び長さ
が部分的に変化する。

【００３６】また、請求項１６では、請求項１３又は１
４記載のトランスポンダにおいて、前記基板は熱膨張率
の異なる少なくとも２つの層を有しているトランスポン
ダを提案する。

【００３７】該トランスポンダによれば、周囲の環境変
化などによって前記基板の温度が変わると、基板が熱膨
張或いは熱収縮する。さらに、前記基板は熱膨張率の異
なる少なくとも２層を有しているので、熱膨張或いは熱
収縮に伴って反りが生じ、前記インピーダンス素子或い
は抵抗膜の断面積及び長さが変化する。

【００３８】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態を説明する。

【００３９】図１は、本発明の第１の実施形態における
トランスポンダを示す外観斜視図、図２は本発明の第１
の実施形態におけるトランスポンダ素子を示す外観斜視
図、図３はトランスポンダ素子を示す平面図、図４は図
３におけるＡ−Ａ線矢視方向断面図である。

【００４０】図１において、１０はトランスポンダで、
トランスポンダ素子１１とループ状のアンテナ線１２を
２枚のフィルム１３，１４で挟むことにより構成されて
いる。

【００４１】フィルム１３，１４は、例えばポリイミド
フィルムからなり、下側のフィルム１３上にアンテナ線
１２が印刷形成されている。また、トランスポンダ素子
１１及び２枚のフィルム１３，１４間は樹脂によって接
着されている。

【００４２】トランスポンダ素子１１は、図２に示すよ
うに、トランスポンダ素子本体１５とこの周囲を覆う直
方体形状の樹脂製パッケージ１６から成り、パッケージ
１６の一側面にはアンテナ接続端子１６ａ，１６ｂが設
けられている。

【００４３】トランスポンダ素子本体１５は、図３及び
図４に示すように、主回路２０とブリッジ回路２７が矩
形状のシリコン基板（以下、端に基板と称する）３０上
に形成された周知の半導体チップからなる。

【００４４】また、ブリッジ回路２７は４つの抵抗膜Ｒ
１〜Ｒ４から成り、トランスポンダ素子本体１５を覆う
パッケージ１６には１つの抵抗膜Ｒ３の上部所定空間に
空隙部１６ｄが形成されると共にこの空隙部１６ｄに対
向する基板３０の下面側に開口部１６ｃが形成されてい
る。さらに、基板３０においてブリッジ回路２７が形成
されている部分には、熱膨張率が異なる第１の層３１と
第２の層３２が形成されている。この第２の層３２の上
面に導電層３３が形成され、この導電層３３によって各
抵抗膜Ｒ１〜Ｒ４が導電接続されている。

【００４５】ここで、第２の層３２の熱膨張率は第１の
層３１の熱膨張率よりも大きく設定されている。例え
ば、第１の層３１はシリコン（Ｓｉ）層であり、第２の
層３２は拡散層である。

【００４６】また、この開口部１６ｃを外部空間と連通
するように下側のフィルム１３にも同等形状の開口部１
３ａが形成されている。

【００４７】図５は、上記トランスポンダ１０の電気系
回路を示すブロック図である。図において、２０は主回
路で、整流回路２１、平滑・蓄電回路２２、中央処理部
２３、高周波回路２４、固定情報メモリ２５、可変情報
設定部２６から構成されている。２７はブリッジ回路
で、４つの抵抗膜Ｒ１〜Ｒ４を接続した周知のブリッジ
回路である。

【００４８】整流回路２１は、その入力側がアンテナ接
続端子１６ａ，１６ｂに接続され、アンテナ線１２に発
生した誘導起電力を整流して出力する。

【００４９】平滑・蓄電回路２２は、整流回路２１から
の出力を平滑して直流電流にすると共にコンデンサに蓄
電し、この電圧Ｖsを主回路２０の各構成部及びブリッ
ジ回路２７に供給する。

【００５０】中央処理部２３は、周知のＣＰＵを主体と
して構成され、予め設定されたプログラムに基づいて動
作し、高周波回路２４を介して質問信号を受信したとき
に固定情報メモリ２５に記憶されている情報と可変情報
設定部２６に設定された情報を応答信号として高周波回
路２６を介して送信する。

【００５１】高周波回路２６は、所定周波数電波の送信
回路及び受信回路を備え、これらはアンテナ接続端子１
６ａ，１６ｂを介してアンテナ線１２に接続され、外部
からの質問信号を受信してこれをバイナリデータとして
中央処理部２３に送出すると共に、中央処理部２３から
出力されるバイナリーデータを応答信号として送信す
る。

【００５２】固定情報メモリ２５は、個々のトランスポ
ンダに固有の８ビットの識別情報が予め記憶されたリー
ドオンリーメモリ（ＲＯＭ）からなり、中央処理部２３
から読み出し信号を入力したときに、記憶している識別
情報を中央処理部２３に対して出力する。

【００５３】可変情報設定部２６は、２つの３ステート
ゲート回路（以下、単にゲート回路と称する）２６１，
２６２から構成されている。各ゲート回路２６１，２６
２は、入力端子の電圧レベルが所定のしきい値を越えた
とき出力信号をハイレベル（バイナリー値「１」）に設
定し、入力端子端子の電圧レベルがしきい値以下のとき
出力信号をローレベル（バイナリー値「０」）に設定す
る。また、各ゲート回路２６１，２６２は、中央処理部
から上記読み出し信号を入力したときに設定値を出力
し、これ以外は出力をオープン状態とする。

【００５４】ブリッジ回路２７は、４つの抵抗膜Ｒ１〜
Ｒ４から構成され、その一方の入力端子は接地され他方
の入力端子には電圧Ｖsが印加されている。また、ブリ
ッジ回路２７の１対の出力端子はそれぞれ可変情報接地
部２６のゲート回路２６１，２６２の入力端子に接続さ
れている。製造時においてはブリッジ回路２７が平衡状
態となるように且つ２つの出力端子の電圧Ｖ１，Ｖ２が
ゲート回路２６１，２６２の入力閾値よりもやや低くな
るように、各抵抗膜Ｒ１〜Ｒ４の抵抗値が設定されてい
る。即ち、図５において、Ｒ１×Ｒ３＝Ｒ２×Ｒ４とな
るように各抵抗膜Ｒ１〜Ｒ４の抵抗値が設定されてい
る。平衡状態のとき、ブリッジ回路２７の２つの出力端
子の電圧Ｖ１，Ｖ２が等しくなる。

【００５５】次に、前述の構成よりなるトランスポンダ
１０の動作を説明する。

【００５６】外部から所定周波数の電波によって質問信
号を受信したとき、整流回路２１及び平滑・蓄電回路２
２によって動作のための電気エネルギーが生成され、こ
れにより各部が動作可能となる。中央処理部２３は、高
周波回路から質問信号を入力した後、固定情報メモリ２
５に記憶されている識別情報と可変情報設定部２６に設
定された２ビットの可変情報を応答信号として高周波回
路２４を介して送信する。

【００５７】可変情報設定部２６に設定される２ビット
の可変情報はブリッジ回路２７の平衡状態及び非平衡状
態によって変化する。このブリッジ回路２７が平衡状態
のときは、出力端子の電圧Ｖ１，Ｖ２が等しく、これら
の電圧Ｖ１，Ｖ２はゲート回路２６１，２６２の入力閾
値よりもやや低い値であるので、それぞれのゲート回路
の２６１，２６２の出力設定値は「０」となる。

【００５８】また、ブリッジ回路２７の平衡状態が崩れ
るときは、Ｒ１×Ｒ３≠Ｒ２×Ｒ４となるときである。
本実施形態では、基板３０の抵抗膜Ｒ３が形成さている
部分の下面を外部に露出させると共に上部に空隙部１６
ｄを形成しているので、周囲の温度及び圧力に応じて、
露出された部分の基板３０が変形し、抵抗膜Ｒ３の抵抗
値が変化する。

【００５９】例えば、周囲圧力が一定で周囲温度が低下
したときは、図６に示すように、第２の層３２よりも第
１の層３１の収縮が大きくなるので、基板３０は上方向
に突出するように湾曲する。これにより、抵抗膜Ｒ３が
両端子方向に引き延ばされるので、抵抗膜Ｒ３の長さが
増加すると共に断面積が減少するため抵抗値が増加す
る。また、周囲圧力が一定で周囲温度が上昇したとき
は、図７に示すように、第２の層３２よりも第１の層３
１の膨張が大きくなるので、基板３０は下方向に突出す
るように湾曲する。これにより、抵抗膜Ｒ３は両端子間
で縮められるので、抵抗膜Ｒ３の長さが減少すると共に
断面積が増大するため抵抗値が減少する。

【００６０】従って、図８に示すように、応答信号を１
０ビットとし、ビットＤ０〜ビットＤ７を固定情報、ビ
ットＤ８及びビットＤ９を可変情報としてゲート回路２
６１の出力をビットＤ８に、またゲート回路２６２の出
力をビットＤ９にそれぞれ割り当てると、周囲温度の変
化によってビットＤ８及びＤ９の値は図９のように変化
する。

【００６１】即ち、図９に示すように、ブリッジ回路２
７が平衡状態にあるときの周囲温度ｔsを挟む２つの温
度ｔ1，ｔ2（ｔ1＜ｔs＜ｔ2）の間では、ブリッジ回路
２７の出力端子の電圧Ｖ１，Ｖ２共にゲート回路２６
１，２６２の閾値以下となるので、ビットＤ８及びＤ９
共に「０」となる。

【００６２】また、周囲温度が上記温度ｔ2より高くな
ると、抵抗膜Ｒ３の抵抗値が減少するため、ブリッジ回
路２７の出力端子の一方の電圧Ｖ１はゲート回路２６１
の閾値より低くなり、他方の電圧Ｖ２はゲート回路２６
１の閾値より高くなるので、ビットＤ８は「０」、ビッ
トＤ９は「１」となる。

【００６３】また、周囲温度が上記温度ｔ1より低くな
ると、抵抗膜Ｒ３の抵抗値が増大するため、ブリッジ回
路２７の出力端子の一方の電圧Ｖ１はゲート回路２６１
の閾値より高くなり、他方の電圧Ｖ２はゲート回路２６
１の閾値より低くなるので、ビットＤ８は「１」、ビッ
トＤ９は「０」となる。

【００６４】一方、周囲温度が一定で周囲の空気圧が上
昇したときは、空隙部１６ｄ内の空気圧よりも外部空気
圧が高くなるので、図６に示すように、基板３０は上方
向に突出するように湾曲する。また、周囲温度が一定で
周囲の空気圧が低下したときは、空隙部１６ｄ内の空気
圧よりも外部空気圧が低くなるので、図７に示すよう
に、基板３０は下方向に突出するように湾曲する。

【００６５】従って、周囲空気圧の変化によってビット
Ｄ８及びＤ９の値は図１０のように変化する。

【００６６】即ち、図１０に示すように、ブリッジ回路
２７が平衡状態にあるときの周囲空気圧Ｐsを挟む２つ
の空気圧Ｐ1，Ｐ2（Ｐ1＜Ｐs＜Ｐ2）の間では、ブリッ
ジ回路２７の出力端子の電圧Ｖ１，Ｖ２共にゲート回路
２６１，２６２の閾値以下となるので、ビットＤ８及び
Ｄ９共に「０」となる。

【００６７】また、周囲の空気圧が上記空気圧Ｐ2より
高くなると、抵抗膜Ｒ３の抵抗値が増大するため、ブリ
ッジ回路２７の出力端子の一方の電圧Ｖ１はゲート回路
２６１の閾値より高くなり、他方の電圧Ｖ２はゲート回
路２６１の閾値より低くなるので、ビットＤ８は
「１」、ビットＤ９は「０」となる。

【００６８】また、周囲温度が上記温度ｔ1より低くな
ると、抵抗膜Ｒ３の抵抗値が減少するため、ブリッジ回
路２７の出力端子の一方の電圧Ｖ１はゲート回路２６１
の閾値より低くなり、他方の電圧Ｖ２はゲート回路２６
１の閾値より高くなるので、ビットＤ８は「０」、ビッ
トＤ９は「１」となる。

【００６９】従って、本実施形態によれば、トランスポ
ンダ素子本体１５に形成されたブリッジ回路２７を温度
又は圧力センサとして使用できると共に、センサの検出
結果を消費電力が大きいＡ／Ｄ変換器を用いることなく
バイナリーデータとして得ることができる。これによ
り、従来よりも電源容量を低減でき、受信電波のエネル
ギーを用いても十分な動作が可能である。

【００７０】次に、本発明の第２の実施形態を説明す
る。

【００７１】図１１は、本発明の第２の実施形態におけ
るトランスポンダの電気系回路を示すブロック図であ
る。図において、前述した第１の実施形態と同一構成部
分は同一符号をもって表しその説明を省略する。また、
第１の実施形態と第２の実施形態との相違点は、第２の
実施形態のトランスポンダ素子本体１５Ａにおいてシュ
ミットトリガ回路からなるゲート回路２６３，３６４を
備えた可変情報設定部２６Ａを設けたことである。これ
らのゲート回路２６３，２６４の接続は第１の実施形態
と同様である。

【００７２】このようにヒステリシス特性を有するゲー
ト回路２６３，２６４を設けることにより、入力電圧の
変動による誤検出をヒステリシス特性の範囲内で抑制す
ることができる。

【００７３】次に、本発明の第３の実施形態を説明す
る。

【００７４】図１２は、本発明の第３の実施形態におけ
るトランスポンダの電気系回路を示すブロック図であ
る。図において、前述した第１の実施形態と同一構成部
分は同一符号をもって表しその説明を省略する。また、
第１の実施形態と第３の実施形態との相違点は、第３の
実施形態のトランスポンダ素子本体１５Ｂにおいて同期
式Ｒ−Ｓフリップフロップからなる可変情報設定部２６
Ｂを設けたことである。例えば、図１２に示すように、
ブリッジ回路２７の一方の出力端子（電圧Ｖ１）がＳ入
力に接続され、他方の出力端子（電圧Ｖ２）がＲ入力端
子に接続されている。これにより、中央処理部２３から
出力される読み出し信号に同期してＲ−Ｓ入力に対応し
たバイナリーデータが２つの出力端子Ｑ、Ｑ’から出力
され、これらがビットＤ８，Ｄ９のデータとして応答信
号が送信される。

【００７５】尚、図１３に示すトランスポンダ素子本体
１５Ｃのように、非同期式のＲ−Ｓフリップフロップか
らなる可変情報設定部２６Ｃを設けても良い。

【００７６】次に、本発明の第４の実施形態を説明す
る。

【００７７】図１４は、本発明の第４の実施形態におけ
るトランスポンダ素子１１Ｄを示す平面図、図１５は図
１４におけるＡ−Ａ線矢視方向断面図、図１６は第４の
実施形態におけるトランスポンダの電気系回路を示すブ
ロック図である。図において、前述した第１の実施形態
と同一構成部分は同一符号をもって表しその説明を省略
する。また、第１の実施形態と第４の実施形態との相違
点は、ブリッジ回路２７に代えて長さ方向に対して徐々
に幅が狭くなる１つの抵抗膜２８を設けると共に、シュ
ミットトリガ回路からなる３ステートのゲート回路２６
３〜２６６を４つ備えた可変情報設定部２６Ｄを設けた
ことである。

【００７８】トランスポンダ素子本体１５Ｄを覆うパッ
ケージ１６には抵抗膜２８の上部所定空間に空隙部１６
ｄが形成されると共にこの空隙部１６ｄに対向する基板
３０の下面側に開口部１６ｃが形成されている。さら
に、基板３０において抵抗膜２８が形成されている部分
には、熱膨張率が異なる第１の層３１と第２の層３２が
形成されている。ここで、第２の層３２の熱膨張率は第
１の層３１の熱膨張率よりも大きく設定されている。

【００７９】また、第２の層３２の上面に帯状の導電層
３３が複数形成され、これらの導電層３３の一端は抵抗
膜２８の長手方向両端部と長手方向に５等分するように
抵抗膜２８に接続されている。また、抵抗膜２８の一端
（抵抗膜の幅広側）に接続された導電層３３の他端には
電圧Ｖsが印加され、抵抗膜２８の他端に接続された導
電層３３の他端は接地されている。さらに、抵抗膜２８
の長手方向中間部に接続された４本の導電層３３の他端
はゲート回路２６３〜２６６の入力端子に接続されてい
る。

【００８０】これにより、抵抗膜２８は、図１６に示す
ように導電層３３との接続点によって５つの部分に分割
され、各部分の抵抗値をＲａ〜Ｒｅとしてこれらが直列
接続されたものと考えられる。また、周囲の温度及び圧
力に応じて、開口部１６ｃ，１３ａによって露出された
部分の基板３０が変形し、抵抗膜２８の抵抗値が変化す
る。このとき、抵抗膜２８の幅が徐々に減少するように
形成されているので、上記各部分の抵抗値Ｒａ〜Ｒｅの
増減率が異なったものとなり、周囲温度の変化或いは周
囲空気圧の変化に伴って各ゲート回路２６３〜２６６の
入力電圧Ｖ１〜Ｖ４が変化する。これにより、ゲート回
路２６３〜２６６から出力されるバイナリーデータの値
も変化する。

【００８１】従って、図１７に示すように、応答信号を
１２ビットとし、ビットＤ０〜ビットＤ７を固定情報、
ビットＤ８〜ビットＤ１１を可変情報としてゲート回路
２６３〜２６６の出力をビットＤ８〜Ｄ１１にそれぞれ
割り当てると、周囲温度の変化によってビットＤ８〜Ｄ
１１の値は図１８のように変化する。

【００８２】例えば、図１８に示すように、標準温度ｔ
sを挟む２つの温度ｔ1，ｔ2（ｔ1＜ｔs＜ｔ2）の間で
は、電圧Ｖ１，Ｖ２共にゲート回路２６３，２６４の閾
値以上となり且つ電圧Ｖ３，Ｖ４がゲート回路２６５，
２６６の閾値以下となるように各抵抗値Ｒａ〜Ｒｅを設
定しておくと、ビットＤ８，Ｄ９が「１」となり、ビッ
トＤ１０，Ｄ１１が「０」となる。

【００８３】また、周囲温度が上記温度ｔ1より低くな
ると、抵抗膜２８の抵抗値が増大し且つ幅の広い部分よ
りも幅の狭い部分の抵抗値の増加率が高くなるため、電
圧Ｖ３がゲート回路２６５の閾値以上となるので、ビッ
トＤ８〜Ｄ１０が「１」、ビットＤ１１が「０」とな
る。

【００８４】また、周囲温度が上記温度ｔ2より高くな
ると、抵抗膜２８の抵抗値が減少し且つ幅の広い部分よ
りも幅の狭い部分の抵抗値の減少率が高くなるため、電
圧Ｖ２がゲート回路２６４の閾値以下となるので、ビッ
トＤ８が「１」、ビットＤ９〜Ｄ１１が「０」となる。

【００８５】周囲温度が上記温度ｔ2よりさらに高い温
度ｔ3よりも高くなると、電圧Ｖ１がゲート回路２６３
の閾値以下となるので、ビットＤ８〜Ｄ１１が「０」と
なる。

【００８６】一方、周囲温度が一定で周囲の空気圧が上
昇したときは、空隙部１６ｄ内の空気圧よりも外部空気
圧が高くなるので、図６に示すように、基板３０は上方
向に突出するように湾曲する。また、周囲温度が一定で
周囲の空気圧が低下したときは、空隙部１６ｄ内の空気
圧よりも外部空気圧が低くなるので、図７に示すよう
に、基板３０は下方向に突出するように湾曲する。

【００８７】従って、周囲空気圧の変化によってビット
Ｄ８〜Ｄ１１の値は図１９のように変化する。

【００８８】例えば、図１９に示すように、標準圧力Ｐ
sを挟む２つの圧力Ｐ1，Ｐ2（Ｐ1＜Ｐs＜Ｐ2）の間で
は、電圧Ｖ１，Ｖ２共にゲート回路２６３，２６４の閾
値以上となり且つ電圧Ｖ３，Ｖ４がゲート回路２６５，
２６６の閾値以下となるように各抵抗値Ｒａ〜Ｒｅを設
定しておくと、ビットＤ８，Ｄ９が「１」となり、ビッ
トＤ１０，Ｄ１１が「０」となる。

【００８９】また、周囲の空気圧が上記圧力Ｐ1より低
くなると、抵抗膜２８の抵抗値が減少し且つ幅の広い部
分よりも幅の狭い部分の抵抗値の減少率が高くなるた
め、電圧Ｖ２がゲート回路２６４の閾値以下となるの
で、ビットＤ８が「１」、ビットＤ９〜Ｄ１１が「０」
となる。

【００９０】また、周囲の空気圧が上記圧力Ｐ2より高
くなると、抵抗膜２８の抵抗値が増大し且つ幅の広い部
分よりも幅の狭い部分の抵抗値の増加率が高くなるた
め、電圧Ｖ３がゲート回路２６５の閾値以上となるの
で、ビットＤ８〜Ｄ１０が「１」、ビットＤ１１が
「０」となる。

【００９１】周囲の空気圧が上記圧力Ｐ2よりさらに高
い圧力Ｐ3よりも高くなると、電圧Ｖ４がゲート回路２
６６の閾値以上となるので、ビットＤ８〜Ｄ１１が
「１」となる。

【００９２】従って、本実施形態によれば、トランスポ
ンダ素子本体１５Ｄに形成された抵抗膜２８を温度又は
圧力センサとして使用できると共に、センサの検出結果
を消費電力が大きいＡ／Ｄ変換器を用いることなくバイ
ナリーデータとして得ることができる。これにより、従
来よりも電源容量を低減でき、受信電波のエネルギーを
用いても十分な動作が可能である。

【００９３】次に、本発明の第５の実施形態を説明す
る。

【００９４】図２０は、本発明の第５の実施形態におけ
るトランスポンダの電気系回路を示すブロック図であ
る。図において、前述した第４の実施形態と同一構成部
分は同一符号をもって表しその説明を省略する。また、
第４の実施形態と第５の実施形態との相違点は、第５の
実施形態のトランスポンダ素子本体１５Ｅにおいてシュ
ミットトリガ回路からなるゲート回路２６３〜２６６と
不揮発性のランダムアクセスメモリ（以下、単にＲＡＭ
と称する）２６７を備えた可変情報設定部２６Ｅを設け
たことである。これらのゲート回路２６３〜２６６の接
続は第４の実施形態と同様である。また、ＲＡＭ２６７
の４ビットデータバスはゲート回路２６３〜２６６の出
力端子に接続され、ＲＡＭ２６７は中央処理部２３から
の読み出し信号或いは書き込み信号によって中央処理部
２３の指定したアドレスに対して上記ビットＤ８〜Ｄ１
１のデータの書き込み読み出しを行う。

【００９５】このようにＲＡＭ２６７に検出した４ビッ
トＤ８〜Ｄ１１のデータを記憶できるようにしたので、
例えば中央処理部２３はデータ検出時にこれをＲＡＭ２
６７に記憶し、記憶データ読み出し命令を含む質問信号
を受信したときにＲＡＭ２６７の指定されたアドレスか
らデータを読み出して送信することも可能である。

【００９６】次に、本発明の第６の実施形態を説明す
る。

【００９７】図２１は、本発明の第６の実施形態におけ
るトランスポンダを示す外観斜視図、図２２は第６の実
施形態におけるトランスポンダ素子を示す外観斜視図、
図２３は第６の実施形態におけるセンサ部を示す平面
図、図２４は図２３のＡ−Ａ線矢視方向の断面図、図２
５は第６の実施形態におけるトランスポンダ素子の電気
回路を示すブロック図である。図において、前述した第
４の実施形態と同一構成部分は同一符号をもって表しそ
の説明を省略する。また、第４の実施形態と第６の実施
形態との相違点は、第６の実施形態では第１の実施形態
における抵抗膜２８の部分を分離したトランスポンダ素
子４１を構成し、抵抗膜２８に代えてこれと同等の機能
を有するセンサ部４２を設けたことである。

【００９８】即ち、第６の実施形態のトランスポンダ４
０は、図２１に示すように、トランスポンダ素子４１と
ループ状のアンテナ線１２及びセンサ部４２を２枚のフ
ィルム１３，１４で挟むことにより構成されている。

【００９９】フィルム１３，１４は、前述と同様に例え
ばポリイミドフィルムからなり、下側のフィルム１３上
にアンテナ線１２が印刷形成されている。また、トラン
スポンダ素子４１とセンサ部４２及び２枚のフィルム１
３，１４間は樹脂によって接着されている。

【０１００】トランスポンダ素子４１は、図２２に示す
ように、トランスポンダ素子本体４１ａとこの周囲を覆
う直方体形状の樹脂製のパッケージ４１ｂから成り、パ
ッケージ４１ｂの一側面にはアンテナ接続端子４１ｃ，
４１ｄが設けられ、他側面には電源出力端子４１ｅ、４
つの入力端子４１ｆ〜４１ｉ、及び接地端子４１ｊが設
けられている。また、トランスポンダ素子本体４１ａ
は、主回路２０が矩形状のシリコン基板上に形成された
周知の半導体チップからなる。

【０１０１】センサ部４２は、図２３及び図２４に示す
ように、２枚のフィルム５１ａ，５１ｂを貼り合わせた
基板５２上に長さ方向に対して徐々に幅が狭くなる１つ
の抵抗膜５３が形成されている。

【０１０２】さらに、基板５２を形成する２つのフィル
ム５１ａ，５１ｂは、互いに異なる熱膨張率を有し、上
層フィルム５１ａの熱膨張率は下層フィルム５１ｂの熱
膨張率よりも大きく設定され、上層フィルム５１ａの上
面には、帯状の印刷配線５４が複数形成されている。こ
れらの印刷配線５４の一端は抵抗膜５３の長手方向両端
部と長手方向に５等分するように抵抗膜５３に接続され
ている。

【０１０３】また、図２５に示すように、抵抗膜５３の
一端（抵抗膜の幅広側）に接続された印刷配線５４の他
端はトランスポンダ素子４１の電源出力端子４１ｅに接
続されて電圧Ｖsが印加されている。また、抵抗膜５３
の他端に接続された印刷配線５４の他端は、トランスポ
ンダ素子４１の接地端子４１ｊに接続されている。さら
に、抵抗膜２８の長手方向中間部に接続された４本の印
刷配線５４の他端は、トランスポンダ素子４１の４つの
入力端子４１ｆ〜４１ｉにそれぞれ接続されている。

【０１０４】これにより、センサ部４２の抵抗膜５３
は、図２５に示すように印刷配線５４との接続点によっ
て５つの部分に分割され、第４の実施形態と同様に各部
分の抵抗値をＲａ〜Ｒｅとしてこれらが直列接続された
ものとなり、周囲の温度に応じて、基板５２が変形し、
抵抗膜５３の抵抗値が変化する。

【０１０５】上記構成よりなるトランスポンダ４０も周
囲温度の変化を検出するセンサとして使用できると共
に、センサの検出結果を消費電力が大きいＡ／Ｄ変換器
を用いることなくバイナリーデータとして得ることがで
きる。これにより、従来よりも電源容量を低減でき、受
信電波のエネルギーを用いても十分な動作が可能であ
る。

【０１０６】尚、前述した各実施形態は本発明の一具体
例にすぎず、本発明がこれらの実施形態に限定されない
ことは言うまでもない。

【０１０７】例えば、上記実施形態では受信電磁波のエ
ネルギーのみによって動作するように構成したが電池を
用いても良いし、発電装置を設けて駆動するようにして
も良い。

【０１０８】また、上記実施形態では抵抗膜を用いた抵
抗ブリッジ回路をセンサとして用いたが、抵抗膜に限定
されることはなく、リアクタンスブリッジ回路或いはキ
ャパシタンスブリッジ回路を用いても良い。

【０１０９】また、第６の実施形態のトランスポンダ素
子４１の入力端子４１ｆ〜４１ｉと電源出力端子４１ｅ
或いは接地端子４１ｊをトランスポンダ４０の外部に露
出する端子に接続して、これらの端子間の電気伝導度の
変化を直接検出するようにしても良い。

【０１１０】

【発明の効果】以上説明したように本発明の請求項１乃
至１２記載のトランスポンダ素子によれば、可変情報設
定部の入力端子における電気的状態が二値化信号として
応答情報に設定されるため、環境状態に対応して変化す
るアナログ電気信号を前記可変情報設定部の入力端子に
入力することにより該アナログ電気信号のレベルに応じ
て二値化信号の値が変化するので、時々刻々と変化する
環境状態の物理量などを検出するセンサとして使用でき
るトランスポンダを容易に構成することができる。ま
た、消費電力の大きいＡ／Ｄ変換器を用いることなく、
前記可変情報設定部の１つの入力端子に対して１ビット
の二値化信号を出力しているので、Ａ／Ｄ変換器を用い
た場合に比べて消費電力を大幅に削減することができ
る。これにより、受信電波のエネルギーによる駆動でも
十分な動作が可能であると共に、電池を用いた駆動では
電池寿命の延命を図ることができ電池交換の手間を大幅
に削減することができる。

【０１１１】また、請求項２記載のトランスポンダ素子
によれば、上記の効果に加えて、基板の歪みよってイン
ピーダンスが変化するインピーダンス素子を有するブリ
ッジ回路を、圧力や温度などのセンサとして使用するこ
とができる。

【０１１２】また、請求項３記載のトランスポンダ素子
によれば、上記の効果に加えて、基板の歪みよって抵抗
値が変化する抵抗膜を、圧力や温度などのセンサとして
使用することができる。

【０１１３】また、請求項４記載のトランスポンダ素子
によれば、上記の効果に加えて、部分的に異なった熱膨
張率を有する基板を用いたので、熱膨張或いは熱収縮に
伴って前記インピーダンス素子或いは抵抗膜の断面積及
び長さを部分的に変化させることができ、センサ機能の
多様化を図ることができる。

【０１１４】また、請求項５記載のトランスポンダ素子
によれば、上記の効果に加えて、熱膨張率の異なる少な
くとも２つの層をもつ基板を用いたので、周囲温度の変
換を敏感に検出可能となる。

【０１１５】また、請求項６記載のトランスポンダ素子
によれば、上記の効果に加えて、可変情報設定部の入力
端子が素子外部に露出されているので、該入力端子その
ものをセンサとして使用可能になると共に、環境状態な
どに応じて変化する任意のアナログ信号を入力可能とな
る。

【０１１６】また、請求項７記載のトランスポンダ素子
によれば、上記の効果に加えて、ランダムアクセスメモ
リを可変情報設定部に設けたので、可変情報設定部の入
力端子における電気的状態が二値化信号としてランダム
アクセスメモリに一時記憶されると共に応答情報に設定
されるので、時々刻々と変化する環境状態などを検出す
るセンサとして使用する場合、環境状態に対応して変化
するアナログ電気信号を二値化データとしてランダムア
クセスメモリの任意アドレスに順次記憶することがで
き、必要に応じてデータ読み出し手段によって記憶デー
タの読み出しを行うことができる。

【０１１７】また、請求項８記載のトランスポンダ素子
によれば、上記の効果に加えて、双安定回路を可変情報
設定部として用いたので、その入力端子における電気的
状態を二値化信号として一時的に蓄積することができる
と共に、双安定回路から安定して出力される二値化信号
を応答情報に設定することができる。

【０１１８】また、請求項９記載のトランスポンダ素子
によれば、上記の効果に加えて、セントラルプロセッシ
ングユニットの独立した入力ポート端子を可変情報設定
部の入力端子としたので、構成を簡略化することができ
る。

【０１１９】また、請求項１０記載のトランスポンダ素
子によれば、上記の効果に加えて、シュミットトリガ回
路のヒステリシス特性によって、入力された電気的状態
の微小変化に対する出力変動を除去することができる。

【０１２０】また、請求項１１記載のトランスポンダ素
子によれば、上記の効果に加えて、固定情報としてトラ
ンスポンダに固有の識別情報が送信されるので、該識別
情報によってトランスポンダを容易に特定することがで
きる。

【０１２１】また、請求項１２記載のトランスポンダ素
子によれば、上記の効果に加えて、各構成部分がチップ
型のシリコン基板上に形成されるので、形状を小型化す
ることができる。

【０１２２】また、請求項１３乃至１６記載のトランス
ポンダによれば、可変情報設定部の入力端子における電
気的状態が二値化信号として応答情報に設定されるた
め、環境状態に対応して変化するアナログ電気信号を前
記可変情報設定部の入力端子に入力することにより該ア
ナログ電気信号のレベルに応じて二値化信号の値が変化
するので、時々刻々と変化する環境状態の物理量などを
検出するセンサとして使用することができる。また、高
度なＡ／Ｄ変換器を用いることなく、前記可変情報設定
部の１つの入力端子に対して１ビットの二値化信号を出
力しているので、Ａ／Ｄ変換器を用いた場合に比べて消
費電力を大幅に削減することができる。これにより、受
信電波のエネルギーによる駆動でも十分な動作が可能で
あると共に、電池を用いた駆動では電池寿命の延命を図
ることができ電池交換の手間を大幅に削減することがで
きる。

【０１２３】また、請求項１３記載のトランスポンダに
よれば、上記の効果に加えて、基板の歪みよってインピ
ーダンスが変化するインピーダンス素子を有するブリッ
ジ回路を、圧力や温度などのセンサとして使用すること
ができる。

【０１２４】また、請求項１４記載のトランスポンダに
よれば、上記の効果に加えて、基板の歪みよって抵抗値
が変化する抵抗膜を、圧力や温度などのセンサとして使
用することができる。

【０１２５】また、請求項１５記載のトランスポンダに
よれば、上記の効果に加えて、部分的に異なった熱膨張
率を有する基板を用いたので、熱膨張或いは熱収縮に伴
って前記インピーダンス素子或いは抵抗膜の断面積及び
長さを部分的に変化させることができ、センサ機能の多
様化を図ることができる。

【０１２６】また、請求項１６記載のトランスポンダに
よれば、上記の効果に加えて、熱膨張率の異なる少なく
とも２つの層をもつ基板を用いたので、周囲温度の変換
を敏感に検出可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態におけるトランスポン
ダを示す外観斜視図

【図２】本発明の第１の実施形態におけるトランスポン
ダ素子を示す外観斜視図

【図３】本発明の第１の実施形態におけるトランスポン
ダ素子を示す平面図

【図４】図３におけるＡ−Ａ線矢視方向断面図

【図５】本発明の第１の実施形態におけるトランスポン
ダの電気回路を示すブロック図

【図６】本発明の第１の実施形態における温度変化或い
は圧力変化の検出動作を説明する図

【図７】本発明の第１の実施形態における温度変化或い
は圧力変化の検出動作を説明する図

【図８】本発明の第１の実施形態における固定情報及び
可変情報のデータビットを示す図

【図９】本発明の第１の実施形態における温度変化検出
時のデータビット変化を説明する図

【図１０】本発明の第１の実施形態における圧力変化検
出時のデータビット変化を説明する図

【図１１】本発明の第２の実施形態におけるトランスポ
ンダの電気系回路を示すブロック図

【図１２】本発明の第３の実施形態におけるトランスポ
ンダの電気系回路を示すブロック図

【図１３】本発明の第３の実施形態に係る他の電気系回
路を示すブロック図

【図１４】本発明の第４の実施形態におけるトランスポ
ンダ素子を示す平面図

【図１５】図１４におけるＡ−Ａ線矢視方向断面図

【図１６】本発明の第４の実施形態におけるトランスポ
ンダの電気系回路を示すブロック図

【図１７】本発明の第４の実施形態における固定情報及
び可変情報のデータビットを示す図

【図１８】本発明の第４の実施形態における温度変化検
出時のデータビット変化を説明する図

【図１９】本発明の第４の実施形態における圧力変化検
出時のデータビット変化を説明する図

【図２０】本発明の第５の実施形態におけるトランスポ
ンダの電気系回路を示すブロック図

【図２１】本発明の第６の実施形態におけるトランスポ
ンダを示す外観斜視図

【図２２】本発明の第６の実施形態におけるトランスポ
ンダ素子を示す外観斜視図

【図２３】本発明の第６の実施形態におけるセンサ部を
示す平面図

【図２４】図２３のＡ−Ａ線矢視方向の断面図

【図２５】本発明の第６の実施形態におけるトランスポ
ンダの電気系回路を示すブロック図

【符号の説明】

１０…トランスポンダ、１１…トランスポンダ素子、１
２…アンテナ線、１３，１４…フィルム、１３ａ…開口
部、１５，１５Ａ〜１５Ｅ…トランスポンダ素子本体、
１６…パッケージ、１６ａ，１６ｂ…アンテナ接続端
子、１６ｃ…開口部、１６ｄ…空隙部、２０…主回路、
２１…整流回路、２２…平滑・蓄電回路、２３…中央処
理部、２４…高周波回路、２５…固定情報メモリ、２
６，２６Ａ〜２６Ｅ…可変情報設定部、２６１〜２６６
…ゲート回路、２６７…ＲＡＭ、２７…ブリッジ回路、
３０…基板、３１…下層、３２…上層、３３…導電層、
Ｒ１〜Ｒ４…抵抗膜、４０…トランスポンダ、４１…ト
ランスポンダ素子、４２…センサ部、５１ａ，５１ｂ…
フィルム、５２…基板、５３…抵抗膜、５４…印刷配
線。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｋ 19/00

Claims (16)

【特許請求の範囲】
1. 【請求項１】 設定されている応答情報を二値化信号と
   して出力する応答情報設定部と、質問信号を入力したと
   きに前記応答情報設定部に設定されている応答情報を応
   答信号として送信する送受信手段とを備え、アンテナと
   接続することによってトランスポンダを構成するトラン
   スポンダ素子において、 前記応答情報設定部は、 変化しない固定情報を記憶し、該記憶されている固定情
   報を二値化信号として出力する固定情報記憶部と、 １つ以上の入力端子を有し、該入力端子の電気的状態に
   応じた二値化信号を入力端子毎に１ビットで出力する可
   変情報設定部とからなることを特徴とするトランスポン
   ダ素子。
2. 【請求項２】 外部から働く力によって変形する基板の
   表面に膜状に形成されたインピーダンス素子を有するブ
   リッジ回路と、 該ブリッジ回路の対向する１対の入力端子に接続された
   電源とを備えると共に、 前記ブリッジ回路の１対の出力端子をそれぞれ前記可変
   情報設定部の異なる入力端子に接続したことを特徴とす
   る請求項１記載のトランスポンダ素子。
3. 【請求項３】 外部から働く力によって変形する基板上
   に形成され且つ一端と他端を入力端子として該入力端子
   に電源が接続された電気的な抵抗膜を備え、 前記可変情報設定部の入力端子が前記抵抗膜の一端と他
   端との間の所定位置に接続されていることを特徴とする
   請求項１記載のトランスポンダ素子。
4. 【請求項４】 前記基板は部分的に異なった熱膨張率を
   有していることを特徴とする請求項２又は３記載のトラ
   ンスポンダ素子。
5. 【請求項５】 前記基板は熱膨張率の異なる少なくとも
   ２つの層を有していることを特徴とする請求項２又は３
   記載のトランスポンダ素子。
6. 【請求項６】 前記可変情報設定部の入力端子が素子外
   部に露出されていることを特徴とする請求項１記載のト
   ランスポンダ素子。
7. 【請求項７】 前記可変情報設定部は、ランダムアクセ
   スメモリと、該ランダムアクセスメモリに対するデータ
   書き込み手段とデータ読み出し手段とを備えていること
   を特徴とする請求項１記載のトランスポンダ素子。
8. 【請求項８】 前記可変情報設定部が双安定回路から成
   ることを特徴とする請求項１記載のトランスポンダ素
   子。
9. 【請求項９】 前記送受信手段はセントラルプロセッシ
   ングユニットを有し、 前記可変情報設定部が前記セントラルプロセッシングユ
   ニットの他のポートから独立して設けられている入力ポ
   ート端子から成ることを特徴とする請求項１記載のトラ
   ンスポンダ素子。
10. 【請求項１０】 前記可変情報設定部は、入力端子に接
    続されたシュミットトリガ回路を有し、該シュミットト
    リガ回路から二値化信号を出力することを特徴とする請
    求項１記載のトランスポンダ素子。
11. 【請求項１１】 前記固定情報がトランスポンダに固有
    の識別情報であることを特徴とする請求項１記載のトラ
    ンスポンダ素子。
12. 【請求項１２】 各構成部分がチップ型のシリコン基板
    上に形成されていることを特徴とする請求項１記載のト
    ランスポンダ素子。
13. 【請求項１３】 前記請求項６乃至１２の何れかに記載
    のトランスポンダ素子を備えたトランスポンダにおい
    て、 外部から働く力によって変形する基板の表面に膜状に形
    成されたインピーダンス素子を有するブリッジ回路と、 該ブリッジ回路の１対の入力端子に接続された電源とを
    備えると共に、 前記ブリッジ回路の１対の出力端子をそれぞれ前記可変
    情報設定部の異なる入力端子に接続したことを特徴とす
    るトランスポンダ。
14. 【請求項１４】 前記請求項６乃至１２の何れかに記載
    のトランスポンダ素子を備えたトランスポンダにおい
    て、 外部から働く力によって変形する基板上に形成され且つ
    一端と他端を入力端子として該入力端子に電源が接続さ
    れた電気的な抵抗膜を備え、 前記可変情報設定部の入力端子が前記抵抗膜の一端と他
    端との間の所定位置に接続されていることを特徴とする
    トランスポンダ。
15. 【請求項１５】 前記基板は部分的に異なった熱膨張率
    を有していることを特徴とする請求項１３又は１４記載
    のトランスポンダ。
16. 【請求項１６】 前記基板は熱膨張率の異なる少なくと
    も２つの層を有していることを特徴とする請求項１３又
    は１４記載のトランスポンダ。