KR20080008312A - 마이크로 디바이스에 대한 접촉 - Google Patents

마이크로 디바이스에 대한 접촉 Download PDF

Info

Publication number
KR20080008312A
KR20080008312A KR1020070140089A KR20070140089A KR20080008312A KR 20080008312 A KR20080008312 A KR 20080008312A KR 1020070140089 A KR1020070140089 A KR 1020070140089A KR 20070140089 A KR20070140089 A KR 20070140089A KR 20080008312 A KR20080008312 A KR 20080008312A
Authority
KR
South Korea
Prior art keywords
substrate
micro
contact bumps
recesses
alignment
Prior art date
Application number
KR1020070140089A
Other languages
English (en)
Inventor
프란시스쿠스 고데프리두스 카스퍼 비요넨
빌렘 디에터 베닌크
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20080008312A publication Critical patent/KR20080008312A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70375—Multiphoton lithography or multiphoton photopolymerization; Imaging systems comprising means for converting one type of radiation into another type of radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)

Abstract

동일하게 수행하는 공정 및 접촉 범프들을 이용하는 마이크로 디바이스들, 예를 들어 집적 회로들이 제공된다. 마이크로 디바이스는 마이크로 디바이스의 2 이상의 측면에 접촉 범프들을 가질 수 있다. 또한, 마이크로 디바이스들의 스택들이 제공된다.

Description

마이크로 디바이스에 대한 접촉{CONTACTS TO MICRODEVICES}
본 발명은 마이크로 디바이스에 관한 것이다.
리소그래피 장치는 기판 상에, 통상적으로는 기판의 타겟부 상에 원하는 패턴을 적용시키는 기계이다. 리소그래피 장치는, 예를 들어 집적 회로와 같은 마이크로 디바이스의 제조시에 사용될 수 있다. 패터닝 디바이스, 예컨대 레티클이, 예를 들어 집적 회로의 개별 층 상에 형성될 회로 패턴을 생성하는데 사용될 수 있다. 이 패턴은 기판(예컨대, 실리콘 웨이퍼) 상의 (예를 들어, 1 개 또는 수개의 다이의 부분을 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 패턴의 전사는 통상적으로 기판 상에 제공된 방사선-감응재(레지스트) 층 상으로의 이미징(imaging)을 통해 수행된다. 일반적으로, 단일 기판은 연속하여 패터닝되는 인접한 타겟부들의 네트워크를 포함할 것이다. 공지된 리소그래피 장치는, 한번에 타겟부 상으로 전체 패턴을 노광함으로써 각각의 타겟부가 조사(irradiate)되는 소위 스테퍼, 및 방사선 빔을 통해 주어진 방향("스캐닝" - 방향)으로 패턴을 스캐닝하는 한편, 이 방향과 평행한 방향(같은 방향으로 평행한 방향) 또는 역-평행한 방향(반대 방향으로 평행한 방향)으로 기판을 동기적으로 스캐닝함으로써 각각의 타 겟부가 조사되는 소위 스캐너를 포함한다. 또한, 기판 상에 패턴을 임프린트(imprint)함으로써 패터닝 디바이스에서 기판으로 패턴을 전사하는 것이 가능하다.
일반적으로, 패턴들의 수개의 층들은 기판 상에 제공됨으로써 3 차원의 마이크로 구조체, 예를 들어 회로를 형성한다. 일단 이 공정이 완료되면, 이에 따라 형성된 집적 회로는 대개 "패키징(package)"된다. 패키징은 집적 회로를 콘덕팅 레그(conducting leg)들이 제공되는 플라스틱 케이싱 내에 설치(place)하는 단계를 포함할 수 있다. 패키징 단계에서, 콘덕팅 레그들과 집적 회로의 회로들 간에 연결이 확립된다.
콘덕팅 레그들과 집적 회로의 회로들 간의 연결의 제공을 개선하기 위한 진행상의 요구가 존재한다.
일 실시예에서, 접촉 범프(contact bump)들이 제공된 2 이상의 측면(예를 들어, 대향 측면들(opposing sides)을 갖는 마이크로 디바이스(예를 들어, 집적 회로)가 제공된다.
일 실시예에서:
제 1 측면과 반대 방향을 향하는 제 2 측면을 갖는 기판의 상기 제 1 측면 상에 마이크로 구조체를 형성하는 단계;
상기 마이크로 구조체가 닿는(reach) 상기 제 2 측면 내의 후퇴부(recess)를 에칭하는 단계;
접촉 범프들을 제공하도록 후퇴부를 금속으로 채우는 단계를 포함하는 공정이 제공된다.
또한, 제 1 마이크로 디바이스 및 제 2 마이크로 디바이스를 포함한 마이크로 디바이스의 스택(stack)이 제공되고, 상기 제 1 및 제 2 마이크로 디바이스는 접촉 범프들을 통해 연결된다.
또한, 마이크로 디바이스, 예를 들어 집적 회로를 제작하는 방법이 제공되고, 상기 방법은:
기판의 제 1 측면 상에 정렬 마크들을 제공하는 단계;
기판의 제 2 측면 상에, 함께 마이크로 디바이스를 형성하고 정렬 마크들에 대해 정렬되는 복수의 패터닝된 층들을 제공하는 단계;
기판의 제 1 측면 상에, 정렬 마크들에 대해 정렬되고 제 1 패터닝된 층이 노광될 때까지 내내 에칭될 후퇴부를 에칭하는 단계; 및
제 1 패터닝된 층과 접촉하고 있는 후퇴부 내의 접촉 범프들을 제공하는 단계를 포함한다.
추가적으로, 함께 마이크로 디바이스, 예를 들어 집적 회로를 형성하는 복수의 패터닝된 층을 갖는 기판이 제공되고, 기판에는 기판 내의 후퇴부 내에 위치된 접촉 범프들의 세트(set)가 제공되며, 그것들은 가장 안쪽의 패터닝된 층과 전기적으로 접촉하고 있다.
또한, 함께 샌드위칭(sandwich)된 3 이상의 기판들의 세트가 제공되고, 각각의 기판에는 마이크로 디바이스, 예를 들어 집적 회로가 제공되며, 양쪽 측면에 접촉 범퍼를 가짐으로 인해, 인접한 기판들이 다른 하나와 전기적인 통신을 하도록 하고, 외부 연결들이 기판들의 세트에 제공되도록 한다.
본 발명에 따르면, 회로들 간의 연결을 개선하기 위해, 접촉 범프들을 이용하여 마이크로 디바이스를 스태킹하는 리소그래피 장치가 제공된다.
이하 첨부된 개략적인 도면들을 참조하여, 단지 예시의 방식으로만, 본 발명 의 실시예들을 설명할 것이다.
일 실시예에서, 본 발명은 접촉 범프들을 갖는 마이크로 디바이스를 제공한다. 먼저, 도 1 내지 도 5는 본 발명에 따라 준비한 마이크로 디바이스 내에서 사용될 수 있는 장치의 일 예시를 설명한다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)(예를 들어, UV 방사선 또는 EUV 방사선)을 컨디셔닝(condition)하도록 구성된 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고, 소정 파라미터들에 따라 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결된 지지 구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 소정의 파라미터들에 따라 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결된 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성된 투영 시스템(예를 들어, 굴절 투영 렌즈 시스템)(PS)을 포함한다.
조명 시스템은 방사선을 지향, 성형, 또는 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 타입의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 타입들의 광학 구성요소들을 포함할 수 있다.
지지 구조체는 패터닝 디바이스를 지지, 즉 그 무게를 견딘다. 이는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패터닝 디바이스를 유지한다. 지지 구조체는 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기, 또는 다른 클램핑 기술들을 이용할 수 있다. 지지 구조체는, 예를 들어 필요에 따라 고정되거나 이동가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체는, 패터닝 디바이스가 예를 들어 투영 시스템에 대해 원하는 위치에 있을 것을 보장할 수 있다. 본 명세서의 "레티클" 또는 "마스크"라는 용어의 어떠한 사용도 "패터닝 디바이스"라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는, 기판의 타겟부에 패턴을 생성하기 위해서, 방사선 빔의 단면에 패턴을 부여하는데 사용될 수 있는 여하한의 디바이스를 언급하는 것으로 폭넓게 해석되어야 한다. 방사선 빔에 부여된 패턴은, 예를 들어 상기 패턴이 위상-시프팅 피처(phase-shifting feature)들 또는 소위 어시스트 피처(assist feature)들을 포함하는 경우, 기판의 타겟부 내의 원하는 패턴과 정확히 일치하지 않을 수도 있다는 것을 유의하여야 한다. 일반적으로, 방사선 빔에 부여된 패턴은 집적 회로와 같이 타겟부에 생성될 디바이스 내의 특정 기능층에 해당할 것이다.
패터닝 디바이스는 투과형 또는 반사형일 수 있다. 패터닝 디바이스의 예로는 마스크, 프로그램가능한 거울 어레이, 및 프로그램가능한 LCD 패널들을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리(binary)형, 교번 위상-시프트형 및 감쇠 위상-시프트형과 같은 마스크 타입뿐만 아니라, 다양한 하이브리드(hybrid) 마스크 타입들을 포함한다. 프로그램가능한 거울 어레이의 일 예시는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향으로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 사용되는 노광 방사선에 대하여, 또는 침지 액체의 사용 또는 진공의 사용과 같은 다른 인자들에 대하여 적절하다면, 굴절, 반사, 카타디옵트릭(catadioptric), 자기, 전자기 및 정전기 광학 시스템, 또는 여하한의 그 조합을 포함하는 여하한의 타입의 투영 시스템을 내포하는 것으로서 폭넓게 해석되어야 한다. 본 명세서의 "투영 렌즈"라는 용어의 어떠한 사용도 "투영 시스템"이라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 발명의 예시적인 실시예에서, 상기 장치는 (예를 들어, 투과 마스크를 채택하는) 투과형으로 구성된다. 대안적으로, 상기 장치는 (예를 들어, 프로그램가능한 거울 어레이를 채택하거나, 반사 마스크를 채택하는) 반사형으로 구성될 수 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 기판 테이블 (및/또는 2 이상의 마스크 테이블)을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 기계에서는 추가 테이블이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다.
또한, 리소그래피 장치는 투영 시스템과 기판 사이의 공간을 채우기 위해서, 기판의 전체 또는 일부분이 비교적 높은 굴절률을 갖는 액체, 예컨대 물로 덮일 수 있는 형태로도 구성될 수 있다. 또한, 침지 액체는 리소그래피 장치 내의 다른 공간들, 예를 들어 마스크와 투영 시스템 사이에도 적용될 수 있다. 침지 기술은 투영 시스템의 개구수(numerical aperture)를 증가시키는 기술로 당업계에 잘 알려져 있다. 본 명세서에서 사용되는 "침지"라는 용어는 기판과 같은 구조체가 액체 내에 담그어져야 함을 의미하는 것이라기보다는, 노광시 액체가 투영 시스템과 기판 사이에 놓이기만 하면 된다는 것을 의미한다.
도 1을 참조하면, 일루미네이터(IL)는 방사선 소스(SO)로부터 방사선 빔을 수용한다. 예를 들어, 상기 소스가 엑시머 레이저(excimer laser)인 경우, 상기 소스 및 리소그래피 장치는 별도의 개체일 수 있다. 이러한 경우, 상기 소스는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 상기 방사선 빔은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템(BD)의 도움으로, 소스(SO)로부터 일루미네이터(IL)로 통과된다. 다른 경우, 예를 들어 상기 소스가 수은 램프인 경우, 상기 소스는 리소그래피 장치의 통합부일 수 있다. 상기 소스(SO) 및 일루미네이터(IL)는, 필요에 따라 빔 전달 시스템(BD)과 함께 방사선 시스템이라고도 칭해질 수 있다.
상기 일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기(AD)를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 인티그레이터(IN) 및 콘덴서(CO)와 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는데 사용될 수 있다.
상기 방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블(MT)) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크(MA)) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 상기 마스크(MA)를 가로질렀으면, 상기 방사선 빔(B)은 투영 시스템(PS)을 통과하여 기판(W)의 타겟부(C) 상에 상기 빔을 포커스한다. 일 예시에서 레지스트 층이 기판 상에 제공된다. 일 예시에서 기판(W)은 웨이퍼, 예를 들어 반도체 웨이퍼이다. 일 예시에서 웨이퍼 물질은 Si, SiGe, SiGeC, SiC, Ge, GaAs, InP 및 InAs로 구성된 그룹으로부터 선택된다. 일 예시에서 웨이퍼는 Ⅲ/Ⅴ 화합물 반도체 웨이퍼이다. 일 예시에서 웨이퍼는 실리콘 웨이퍼이다. 일 실시예에서 기판은 세라믹 기판이다. 일 예시에서 기판은 유리 기판이다. 유리 기판은, 예를 들어 평판 디스플레이(flat panel display) 및 액정 디스플레이 패널(liquid crystal display panel)의 제조시에 유용할 수 있다. 일 예시에서 기판은 플라스틱 기판이다. 일 예시에서 기판은 연성이다(flexible). 일 예시에서 기판은 (육안으로) 투명하다. 일 예시에서 기판은 유채색이다. 일 예시에서 기판은 무채색이다.
제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭계 디바이스, 리니어 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은, 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(도 1에 명확히 도시되지 않음)는, 예를 들어 마스크 라이브러리(mask library)로부터의 기계적인 회수 후에, 또는 스캔하는 동안, 방사선 빔(B)의 경로에 대해 마스크(MA)를 정확히 위치시키는데 사용될 수 있다. 일반적으로, 마스크 테이블(MT)의 이동은 장-행정 모듈(long-stroke module: 개략 위치설정) 및 단-행정 모듈(short-stroke module: 미세 위치설정)의 도움을 받아 실현될 것이며, 이는 제 1 위치설정기(PM)의 일부분을 형성한다. 이와 유사하게, 기판 테이블(WT)의 이동은 장-행정 모듈 및 단-행정 모듈을 이용하여 실현될 수 있으며, 이는 제 2 위치설정기(PW)의 일부분을 형성한다. (스캐너와는 대조적으로) 스테퍼의 경우, 마스크 테이블(MT)은 단-행정 액추에이터에만 연결되거나 고정될 수 있다. 마스크(MA) 및 기판(W)은 마스크 정렬 마크들(M1 및 M2) 및 기판 정렬 마크들(P1 및 P2)을 이용하여 정렬될 수 있다. 비록, 예시된 기판 정렬 마크들이 지정된(dedicated) 타겟부들을 차지하고 있지만, 그들은 타겟부들 사이의 공간들 내에 위치될 수도 있다(이들은 스크라이브-레인 정렬 마크(scribe-lane alignment mark)들로 알려져 있다). 이와 유사하게, 마스크(MA) 상에 1 이상의 다이가 제공되는 상황들에서, 마스크 정렬 마크들은 다이들 사이에 위치될 수 있다.
도시된 장치는, 예를 들어 다음과 같은 모드들 중 1 이상에서 사용될 수 있다:
1. 스텝 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한번에 타겟부(C) 상 에 투영된다(즉, 단일 정적 노광(single static exposure)). 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서, 노광 필드의 최대 크기는 단일 정적 노광시에 이미징되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)은, 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안에 동기적으로 스캐닝된다(즉, 단일 동적 노광(single dynamic exposure)). 마스크 테이블(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광시 타겟부의 (스캐닝 되지 않는 방향으로의) 폭을 제한하는 반면, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 또 다른 모드에서, 마스크 테이블(MT)은 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안, 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)이 각각 이동한 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 상기 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
또한, 상술된 사용 모드들의 조합 및/또는 변형, 또는 완전히 다른 사용 모드들이 채택될 수도 있다.
도 2는 기판 테이블(WT) 상의 기판(W)을 나타낸다. 기판 마크들(WM3 및 WM4)은 기판(W)의 제 1 측면("전면(front side)")에 제공되고, 기판 마크들(WM3 및 WM4) 위의 화살표에 의해 나타낸 바와 같이, 이 마크들로부터 광이 반사되며 정렬 시스템(도시되지 않음)과 함께 마스크 상의 마크들을 이용하여 정렬하는데 사용될 수 있다. 이러한 전면 정렬의 일 예시는, 본 명세서에 그 전문이 인용참조되고 있는 US 특허 출원 공개 공보 제2005-0133743호(2003년 12월 17일 출원)에서 더 상세하게 언급되어 있다.
기판 마크들(WM1 및 WM2)은 기판(W)의 제 2 측면("후면(back-side)")에 제공된다. 리소그래피 장치에서, 본 명세서에서의 기판(W)의 후면은 방사선에 노광되는 측면과 반대 방향을 향하는 기판의 측면을 지칭하고 있다. 도 2에 나타낸 실시예는 기판의 양쪽 측면 상의 정렬 마크들을 도시하지만, 일 실시예에서 상기 마크들은 기판의 한쪽 측면에만 존재할 수 있다. 예를 들어, 특정 측면 상의 마크들은 먼저, 제 1 측면에 정렬하는 제 1 측면 마크로서 사용될 수 있으며, 기판이 플립(flip)되는 경우에 동일한 마크들이 후면 마크로서 사용될 수 있다(또는, 그 역으로 사용될 수 있음).
광학 시스템은, 기판(W)의 후면에 있는 기판 마크들(WM1 및 WM2)로의 광학적 접근(optical access)을 제공하기 위해, 기판 테이블(WT) 내에 설치되어 있다. 광학 시스템은 한 쌍의 암(arm: 10a 및 10b)을 포함한다. 각각의 암은 2 개의 거 울(12 및 14) 및 2 개의 렌즈(16 및 18)로 이루어진다. 각각의 암에서의 거울들(12 및 14)은 수평면(horizontal)과 이루는 각도의 합이 90°가 되도록 경사져 있다. 이러한 방식으로, 거울들 중 하나에 수직으로 닿는 광의 빔이 다른 거울로부터 반사되는 경우에 수직 상태를 유지할 것이다. 물론, 180°의 방향 변화를 얻는 다른 방법들이 생각될 수 있다. 예를 들어, 전체 광학 시스템이 180°의 방향 변화를 제공한다면, 방향 변화의 대부분을 고려할 수 있는 방식으로 렌즈들 및 마운팅(mounting)이 설계될 수 있다.
사용예에서, 광은 기판 테이블(WT) 위에서부터 거울(12)로 지향된 후에, 렌즈들(16 및 18)을 통해 거울(14)을 지나 각각의 기판 마크(WM1 및 WM2)로 지향된다. 광은 기판 마크의 부분들로부터 반사되며, 거울(14), 렌즈들(18 및 16) 및 거울(12)을 통해 광학 시스템의 암을 따라 돌아간다. 거울들(12 및 14) 및 렌즈들(16 및 18)은, 기판 마크(WM1 및 WM2)의 이미지(20a 및 20b)가 기판(W)의 전면에 제공된 기판 마크들의 수직 위치(WM3 및 WM4)에 대응하는 기판(W)의 전면(최상부) 표면의 평면에 형성되도록 배치된다. 렌즈들(16 및 18) 및 거울들(12 및 14)의 순서는 광학 시스템에 적절하다면 다를 수도 있다. 예를 들어, 렌즈(18)는 거울(14)과 기판(W) 사이에 있을 수 있다(이후 실시예들의 예시 참조).
기판 마크들(WM1 및 WM2)의 이미지들(20a 및 20b)은 허상의(virtual) 기판 마크들로서 작용하며, 기판(W)의 전면(최상부)에 제공된 실상의(real) 기판 마크들과 정확히 동일한 방식으로, 기존의(pre-existing) 정렬 시스템(도시되지 않음)에 의해 정렬하는데 사용될 수 있다.
도 2에 나타낸 바와 같이, 광학 시스템의 암들(10a 및 10b)은, 이미지들이 기판(W) 위의 정렬 시스템에 의해 관찰(view)될 수 있도록 기판(W)의 측면으로 변위되는 이미지들(20a 및 20b)을 생성한다. 광학 시스템의 암들(10a 및 10b)의 2 개의 바람직한 방위가 기판(W)의 평면도인 도 3 및 도 4에 도시되어 있으며, 이는 XY 평면에 놓인다. 간명함을 위해, 도 3 및 도 4에서 기판 테이블(WT)은 생략된다. 도 3에서, 광학 시스템의 암들(10a 및 10b)은 X 축선을 따라 정렬된다. 도 4에서는, 광학 시스템의 암들(10a 및 10b)이 Y 축선에 평행이다. 두 경우 모두에서, 기판 마크들(WM1 및 WM2)은 X 축선 상에 놓인다. 기판 마크들(WM1 및 WM2)은 기판(W)의 아래쪽(underside)에 위치되므로, 기판(W)의 최상부의 관점으로부터 반대(reverse)가 된다. 하지만, 기판 마크들(WM1 및 WM2)의 이미지들(20a 및 20b)이 적절한 방위로 복원(restore)되도록, 광학 시스템의 암의 거울들(12 및 14)의 구성이 구성될 수 있다. 따라서, 이미지들은 기판(W)의 최상부에 있던 것처럼 정확하게 나타날 수 있다. 또한, 광학 시스템은 기판 마크(WM1 및 WM2)의 크기와 그 이미지(20a 및 20b)의 비율이 1:1이 되도록, 즉 확대 및 축소가 존재하지 않도록 배치될 수 있다. 결과적으로, 이미지들(20a 및 20b)은 그것들이 기판(W)의 전면에 있는 실상의 기판 마크들이었던 것처럼 정확하게 사용될 수 있다. 실상 및 허상의 기판 마크들을 이용하여 정렬을 수행하기 위해, 마스크 상에 제공된 공통의 정렬 패턴 또는 키(key)가 사용될 수 있다.
도 2에 나타낸 바와 같이, 본 예시에서 기판 마크들은 기판(W)의 전면 및 후면의 대응하는 위치에 제공된다. 도 3 및 도 4에서는, 간명함을 위해 기판(W)의 후 면에 있는 기판 마크들만이 도시된다. 이 구성에 따르면, X 또는 Y 축선 중 하나를 중심으로 회전함으로써 기판(W)이 플립되는 경우, 기판(W)의 최상부에 있었던 기판 마크는 이제 기판(W)의 아래쪽에 있지만, 광학 시스템의 암(10a 및 10b)에 의해 이미징될 수 있는 위치에 있을 수 있다.
거울 구성 때문에, 광학 시스템의 암(10a 및 10b)에 평행한 한 방향으로의 기판(W)의 변위는, 기판의 아래쪽에 있는 기판 마크(WM1 및 WM2)의 대응하는 이미지(20a 및 20b)를 반대 방향으로 변위시킬 것이라는 것에 유의해야 할 것이다. 예를 들어, 도 3에서 기판(W)이 오른쪽으로 변위되었다면, 이미지들(20a 및 20b)은 왼쪽으로 변위될 것이다. 정렬 시스템을 제어하는 소프트웨어는, 기판 마크들(WM1 및 WM2)의 위치를 결정하고, 정렬을 수행하는 경우의 기판(W)과 마스크의 상대 위치들을 조정하는 경우에 이를 고려할 수 있다. 광학 시스템의 2 개의 암들(10a 및 10b)이 대칭적이라면, 이미지들(20a 및 20b) 간의 간격(separation)은, 기판이 변위되는 경우에 사실상 일정하게 유지될 것이다.
본 발명의 대안적인 실시예에서, 기판 테이블(WT)에는 기판 마크들(WM1 및 WM2)의 이동에 대한 이미지들(20a 및 20b)의 이동 방향을 변화시키지 않는 거울 구성이 제공될 수 있다.
2 이상의 기판 마크는 기판(W)의 하나의 측면에 제공될 수 있다. 단일 마크는 기판 상의 특정한 지점에 대한, 마스크 상의 특정한 지점의 이미지의 상대적인 위치설정에 대한 정보를 제공할 수 있다. 하지만, 올바른 방위 정렬(correct orientational alignment) 및 확대를 보장하기 위해서는, 2 이상의 마크를 사용하 는 것이 바람직하다.
도 5는 기판 테이블(WT)의 일부분을 단면도로 나타낸다. 본 발명의 일 실시예에 따르면, 기판의 후면 상에 기판 마크들을 이미징하기 위한 광학 시스템(10a 및 10b)은 특정 방식으로 기판 테이블(WT)에 구성되어 있을 수 있다. 도 5에 나타낸 바와 같이, 광학 시스템의 암의 거울들(12 및 14)은 별개의 구성요소들로서 제공되는 것이 아니라, 기판 테이블(WT)과 통합부일 수 있다. 적절한 표면들이 기판 테이블(WT)에 기계화된 후에, 여기에 반사율을 개선하도록 코팅이 제공될 수 있으며, 이에 따라 거울들(12 및 14)을 형성한다. 광학 시스템은 매우 낮은 열 팽창 계수를 갖는 ZerodurTM와 같이 기판 테이블과 동일한 재료로 구성될 수 있으므로, 훌륭한 정렬 정확성을 얻는데 유용하다.
패터닝된 투영 빔에 대한 기판(W)의 정렬을 허용하기 위해, 기판 마크들(WM1, WM2, WM3 및 WM4)이 기판(W) 상에 제공될 수 있다. 정렬은 기판(W)의 상이한 층들의 서로에 대한 적절한 위치 설정을 위해 바람직하다. 기판(W)은, 기판(W) 상에 순서대로 형성되며 노광되기 쉬운 복수의 층들로 구성된다. 작동 디바이스(working device)를 형성하기 위해 상이한 층들이 구성되기 때문에, 상이한 노광들이 서로에 대해 최적으로 정렬되어야 한다.
도 1 내지 도 5에 관하여 위에 설명된 리소그래피 장치는, 집적 회로와 같은 마이크로 디바이스용 입력/출력 접촉부의 제작에 사용될 수 있다. 집적 회로들은 콘덕팅 레그들과 함께 플라스틱 케이스를 포함하는 패키징 내에 장착될 수 있다. 콘덕팅 레그들은, 집적 회로들이 예를 들어 프린트된 회로 기판에 용이하게 연결될 수 있도록 허용한다. 패키징의 일 예시로는 소위 플립 칩 패키징(flip chip packaging)이 있다. 플립 칩 패키징에서, 리소그래피는 집적 회로의 상부면으로부터 돌출(protrude)하는 한 세트의 솔더볼(a set of spheres of solder)을 제공하는데 사용된다. 솔더볼은 집적 회로에 전기적 접촉을 제공하는 장소에 위치된다. 집적 회로는 반전(invert)되며(플립되며), 기부(base)에 배치된다. 기부에는, 솔더볼과 전기적으로 접촉하도록 배치되는 접촉 영역들을 갖는, 콘덕팅 레그들이 제공된다. 예를 들어, 기부의 콘덕팅 레그들 상으로 용해되도록 솔더를 가열함으로써 접촉이 행해질 수 있다. 대안적인 실시예에서는 솔더 대신에 금이 사용될 수 있다. 금과 기부의 콘덕팅 레그들 간의 접촉은, 예를 들어 금에 압력을 가함으로써 달성될 수 있다.
본 발명의 일 실시예에서, 도 1 내지 도 5에 관하여 설명된 장치는 집적 회로의 제 1 측면 및 제 2 측면에, 예를 들어 금속의 접촉 범프들을 제공하는데 사용될 수 있다. 이것이 달성될 수 있는 공정의 일 예시는 도 6에 개략적으로 예시되어 있다.
도 6a를 참조하면, 기판(31) 상에 레지스트 층(30)이 제공된다. 기판(31)이 도 6에 예시된 공정 동안에 반전되기 때문에, 참조의 용이함을 위해 기판의 측면들은 라벨로 명시한다. 도 6a에서 레지스트 층이 제공된 기판(31)의 측면(즉, 도 6a의 전면)은 측면 A로서 명시된다. 도 6a에서 최저부인 기판(31)의 측면(즉, 도 6a의 후면)은 측면 B로서 명시된다.
도 6b를 참조하면, 예를 들어 도 1에 개략적으로 나타낸 리소그래피 장치를 이용하여, 레지스트 층(30)에서 정렬 마크들(32)이 노광된다. 또한, 접촉 범프들이 위치될 영역들도 노광된다. 상기 영역들은 이후에 접촉 영역들(33)로 언급될 것이다. 여하한의 적절한 리소그래피 장치가 정렬 마크들(32) 및 접촉 영역들(33)을 노광하는데 사용될 수 있다는 것을 이해할 것이다. 광학 리소그래피를 사용하는 것이 필수적인 것은 아니며; 예를 들어 임프린트 리소그래피(imprint lithography)가 사용될 수 있다. 실제로 임프린트 리소그래피는, 정렬 마크들(32) 및 접촉 영역들(33)이 어느 앞선 층들과도 정렬될 필요가 없기 때문에(임프린트 리소그래피를 이용하여 층들 간의 정확한 정렬을 달성하는 것은, 비교적 번거로울 수(cumbersome) 있음), 정렬 마크들(32) 및 접촉 영역들(33)을 생성하는데 매우 적절하다. 정렬 마크들(32) 및 접촉 영역들(33)은 단일 스텝으로 노광될(또는 임프린트될) 수 있다. 대안적으로, 그것들은 상이한 스텝시에 노광될(또는 임프린트될) 수 있다; 예를 들어, 정렬 마크들(32)은 먼저 노광된 후에, 접촉 영역들(33)을 노광하기 위한 올바른 위치를 결정하는데 사용될 수 있다.
도 6c를 참조하면, 예를 들어 종래의 방식으로 노광된 레지스트가 현상된다. 그 후, 예를 들어 종래의 에칭 화학제를 이용하여 레지스트의 에칭이 일어난다. 상기 화학제는 레지스트가 노광되었던 위치에서만 레지스트를 에칭한다. 나타낸 실시예에서 에칭은, 노광되지 않은 레지스트의 상부면으로부터 측정된 기판(31)에서의 에칭된 거리가, 예를 들어 160 나노미터가 되도록 비교적 짧은 주기의 시간 동안 수행된다.
도 6d에 나타낸 바와 같이, 정렬 마크들(32)은 레지스트 층으로 덮여 있다. 이후에, 기판(31)은 다시 에칭되며, 이 경우의 에칭은 접촉 영역들(33)의 위치에서만 일어난다(정렬 마크들(32)의 위치에서는 레지스트가 노광되지 않기 때문에, 에칭이 일어나지 않음). 본 실시예에서, 에칭은 기판(31)의 대부분을 통과할 때까지, 예를 들어 기판의 두께가 100 미크론 이하로 남을 때까지 지속된다. 일 실시예에서 기판의 나머지 두께는 50 미크론 이하, 예를 들어 20 미크론 이하이다. 에칭 이후의 접촉 영역들(33)은 접촉 후퇴부(contact recess: 33a)라고 언급될 것이며, 도 6e에 도시되어 있다.
도 6f에 나타낸 바와 같이 측면 B가 기판(31)의 전면이 되도록, 기판(31)은 반전(플립)된다. 이후에, 기판(31)은 도 1 내지 도 5에 관하여 위에 설명된 리소그래피 장치로 도입(또는 재도입)된다. 리소그래피 장치는 기판(31)의 측면 B 상으로 패터닝된 층들을 투영하는데 사용된다. 패터닝된 층들의 정렬은, 이제 기판의 후면인 기판(31)의 측면 A 상의 정렬 마크들(32)에 따른다. 정렬 마크들(32)에 따라 정렬이 달성되는 방식은, 동등한 정렬 마크들(WM1 및 WM2)에 관하여 위에 설명된다.
기판(31)의 상부면 상에 제공된 패터닝 층들은 기판의 후면 상의 정렬 마크들(32)에 대해 정렬되기 때문에, 그것들은 기판의 후면에 있는 접촉 후퇴부(33a)에 대해서도 정렬될 수 있다. 이는 패턴의 적절한 부분들이 접촉 후퇴부(33a) 바로 위에 위치될 것을 허용한다. 예를 들어, 접촉이 제공되도록 요구되는 패턴의 영역들은 접촉 후퇴부(33a) 바로 위에 위치될 수 있다.
예를 들어 도 6g에 나타낸 바와 같이, 패터닝된 몇몇 층들(34)이 기판(31)의 전면(측면 B) 상에 제공될 수 있다. 앞서 언급된 바와 같이, 이러한 층들 각각은 기판(31)의 후면(측면 A) 상에 제공된 정렬 마크들(32)에 대해 정렬될 수 있다. 대안적으로 또는 추가적으로, 소정의 패터닝된 층들은 기판의 상부면(측면 B)에 제공되는 정렬 마크들에 대해 정렬될 수 있다. 기판(31)의 상부면 상으로 1 이상의 패터닝된 층들을 노광하는 동안, 적절한 정렬 마크들이 제공될 수 있다.
일단, 패터닝된 층들의 노광 및 처리가 완료되었으면, 기판(31)의 전면(측면 B) 상의 적절한 위치에 콘덕팅 재료(35), 예를 들어 솔더의 범프들이 제공될 수 있다. 솔더의 범프들은, 패터닝된 층들의 최상부에 두꺼운 레지스트 층을 제공한 후에, 예를 들어 도 1 내지 도 5에 관하여 위에 설명된 리소그래피 장치를 이용하여 레지스트를 노광함으로써 만들어지는데, 상기 레지스트는 솔더의 범프들이 제공되어져야할 위치들에서 노광된다. 그 후, 노광된 레지스트를 제거하기 위해 종래의 방식으로 에칭이 사용된다. 솔더는 기판 상에 전기도금(electroplate)되며, 오직 에칭된 후퇴부 내에 위치되는 솔더만이 남도록 종래의 방식으로 처리된다. 그 후, 레지스트는 종래의 방식으로 기판으로부터 제거되어(strip), 기판으로부터 위를 향하여 돌출하는 솔더 블록을 남겨둔다. 그 후, 솔더는 제한된 주기의 시간 동안 구형으로 용해되도록 가열된 후에 경화(harden)된다. 또한, 이는 솔더를 리플로잉(re-flowing)하는 것으로 언급된다. 결과적인 구형의 접촉 범프들(35)은 도 6g에 도시된다.
도 6h를 참조하면, 접촉 후퇴부(33a) 내에 남아 있는 기판의 두께를 제거하기 위해 에칭이 사용된다. 이에 대한 결과로서, 최저부의 패터닝된 층의 아래면이 노광된다. 그 후, 기판(31)은 반전된다(측면 A는 이제 측면 B의 최상부에 위치됨). 솔더는 기판(31)의 전면(측면 B)에 전기도금된 후에, 접촉 후퇴부 위로 일부가 약간 돌출하여, 접촉 후퇴부(33a) 내에 위치되는 여하한의 솔더가 남도록 처리된다. 이들은 접촉 범프들(36)로 언급될 것이며 도 6i에 도시된다. 도 6으로부터 분명하듯이, 기판의 한쪽 측면에 있는 접촉 범프들은, 디바이스 층들에 의해 기판의 다른 측면에 있는 접촉 범프들과 구별될 수 있다. 또한, 기판의 한쪽 측면에 있는 접촉 범프들은 기판의 다른 측면에 있는 접촉 범프들과 정확히 맞은 편(opposite)일 필요는 없다.
기판(31)의 측면 B에 있는 구형의 접촉 범프들(35)과, 기판의 측면 A에 제공된 접촉 범프들(36)에 연결하는 콘덕팅 레그들을 갖는 패키징 내에 기판(31)을 위치시킴으로써, 기판(31)이 패키징될 수 있다. 이는, 예를 들어 그 각각이 콘덕팅 레그들 및 연계된 접촉 영역들을 갖는 2 개의 기부를 제공함으로써 달성될 수 있으며, 제 1 기부는 기판(31)의 측면 A에 고정되고 제 2 기부는 기판의 측면 B에 고정된다.
기판(31)의 양 측면에 접촉을 제공하는 것은 그 장점들 중에서도, 기판에서 더 많은 연결들이 얻어지도록 할 수 있다. 더욱이, 기판들 상에 제공된 집적 회로들이 서로 전기적으로 통신하도록 서로 연결한 각 기판으로부터의 접촉을 이용하여, 1 이상의 기판이 접합(bond)되도록 할 수 있다. 예를 들어, 도 7a 및 도 7b를 참조한다.
또 다른 실시예가 도 8a, 도 8b 및 도 8c에 도시된다. 도 8a에서, 제 1 기판 에는 접촉 범프들이 제공되고 제 2 기판에는 후퇴부들이 제공된다. 후퇴부들은 범프들에 대해 정렬되며, 도 8b에서 범프들 위에 후퇴부들이 배치된다. 도 8c는, 후속하여 범프들이 가열 공정을 거치는 상황을 나타낸다. 도 7 및 도 8에 나타낸 실시예는 2 개의 기판/마이크로 디바이스와 관계가 있지만, 본 발명은 더 많은 기판/마이크로 디바이스의 스태킹을 허용한다는 것을 이해할 것이다. 예를 들어, 도 8에서 제 2 기판에는 후퇴부와 반대 방향을 향하는 표면 상의 범프들이 제공될 수 있으며, 제 1 기판 위에 제 2 기판이 배치된 것과 유사한 방식으로, 제 2 기판 위에 후퇴부를 갖는 제 3 기판이 배치될 수 있다.
본 발명은 주로 솔더를 사용하여 접촉시키는 것이 설명되었지만, 여하한의 적절한 콘덕팅 재료를 사용하여 접촉시킬 수도 있음(예를 들어, 금 또는 다른 적절한 금속이 사용될 수 있음)을 이해할 것이다. 또한, 주로 구형의 범프들로 설명되었지만, 여하한의 적절한 형상, 예를 들어 직사각형 또는 정사각형과 같은 다각형이 사용될 수도 있음을 이해할 것이다.
본 발명의 실시예는, 도 6a 내지 도 6i에 예시된 스텝들이 특정 순서로 수행되어 설명되었지만, 상기 스텝들은 상이한 순서로 수행될 수 있음을 이해할 것이다. 예를 들어, 접촉 후퇴부들(33a)의 에칭은, 패터닝된 층들(34)이 기판(31) 상에 제공된 후에 수행될 수 있다. 이러한 경우, 접촉 후퇴부들(33a)은 패터닝된 층들(34) 중 하나(통상적으로, 기판(31) 상에 제공되었던 제 1 패터닝된 층일 수 있음)를 통해 에칭될 수 있다. 당업자라면, 수행될 수 있는 스텝들의 다른 순서 변화들을 알 수 있을 것이다.
3 이상의 기판들이 함께 샌드위칭되는 경우, 중간 기판에 제공된 마이크로 디바이스, 예를 들어 집적 회로로의 이용가능한 직접적인 접근은 존재하지 않을 수 있다. 이러한 이유로, 상부 및 하부의 마이크로 디바이스들은 적절하게 위치된 접촉부들을 통해, 중간 마이크로 디바이스에 적절한 접근을 허용하도록 구성되는 것이 바람직하다. 예를 들어, 전압원은 외측 마이크로 디바이스들 중 하나로부터의 연결을 통해 중간 마이크로 디바이스에 연결될 수 있다.
본 명세서에서는, IC 제조에 있어서 리소그래피 장치의 특정 사용예에 대하여 언급되지만, 본 명세서에 서술된 시스템은 몇몇 경우에, 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 평판 디스플레이, 액정 디스플레이(LCD), 박막 자기 헤드 등의 제조와 같이 다른 적용예들을 가질 수도 있음을 이해하여야 한다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "웨이퍼" 또는 "다이"라는 어떠한 용어의 사용도 각각 "기판" 또는 "타겟부"라는 좀 더 일반적인 용어와 동의어로 간주될 수 있음을 이해할 것이다.
이상, 광학 리소그래피와 관련하여 본 발명의 실시예들의 특정 사용예를 언급하였지만, 본 발명은 다른 적용예들, 예를 들어 임프린트 리소그래피에 사용될 수 있으며, 본 명세서가 허용한다면 광학 리소그래피로 제한되지 않는다는 것을 이해할 것이다. 임프린트 리소그래피에서 패터닝 디바이스 내의 토포그래피(topography)는 기판 상에 생성된 패턴을 정의한다. 패터닝 디바이스의 토포그래피는 전자기 방사선, 열, 압력 또는 그 조합을 인가함으로써 레지스트가 경화되는 기판에 공급된 레지스트 층으로 가압될 수 있다. 패터닝 디바이스는 레지스트가 경 화된 후에 그 안에 패턴을 남기는 레지스트로부터 이동된다.
본 명세서에서 사용된 "방사선" 및 "빔"이라는 용어는 (예를 들어, 436, 365, 355, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외(UV)방사선 및 (예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는) 극자외(EUV)방사선뿐만 아니라, 이온 빔 또는 전자 빔과 같은 입자 빔을 포함하는 모든 형태의 전자기 방사선을 포괄한다.
본 명세서가 허용하는 "렌즈"라는 용어는, 굴절, 반사, 자기, 전자기 및 정전기 광학 구성요소들을 포함하는 다양한 형태의 광학 구성요소들 중 어느 하나 또는 그 조합으로 언급될 수 있다.
당업자라면, 본 명세서에 기재된 서술내용(specification)과 실시형태(practice)를 고려하여, 본 발명의 다른 실시예들, 사용예들 및 장점들을 이해할 것이다. 서술내용은 예시적으로만 고려될 것이며, 따라서 본 발명의 범위는 다음의 청구항들에 의해서만 제한될 것이다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 예시하는 도면;
도 2는 이중(double) 측면 정렬을 위한 광학 시스템의 2 개의 브랜치(branch)를 통합(incorporate)한 기판 테이블을 예시하는 개략적인 단면도;
도 3은 이중 측면 정렬 광학기의 위치 및 방위를 나타내는 기판의 평면도;
도 4는 이중 측면 정렬 광학기의 대안적인 위치 및 방위를 나타내는 평면도;
도 5는 통합한 광학 구성요소들을 갖는 기판 테이블의 일부분의 단면도;
도 6a 내지 도 6i는 본 발명의 일 실시예를 개략적으로 예시하는 기판의 단면도;
도 7a 내지 도 7b는 본 발명의 일 실시예에 따른 스태킹(stacking) 마이크로 디바이스의 개략적인 표현을 예시하는 도면; 및
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 스태킹 마이크로 디바이스의 개략적인 표현을 예시하는 도면이다.

Claims (12)

  1. 마이크로 디바이스의 스택에 있어서,
    제 1 마이크로 디바이스 및 제 2 마이크로 디바이스를 포함하여 이루어지고, 상기 제 1 및 제 2 마이크로 디바이스는 접촉 범프들을 통해 연결되는 것을 특징으로 하는 마이크로 디바이스의 스택.
  2. 제1항에 있어서,
    상기 제 1 및 제 2 마이크로 디바이스 각각은, 접촉 범프들이 제공된 1 이상의 측면을 포함하여 이루어지고, 상기 제 1 마이크로 디바이스의 측면에 있는 접촉 범프들은 상기 제 2 마이크로 디바이스의 측면에 제공된 접촉 범프들에 연결되는 것을 특징으로 하는 마이크로 디바이스의 스택.
  3. 제1항에 있어서,
    상기 제 1 마이크로 디바이스는 접촉 범프들이 제공된 측면을 포함하여 이루어지고,
    상기 제 2 마이크로 디바이스는, 상기 제 2 마이크로 디바이스와 반대 방향을 향하는 측면에 제공된 후퇴부(recess)들을 갖는 기판 상에 제공되며,
    상기 접촉 범프들은 상기 1 이상의 후퇴부를 통해 상기 제 2 마이크로 디바이스에 닿는 것을 특징으로 하는 마이크로 디바이스의 스택.
  4. 제1항에 있어서,
    2 이상의 마이크로 디바이스들이 스태킹되는 것을 특징으로 하는 마이크로 디바이스의 스택.
  5. 집적 회로를 제작하는 방법에 있어서:
    기판의 제 1 측면에 정렬 마크들을 제공하는 단계;
    상기 기판의 제 2 측면에, 함께 집적 회로를 형성하고 상기 정렬 마크들에 대해 정렬되는, 복수의 패터닝된 층을 제공하는 단계;
    상기 기판의 제 1 측면에, 상기 정렬 마크들에 대해 정렬되고 상기 제 1 패터닝된 층이 노광될 때까지 내내 에칭되는, 후퇴부들을 에칭하는 단계; 및
    상기 제 1 패터닝된 층과 접촉하고 있는 후퇴부 내의 접촉 범프들을 제공하는 단계를 포함하여 이루어지는 것을 특징으로 하는 집적 회로를 제작하는 방법.
  6. 제5항에 있어서,
    상기 후퇴부들이 에칭되기 위한 위치들 및 상기 정렬 마크들은, 동일한 리소그래피 스텝 동안 정의되는 것을 특징으로 하는 집적 회로를 제작하는 방법.
  7. 제5항에 있어서,
    상기 후퇴부들이 에칭되기 위한 위치들 및 상기 정렬 마크들은, 별개의 리소 그래피 스텝 동안 정의되는 것을 특징으로 하는 집적 회로를 제작하는 방법.
  8. 제5항에 있어서,
    상기 후퇴부들은 상기 기판의 제 2 표면 상에 상기 패터닝된 층들을 제공하는 단계 이전에 에칭되고, 상기 에칭 단계는 상기 기판을 중간 이상까지 통과하는 것을 특징으로 하는 집적 회로를 제작하는 방법.
  9. 제5항에 있어서,
    상기 후퇴부들은 상기 기판의 제 2 표면 상에 상기 패터닝된 층들을 제공하는 단계 이후에 에칭되고, 상기 에칭 단계는 상기 패터닝된 층들 중 하나를 통과하는 것을 특징으로 하는 집적 회로를 제작하는 방법.
  10. 제5항에 있어서,
    접촉 범프들은 상기 기판의 제 1 측면에도 제공되는 것을 특징으로 하는 집적 회로를 제작하는 방법.
  11. 제5항에 있어서,
    상기 기판의 제 2 층에 있는 상기 복수의 패터닝된 층들의, 상기 기판의 제 1 측면에 있는 상기 정렬 마크들에 대한 정렬은, 상기 기판의 제 2 측면 위에 위치된 정렬 검출기, 및 상기 정렬 검출기가 상기 정렬 마크들과 광학적인 통신을 할 수 있도록 배치된 광학 시스템을 포함하여 이루어지는 정렬 시스템을 이용하여 달성되는 것을 특징으로 하는 집적 회로를 제작하는 방법.
  12. 함께 집적 회로를 형성하는 복수의 패터닝된 층이 제공된 기판에 있어서,
    가장 안쪽의 패터닝된 층과 전기적으로 접촉하도록, 상기 기판의 후퇴부들 내에 위치된 접촉 범프들의 세트가 더 제공되는 것을 특징으로 하는 복수의 패터닝된 층이 제공된 기판.
KR1020070140089A 2005-09-23 2007-12-28 마이크로 디바이스에 대한 접촉 KR20080008312A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/233,367 US20070070311A1 (en) 2005-09-23 2005-09-23 Contacts to microdevices
US11/233,367 2005-09-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092256A Division KR20070034439A (ko) 2005-09-23 2006-09-22 마이크로 디바이스에 대한 접촉

Publications (1)

Publication Number Publication Date
KR20080008312A true KR20080008312A (ko) 2008-01-23

Family

ID=37563752

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060092256A KR20070034439A (ko) 2005-09-23 2006-09-22 마이크로 디바이스에 대한 접촉
KR1020070140089A KR20080008312A (ko) 2005-09-23 2007-12-28 마이크로 디바이스에 대한 접촉

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060092256A KR20070034439A (ko) 2005-09-23 2006-09-22 마이크로 디바이스에 대한 접촉

Country Status (7)

Country Link
US (1) US20070070311A1 (ko)
EP (1) EP1768183A3 (ko)
JP (1) JP2007110106A (ko)
KR (2) KR20070034439A (ko)
CN (1) CN1996578A (ko)
SG (2) SG131073A1 (ko)
TW (1) TW200715513A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468291B2 (en) * 2006-05-10 2008-12-23 Asml Netherlands B.V. Method and apparatus for locating and/or forming bumps
JP5217260B2 (ja) * 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
JP5112151B2 (ja) * 2008-04-08 2013-01-09 株式会社アルバック 光照射装置
US20100085607A1 (en) * 2008-10-02 2010-04-08 Silverbrook Research Pty Ltd Method of encoding coding pattern
NL2004949A (en) * 2009-08-21 2011-02-22 Asml Netherlands Bv Inspection method and apparatus.
TW202105671A (zh) * 2019-02-22 2021-02-01 加拿大商弗瑞爾公司 微裝置匣結構
US20230260856A1 (en) * 2020-07-15 2023-08-17 Vuereal Inc. Cartridge for inspection

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
TW442873B (en) * 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
KR100579603B1 (ko) * 2001-01-15 2006-05-12 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6936913B2 (en) * 2002-12-11 2005-08-30 Northrop Grumman Corporation High performance vias for vertical IC packaging
TW200511531A (en) * 2003-09-08 2005-03-16 Advanced Semiconductor Eng Package stack module
US6943423B2 (en) * 2003-10-01 2005-09-13 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7288779B2 (en) * 2003-12-17 2007-10-30 Asml Netherlands B.V. Method for position determination, method for overlay optimization, and lithographic projection apparatus
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
KR100630684B1 (ko) * 2004-06-08 2006-10-02 삼성전자주식회사 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies

Also Published As

Publication number Publication date
EP1768183A3 (en) 2008-07-09
SG145753A1 (en) 2008-09-29
KR20070034439A (ko) 2007-03-28
US20070070311A1 (en) 2007-03-29
EP1768183A2 (en) 2007-03-28
TW200715513A (en) 2007-04-16
CN1996578A (zh) 2007-07-11
SG131073A1 (en) 2007-04-26
JP2007110106A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
KR100579603B1 (ko) 리소그래피 장치
TWI332118B (en) Lithographic apparatus and device manufacturing method
JP3693654B2 (ja) 較正方法、較正基板、リソグラフィ装置およびデバイス製造方法
US7562686B2 (en) Method and system for 3D alignment in wafer scale integration
KR100697298B1 (ko) 정렬 방법 및 장치, 리소그래피 장치, 디바이스 제조방법,및 정렬 툴
KR20080008312A (ko) 마이크로 디바이스에 대한 접촉
KR100616601B1 (ko) 디바이스 제조방법
KR100734589B1 (ko) 기판 테이블, 기판의 위치를 측정하는 방법, 및 리소그래피장치
JP2006054460A (ja) 位置合せマークを提供する方法、基板を位置合せする方法、デバイス製造方法、コンピュータ・プログラム及びデバイス
TWI434128B (zh) 具有交換橋之微影裝置
JP2006186367A (ja) 接合基板を形成するシステム及び方法並びに接合基板製品
US20050140951A1 (en) Lithographic apparatus
JP2008135708A (ja) 接合基板の接合性測定
JP2006146234A (ja) 表皮部材をパターン付与装置に接合する方法および表皮部材を有するパターン付与装置
KR100585210B1 (ko) 디바이스 제조방법 및 그것에 의해 제조된 디바이스
JP4943345B2 (ja) リソグラフィ装置
US7410880B2 (en) Method for measuring bonding quality of bonded substrates, metrology apparatus, and method of producing a device from a bonded substrate
JP4435760B2 (ja) デバイス製造方法
TWI234189B (en) A method of aligning a substrate, a computer readable medium, a device manufacturing method and a device manufactured thereby
EP1420449A1 (en) Device manufacturing method with reversed alignment markers
EP1469355B1 (en) Device manufacturing method
JP2003100606A (ja) 波面収差測定装置、露光装置及びデバイスの製造方法
KR20070035531A (ko) 모아레 패턴 생성 장치 및 기판의 위치를 측정하는 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application