KR100585210B1 - 디바이스 제조방법 및 그것에 의해 제조된 디바이스 - Google Patents

디바이스 제조방법 및 그것에 의해 제조된 디바이스 Download PDF

Info

Publication number
KR100585210B1
KR100585210B1 KR1020030080085A KR20030080085A KR100585210B1 KR 100585210 B1 KR100585210 B1 KR 100585210B1 KR 1020030080085 A KR1020030080085 A KR 1020030080085A KR 20030080085 A KR20030080085 A KR 20030080085A KR 100585210 B1 KR100585210 B1 KR 100585210B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
trench
alignment
marker
Prior art date
Application number
KR1020030080085A
Other languages
English (en)
Other versions
KR20040042860A (ko
Inventor
베스트카이스프랭크
콘솔리니죠셉제이.
프리츠알렉산더
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20040042860A publication Critical patent/KR20040042860A/ko
Application granted granted Critical
Publication of KR100585210B1 publication Critical patent/KR100585210B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명에 따른 디바이스 제조방법은,
제1표면 및 제2표면을 갖는 제1기판을 제공하는 단계;
상기 기판의 상기 제1표면을 하나 이상의 반전된(reversed) 정렬마커로 패터닝하는 단계;
상기 정렬마커(들) 위로 보호층을 제공하는 단계;
상기 제1기판의 상기 제1표면을 제2기판에 결합(bonding)시키는 단계;
상기 반전된 정렬마커(들) 주위에 트렌치를 형성하기 위하여, 상기 제1기판을 상기 보호층까지 국부적으로 에칭하는 단계; 및
상기 기판을 상기 트렌치내에 드러난 정렬마커(들)에 대해 정렬시키는 한편, 전면대후면(front-to-backside) 정렬시스템을 구비한 리소그래피 투영장치를 사용하여 상기 제2표면 상에 하나 이상의 패터닝된 층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

디바이스 제조방법 및 그것에 의해 제조된 디바이스{Device Manufacturing Method and Device Manufactured Thereby}
도 1은 본 발명의 방법에 사용될 수 있는 리소그래피 투영장치를 도시한 도면;
도 2는 본 발명의 에칭 방법에 사용된 정렬마커들의 위치를 도시한 기판의 평면도; 및
도 3 내지 도 8은 본 발명에 따른 디바이스 제조방법의 단계들을 예시한 도면이다.
도면에서, 대응하는 참조부호들은 대응하는 부분들을 가리킨다.
본 발명은,
- 방사선 투영빔을 공급하는 방사선시스템;
- 소정 패턴에 따라 상기 투영빔을 패터닝시키는 패터닝수단;
- 기판을 잡아주는 기판테이블; 및
- 상기 패터닝된 빔을 기판의 제1면상의 타겟부상으로 묘화(imaging)시키는 투영시스템을 포함하여 이루어지는 리소그래피 투영장치를 사용하는 디바이스 제조방법에 관한 것이다.
리소그래피 장치는 기판의 타겟부상으로 소정의 패턴을 적용하는 기계이다. 예를 들어, 리소그래피 투영장치는 집적회로(IC)의 제조에 사용될 수 있다. 이 경우에, 패터닝수단은 IC의 각각의 층에 대응되는 회로패턴을 형성할 수 있으며, 이 패턴은 이후에 방사선 감응재(레지스트)층을 가진 기판(예를 들면, 실리콘 웨이퍼)상의 타겟부(예를 들어, 하나 또는 몇 개의 다이의 일부로 구성되는)상으로 묘화될 수 있다. 일반적으로, 단일 웨이퍼는 연속적으로 노광되는 인접해 있는 타겟부들의 네트워크를 포함한다. 공지된 리소그래피 장치는, 타겟부상으로 전체 마스크 패턴을 한번에 노광함으로써 각 타겟부가 조사되는 소위 스테퍼(stepper)와, 소정의 기준 방향("스캐닝"-방향)으로 투영빔을 통하여 패턴을 스캐닝하는 한편, 상기 스캐닝 방향과 같은 방향 또는 반대 방향으로 기판을 동기적으로 스캐닝함으로써 각 타겟부가 조사되는 소위 스캐너(scanner)를 포함한다.
노광되는 웨이퍼상의 특정 점(point)에 대하여 마스크상의 특정 점의 이미지를 포지셔닝하는 공정이 정렬이다. 통상적으로, 작은 패턴과 같은 하나 이상의 정렬마크들이 각각의 기판 및 마스크 상에 제공된다. 디바이스는 중간처리 단계들을 이용하여 연속적인 노광에 의하여 형성되는 여러 층들로 구성될 수 있다. 각각의 노광 전에, 기판상의 마커들과 마스크간의 정렬이 수행되어, 신규 노광과 이전 노광 사이의 어떠한 위치적인 에러를 최소화할 수 있는데, 이 에러가 바로 오버레이 에러이다.
소정의 디바이스, 예를 들어 마이크로전자기계시스템(micro-electro-mechanical systems; MEMS) 및 마이크로광학전자기계시스템(micro-opto-electro-mechanical systems; MOEMS)에 있어서는, 리소그래피 공정들을 이용하여 기판의 양쪽 면에 구조체들을 형성할 수 있는 것이 바람직하며, 많은 경우에 있어서 기판의 대향하는 면에 있는 구조체들은 서로 정렬되어야 할 필요가 있다. 이는 리소그래피 장치에 있어서 기판의 앞면(frontside)상으로 투영되는 패턴을 뒷면(backside)상의 정렬 마커들에 대하여 정렬시키는 것이 필요하다는 것을 의미한다. 이것은 예를 들어 투명한 기판을 사용하거나 또는 기판의 앞면에 대하여 뒷면 마커의 이미지를 투영시키는 광학기기와 같은 추가 하드웨어를 이용하여 실시될 수 있다. 적외방사선이 실리콘 기판과 함께 사용될 수 있지만, 정확성이 제한되며 바람직하지 않게도 웨이퍼를 가열할 수 있다.
본 발명의 목적은, 추가 하드웨어가 필요 없고 개선된 정확성을 가지면서, 기판의 반대면에 있는 마커들에 대해 정렬된 기판의 일면에 구조체들을 프린트할 수 있는 디바이스 제조방법을 제공하는 것이다.
상기 목적 및 기타 목적들은 본 발명에 따른 디바이스 제조방법으로 달성되는데, 상기 방법은,
제1표면 및 제2표면을 갖는 제1기판을 제공하는 단계;
상기 기판의 상기 제1표면을 하나 이상의 반전된(reversed) 정렬마커로 패터 닝하는 단계;
상기 정렬마커(들) 위로 보호층을 제공하는 단계;
상기 제1기판의 상기 제1표면을 제2기판에 결합(bonding)시키는 단계;
상기 반전된 정렬마커 주위에 트렌치를 형성하기 위하여, 상기 제1기판을 상기 보호층까지 국부적으로 에칭하는 단계; 및
상기 기판을 상기 트렌치내에 드러난 정렬마커들에 대해 정렬시키는 한편, 전면대후면(front-to-backside) 정렬시스템을 구비한 리소그래피 투영장치를 사용하여 상기 제2표면 상에 하나 이상의 패터닝된 층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 제1표면에 형성된 반전된 정렬마커는, 리소그래피 투영장치가 용이하게 정렬시킬 수 있는 정상적으로 방위된(normally oriented) 정렬마커로서, 에칭에 의하여 드러난다. 따라서, 앞면에 프린트된 마커에 대하여 직접 정렬된 패턴들은 기판의 뒷면에 프린트될 수 있다.
마커의 모양에 일치하는 보호층은, 트렌치(들)을 형성하는데 사용된 에칭에 대하여 선택적인, 예를 들어 SiO2와 같은 재료로 이루어지는 것이 바람직하며, 이에 따라 에칭스톱층(etch stop layer)을 형성한다. 트렌치내에 드러날 때 마커의 가시성(visibility)을 높이기 위하여, 예를 들어 Al의 반사층이 (결합 전에) 보호층 위에 형성될 수 있다.
상기 에칭단계는, 예를 들어 산화물의 내에칭층(etch-resistant layer)을 제2표면에 형성하는 단계; 상기 내에칭층에 방사선감응레지스트층을 제공하는 단계; 상기 마커(들) 위에 개구부들을 형성하기 위하여 상기 레지스트를 패터닝하고 현상하는 단계; 및 상기 개구부내의 상기 내에칭층을 제거하는 단계에 의하여 국부화될 수 있다. 상기 개구부들을 형성하도록 레지스트를 패터닝시키기 위하여, 상기 마커들은 단지 개략적으로(coarsely) 위치될 필요가 있는데, 이는 기판의 제2면으로부터 적외마크센서(infra-red mark sensor)를 이용하여 충분한 정확도로 행해질 수 있다.
기판이 제2(캐리어)기판에 결합되기 전에, 공지된 기술들을 이용하여 제1표면내에 및/또는 제1표면 위에 디바이스들이 형성될 수 있다. 보호층 및 선택적인 반사층은, 어떠한 개재하는(intervening) 층들이 특별하게 형성되기 보다는 필요에 따라 국부적으로 제거되면서, 디바이스 층들의 일부분으로서 형성될 수 있다.
제1표면내에서 또는 제1표면상에서 구조체들을 정렬하는데 사용하는 정상적인(normal) 정렬마커들은, 제2표면상에 형성된 구조체들을 정렬하는데 사용된 반전 정렬마커들과 동일한 단계에 의해 프린트될 수 있다. 이 경우, 정상적인 마커들과 반전된 마커들의 위치관계 및 그에 따른 제1표면과 제2표면상의 구조체들의 위치관계가 확실하게 될 수 있다.
결합 후에, 제1기판은 예를 들어 연삭(grinding)에 의하여 두께를 줄일 수 있다.
본 명세서에서는 IC의 제조에 있어서의 본 발명에 따른 장치의 사용례에 대하여 언급하였으나, 이러한 장치가 다른 여러 가능한 응용례를 가지고 있음이 명백 히 이해되어야 할 것이다. 예를 들어, 상기 장치는 집적 광학시스템, 자기영역메모리용 유도 및 검출패턴, 액정표시(LCD), 박막자기헤드 등의 제조에도 이용될 수 있다. 당업자라면, 이러한 대안적인 적용례와 관련하여, 본 명세서에서 사용된 "웨이퍼" 또는 "다이"와 같은 용어가 각각 "기판" 및 "타겟부" 등과 같은 좀 더 일반적인 용어로 대체되고 있음을 이해할 수 있다. 여기서 언급된 기판은 노광 전 또는 노광 후에, 예를 들어 트랙(track)(통상적으로 레지스트층을 기판에 도포하고 노광된 레지스트를 현상하는 도구)이나 메트롤로지 또는 검사도구에서 처리될 수 있다. 적용가능한 경우에, 본 명세서는 상기 및 기타 기판처리도구에 적용될 수 있다. 또한, 상기 기판은 예를 들어 다중층 IC를 형성하기 위하여 2번 이상 처리될 수 있으므로, 본 명세서에서 기판이란 용어는 다수의 처리된 층들을 이미 포함하는 기판을 칭할 수도 있다.
본 명세서에서, "방사선" 및 "빔"이란 용어는 (예를 들어, 파장이 365, 248, 193, 157 또는 126㎚ 인) 자외(UV)방사선 및 EUV(예를 들어, 5~20nm 범위의 파장을 갖는) 극자외(EUV)방사선 뿐만 아니라 이온 빔이나 전자 빔과 같은 입자 빔들을 포함하는 모든 형태의 전자기방사선을 포괄하여 사용된다.
"패터닝수단(patterning means)"이라는 용어는 예를 들어 기판의 타겟부에 패턴을 형성하기 위하여 그 단면에 패턴을 구비한 투영빔을 부여하도록 사용될 수 있는 수단을 의미하는 것으로서 폭넓게 해석되어야 한다. 투영빔에 부여된 패턴은 기판의 타겟부내의 소정의 패턴에 꼭 정확하게 일치할 필요는 없다는 것을 유의하여야 한다. 일반적으로, 투영빔에 부여된 패턴은, 집적회로와 같은 타겟부내에 형 성되는 디바이스내의 특정 기능층에 대응한다.
패터닝수단은 투과형 또는 반사형일 수 있다. 패터닝수단의 예로는, 마스크, 프로그램가능한 거울배열 및 프로그램가능한 LCD 패널을 포함한다. 마스크는 리소그래피에서 잘 알려져 있고, 바이너리, 교번위상시프트, 감쇠위상시프트 및 다양한 하이브리드 마스크 타입과 같은 마스크 타입들을 포함한다. 프로그램가능한 거울배열의 예로는, 입사하는 방사선 빔을 상이한 방향으로 반사하기 위하여 개별적으로 각각 기울어질 수 있는 매트릭스 형태의 작은 거울들을 들 수 있는데, 이러한 방식으로 반사된 빔이 패터닝된다. 각각의 패터닝수단 예에서, 지지구조체는 예를 들어 필요에 따라 고정 또는 이동될 수 있는 프레임 또는 테이블일 수 있으며, 이는 패터닝수단이 예컨대 투영시스템에 대하여 소정의 위치에 있도록 하는 것을 보장할 수 있다. 여기서, "레티클" 또는 "마스크"라는 용어의 사용은 좀더 일반적인 용어 "패터닝수단"과 뜻이 같다고 볼 수 있다.
본 명세서에 사용되는 "투영시스템"이란 용어는, 예컨대 사용되고 있는 노광 방사선에 대하여, 또는 침지유체(immersion fluid)나 진공의 사용과 같은 기타 요인들에 대하여 적절한 바와 같이, 굴절광학시스템, 반사광학시스템 및 카타디옵트릭 광학시스템을 포함하는 여러 형태의 투영시스템을 포괄하는 것으로서 폭넓게 이해되어야 한다. 여기서 "렌즈"라는 용어의 사용은, 좀더 일반적인 용어 "투영시스템"과 뜻이 같다고 볼 수 있다.
상기 조명시스템은 또한 방사선투영빔의 지향, 성형 또는 제어를 위한 굴절형, 반사형 및 카타디옵트릭 광학 구성요소를 포함하는 여러 형태의 광학 구성요소 를 포괄할 수도 있고, 이후에 설명에서는 이러한 구성요소들을 집합적으로 또는 개별적으로 "렌즈"라고 칭할 수도 있다.
상기 리소그래피 장치는 2(듀얼 스테이지)이상의 기판테이블(및/또는 2이상의 마스크테이블)을 구비한 형태일 수 있다. 이러한 "다수 스테이지" 머신에서, 추가 테이블이 병행으로 사용될 수 있으며, 1이상의 테이블이 노광에 사용되고 있는 동안, 1이상의 다른 테이블에서는 준비작업단계가 수행될 수 있다.
상기 리소그래피 장치는 또한 투영시스템의 최종요소와 기판 사이의 공간을 채우기 위하여, 예를 들어 물과 같은 비교적 높은 굴절율을 가진 액체내에 기판이 침지되는 형태일 수도 있다. 침지액체는 또한 리소그래피 장치내의 여타의 공간, 예를 들면 마스크와 투영시스템의 최종요소 사이의 공간에 적용될 수도 있다. 투영시스템의 개구수를 증가시키기 위한 침지 기술들이 당업계에 잘 알려져 있다.
본 발명의 실시예들은 첨부된 개략적인 도면을 참조하여 단지 예시의 방법을 통하여 기술된다.
리소그래피 투영장치
도 1은 본 발명의 방법의 단계들을 수행하는데 사용될 수 있는 리소그래피 투영장치를 개략적으로 도시한다. 상기 장치는,
- 방사선(예를 들어, UV 방사선 또는 EUV 방사선)의 투영빔(PB)을 제공하는 조명시스템(일루미네이터)(IL);
- 패터닝수단(MA)(예를 들어, 마스크)을 지지하고, 아이템 PL에 대하여 패터닝수단을 정확히 위치시키는 제1위치설정수단(PM)에 연결된 제1지지구조체(예를 들 어, 마스크테이블)(MT);
- 기판(W)(예를 들어, 레지스트 코팅된 웨이퍼)을 잡아주고, 아이템 PL에 대하여 기판을 정확히 위치시키는 제2위치설정수단(PW)에 연결된 기판테이블(예를 들어, 웨이퍼테이블)(WT);
- 기판(W)의 (예를 들어, 하나 이상의 다이를 포함하는) 타겟부(C)상에 패터닝수단(MA)에 의해 투영빔(PB)에 부여된 패턴을 묘화하는 투영시스템(예를 들어, 굴절투영렌즈)(PL)을 포함하여 이루어진다.
도시된 바와 같이, 상기 장치는 (예를 들어, 투과마스크를 채택하는) 투과형이다. 대안적으로, 상기 장치는 (예를 들어, 상기 언급된 형태의 프로그램가능한 거울배열을 채택하는) 반사형일 수도 있다.
일루미네이터(IL)는 방사원(SO)으로부터 방사선의 빔을 수용한다. 상기 방사원 및 리소그래피 장치는, 예를 들어 방사원이 엑시머레이저인 경우에, 별도의 개체(entity)일 수 있다. 이 경우, 상기 방사원은 리소그래피 장치의 일부를 형성하도록 고려되지 않고, 방사선 빔은 예컨대 적절한 지향 거울 및/또는 빔 익스팬더를 포함하는 빔전달시스템(BD)의 도움을 받아 방사원(SO)로부터 일루미네이터(IL)로 들어간다. 다른 경우에, 상기 방사원은, 예컨대 방사원이 수은램프인 경우에는, 장치와 일체로 된 부분일 수도 있다. 필요하다면, 상기 방사원(SO) 및 일루미네이터(IL)는, 빔전달시스템(BD)과 함께 방사선시스템으로 명명될 수 있다.
일루미네이터(IL)는 각이 있는 상기 빔의 세기 분포를 조정하는 조정수단(AM)을 포함할 수 있다. 일반적으로, 적어도 일루미네이터의 퓨필평면내의 세기 분포의 외반경 및/또는 내반경 크기(통상 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 일반적으로 인티크레이터(IN) 및 콘덴서(CO)와 같은 다양한 기타 구성요소들을 포함한다. 상기 일루미네이터는, 투영빔(PB)으로 명명되는, 그 단면에 소정의 균일성 및 세기 분포를 갖는 방사선의 컨디셔닝된 빔을 제공한다.
투영빔(PB)은 마스크테이블(MT)상에 잡혀있는 마스크(MA) 위에 입사된다. 마스크(MA)를 지난 투영빔(PB)은 렌즈(PL)를 통과하여 기판(W)의 타겟부(C)상으로 상기 빔을 포커싱한다. 제2위치설정수단(PW) 및 위치 센서(IF)(예를 들어, 간섭계 디바이스)에 의하여, 기판테이블(WT)은, 예컨대 빔(PB)의 경로내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제1위치설정수단(PM) 및 또 다른 위치센서(도 1에 명확히 도시되지는 않음)는 예를 들어, 마스크 라이브러리로부터 기계적으로 회수된 후, 즉 스캔하는 동안, 빔(PB)의 경로에 대하여 마스크(MA)를 정확히 위치시키도록 사용될 수 있다. 일반적으로, 대물테이블(MT, WT)의 이동은, 위치설정수단(PM, PW)의 일부를 형성하는, 장행정모듈(long-stroke module)(개략 위치설정) 및 단행정모듈(미세 위치설정)의 도움을 받아 실현될 것이다. 하지만, (스캐너와는 대조적으로) 스테퍼의 경우, 마스크테이블(MT)은 단지 단행정 액추에이터에 연결되거나 또는 고정될 수도 있다. 마스크(MA) 및 기판(W)은 마스크정렬마크(M1, M2) 및 기판정렬마크(P1, P2)를 이용하여 정렬될 수 있다.
상술한 장치는 아래의 바람직한 모드로 사용될 수 있다.
1. 스텝 모드에서, 마스크테이블(MT) 및 기판테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 투영빔에 부여된 전체 패턴은 한번에 타겟부(C)상에 투영된다(즉, 단일 정적(static) 노광). 이후 기판테이블(WT)이 X 및/또는 Y 방향으로 시프트되어 상이한 타겟부(C)가 노광될 수 있다. 스텝 모드에서, 노광 필드의 최대 크기는 단일 정적 노광으로 묘화된 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 마스크테이블(MT) 및 기판테이블(WT)은, 투영빔에 부여된 패턴이 타겟부(C)상에 투영되는 동안에 동기적으로 스캐닝된다(즉, 단일 동적(dynamic) 노광). 마스크테이블(MT)에 대한 기판테이블(WT)의 속도 및 방향은, 투영시스템(PL)의 배율(축소율) 및 이미지 반전(reversal) 특성에 의하여 결정된다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광에서의 타겟부의 (비-스캐닝(non-scanning) 방향으로의) 폭을 제한하는 반면, 스캐닝 모션의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 또 다른 모드에서, 마스크테이블(MT)은 프로그램가능한 패터닝수단을 유지하면서 기본적으로 정지상태로 유지되며, 기판테이블(WT)은 투영빔에 부여된 패턴이 타겟부(C)상으로 투영되는 동안에 이동 또는 스캐닝된다. 이 모드에서는 일반적으로 펄스방사원(pulsed radiation source)이 채택되고, 기판테이블(WT)의 각각의 이동 후 또는 스캔시에 연속적인 방사선 펄스들 사이에서, 프로그램가능한 패터닝수단이 필요에 따라 업데이트된다. 이러한 작동 모드는, 상기 언급된 형태의 프로그램가능한 거울배열과 같은 프로그램가능한 패터닝수단을 활용하는 무마스크 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
상술된 모드의 사용 또는 전반적으로 상이한 모드의 사용에 있어서의 조합 및/또는 변형이 채택될 수도 있다.
제1실시예
도 2는 양쪽 면 위에 디바이스들이 제공되고 그 위에 정상적인 마커들(도시안됨) 및 반전된 마커들(1~8)이 제공되는 웨이퍼(W)를 보여준다. 반전된 마커들(1~8)은 정상적인 마커들의 (웨이퍼가 회전되는 축선, 이 경우에는 Y 축선에 대한) 거울 이미지들이다. 상기 정상적인 마커들은, 당업계에서 잘 알려진 바와 같이, 격자, 격자들의 그룹, 박스-인-박스(box-in-box), 프레임-인-프레임, 갈매기 무늬 등과 같은 소정의 편리한 형태를 취할 수도 있고, 일련의 노광에 앞서 기판의 광범위한(global) 정렬에 사용되는 주마커(primary marker)들을 형성할 수도 있다. 도 2에는, 4개의 격자들로 각각 형성된, 반전주마커 및 기준을 위한 정상주마커의 예시들이 도시되어 있다. 4개의 격자들의 경우, 한 쌍은 수평이고, 한 쌍은 수직이며, 도면으로부터 명백하지는 않지만, 각 쌍의 2개의 격자들은 공지된 방식으로 상이한 주기(periods)를 가진다. 본 예시에서는, 웨이퍼 축선 상의 대칭위치에 마커들이 제공된다. 물론, 본 발명은 예컨대 각각의 타겟영역 또는 다이에 인접한 마커들과 같은 여타의 마커들에 적용될 수도 있다.
도 3 내지 도 8은 본 발명의 방법의 예시에 있어서의 단계들을 예시한다. 우선, 정상적인 마커들(도시안됨) 및 반전된 마커들(1~8)은, 도 2의 Y축선을 따른 부분적인 단면도인 도 3에 도시된 바와 같이, 공지된 방식으로 웨이퍼(W)의 제1표면(10a)내에서 에칭되고, SiO2 보호층(11) 및 Al 반사층(12)에 의하여 도포된 다. 그 후, 기판(W)이 뒤집히고 접착층(13)을 이용하여 캐리어기판(CW)에 결합된다. 도 4는 제일 위에 제2표면(10b)을 가진, 캐리어기판(CW)에 결합된 기판(W)을 보여준다.
도 5에 도시된 바와 같이, 웨이퍼(W)는 예컨대 70㎛ 정도의 소정 두께 T로 연삭되고, 상부면(10b')은 그 위에 형성되는 디바이스들의 요구에 따라 마무리된다.
반전된 마커들(1~8)을 드러내도록 제1기판을 통하여 국부적으로 에칭하기 위하여, 도 6에 도시된 바와 같이, 제2표면(10b')이 먼저 증착에 의하여 산화물 층(14) 및 반전된 마커들(1~8) 위에서 주요 플러드 윈도우(primary flood window; 16)를 개방하도록 노광되는 레지스트 층(15)으로 커버된다. 상기 주요 플러드 윈도우(16)들은 상기 마커들보다 훨씬 더 크기 때문에, 정확하게 위치되어야 할 필요는 없으며, 그들을 형성하기 위한 노광 단계는, 기판(W)을 통하여 반전된 마커들을 검출할 수 있는 적외선을 이용하는 마크센서와 같은 개략적인(coarse) 정렬도구를 이용하여 마커들이 위치된 후에 수행될 수 있다.
상기 산화물 층(14)은, 트렌치(17)를 형성하기 위하여 수행되는 Si에 민감한 에천트를 이용하여 하드마스크 및 딥(deep) 트렌치 에칭을 형성하도록, 건조 에칭 RIE 또는 습식 에칭(HF를 포함하는 완충된 산화물 에칭)에 의하여 윈도우(16)내에서 제거된다. 상기 딥 트렌치 에칭은 SiO2 층에서 끝나므로, 트렌치(17)들은 반전된 주마커(1, 5)까지 아래로 연장되어 도 8에 도시된 위치에 도달한다. 그 후, 트렌치(17)내에 드러난 반전된 마커들(1~8)에 대하여 정렬되면서, 제2표면 상에 디바이스 층들이 형성될 수 있다. 상기 트렌치들은 예컨대 1200㎛와 같이 충분히 넓은 그 상단에서의 폭 d1을 가지므로, 그 저부에서의 폭 d2가 예컨대 1000㎛와 같이 충분히 크도록 보장함으로써, 마커들(1~8)을 충분히 수용할 수 있게 된다. 그런 다음, 계속된 처리에 앞서 산화물 층(14)이 제거된다.
결합된 기판의 계속된 처리에서의 제1단계는, 드러난 마커들에 대하여 공지된 위치에서, 현재 웨이퍼의 제일 위의 제2표면(10b')상에 추가 마커들을 프린트하는 것일 수 있다. 상기 추가 마커들은 제2표면의 추가 처리에 있어서 드러난 마커들보다 더욱 편리하게 정렬될 수 있다.
지금까지 본 발명의 특정 실시예가 기재되었지만, 본 발명은 기재된 것 이외의 방법으로도 실시될 수 있음을 이해할 수 있다. 상기 기재는 본 발명을 제한하지 않는다.
본 발명에 따르면, 추가 하드웨어가 필요 없고 개선된 정확성을 가지면서, 기판의 반대면에 있는 마커들에 대해 정렬된 기판의 일면에 구조체들을 프린트할 수 있는 디바이스 제조방법을 제공할 수 있다.

Claims (11)

  1. 디바이스 제조방법에 있어서,
    제1표면 및 제2표면을 갖는 제1기판을 제공하는 단계;
    상기 기판의 상기 제1표면을 하나 이상의 반전된(reversed) 정렬마커로 패터닝하는 단계;
    상기 정렬마커(들) 위로 보호층을 제공하는 단계;
    상기 제1기판의 상기 제1표면을 제2기판에 결합(bonding)시키는 단계;
    상기 반전된 정렬마커 또는 각각의 반전된 마커 주위에 트렌치를 형성하기 위하여, 상기 제1기판을 상기 보호층까지 국부적으로 에칭하는 단계; 및
    상기 기판을 상기 트렌치 또는 각각의 트렌치내에 드러난 정렬마커(들)에 대해 정렬시키는 한편, 전면대후면(front-to-backside) 정렬시스템을 구비한 리소그래피 투영장치를 사용하여 상기 제2표면 상에 하나 이상의 패터닝된 층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디바이스 제조방법.
  2. 제1항에 있어서,
    상기 보호층은, 트렌치(들)을 형성하는데 사용되는 에칭에 대하여 선택적인, 예컨대 SiO2와 같은 재료로 형성되며, 그에 따라 에칭스톱층(etch stop layer)을 형성하는 것을 특징으로 하는 디바이스 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 트렌치내에서 드러날 때 마커의 가시성(visibility)을 높이기 위하여, 상기 결합하는 단계에 앞서, 예를 들어 Al의 반사층을 상기 보호층 위에 형성하는 추가 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 결합하는 단계에 앞서, 상기 제1표면내에 및/또는 상기 제1표면 상에 디바이스들을 형성하는 추가 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  5. 제4항에 있어서,
    상기 보호층, 및/또는 만일 제공된다면 상기 반사층은, 필요에 따라 국부적으로 제거되는 어떠한 개재(intervening) 층들을 가진 디바이스 층들의 일부로서 형성되는 것을 특징으로 하는 디바이스 제조방법.
  6. 제4항에 있어서,
    상기 제1표면내에 또는 상기 제1표면상에 구조체들을 정렬하는데 사용하는 정상적인(normal) 정렬마커들은, 상기 반전된 정렬마커들과 동일한 단계로 프린트되는 것을 특징으로 하는 디바이스 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 국부적으로 에칭하는 단계는, 예를 들어 산화물의 내에칭층(etch-resistant layer)을 제2표면 상에 형성하는 단계; 상기 내에칭층에 방사선-감응레지스트층을 제공하는 단계; 상기 마커(들) 위에 개구부들을 형성하기 위하여 상기 레지스트를 패터닝하고 현상하는 단계; 및 상기 개구부내의 상기 내에칭층을 제거하는 단계들을 포함하는 것을 특징으로 하는 디바이스 제조방법.
  8. 제1항 또는 제2항에 있어서,
    상기 결합하는 단계 후에, 예컨대 연삭에 의하여 상기 제1기판의 두께를 줄이는 추가 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  9. 제1항 또는 제2항에 있어서,
    상기 정렬마커(들)은, 프로세스 층들을 패터닝하는데 사용되는 것과 동일한 장치를 사용하여 패터닝되는 것을 특징으로 하는 디바이스 제조방법.
  10. 제1항 또는 제2항에 있어서,
    상기 제2표면상에 하나 이상의 패터닝된 층을 형성하는 상기 단계는, 상기 트렌치 또는 각각의 트렌치내에 드러난 정렬마커(들)에 대하여 공지된 위치에서 하나 이상의 추가 정렬마커를 형성하는 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  11. 제1항 또는 제2항에 따른 방법에 의하여 제조된 디바이스.
KR1020030080085A 2002-11-13 2003-11-13 디바이스 제조방법 및 그것에 의해 제조된 디바이스 KR100585210B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02257846 2002-11-13
EP02257846.2 2002-11-13

Publications (2)

Publication Number Publication Date
KR20040042860A KR20040042860A (ko) 2004-05-20
KR100585210B1 true KR100585210B1 (ko) 2006-05-30

Family

ID=32695568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080085A KR100585210B1 (ko) 2002-11-13 2003-11-13 디바이스 제조방법 및 그것에 의해 제조된 디바이스

Country Status (6)

Country Link
US (1) US7320847B2 (ko)
JP (1) JP2004165670A (ko)
KR (1) KR100585210B1 (ko)
CN (1) CN1501165A (ko)
SG (1) SG142129A1 (ko)
TW (1) TWI275912B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005119368A2 (en) * 2004-06-04 2005-12-15 Carl Zeiss Smt Ag System for measuring the image quality of an optical imaging system
JP4561265B2 (ja) * 2004-09-14 2010-10-13 ソニー株式会社 裏面照射型固体撮像装置及びその製造方法
US20070269959A1 (en) * 2006-05-16 2007-11-22 Freeman John E Method of aligning mask layers to buried features
KR100762245B1 (ko) 2006-09-29 2007-10-01 주식회사 하이닉스반도체 포토마스크의 패턴 결함 수정 방법
US20080083818A1 (en) * 2006-10-06 2008-04-10 Asml Netherlands B.V. Measuring the bonding of bonded substrates
NL1036308A1 (nl) * 2007-12-19 2009-06-22 Asml Netherlands Bv Lithographic method.
US12057332B2 (en) 2016-07-12 2024-08-06 Ayar Labs, Inc. Wafer-level etching methods for planar photonics circuits and devices
US11101617B2 (en) 2018-07-16 2021-08-24 Ayar Labs, Inc. Wafer-level handle replacement
CN114628403A (zh) * 2020-11-27 2022-06-14 京东方科技集团股份有限公司 显示基板母板及其制备方法、显示基板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737033A (en) * 1986-10-07 1988-04-12 General Electric Co. Alignment key and method of making the same
JP3175188B2 (ja) * 1991-05-10 2001-06-11 ソニー株式会社 位置合わせマークの形成方法
US5436173A (en) * 1993-01-04 1995-07-25 Texas Instruments Incorporated Method for forming a semiconductor on insulator device
JP3239976B2 (ja) 1994-09-30 2001-12-17 株式会社東芝 アライメントマーク、半導体装置の製造方法および半導体装置
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
JP2000232044A (ja) 1999-02-09 2000-08-22 Nec Corp 半導体装置およびその製造方法
EP1148546A1 (de) 2000-04-19 2001-10-24 Infineon Technologies AG Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat
US6335214B1 (en) * 2000-09-20 2002-01-01 International Business Machines Corporation SOI circuit with dual-gate transistors
US6768539B2 (en) * 2001-01-15 2004-07-27 Asml Netherlands B.V. Lithographic apparatus

Also Published As

Publication number Publication date
TW200523681A (en) 2005-07-16
US7320847B2 (en) 2008-01-22
KR20040042860A (ko) 2004-05-20
CN1501165A (zh) 2004-06-02
SG142129A1 (en) 2008-05-28
JP2004165670A (ja) 2004-06-10
US20040142256A1 (en) 2004-07-22
TWI275912B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
KR100616601B1 (ko) 디바이스 제조방법
JP4750812B2 (ja) リソグラフィック装置および位置合わせ装置
KR100697298B1 (ko) 정렬 방법 및 장치, 리소그래피 장치, 디바이스 제조방법,및 정렬 툴
TWI424288B (zh) 微影裝置及器件製造方法
JP2004165666A (ja) リソグラフィ装置及びデバイス製造方法
US7130049B2 (en) Method of measurement, method for providing alignment marks, and device manufacturing method
JP2006054460A (ja) 位置合せマークを提供する方法、基板を位置合せする方法、デバイス製造方法、コンピュータ・プログラム及びデバイス
KR100585210B1 (ko) 디바이스 제조방법 및 그것에 의해 제조된 디바이스
JP2007110106A (ja) マイクロデバイスへの接続
US7251018B2 (en) Substrate table, method of measuring a position of a substrate and a lithographic apparatus
US6960775B1 (en) Lithographic apparatus, device manufacturing method and device manufactured thereby
JP2006146234A (ja) 表皮部材をパターン付与装置に接合する方法および表皮部材を有するパターン付与装置
US20060035159A1 (en) Method of providing alignment marks, method of aligning a substrate, device manufacturing method, computer program, and device
JP4658004B2 (ja) デバイス製造方法
KR100549780B1 (ko) 정렬 툴, 리소그래피장치, 정렬방법, 디바이스제조방법 및그 제조된 디바이스
EP1420449A1 (en) Device manufacturing method with reversed alignment markers
JP4435760B2 (ja) デバイス製造方法
KR100550032B1 (ko) 기판의 정렬방법, 컴퓨터 프로그램, 디바이스 제조방법 및이에 따라 제조된 디바이스
EP1469355B1 (en) Device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee