KR100616601B1 - 디바이스 제조방법 - Google Patents

디바이스 제조방법 Download PDF

Info

Publication number
KR100616601B1
KR100616601B1 KR1020030093981A KR20030093981A KR100616601B1 KR 100616601 B1 KR100616601 B1 KR 100616601B1 KR 1020030093981 A KR1020030093981 A KR 1020030093981A KR 20030093981 A KR20030093981 A KR 20030093981A KR 100616601 B1 KR100616601 B1 KR 100616601B1
Authority
KR
South Korea
Prior art keywords
substrate
alignment
marker
pattern
markers
Prior art date
Application number
KR1020030093981A
Other languages
English (en)
Other versions
KR20040055696A (ko
Inventor
베스트카이스프랭크
콘솔리니죠셉제이.
신드샤이암
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20040055696A publication Critical patent/KR20040055696A/ko
Application granted granted Critical
Publication of KR100616601B1 publication Critical patent/KR100616601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

기판의 양면상에 디바이스를 제조하는 공정에서, 반전정렬마커는 10㎛ 깊이까지 상기 기판의 제1면상에 에칭되고, 상기 기판은 뒤집혀지고, 캐리어 웨이퍼로 본딩되며, 그런 다음 정상정렬마커와 같이 반전정렬마커를 노출시키기 위해 10㎛ 정도의 두께로 랩핑되거나 그라인딩된다. 상기 반전정렬마커는 정상마커 및 오버레이된 반전마커를 포함할 수 있다.

Description

디바이스 제조방법{DEVICE MANUFACTURING METHOD}
도 1은 본 발명의 방법에서 사용될 수 있는 리소그래피 투영장치를 도시한 도면,
도 2는 본 발명의 방법에서 사용된 정렬마커의 위치를 나타내는 기판의 평면도,
도 3 내지 도 5는 각각 정상정렬마커, 반전정렬마커 및 조합정렬마커를 도시한 도면,
도 6 내지 도 8은 본 발명에 따른 디바이스 제조방법의 단계를 도시한 도면이다.
본 발명은 리소그래피 장치를 사용하는 디바이스 제조방법에 관한 것이다.
리소그래피 장치는 기판의 타겟부상으로 원하는 패턴을 적용하는 장치이다. 리소그래피 장치는 예를 들어, 집적회로(ICs)의 제조에 이용될 수 있다. 이러한 경우, 마스크와 같은 패터닝 수단은 상기 IC의 개별층에 대응하는 회로패턴을 생성하는데 이용될 수 있고, 이러한 패턴은 방사선감응재(레지스트)층을 갖는 기판(예를 들어, 실리콘 웨이퍼)상의 (예를 들어, 1 이상의 다이의 부분으로 이루어지는) 타겟부상에 묘화될 수 있다. 일반적으로, 단일 웨이퍼는 연속적으로 노광되는 인접한 타겟부들의 네트워크를 포함할 것이다. 공지된 리소그래피 장치는, 타겟부상에 전체 패턴을 한번에 노광함으로써 각각의 타겟부가 조사되는 소위 스테퍼(stepper), 및 투영빔을 통해 소정 방향("스캐닝" 방향)으로 상기 패턴을 스캐닝하면서 상기 방향과 평행하게 또는 반평행하게 기판을 동기적으로 스캐닝함으로써 각각의 타겟부가 조사되는 소위 스캐너(scanner)를 포함한다.
정렬은 노광될 웨이퍼상의 특정지점으로 마스크상의 특정지점의 이미지를 위치결정하는 공정이다. 통상적으로, 작은 패턴과 같은 하나 이상의 정렬마크가 기판 및 마스크상에 각각 제공된다. 디바이스는 중간 처리단계의 연속적인 노광에 의해 조성되는 복수의 층으로 이루어질 수 있다. 각각의 노광 전에, 기판상의 마커와 마스크간의 정렬은 새로운 노광과 이전의 노광사이의 어떠한 위치에러도 최소화하도록 수행되고, 상기 에러를 오버레이 에러로 칭한다.
예를 들어, 마이크로-일렉트로-기계적 시스템(MEMS) 및 마이크로-옵토-일렉트로-기계적 시스템(MOEMS)과 같은 몇몇 디바이스에 대해, 리소그래피 공정을 이용하여 기판의 양면에 구조체를 생성할 수 있는 것이 바람직하고, 대다수의 경우 기판의 양쪽면상의 구조체는 서로 정렬될 필요가 있다. 이는 리소그래피 장치가 기판의 앞면상에 투영되는 패턴을 뒷면상의 정렬마커와 정렬시키는 것이 필요하다는 것을 의미한다. 이를 실시하기 위한 공지된 방법들은 뒷면마커의 이미지를 기판의 앞면으로 투영하는 광학기 또는 기판에 투과성인(transparent) 파장을 이용하는 정렬 툴을 이용한다. 그러나, 어떤 경우에는, 제2면을 프린트하기 위해 기판의 제1면을 캐리어(또는 핸들) 웨이퍼의 아랫쪽에 본딩하는 것이 바람직하다. 그런 경우, 앞면-대-뒷면 광학기는 소용없다. 또한, 실리콘 기판이 적외선 방사선에 투과성인 한편, 이러한 방사선을 이용하는 정렬은 제한된 정확성을 가지고, 바람직하지 않게 웨이퍼를 가열할 수 있다.
웨이퍼내로 트렌치(trench)를 깊게 에칭하는 것이 예를 들어, EP-A-1 081 748 및 US 제5,004,705호에서 제안되었다. 그 후, 웨이퍼가 에칭되어, 노광의 초기 정렬(crude alignment)을 위해 사용되는 트렌치를 최상면에 노출시킨다.
본 발명의 목적은 개선된 정확성성을 가지고 기판이 캐리어로 본딩될 때, 기판의 다른쪽 면상의 마커에 대해 정렬되는 상기 기판의 한쪽 면상의 구조체를 프린트할 수 있는 디바이스 제조방법을 제공하는 것이다.
본 발명의 일 형태에 따르면,
제1표면 및 제2표면을 갖는 제1기판을 제공하는 단계;
표준정렬패턴의 미러 이미지를 포함하는 하나 이상의 정렬마커를 가지도록 상기 기판의 상기 제1표면을 제1깊이까지 에칭하는 단계;
상기 제1기판의 상기 제1표면을 제2기판에 본딩하는 단계;
상기 제1기판을 상기 제1깊이와 동일하거나 또는 그 미만인 제1두께로 얇게 하여, 상기 정렬마커를 노출시키는 단계; 및
상기 기판을 노출된 정렬마커와 정렬시키는 한편, 리소그래피 투영장치를 이용하여 상기 제2표면상에 하나 이상의 패터닝된 층을 형성하는 단계를 포함하는 디바이스 제조방법이 제공된다.
상기 제1표면에 형성된 정렬마커는, 리소그래피 투영장치가 쉽게 정렬될 수 있도록 정상적으로 방위를 잡은 정렬마커로서 에칭에 의해 노출된다. 따라서, 앞면상에 프린트된 마커와 직접 정렬되는 패턴이 기판의 뒷면상에 프린트될 수 있다. 표준정렬패턴은, 묘화를 위해 사용되는 리소그래피 장치에서의 정렬툴이 그것에 대해 정렬될 수 있는 것이다. 예를 들어, 그것은 상이한 방위 및 피치의 격자그룹일 수 있다. 기타 패턴도 이용될 수 있다.
따라서, 본 발명은 프로세스 층의 형성전에 기판의 제2표면상의 정렬마커를 프린트하는 추가적인 단계의 필요성을 제거한다.
정렬패턴의 미러 이미지를 포함하는 정렬마커는 미러 이미지상에 오버레이된 상기 정렬패턴의 정상 이미지를 포함할 수도 있다. 이것은 두개의 면상의 구조체들간에 정렬을 보장하는 기판의 양면상의 노광동안에 정렬될 수 있는 단일 정렬마커를 생성한다. 격자그룹을 포함하는 정렬마크의 경우, 이것은 선형격자를 그리드로 변화시킨다. 기판이 제2(캐리어) 기판에 본딩되기 전에, 디바이스는 공지기술을 이용하여 제1표면내에 및/또는 제1표면상에 형성될 수 있다.
제1표면내의 또는 제1표면상의 구조체를 정렬하는데 사용되는 정상정렬마커는 구조체를 정렬시키는데 사용되는 반전정렬마커가 제2표면상에 형성되는 것과 같은 동일한 단계에서 프린트될 수 있다. 이러한 방식으로, 정상마커와 반전마커의 위치관계 및 그에 따른 제1표면과 제2표면상의 구조체의 위치관계가 보증될 수 있다.
랩핑(lapping) 또는 그라인딩(grinding)에 의해 두께를 감소시킬 수 있다.
상기 제1깊이는 10㎛ 정도 또는 그 이상일 수 있고, 상기 제1두께는 10㎛ 정도 또는 그 미만일 수 있다.
비록 본 명세서에서는 리소그래피 장치를 사용함에 있어 IC의 제조에 대해서 특정하여 언급하였으나, 본 명세서에서 기술된 상기 리소그래피 장치가 집적 광학 시스템, 자기영역 메모리용 유도 및 검출 패턴, 액정표시장치(LCD), 박막 자기헤드 등의 제조와 같이 다른 응용례를 가지고 있음이 이해되어야 한다. 당업자라면, 이러한 대안적인 응용례에서, 본 명세서에서 사용된 "웨이퍼" 또는 "다이"와 같은 용어가 "기판" 또는 "타겟부" 등과 같은 좀 더 일반적인 용어로 각각 대체되어 있음을 이해할 것이다. 예를 들어, 본 명세서에 언급된 기판은 노광전 또는 노광후에 (통상적으로 레지스트층을 기판에 도포하고, 노광된 레지스트를 현상하는 툴인) 트랙(track) 또는 메트롤로지(metrology) 또는 검사툴을 가지고 처리될 수 있다. 본 명세서에서 적용될 수 있는 설명이 그러한 것 및 여타의 기판 처리툴에 적용될 수 있다. 예를 들어, 기판은 다층 IC를 생성하기 위해 한번이상 처리될 수도 있어, 본 명세서에서 사용되는 기판이라는 용어는 또한 이미 다층의 처리층을 포함하는 기판으로 언급될 수 있다.
본 명세서에서, "방사선" 및 "빔"이라는 용어는 이온빔 또는 전자빔 등의 입자빔뿐만 아니라 (예를 들어 365, 248, 193, 157 또는 126㎚의 파장을 갖는) 자외 선(UV) 방사선 및 (예를 들어, 5 ~ 20nm 범위의 파장을 갖는) 극자외선(EUV) 방사선을 포함하는 모든 형태의 전자기 방사선을 내포하는 것으로 사용된다.
본 명세서에서, "패터닝 수단"이라는 용어는 기판의 타겟부에 패턴을 생성하는 것과 같이 투영빔에 단면패턴을 부여하도록 사용될 수 있는 수단을 의미하는 것으로서 폭넓게 해석되어야 한다. 상기 투영빔에 부여된 패턴이 상기 기판의 타겟부에서의 소정 패턴에 정확히 대응하지 않을 수도 있다는 점을 유념해야 한다. 일반적으로, 상기 투영빔에 부여된 패턴은 집적회로와 같이 상기 타겟부에 생성될 디바이스내의 특정기능층에 대응할 것이다.
패터닝 수단은 투과형 또는 반사형일 수 있다. 상기 패터닝 수단의 예로는 마스크, 프로그램가능한 미러 어레이 및 프로그램가능한 LCD 패널이 있다. 마스크는 리소그래피 분야에서 잘 알려져 있고, 바이너리형(binary), 교번 위상 시프트형(alternating phase-shift) 및 감쇠 위상 시프트형(attenuated phase-shift)과 같은 마스크 형태뿐만 아니라 다양한 하이브리드 마스크 형태를 포함한다. 프로그램가능한 미러 어레이의 예는 작은 미러의 매트릭스 배치를 이용하는 것이고, 상기 각각의 작은 미러는 입사하는 방사선 빔이 상이한 방향으로 반사되도록 개별적으로 기울어질 수 있다. 이러한 방식으로, 상기 반사된 빔은 패터닝된다. 각각의 패터닝 수단의 예에서, 예를 들어 지지 구조체는 필요에 따라 고정되거나 이동될 수 있고, 패터닝 수단은 예를 들어, 투영시스템에 대해 요구되는 위치에 있도록 할 수 있는 프레임이거나 테이블일 수 있다. 본 명세서에서, "레티클" 또는 "마스크"라는 용어는 "패터닝 수단"과 같이 좀 더 일반적인 용어와 같은 뜻으로 고려 될 수 있다.
본 명세서에서, "투영시스템"이라는 용어는 예를 들어, 침지 유체(immersion fluid)의 사용 또는 진공의 사용과 같이 기타 요소에 대해서, 또는 사용되는 노광 방사선에 대해 적절한 것으로서, 굴절 광학 시스템, 반사 광학 시스템 및 카타디옵트릭 광학 시스템을 포함하는 다양한 형태의 투영시스템을 내포하는 것으로서 폭넓게 해석되어야 한다. 본 명세서에서, "렌즈"라는 용어의 사용은 보다 일반적인 "투영시스템"이라는 용어와 같은 뜻으로 고려될 수 있다.
조명시스템이 방사선 투영빔의 지향, 성형 또는 제어를 하기 위한 굴절형, 반사형, 및 카타디옵트릭 광학 구성요소를 포함하는 다양한 형태의 광학요소를 포괄할 수도 있고, 이러한 구성요소들은 또한 이후의 설명에서 집합적으로 또는 개별적으로 "렌즈"라고 언급될 수 있다.
리소그래피 장치는 두개 (이중 스테이지) 이상의 기판 테이블 (및/또는 두개 이상의 마스크 테이블)을 구비하는 형태일 수 있다. 이러한 "다중 스테이지" 장치에서, 추가적인 테이블들이 병행하여 사용될 수 있거나, 하나 이상의 다른 테이블들이 노광을 위해 사용되는 동안 하나 이상의 테이블에서 준비 단계가 수행될 수 있다.
리소그래피 장치는, 투영시스템의 최종요소와 기판사이의 공간을 충전하기 위해, 기판이 비교적 높은 굴절률을 갖는 액체(예를 들어, 물)에 침지되는 형태일 수도 있다. 예를 들어, 침지 액체는 마스크와 투영시스템의 최종요소사이의 리소그래피 장치에서의 기타 공간에 이용될 수도 있다. 침지 기술은 투영시스템의 개구수 를 증가시키기 위해 당업계에서 잘 알려져 있다.
리소그래피 투영장치
도 1은 본 발명의 방법에 따른 단계를 수행하는데 이용될 수 있는 리소그래피 투영장치를 개략적으로 도시한다. 상기 장치는,
- 방사선(예를 들어, UV 방사선 또는 DUV 방사선)의 투영빔(PB)을 제공하기 위한 조명시스템(일루미네이터)(IL);
- 패터닝 수단(예를 들어, 마스크)(MA)을 지지하고, 아이템 PL에 대하여 패터닝 수단을 정확히 위치시키는 제1위치결정수단(PM)에 연결된 제1지지구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하고, 아이템 PL에 대하여 기판을 정확히 위치시키는 제2위치결정수단(PW)에 연결된 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 하나 이상의 다이로 구성되는) 타겟부(C)상에 패터닝 수단(MA)에 의해 투영빔(PB)에 부여되는 패턴을 묘화하는 투영시스템(예를 들어, 굴절형 투영 렌즈)(PL)을 포함하여 이루어진다.
도시된 바와 같이, 상기 장치는 (예를 들어, 투과형 마스크를 이용하는) 투과형이다. 대안적으로, 상기 장치는 (예를 들어, 상기 언급된 형태의 프로그램가능한 미러 어레이를 이용하는) 반사형일 수 있다.
일루미네이터(IL)는 방사원(SO)으로부터 방사선 빔을 받는다. 예를 들어, 상기 방사원 및 리소그래피 장치는 상기 방사원이 엑시머 레이저인 경우 분리된 개체(separate entity)일 수 있다. 이러한 경우, 상기 방사원이 리소그래피 장치의 부분을 형성하는 것으로 고려되지 않고, 상기 방사선 빔은 예를 들어, 적당한 지향 미러 및/또는 빔 익스팬더(beam expander)로 이루어지는 빔 전달 시스템(BD)에 의해 방사원(SO)으로부터 일루미네이터(IL)로 전해지게 된다. 기타 경우, 예를 들어 상기 방사원이 수은 램프일 때, 상기 방사원은 상기 장치의 통합된 부분(integral part)일 수 있다. 상기 방사원(SO) 및 상기 일루미네이터(IL)는, 필요하다면 상기 빔 전달 시스템(BD)과 함께 방사시스템으로 언급될 수 있다.
일루미네이터(IL)는 빔의 각도 세기 분포를 조정하기 위한 조정수단(AM)을 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면에서의 세기 분포의 적어도 외측 및/또는 내측 반경크기(통상, 각각 외측-σ, 내측-σ로 언급)가 조정될 수 있다. 또한, 일루미네이터(IL)는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 다른 구성요소를 포함한다. 상기 일루미네이터가 투영빔(PB)으로 언급되는 방사선의 컨디셔닝된 빔(conditioned beam)을 제공하여, 상기 투영빔은 그 단면에 소정의 균일성 및 세기 분포를 갖게 된다.
상기 투영빔(PB)은 마스크 테이블(MT)상에 유지되는 마스크(MA)에 입사한다. 상기 마스크(MA)를 가로지른 투영빔(PB)은 렌즈(PL)를 통과하여 기판(W)의 타겟부(C)상에 상기 빔을 포커싱한다. 제2위치결정수단(PW) 및 위치센서(IF)(예를 들어, 간섭계 디바이스)에 의해, 기판 테이블(WT)은 예를 들어, 빔(PB)의 경로내에 상이한 타겟부(C)가 위치되도록 정확하게 이동될 수 있다. 이와 유사하게, 제1위치결정수단(PM) 및 또다른 위치센서(도 1에 명확히 도시되지 않음)가 예를 들어, 마 스크 라이브러리로부터 기계적으로 회수한 후 또는 스캐닝하는 동안 빔(PB)의 경로에 대하여 마스크(MA)를 정확히 위치시키는 데에 사용될 수 있다. 일반적으로, 대물테이블(MT, WT)의 이동은 상기 위치결정수단(PM 및 PW)의 일부분을 형성하는, 장행정 모듈(long-stroke module)(대략 위치결정) 및 단행정 모듈(short-stroke module)(미세 위치결정)에 의해 행해질 것이다. 그러나, (스캐너와 대조적으로) 스테퍼의 경우, 마스크 테이블(MT)은 단행정 액추에이터에만 연결될 수 있거나, 고정될 수 있다. 마스크(MA) 및 기판(W)은 마스크 정렬마크(M1, M2) 및 기판 정렬마크(P1, P2)를 이용하여 정렬될 수 있다.
도시된 장치는 다음의 바람직한 모드로 사용될 수 있다.
1. 스텝 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)은 기본적으로 정지상태로 유지되는 한편, 투영빔에 부여된 전체 패턴은 한번에(즉, 단일 정적 노광으로) 타겟부(C)상으로 투영된다. 그런 다음, 기판 테이블(WT)이 X 및/또는 Y 방향으로 시프트되어, 상이한 타겟부(C)가 노광될 수 있다. 스텝 모드에서, 노광필드의 최대크기는 단일 정적 노광으로 묘화되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)이 동기적으로 스캐닝되는 한편, 투영빔에 부여된 패턴은 (단일 동적 노광으로) 타겟부(C)상에 투영된다. 마스크 테이블(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영시스템(PL)의 (축소)배율 및 이미지 반전특성에 의해 결정된다. 스캔 모드에서, 노광필드의 최대크기는 단일 동적 노광에서 타겟부의 (비스캐닝 방향으로의) 폭을 제한하는데 반하여, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높 이를 결정한다.
3. 또다른 모드에서, 투영빔에 부여된 패턴은 타겟부(C)상에 투영되는 한편, 프로그램가능한 패터닝 수단을 유지하는 마스크 테이블(MT)은 기본적으로 정지상태로 유지되고, 기판 테이블(WT)은 이동되거나 또는 스캐닝된다. 이러한 모드에서, 일반적으로 펄스(pulsed) 방사원이 채택되고, 프로그램가능한 패터닝 수단은 기판 테이블(WT) 각각의 이동후에 또는 스캐닝동안 연속적인 방사선 펄스들 사이에서 필요하다면 업데이트된다. 이러한 동작 모드는 상기 언급된 형태의 프로그램가능한 미러 어레이와 같이 프로그램가능한 패터닝 수단을 이용하는 무마스크 리소그래피(maskless lithography)에 쉽게 적용될 수 있다.
상술된 이용모드 또는 완전히 상이한 이용모드의 조합 및/또는 변형이 이용될 수도 있다.
실시예 1
도 2는 양면에 디바이스가 제공되고, 또한 정상마커(도시되지 않음) 및 반전마커(1 내지 4)가 제공되는 웨이퍼(W)를 나타낸다. 반전마커(1 내지 4)는 웨이퍼가 회전되는 축(이러한 경우, Y 축)을 중심으로 한 정상마커의 미러 이미지이다. 종래기술에서와 같이, 정상마커는 격자, 격자그룹, 박스-인-박스, 프레임-인-프레임, 셰브론(chevron) 등의 모든 편리한 형태를 지닐 수 있고, 일련의 노광전에 기판의 전체적인 정렬에 이용되는 주된 마커(primary marker)를 형성할 수 있다. 본 예시에서, 마커는 웨이퍼축상의 대칭적인 위치에 제공될 수 있다. 물론, 본 발명은 예를 들어, 각 타겟 영역, 즉 다이에 인접하는 마커와 같은 다른 마커에 적용될 수도 있다.
도 3에서, 네개의 격자그룹을 포함하는 정상마커(PM)의 예가 도시된다. 네개의 격자중 한 쌍은 수평이고, 한 쌍은 수직이며, 비록 도면에 명백히 도시되지는 않았지만 각각의 쌍의 두개의 격자는 공지된 방식으로 상이한 주기(period)를 가진다. 도 4는 동일한 네개의 격자를 가지지만, 미러 이미지 배열로 된 대응하는 반전마커(RPM)를 나타낸다. 조합마커(OPM)가 도 5에 도시되어 있고, 도시된 바와 같이 일차원의 격자가 이차원의 격자 또는 그리드가 된다.
도 6 내지 도 8은 본 발명의 방법에 따른 실시예에서의 단계를 도시한다. 우선, 정상마커(도시되지 않음) 및 반전마커(OPM1, OPM2)는 공지된 방법으로 10㎛의 깊이(dl) 또는 그 이상까지 기판(W1)의 제1표면(10a)내로 에칭된다. 그런 다음, 제1표면상의 요구되는 디바이스를 형성하는 노광 및 다른 처리 단계가 수행된다. 그 다음, 기판(W1)은 뒤집혀지고, 접착제층을 가지는 캐리어 기판(W2)으로 본딩된다. 도 7은 최상부에 제2표면(10b)을 가지는 캐리어기판(CW)에 본딩된 기판(W)을 나타낸다.
도 8에 도시된 바와 같이, 웨이퍼(W)는 예를 들어, 10㎛ 정도의 요구되는 두께(d2) 또는 그 미만으로 그라인딩되거나 랩핑되며, 그 위에 형성되는 디바이스를 위해 요구되는 바대로 상부표면(10b')이 마무리된다. 이 스테이지에서, 제1표면내로 10㎛ 또는 그 이상의 깊이로 에칭된 반전마커(1 내지 4)는 제2표면에 노출되고, 공지된 방법으로 정렬될 수 있다.
노출된 반전마커로 정렬시키는데 사용될 수 있는 적절한 정렬시스템 및 공정 이 본 명세서에서 참고자료로 채택된 WO 제98/39689호에 개시되어 있다.
만약 도 5에 도시된 결합마커가 이용된다면, 그것의 정렬은 오프셋의 필요없이 기판의 양쪽면상의 구조체의 직접 정렬을 보증하는 기판의 양면으로부터 수행될 수 있다.
본 발명의 특정 실시예가 상술되었지만, 본 발명은 상술된 바와 다른 방법으로 실시될 수 있다. 상기 기술은 본 발명을 제한하려는 것은 아니다.
이상에서 살펴본 바와 같이, 본 발명에 따른 디바이스 제조방법을 이용하여 개선된 정확성을 가지고 기판이 캐리어로 본딩될 때, 기판의 다른쪽 면상의 마커에 대해 정렬되는 기판의 한쪽 면상의 구조체를 프린트할 수 있다.

Claims (8)

  1. 디바이스 제조방법에 있어서,
    제1표면 및 제2표면을 갖는 제1기판을 제공하는 단계;
    표준정렬패턴의 미러 이미지를 포함하는 하나 이상의 정렬마커를 가지도록 상기 기판의 상기 제1표면을 제1깊이까지 에칭하는 단계;
    상기 제1기판의 상기 제1표면을 제2기판에 본딩하는 단계;
    상기 제1기판을 상기 제1깊이와 동일하거나 또는 그 미만인 제1두께로 얇게 하여, 상기 정렬마커를 노출시키는 단계; 및
    상기 기판을 노출된 정렬마커로 정렬시키는 한편, 리소그래피 투영장치를 사용하여 상기 제2표면상에 하나 이상의 패터닝된 층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디바이스 제조방법.
  2. 제1항에 있어서,
    상기 정렬마커는 상기 미러 이미지상에 오버레이된 상기 표준정렬패턴의 정상이미지를 더 포함하는 것을 특징으로 하는 디바이스 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 정렬패턴은 일차원의 격자세트를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1깊이는 10㎛ 또는 그 이상이고, 상기 제1두께는 10㎛ 또는 그 미만인 것을 특징으로 하는 디바이스 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제1기판을 얇게 하는 상기 단계는 랩핑 또는 그라인딩하는 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 본딩 단계에 앞서, 적어도 상기 제1표면내에 또는 상기 제1표면상에 디바이스를 형성하는 추가 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 정렬마커(들)은 처리층을 패터닝하기 위해 이용되는 것과 동일한 장치를 이용하여 패터닝되는 것을 특징으로 하는 디바이스 제조방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제2표면상에 하나 이상의 패터닝된 층을 형성하는 상기 단계는, 상기 노출된 정렬마커(들)에 대한 공지된 위치에 하나 이상의 추가 정렬마커를 형성하는 단계를 포함하는 것을 특징으로 하는 디바이스 제조방법.
KR1020030093981A 2002-12-20 2003-12-19 디바이스 제조방법 KR100616601B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02258834.7 2002-12-20
EP02258834 2002-12-20

Publications (2)

Publication Number Publication Date
KR20040055696A KR20040055696A (ko) 2004-06-26
KR100616601B1 true KR100616601B1 (ko) 2006-08-25

Family

ID=32798725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093981A KR100616601B1 (ko) 2002-12-20 2003-12-19 디바이스 제조방법

Country Status (7)

Country Link
US (2) US6844244B2 (ko)
JP (1) JP2004207732A (ko)
KR (1) KR100616601B1 (ko)
CN (1) CN1313886C (ko)
DE (1) DE60323051D1 (ko)
SG (1) SG121844A1 (ko)
TW (1) TWI255972B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG121844A1 (en) * 2002-12-20 2006-05-26 Asml Netherlands Bv Device manufacturing method
EP2853943B1 (en) * 2003-07-08 2016-11-16 Nikon Corporation Wafer table for immersion lithography
CN100454144C (zh) * 2004-08-05 2009-01-21 探微科技股份有限公司 双面蚀刻晶片的方法
WO2006064363A1 (en) * 2004-12-14 2006-06-22 Radove Gmbh Process and apparatus for the production of collimated uv rays for photolithographic transfer
US7410880B2 (en) * 2004-12-27 2008-08-12 Asml Netherlands B.V. Method for measuring bonding quality of bonded substrates, metrology apparatus, and method of producing a device from a bonded substrate
JP4813464B2 (ja) * 2005-04-01 2011-11-09 株式会社ジェイ・エム・エス 血液透析装置
US7503028B2 (en) * 2006-01-10 2009-03-10 International Business Machines Corporation Multilayer OPC for design aware manufacturing
US7611960B2 (en) * 2006-04-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for wafer backside alignment
US20080083818A1 (en) * 2006-10-06 2008-04-10 Asml Netherlands B.V. Measuring the bonding of bonded substrates
US7494830B2 (en) * 2007-04-06 2009-02-24 Taiwan Semiconductor Manufacturing Company Method and device for wafer backside alignment overlay accuracy
NL1036308A1 (nl) * 2007-12-19 2009-06-22 Asml Netherlands Bv Lithographic method.
DE102009034532A1 (de) * 2009-07-23 2011-02-03 Msg Lithoglas Ag Verfahren zum Herstellen einer strukturierten Beschichtung auf einem Substrat, beschichtetes Substrat sowie Halbzeug mit einem beschichteten Substrat
US8546961B2 (en) * 2011-01-10 2013-10-01 International Business Machines Corporation Alignment marks to enable 3D integration
US8846494B2 (en) 2011-07-07 2014-09-30 Aptina Imaging Corporation Alignment marks and alignment methods for aligning backside components to frontside components in integrated circuits
US9111982B2 (en) 2012-04-25 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer assembly with carrier wafer
CN103943464A (zh) * 2014-05-04 2014-07-23 上海先进半导体制造股份有限公司 对准标记的形成方法
CN104078405A (zh) * 2014-06-24 2014-10-01 上海天英微系统科技有限公司 光刻对准方法以及晶圆
CN106653578B (zh) * 2016-12-05 2020-01-14 歌尔股份有限公司 一种晶圆的加工方法
CN110967921A (zh) * 2019-12-25 2020-04-07 苏州科阳光电科技有限公司 一种掩膜板及掩膜对位方法
US11362038B2 (en) * 2020-05-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography alignment process for bonded wafers
DE102020126211A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
CN113219797B (zh) * 2021-03-25 2023-11-17 北海惠科半导体科技有限公司 晶圆半导体产品及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
US5004705A (en) * 1989-01-06 1991-04-02 Unitrode Corporation Inverted epitaxial process
EP0543361B1 (en) * 1991-11-20 2002-02-27 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
US5478782A (en) * 1992-05-25 1995-12-26 Sony Corporation Method bonding for production of SOI transistor device
US5436173A (en) * 1993-01-04 1995-07-25 Texas Instruments Incorporated Method for forming a semiconductor on insulator device
US5496616A (en) * 1994-12-27 1996-03-05 Xerox Corporation Optical element for correcting non-uniform diffraction efficiency in a binary diffractive optical element
DE69817491T2 (de) * 1997-03-07 2004-06-17 Asml Netherlands B.V. Lithographisches belichtungsgerät mit einer ausserhalb der belichtungsachse liegenden ausrichtungsvorrichtung
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
US6372600B1 (en) 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
TWI223734B (en) * 1999-12-21 2004-11-11 Asml Netherlands Bv Crash prevention in positioning apparatus for use in lithographic projection apparatus
US6768539B2 (en) * 2001-01-15 2004-07-27 Asml Netherlands B.V. Lithographic apparatus
TWI263120B (en) * 2001-05-08 2006-10-01 Asml Netherlands Bv Optical exposure method, device manufacturing method and lithographic projection apparatus
US6495396B1 (en) * 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices
SG121844A1 (en) * 2002-12-20 2006-05-26 Asml Netherlands Bv Device manufacturing method

Also Published As

Publication number Publication date
US20050073669A1 (en) 2005-04-07
CN1313886C (zh) 2007-05-02
TWI255972B (en) 2006-06-01
JP2004207732A (ja) 2004-07-22
DE60323051D1 (de) 2008-10-02
CN1510522A (zh) 2004-07-07
US20040157408A1 (en) 2004-08-12
KR20040055696A (ko) 2004-06-26
US7133117B2 (en) 2006-11-07
TW200422787A (en) 2004-11-01
SG121844A1 (en) 2006-05-26
US6844244B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
KR100616601B1 (ko) 디바이스 제조방법
JP4234567B2 (ja) リソグラフィ装置及びデバイス製造方法
JP4750812B2 (ja) リソグラフィック装置および位置合わせ装置
JP4598133B2 (ja) リソグラフィ装置及びデバイス製造方法
KR100697298B1 (ko) 정렬 방법 및 장치, 리소그래피 장치, 디바이스 제조방법,및 정렬 툴
JP2003297743A (ja) 較正方法、較正基板、リソグラフィ装置およびデバイス製造方法
JP4383408B2 (ja) リソグラフィ機器及びデバイスの製作方法
JP2006054460A (ja) 位置合せマークを提供する方法、基板を位置合せする方法、デバイス製造方法、コンピュータ・プログラム及びデバイス
KR20050065390A (ko) 측정 방법, 정렬 마크 제공 방법 및 디바이스 제조방법
US20070070311A1 (en) Contacts to microdevices
KR100585210B1 (ko) 디바이스 제조방법 및 그것에 의해 제조된 디바이스
JP2006146234A (ja) 表皮部材をパターン付与装置に接合する方法および表皮部材を有するパターン付与装置
JP4658004B2 (ja) デバイス製造方法
JP4435760B2 (ja) デバイス製造方法
EP1420449A1 (en) Device manufacturing method with reversed alignment markers
EP1469355B1 (en) Device manufacturing method
JP3940113B2 (ja) 基板位置合せ方法、コンピュータ・プログラム、デバイス製造方法、およびそれにより製造されたデバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee