CN104078405A - 光刻对准方法以及晶圆 - Google Patents
光刻对准方法以及晶圆 Download PDFInfo
- Publication number
- CN104078405A CN104078405A CN201410285012.3A CN201410285012A CN104078405A CN 104078405 A CN104078405 A CN 104078405A CN 201410285012 A CN201410285012 A CN 201410285012A CN 104078405 A CN104078405 A CN 104078405A
- Authority
- CN
- China
- Prior art keywords
- wafer
- alignment mark
- alignment
- circumferential area
- lithography
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/002—Aligning microparts
- B81C3/005—Passive alignment, i.e. without a detection of the position of the elements or using only structural arrangements or thermodynamic forces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0055—Manufacturing logistics
- B81C99/007—Marking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供了一种光刻对准方法以及一种晶圆。所述方法包括如下步骤:提供第一晶圆,所述第一晶圆的表面包括至少一第一对准标记,所述第一对准标记设置在第一晶圆外缘的一圆周区域内;将所述第一晶圆同一第二晶圆键合,所述第二晶圆覆盖第一晶圆表面的第一对准标记;去除第二晶圆外缘的一圆周区域,以露出第一晶圆表面的第一对准标记;以第一对准标记作为基准,在第二晶圆的暴露表面形成第二对准标记,所述第二对准标记将用于后续工艺的对准。本发明的优点在于节约了背面光刻版及双面抛光片的成本。
Description
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种光刻对准方法以及晶圆。
背景技术
在MEMS器件制造工艺过程中,经常需要将已图形化的硅片和另一片硅片进行键合,再进行后续工艺。这样在键合之后,正面的对准标记就被盖住,只能用昂贵的双面曝光机台对准背面的标记来曝光。具体的制造工艺过程是采用双面抛光硅片,在背面刻出对准标记,然后在正面刻出图形结构后进行键合。键合后如需再键合的晶圆上制作图形,则需要利用背面的对准标记进行对准。
现有技术存在的问题是双面曝光机台昂贵,并且由于对准采用的光线是穿透式的,因此精度不高,且晶圆容易划伤。
发明内容
本发明所要解决的技术问题是,提供一种光刻对准方法,能够降低对准工艺成本,提高对准精度。
为了解决上述问题,本发明提供了一种光刻对准方法,包括如下步骤:提供第一晶圆,所述第一晶圆的表面包括至少一第一对准标记,所述第一对准标记设置在第一晶圆外缘的一圆周区域内;将所述第一晶圆同一第二晶圆键合,所述第二晶圆覆盖第一晶圆表面的第一对准标记;去除第二晶圆外缘的一圆周区域,以露出第一晶圆表面的第一对准标记;以第一对准标记作为基准,在第二晶圆的暴露表面形成第二对准标记,所述第二对准标记将用于后续工艺的对准。
可选的,所述第一晶圆表面进一步具有图形结构。
可选的,所述第一晶圆外缘的圆周区域宽度范围是2mm~3mm。
可选的,所述第一对准标记和第二对准标记各自独立地选自于十字、三角形、以及圆形中的任意一种。
可选的,在键合之后进一步包括减薄所述第二晶圆的步骤。
本发明进一步提供了一种晶圆,包括:第一晶圆,所述第一晶圆的表面包括至少一第一对准标记,所述第一对准标记设置在第一晶圆外缘的一圆周区域内;第二晶圆,所述第二晶圆和第一晶圆贴合,且半径小于所述第一晶圆,以暴露出所述第一对准标记,所述第二晶圆的暴露表面进一步具有第二对准标记。
可选的,所述第一晶圆和第二晶圆的半径差范围是2mm~3mm。
可选的,所述第一对准标记和第二对准标记各自独立地选自于十字、三角形、以及圆形中的任意一种。
本发明的优点在于,将现有技术中的背面对准工艺省去,在键合后直接对准正面边缘标记曝光,将正常工艺的中心对准标记直接通过正面工艺引入,避免了双抛硅片工艺中正面划伤等问题,节约了背面光刻版及双面抛光片的成本。
附图说明
附图1所示是本具体实施方式所述方法的步骤示意图;
附图2A至附图2D所示是本具体实施方式所述方法的工艺示意图。
具体实施方式
下面结合附图对本发明提供的光刻对准方法以及晶圆的具体实施方式做详细说明。
附图1所示是本具体实施方式所述方法的步骤示意图,包括:步骤S10,提供第一晶圆,所述第一晶圆的表面包括至少一第一对准标记,所述第一对准标记设置在第一晶圆外缘的一圆周区域内;步骤S11,将所述第一晶圆同一第二晶圆键合,所述第二晶圆覆盖第一晶圆表面的第一对准标记;步骤S12,去除第二晶圆外缘的一圆周区域,以露出第一晶圆表面的第一对准标记;步骤S13,以第一对准标记作为基准,在第二晶圆的暴露表面形成第二对准标记,所述第二对准标记将用于后续工艺的对准。
附图2A至附图2D所示是本具体实施方式所述方法的工艺示意图。
附图2A所示,参考步骤S10,提供第一晶圆210,所述第一晶圆210的表面包括至少一第一对准标记211,所述第一对准标记211设置在第一晶圆210外缘的一圆周区域内。所述第一对准标记211的形状选自于十字、三角形、以及圆形中的任意一种。本具体实施方式以两个第一对准标记211为例进行叙述。优选的方式是在所述第一晶圆210的两条垂直的直径上各自对称设置两个,共四个第一对准标记211,以提高对准精度。圆周区域的宽度在能够完整暴露出第一对准标记211的前提下尽可能的小,优选的宽度范围是2mm~3mm。所述第一晶圆210的表面还可以进一步具有图形结构,在本具体实施方式中以一凹槽212表示。在其他的具体实施方式中,该图形结构可以包括凹槽、悬臂梁、晶体管结构等在内的任意一种常见的完整电学元器件或者电学元器件的一部分。
附图2B所示,参考步骤S11,将所述第一晶圆210同一第二晶圆220键合,所述第二晶圆220覆盖第一晶圆210表面的第一对准标记211。在键合后还可以根据需要对第二晶圆220实施减薄至目标厚度,例如减薄至10微米~50微米。
附图2C所示,参考步骤S12,去除第二晶圆220外缘的一圆周区域,以露出第一晶圆210表面的第一对准标记211。该去除步骤可以采用研磨、腐蚀或者激光烧蚀等方法实施,其选择标准是在去除第二晶圆220边缘的同时不能破坏第一晶圆210表面的第一对准标记211。
附图2D所示,参考步骤S13,以第一对准标记211作为基准,在第二晶圆220的暴露表面形成第二对准标记221,所述第二对准标记221将用于后续工艺的对准。所述第二对准标记221的形状选自于十字、三角形、以及圆形中的任意一种,并优选为两个,相对于第二晶圆220的中心对称设置,以增加后续工艺的对准精度。经过上述步骤可以将原有工艺中的背面对准工艺省去,在键合后直接对准正面边缘标记曝光,将正常工艺的中心对准标记,即第二对准标记221,直接通过正面工艺引入,避免了双抛硅片工艺中正面划伤等问题,节约了背面光刻版及双面抛光片的成本。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种光刻对准方法,其特征在于,包括如下步骤:
提供第一晶圆,所述第一晶圆的表面包括至少一第一对准标记,所述第一对准标记设置在第一晶圆外缘的一圆周区域内;
将所述第一晶圆同一第二晶圆键合,所述第二晶圆覆盖第一晶圆表面的第一对准标记;
去除第二晶圆外缘的一圆周区域,以露出第一晶圆表面的第一对准标记;
以第一对准标记作为基准,在第二晶圆的暴露表面形成第二对准标记,所述第二对准标记将用于后续工艺的对准。
2.根据权利要求1所述的光刻对准方法,其特征在于,所述第一晶圆表面进一步具有图形结构。
3.根据权利要求1所述的光刻对准方法,其特征在于,所述第一晶圆外缘的圆周区域宽度范围是2mm~3mm。
4.根据权利要求1所述的光刻对准方法,其特征在于,所述第一对准标记和第二对准标记各自独立地选自于十字、三角形、以及圆形中的任意一种。
5.根据权利要求1所述的光刻对准方法,其特征在于,在键合之后进一步包括减薄所述第二晶圆的步骤。
6.根据权利要求1所述的光刻对准方法,其特征在于,所述第二对准标记为两个,相对于第二晶圆的中心对称设置。
7.一种晶圆,其特征在于,包括:
第一晶圆,所述第一晶圆的表面包括至少一第一对准标记,所述第一对准标记设置在第一晶圆外缘的一圆周区域内;
第二晶圆,所述第二晶圆和第一晶圆贴合,且半径小于所述第一晶圆,以暴露出所述第一对准标记,所述第二晶圆的暴露表面进一步具有第二对准标记。
8.根据权利要求7所述的晶圆,其特征在于,所述第一晶圆和第二晶圆的半径差范围是2mm~3mm。
9.根据权利要求7所述的晶圆,其特征在于,所述第一对准标记和第二对准标记各自独立地选自于十字、三角形、以及圆形中的任意一种。
10.根据权利要求7所述的晶圆,其特征在于,所述第二对准标记为两个,相对于第二晶圆的中心对称设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410285012.3A CN104078405A (zh) | 2014-06-24 | 2014-06-24 | 光刻对准方法以及晶圆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410285012.3A CN104078405A (zh) | 2014-06-24 | 2014-06-24 | 光刻对准方法以及晶圆 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104078405A true CN104078405A (zh) | 2014-10-01 |
Family
ID=51599590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410285012.3A Pending CN104078405A (zh) | 2014-06-24 | 2014-06-24 | 光刻对准方法以及晶圆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104078405A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105645347A (zh) * | 2014-11-18 | 2016-06-08 | 无锡华润上华半导体有限公司 | 体硅微加工工艺的定位方法 |
CN107416756A (zh) * | 2016-05-23 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制造方法和电子装置 |
CN107527893A (zh) * | 2016-06-22 | 2017-12-29 | 南亚科技股份有限公司 | 半导体芯片与其多芯片封装及其制造方法 |
CN108117043A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
CN110767590A (zh) * | 2019-10-31 | 2020-02-07 | 长春长光圆辰微电子技术有限公司 | 一种用硅片凹口对准键合两片硅片的方法 |
CN112666806A (zh) * | 2021-01-12 | 2021-04-16 | 长春长光圆辰微电子技术有限公司 | 一种光刻机对准标记制作方法 |
WO2021098849A1 (zh) * | 2019-11-22 | 2021-05-27 | 深圳市中光工业技术研究院 | 用于背面光刻工艺的对准方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1158004A (zh) * | 1995-09-28 | 1997-08-27 | 日本电气株式会社 | 复合式绝缘体上硅薄膜基片及其制作方法 |
US20050073669A1 (en) * | 2002-12-20 | 2005-04-07 | Asml Netherlands B.V. | Dual sided lithographic substrate imaging |
KR100542224B1 (ko) * | 2003-10-09 | 2006-01-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 및 그 제조 방법 과 제조 장치 |
CN102856164A (zh) * | 2012-09-07 | 2013-01-02 | 无锡华润上华科技有限公司 | 一种提高对位标记清晰度的方法 |
-
2014
- 2014-06-24 CN CN201410285012.3A patent/CN104078405A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1158004A (zh) * | 1995-09-28 | 1997-08-27 | 日本电气株式会社 | 复合式绝缘体上硅薄膜基片及其制作方法 |
US20050073669A1 (en) * | 2002-12-20 | 2005-04-07 | Asml Netherlands B.V. | Dual sided lithographic substrate imaging |
KR100542224B1 (ko) * | 2003-10-09 | 2006-01-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 및 그 제조 방법 과 제조 장치 |
CN102856164A (zh) * | 2012-09-07 | 2013-01-02 | 无锡华润上华科技有限公司 | 一种提高对位标记清晰度的方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105645347A (zh) * | 2014-11-18 | 2016-06-08 | 无锡华润上华半导体有限公司 | 体硅微加工工艺的定位方法 |
CN105645347B (zh) * | 2014-11-18 | 2017-08-08 | 无锡华润上华半导体有限公司 | 体硅微加工工艺的定位方法 |
US9902613B2 (en) | 2014-11-18 | 2018-02-27 | Csmc Technologies Fab1 Co., Ltd. | Positioning method in microprocessing process of bulk silicon |
CN107416756A (zh) * | 2016-05-23 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制造方法和电子装置 |
CN107416756B (zh) * | 2016-05-23 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制造方法和电子装置 |
CN107527893A (zh) * | 2016-06-22 | 2017-12-29 | 南亚科技股份有限公司 | 半导体芯片与其多芯片封装及其制造方法 |
CN107527893B (zh) * | 2016-06-22 | 2020-05-12 | 南亚科技股份有限公司 | 半导体芯片与其多芯片封装及其制造方法 |
CN108117043A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
CN108117043B (zh) * | 2016-11-28 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
CN110767590A (zh) * | 2019-10-31 | 2020-02-07 | 长春长光圆辰微电子技术有限公司 | 一种用硅片凹口对准键合两片硅片的方法 |
WO2021098849A1 (zh) * | 2019-11-22 | 2021-05-27 | 深圳市中光工业技术研究院 | 用于背面光刻工艺的对准方法 |
CN112666806A (zh) * | 2021-01-12 | 2021-04-16 | 长春长光圆辰微电子技术有限公司 | 一种光刻机对准标记制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104078405A (zh) | 光刻对准方法以及晶圆 | |
US9519220B2 (en) | Method, photolithography method, and method of manufacturing a semiconductor device using a pellicle film | |
US20060079155A1 (en) | Wafer grinding method | |
US9935008B2 (en) | Semiconductor device chip manufacturing method | |
JP2009099681A (ja) | 基板の個片化方法 | |
TW201528410A (zh) | 晶圓之加工方法 | |
KR20080098018A (ko) | 웨이퍼 개별화용의 지지체 | |
CN106997866A (zh) | 晶片的加工方法 | |
CN104934309A (zh) | 晶片的加工方法 | |
JP6119551B2 (ja) | 弾性支持板、破断装置及び分断方法 | |
JP2016096295A (ja) | 2層構造ウェーハの加工方法 | |
JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
JP6213134B2 (ja) | 弾性支持板、破断装置及び分断方法 | |
US9902613B2 (en) | Positioning method in microprocessing process of bulk silicon | |
US20220336368A1 (en) | Alignment method for backside photolithography process | |
JP2009283802A (ja) | 半導体装置の製造方法 | |
JP2008091779A (ja) | 半導体装置の製造方法 | |
CN105097990A (zh) | 半导体结构的制造方法 | |
CN104064519A (zh) | 有镂空薄膜结构的硅片切割方法 | |
US20160190010A1 (en) | Method of dividing wafer into dies | |
CN105182681A (zh) | 一种掩模板及在同一硅片上加工多种深度结构的方法 | |
JP2014120508A (ja) | 分割装置および分割方法 | |
CN101634814B (zh) | 一种原始对中装置和系统 | |
CN111696968B (zh) | 半导体结构的制造方法 | |
JP2012215655A (ja) | スペーサの製造方法及びレンズモジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141001 |