KR20080002553A - 반도체소자의 리페어식각 방법 - Google Patents
반도체소자의 리페어식각 방법 Download PDFInfo
- Publication number
- KR20080002553A KR20080002553A KR1020060061442A KR20060061442A KR20080002553A KR 20080002553 A KR20080002553 A KR 20080002553A KR 1020060061442 A KR1020060061442 A KR 1020060061442A KR 20060061442 A KR20060061442 A KR 20060061442A KR 20080002553 A KR20080002553 A KR 20080002553A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- pad
- film
- fuse
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 62
- 239000010410 layer Substances 0.000 claims description 26
- 230000003667 anti-reflective effect Effects 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000006117 anti-reflective coating Substances 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 리페어식각을 퓨즈부와 패드부에서 동시에 진행할때 퓨즈 상부에서의 잔류산화막두께를 균일하게 확보하면서도 패드부의 반사방지물질을 잔류시키지 않는 반도체소자의 리페어식각 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 리페어식각 방법은 패드부와 퓨즈부가 정의된 반도체기판의 상기 퓨즈부 상부에 메탈퓨즈를 형성하는 단계; 상기 메탈퓨즈를 포함한 전면에 절연막을 형성하는 단계; 상기 절연막 상에 희생막을 형성하는 단계; 상기 패드부의 상기 희생막 상에 금속막과 반사방지물질이 적층된 패드를 형성하는 단계; 상기 패드를 포함한 전면에 보호막을 형성하는 단계; 및 상기 보호막과 절연막에 대해 패드부식각과 퓨즈부식각을 동시에 진행하는 리페어식각을 진행하되, 상기 희생막이 노출되는 시점까지의 고선택비 식각과 상기 패드 표면의 반사방지물질 잔막을 제거하는 과도식각의 순서로 진행하는 단계를 포함하고, 상술한 본 발명은 고선택비를 이용한 선택적 식각을 통해 희생막에서 식각을 정지시킨 후에 패드부에서만 추가로 과도식각을 충분히 진행하므로 반사방지물질잔막이 없는 공정을 확보할 수 있는 효과가 있다.
리페어식각, 퓨즈, 패드, 희생막, 선택비
Description
도 1은 종래기술에 따른 리페어식각 방법을 간략히 도시한 도면.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 리페어 식각 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 층간절연막
23 : 메탈퓨즈 24 : 금속간절연막
25 : 희생막 26 : 패드
26A : 금속막 26B : 반사방지물질
27 : 보호막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 패드부와 퓨즈부를 동시 식각할 수 있는 리페어 식각(Repair etch) 방법에 관한 것이다.
최근에 퓨즈는 메탈물질로 형성하고 있는데, 캐패시터의 플레이트 또는 메탈배선의 메탈을 퓨즈로 사용하고 있다.
그리고, 레피어식각(Repair etch)은 퓨즈 상부에 일정 두께의 산화막을 잔류시키는 식각공정을 일컫는 것으로, 메탈퓨즈(Metal fuse) 적용시 현재는 패드부 식각과 퓨즈부 식각을 각각 진행하고 있어 공정 단계가 복잡해지며 TAT(Turn Around Time)가 길어져 공정단가를 상승시키는 문제가 있다.
이를 개선하고자 패드부 식각과 퓨즈부 식각을 동시에 진행하는 방법이 연구되고 있다.
도 1은 종래기술에 따른 리페어식각 방법을 간략히 도시한 도면이다.
도 1을 참조하면, 패드부와 퓨즈가 정의되고 소정 공정이 완료된 반도체기판(11) 상부에 층간절연막(12)을 형성하고, 층간절연막(12) 상부에 제1메탈배선으로 이루어진 메탈퓨즈(13)을 형성한다.
이어서, 메탈퓨즈(13) 상에 금속간절연막(Inter Metal Dielectric, 14)을 형성한 후, 금속간절연막(14) 상에 제2메탈배선으로 이루어진 패드(15)를 형성한다. 여기서, 패드(15)로 사용된 제2메탈배선은 알루미늄막(15A)과 ARC TiN(Anti Reflective Coating TiN, 15B)의 적층으로 이루어진다.
이어서, 패드(15) 상부에 산화막(16A)과 질화막(16B)을 차례로 증착하여 보호막(16)을 형성한다.
이어서, 패드부 식각과 퓨즈부 식각을 동시에 진행하는 리페어식각을 진행한 다. 이때, 패드(15)의 표면은 모두 노출시키고, 메탈퓨즈(13) 상부에서는 일정 두께(D)의 금속간절연막(14)을 잔류시킨다.
그러나, 종래기술은 도 1의 '100'에 도시된 것처럼, 동시 식각시에는 패드(15)로 사용되는 알루미늄막(15A) 위의 반사방지물질인 ARC TiN의 잔막(Residue, 100)이 남게 되는 문제가 있다.
이는 패드부와 퓨즈부 간의 단차가 충분치 않아 패드부에는 과도식각이 부족하기 때문이다. 이를 개선하기 위해서는 추가로 타겟을 증가시켜 식각해야 하나 퓨즈부에서 잔류하는 절연막을 일정 두께(D)로 균일하게 남겨야 레이저블로잉(Laser blowing)시 퓨즈 터짐 등의 문제가 발생하지 않으므로 추가로 식각타겟을 증가시켜 식각하는 것은 국부적인 잔류절연막의 두께불균일을 유발하여 제품불량의 원인이 될 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 리페어식각을 퓨즈부와 패드부에서 동시에 진행할때 퓨즈 상부에서의 잔류산화막두께를 균일하게 확보하면서도 패드부의 반사방지물질을 잔류시키지 않는 반도체소자의 리페어식각 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 리페어식각 방법은 패드 부와 퓨즈부가 정의된 반도체기판의 상기 퓨즈부 상부에 메탈퓨즈를 형성하는 단계; 상기 메탈퓨즈를 포함한 전면에 절연막을 형성하는 단계; 상기 절연막 상에 희생막을 형성하는 단계; 상기 패드부의 상기 희생막 상에 금속막과 반사방지물질이 적층된 패드를 형성하는 단계; 상기 패드를 포함한 전면에 보호막을 형성하는 단계; 및 상기 보호막과 절연막에 대해 패드부식각과 퓨즈부식각을 동시에 진행하는 리페어식각을 진행하되, 상기 희생막이 노출되는 시점까지의 고선택비 식각과 상기 패드 표면의 반사방지물질 잔막을 제거하는 과도식각의 순서로 진행하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 본 발명의 실시예는 패드부 및 퓨즈부 동시 식각하여 공정을 단순화하여 TAT를 감소시키고, 과도식각을 충분히 진행할 수 있는 희생막을 삽입하므로서 기존 동시 식각시 발생하는 패드부의 반사방지물질 잔막(TiN Residue)을 발생시키지 않도록 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 리페어 식각 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 패드부와 퓨즈부가 정의된 반도체기판(21) 상부에 층간절연막(22)을 형성한다. 이때, 층간절연막(22)은 산화막이다.
이후, 퓨즈부의 층간절연막(22)의 표면 상에 메탈퓨즈(23)를 형성한다. 이 때, 도시하지 않았지만 패드부의 층간절연막(22)상에는 제1메탈배선이 형성되며, 이러한 제1메탈배선 형성시에 퓨즈부에 메탈퓨즈를 형성해주는 것이다. 한편, 메탈퓨즈(23)는 층간절연막(22) 형성전에 진행되는 캐패시터 공정시의 플레이트 형성시에 동시에 형성해줄 수도 있다. 이때는 플레이트가 메탈물질인 경우이다.
이어서, 메탈퓨즈(23)를 포함한 전면에 금속간절연막(IMD, 24)을 형성한다. 이때, 금속간절연막(24)은 메탈퓨즈와 후속 패드간 층간절연을 위한 것으로서, 실리콘산화막으로 형성하며, 그 두께를 6000∼8000Å으로 한다. 여기서, 금속간절연막(24)의 두께는 후술하겠지만 메탈퓨즈 상부에서 잔류하는 잔류산화막의 두께가 된다.
이어서, 금속간절연막(24) 상에 희생막(25)을 1000∼2000Å 두께로 형성한다. 이때, 희생막(25)은 후속 리페어식각시 퓨즈부 상부에서는 잔류산화막을 균일한 두께로 잔류시키면서 패드부에서는 반사방지물질 잔막을 잔류시키지 않도록 하기 위한 것이다. 즉, 패드부에서 식각타겟을 증가시킬 수 있도록 하기 위한 것으로, 산화막에 대해 높은 식각선택비를 갖는 질화막 계열의 물질 즉, 실리콘질화막(Si3N4) 또는 실리콘산화질화막(SiON)으로 형성한다.
도 2b에 도시된 바와 같이, 희생막(25) 상에 메탈물질 증착 및 패터닝을 통해 제2메탈배선(26)을 형성한다. 여기서, 제2메탈배선은 패드(PAD)로 작용한다. 따라서, 이하 제2메탈배선(26)을 '패드(26)'라 한다. 그리고, 패드(26)는 금속막(26A)과 반사방지물질(26B)의 적층으로 이루어지며, 반사방지물질은 종래와 동일 하게 ARC TiN이다. 여기서, 반사방지물질(26B)은 패드(26)의 금속막(26A)을 패터닝하기 위한 포토리소그래피 공정시 반사방지역할을 하는 물질이고, 금속막(26A)은 알루미늄막(Al)이다.
이어서, 패드(26)를 포함한 전면에 보호막(27)을 증착한다. 이때, 보호막(27)은 보호산화막(Passivation Oxide, 27A)과 보호질화막(Passivation Nitride, 27B)을 차례로 적층하여 형성한다.
도 2c 및 도 2d에 도시된 바와 같이, 리페어식각을 진행하는데, 리페어식각은 퓨즈 타겟으로 패드부식각과 퓨즈부 식각을 동시에 진행한다. 따라서, 리페어식각은 보호질화막(27B)을 먼저 식각한 후에 보호산화막(27A)을 식각하는데, 이때, 보호산화막(27A)과 희생막(25)과의 선택적 식각을 진행하여 희생막(25)에 의해 퓨즈부에서는 식각이 정지된다. 이처럼 퓨즈부에서 희생막(25)에 의해 식각이 정지되지만 패드부에서는 희생막(25)이 패드(26) 상부에 존재하지 않기 때문에 계속적으로 과도하게 식각(Over etch)을 진행할 수 있으며, 결국에는 도 2d에 도시된 것처럼, 패드(25)를 이루고 있는 금속막(26A) 상의 반사방지물질(26B)을 완전히 식각할 수 있게 된다.
상기한 것처럼, 희생막(25)이 노출되는 시점(도 2c 참조)에서는 패드(26)의 반사방지물질(26B)이 잔류하고 있지만(도면부호 '101' 참조), 희생막(25)에 의해 과도 식각을 충분히 진행할 수 있으므로(도 2d 참조) 패드부에서는 반사방지물질(26b)을 잔막없이 완전히 식각할 수 있게 된다.
그리고, 퓨즈부에서는 과도한 식각시 희생막(25)이 선택비를 가지므로 거의 손실되지 않고, 일부 손실된다고 하더라도 희생막(25)이 완전히 오픈되지 않으므로 퓨즈(23) 상부의 잔류절연막 두께(D)가 균일하게 된다.
바람직하게, 보호산화막(27A)과 희생막(25)과의 높은 식각선택비를 이용한 선택적 식각은 C4F6/O2의 가스조합을 사용하므로써 가능하다.
상술한 바와 같이, 리페어식각시에 패드부와 퓨즈부를 동시에 식각하고, 이때 퓨즈부는 희생막(25)에서 식각이 정지되고 패드부의 반사방지물질잔막이 발생하지 않을만큼 충분한 과도식각을 진행할 수 있다.
결과적으로, 본 발명은 질화막계열의 물질을 희생막(25)으로 삽입하여 리페어 식각을 진행하므로써 퓨즈부에서는 퓨즈(23) 상부에서 절연막이 균일하게 잔류하여 잔류절연막의 두께 균일도를 확보할 수 있고, 또한 고선택비를 이용한 선택적 식각을 통해 희생막(25)에서 식각을 정지시킨 후에 패드부에서만 추가로 식각을 충분히 진행하므로 반사방지물질잔막이 없는 공정을 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 희생막으로 삽입하여 리페어 식각을 진행하므로써 퓨즈 상부에서 절연막이 균일하게 잔류하여 잔류절연막의 두께 균일도를 확보할 수 있고, 또한 고선택비를 이용한 선택적 식각을 통해 희생막에서 식각을 정지시킨 후에 패드부에서만 추가로 과도식각을 충분히 진행하므로 반사방지물질잔막이 없는 공정을 확보할 수 있는 효과가 있다.
또한, 본 발명은 패드부 및 퓨즈부를 동시에 식각하여 리페어 식각 공정을 단순화하여 TAT를 감소시킬 수 있는 효과가 있다.
Claims (6)
- 패드부와 퓨즈부가 정의된 반도체기판의 상기 퓨즈부 상부에 메탈퓨즈를 형성하는 단계;상기 메탈퓨즈를 포함한 전면에 절연막을 형성하는 단계;상기 절연막 상에 희생막을 형성하는 단계;상기 패드부의 상기 희생막 상에 금속막과 반사방지물질이 적층된 패드를 형성하는 단계;상기 패드를 포함한 전면에 보호막을 형성하는 단계; 및상기 보호막과 절연막에 대해 패드부식각과 퓨즈부식각을 동시에 진행하는 리페어식각을 진행하되, 상기 희생막이 노출되는 시점까지의 고선택비 식각과 상기 패드 표면의 반사방지물질 잔막을 제거하는 과도식각의 순서로 진행하는 단계를 포함하는 반도체소자의 리페어식각 방법.
- 제1항에 있어서,상기 희생막은 질화막 물질로 형성하고, 상기 보호막은 산화막과 질화막의 순서로 적층하여 형성하는 반도체소자의 리페어식각 방법.
- 제2항에 있어서,상기 희생막은, 실리콘질화막 또는 실리콘산화질화막으로 형성하는 반도체소자의 리페어식각 방법.
- 제3항에 있어서,상기 희생막은, 1000∼2000Å 두께로 형성하는 반도체소자의 리페어식각 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 희생막이 노출되는 시점까지의 고선택비 식각은, C4F6/O2의 가스조합을 사용하는 반도체소자의 리페어식각 방법.
- 제1항에 있어서,상기 절연막은, 6000∼8000Å 두께로 형성하는 반도체소자의 리페어식각 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061442A KR20080002553A (ko) | 2006-06-30 | 2006-06-30 | 반도체소자의 리페어식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061442A KR20080002553A (ko) | 2006-06-30 | 2006-06-30 | 반도체소자의 리페어식각 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080002553A true KR20080002553A (ko) | 2008-01-04 |
Family
ID=39214324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060061442A KR20080002553A (ko) | 2006-06-30 | 2006-06-30 | 반도체소자의 리페어식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080002553A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807633A (zh) * | 2013-01-22 | 2018-11-13 | 晶元光电股份有限公司 | 发光元件 |
-
2006
- 2006-06-30 KR KR1020060061442A patent/KR20080002553A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807633A (zh) * | 2013-01-22 | 2018-11-13 | 晶元光电股份有限公司 | 发光元件 |
| CN108807633B (zh) * | 2013-01-22 | 2020-08-11 | 晶元光电股份有限公司 | 发光元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6953608B2 (en) | Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up | |
| KR960015564B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| WO2013064009A1 (zh) | 一种半导体厚金属结构制作方法 | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| US6376360B1 (en) | Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers | |
| KR20090000428A (ko) | 반도체 소자의 제조방법 | |
| KR20080002553A (ko) | 반도체소자의 리페어식각 방법 | |
| KR20080030292A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| KR960009986B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
| KR20060063299A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100763099B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH10112461A (ja) | 半導体製造方法 | |
| KR100440264B1 (ko) | 반도체 소자의 제조 방법 | |
| US20040262708A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100604418B1 (ko) | 반도체 소자의 금속 배선층 형성방법 | |
| KR100766239B1 (ko) | 반도체 소자의 금속 층간 절연막 형성 방법 | |
| KR100646964B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100250733B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100412145B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20070062818A (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |