KR20080001850A

KR20080001850A - 출력 버퍼 및 그 구동 방법

Info

Publication number: KR20080001850A
Application number: KR1020060060252A
Authority: KR
Inventors: 최진철
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2008-01-04
Also published as: KR101212165B1

Abstract

본 발명은 데이터 라인을 구동하면서 옵셋 전압을 충전 및 보상함으로써 고속 구동이 가능한 출력 버퍼 및 그 구동 방법을 제공하는 것이다.

이를 위하여, 본 발명의 출력 버퍼는 입력 전압과 출력 전압을 비교하면서 입력 전압을 추종하는 출력 전압을 출력단으로 공급하는 연산 증폭기와; 상기 입력 전압을 상기 연산 증폭기의 제1 입력단으로 공급하는 제1 스위치와; 상기 출력 전압을 상기 연산 증폭기의 제2 입력단으로 피드백시키는 제2 스위치와; 상기 제2 스위치를 경유하여 상기 출력단과 병렬 접속된 커패시터와; 상기 출력 전압을 상기 연산 증폭기의 제1 입력단으로 피드백시키는 제3 스위치를 포함한다.

출력 버퍼, 커패시터, 옵셋 전압

Description

출력 버퍼 및 그 구동 방법{OUTPUT BUFFER AND METHOD FOR DRIVING THE SAME}

도 1은 종래의 액정 표시장치의 데이터 드라이버에 적용된 출력 버퍼의 등가 회로도.

도 2는 본 발명의 실시 예에 따른 출력 버퍼의 등가 회로도.

도 3은 도 2에 도시된 출력 버퍼를 제어하는 제어 신호의 파형도.

도 4a 및 도 4b는 도 2에 도시된 출력 버퍼의 구동 순서를 순차적으로 도시한 등가 회로도.

도 5는 도 2에 도시된 출력 버퍼의 상세 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

10, 30 : 출력 버퍼 20, 40 : 액정 패널

12, 32 : 연산 증폭기

본 발명은 출력 버퍼에 관한 것으로, 특히 출력 버퍼에서 발생하는 옵셋 전압을 감소시킬 수 있는 출력 버퍼 및 그 구동 방법에 관한 것이다.

액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정 표시장치는 주로 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정을 사이에 두고 합착되어 형성된다. 칼라 필터 기판에는 공통 전압이 공급되는 공통 전극이 전면적으로 형성되고 박막 트랜지스터 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터와, 박막 트랜지스터를 제어하는 게이트 라인과, 박막 트랜지스터로 데이터 신호를 공급하는 데이터 라인이 형성된다.

액정 표시장치의 구동 회로는 게이트 라인들을 구동하는 게이트 드라이버와, 데이터 라인들을 구동하는 데이터 드라이버와, 공통 전극에 공통 전압을 공급하는 공통 전압 생성부와, 게이트 드라이버와 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함한다. 데이터 드라이버는 데이터 라인에 걸리는 부하인 저항(R) 및 커패시터(C) 성분에 의해 데이터 라인으로 공급되는 데이터 신호가 왜곡되는 것을 방지하기 위한 출력 버퍼를 구비한다. 게이트 드라이버와 공통 전압 생성부도 게이트 라인으로 공급되는 게이트 신호와 공통 전극으로 공급되는 공통 전압이 부하 성분에 의해 왜곡되는 것을 방지하기 위한 출력 버퍼를 구비한다.

출력 버퍼는 연산 증폭기를 주로 이용한다. 또한 출력 버퍼는 공정 편차나 전압 범위에 따라 옵셋 전압이 존재하여 입출력 전압간에 편차가 발생하므로 옵셋 전압을 제거하기 위하여 주로 커패시터를 이용한다.

도 1을 참조하면, 데이터 드라이버에 포함된 출력 버퍼(10)는 입력 전압(Vin)을 추종하는 출력 전압을 액정 패널(20)의 데이터 라인(DL)으로 공급한다. 액정 패널(20)은 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정 커패시터(Clc)를 갖는 다수의 서브화소들을 포함한다.

출력 버퍼(10)는 비반전 입력단(+)로 입력 전압(Vin)이 입력되고 반전 입력단(-)으로 출력 전압이 피드백되는 연산 증폭기(12)를 이용하여 입력 전압(Vin)을 추종하는 출력 전압을 액정 패널(20)의 데이터 라인(DL)으로 공급한다. 그리고, 출력 버퍼(10)는 연산 증폭기(12)에서 발생하는 옵셋 전압(Vos)을 충전하여 보상되게 하는 커패시터(C)와 다수의 스위치(S1 내지 S4)를 포함한다. 이러한 출력 버퍼(10)는 옵셋 전압을 저장하는 옵셋 충전 구간과 옵셋 전압을 제거하는 옵셋 제거 구간으로 구분되어 구동된다.

옵셋 저장 구간에서 제1 및 제2 스위치(S1, S2)가 턴-온되고 제3 및 제4 스위치(S3, S4)는 턴-오프된다. 이에 따라 연산 증폭기(12)의 비반전 단자(-)의 입력단에 접속된 커패시터(C)에는 제1 스위치(S1)를 경유한 입력 전압(Vin)과 제2 스위치(S2)를 경유하여 피드백된 출력 전압과의 차전압, 즉 연산 증폭기(12)의 옵셋 전압이 충전된다.

그리고, 옵셋 제거 구간에서 제1 및 제2 스위치(S1, S2)는 턴-오프되고 제3 및 제4 스위치(S3, S4)는 턴-온된다. 이에 따라 입력 전압(Vin)은 연산 증폭기(12)의 비반전 입력단(+)으로 입력되고, 제3 스위치(S3)를 경유하여 피드백된 출 력 전압에 커패시터(C)에 저장된 옵셋 전압이 부가되어 연산 증폭기(12)의 비반전 입력단(-)으로 입력된다. 이 결과, 연산 증폭기(12)는 옵셋 전압이 부가된 출력 전압이 입력 전압(Vin)을 추종하도록 구동됨으로써 옵셋 전압이 보상(제거)된 출력 전압으로 데이터 라인(DL)을 구동한다.

그런데, 종래의 출력 버퍼(10)는 옵셋 전압을 커패시터(C)에 충전하는 구간에서는 데이터 라인(DL)이 구동되지 않기 때문에 전체적으로 액정 패널(20)의 구동 시간이 짧아지게 되므로 고속 구동이 어려운 문제점이 있다.

또한, 출력 버퍼(10)의 입력단에 접속된 커패시터(C)가 디지털-아날로그 컨버터의 출력단에 직접 연결되어 디지털-아날로그 컨버터의 출력 전류가 부족한 경우 커패시터(C)의 충전 시간이 불충분하여 미충전 에러가 발생되는 문제점이 있다.

또한, 커패시터(C)와 접속된 다수의 스위치(S1 내지 S3)에 존재하는 기생 커패시터의 영향으로 커패시터(C)에 충전된 옵셋 전압이 가변하여 기생 커패시턴스에 의한 추가적인 옵셋 전압이 발생되는 문제점이 있다. 여기서 커패시터(C)의 크기를 크게 하면 기생 커패시턴스의 영향을 감소시킬 수 있지만 커패시터(C)의 크기가 증가되면 디지털-아날로그 컨버터의 출력 전류 부족으로 미충전 에러가 발생되므로 커패시터(C)의 크기를 크게 할 수 없는 한계가 있다,

따라서, 본 발명은 데이터 라인을 구동하면서 옵셋 전압을 충전 및 보상함으로써 고속 구동이 가능한 출력 버퍼 및 그 구동 방법을 제공하는 것이다.

또한 본 발명은 디지털-아날로그 컨버터의 출력 전류와 관계없이 커패시터의 크기를 크게 하여 기생 커패시턴스의 영향을 최소화하고 옵셋 전압을 감소시킬 수 있는 출력 버퍼 및 그 구동 방법을 제공하는 것이다.

이를 위하여, 본 발명에 따른 출력 버퍼는 입력 전압과 출력 전압을 비교하면서 입력 전압을 추종하는 출력 전압을 출력단으로 공급하는 연산 증폭기와; 상기 입력 전압을 상기 연산 증폭기의 제1 입력단으로 공급하는 제1 스위치와; 상기 출력 전압을 상기 연산 증폭기의 제2 입력단으로 피드백시키는 제2 스위치와; 상기 제2 스위치를 경유하여 상기 출력단과 병렬 접속된 커패시터와; 상기 출력 전압을 상기 연산 증폭기의 제1 입력단으로 피드백시키는 제3 스위치를 포함한다.

상기 연산 증폭기는 옵셋 충전 구간과 옵셋 제거 구간을 포함하고; 옵셋 충전 구간에서 상기 제1 및 제2 스위치가 턴-온되고, 상기 옵셋 제거 구간에서 상기 제3 스위치가 턴-온된다.

상기 커패시터는 상기 옵셋 충전 구간에서 상기 연산 증폭기의 출력 전압을 충전하고, 상기 옵셋 제거 구간에서 방전한다. 상기 옵셋 충전 구간에서 상기 커패시터에 충전된 상기 출력 전압은 상기 입력 전압과 상기 연산 증폭기의 제1 옵셋 전압 만큼의 편차를 갖는다. 상기 옵셋 제거 구간에서 상기 연산 증폭기의 출력 전압은 상기 제2 스위치를 통해 상기 연산 증폭기의 제1 입력단으로 공급되고; 상기 커패시터에서 방전된 전압은 상기 연산 증폭기의 제2 입력단으로 공급된다.

상기 옵셋 제거 구간에서 상기 제1 및 제2 입력단의 극성은 상기 옵셋 충전 구간에서의 제1 및 제2 입력단의 극성과 반전된다.

상기 옵셋 제거 구간에서 상기 연산 증폭기에서 발생된 제2 옵셋 전압은 상기 커패시터의 방전 전압에 포함된 상기 제1 옵셋 전압과 반대의 극성을 갖는다. 상기 옵셋 제거 구간에서 상기 제1 및 제2 옵셋 전압이 상쇄되어 상기 연산 증폭기는 상기 커패시터의 방전 전압에 포함된 상기 입력 전압과 같은 출력 전압을 공급한다.

상기 연산 증폭기는 상기 옵셋 충전 구간 및 옵셋 제거 구간에서 상기 출력 전압을 이용하여 상기 출력단과 접속된 신호 라인을 구동한다. 상기 출력단과 접속된 신호 라인은 액정 표시 장치에 포함된 게이트 라인, 데이터 라인, 공통 전극 중 적어도 어느 하나이다.

그리고 본 발명의 다른 특징에 따른 출력 버퍼의 구동 방법은 연산 증폭기에서 발생된 제1 옵셋 전압 만큼 입력 전압과 편차를 갖는 출력 전압을 공급하여 커패시터에 충전하는 옵셋 충전 구간과; 상기 커패시터의 방전 전압을 추종하는 출력 전압을 공급하면서 상기 방전 전압에 포함된 상기 제1 옵셋 전압이 상기 연산 증폭기에서 생성된 제2 옵셋 전압과 상쇄되게 하는 옵셋 제거 구간을 포함한다. 상기 옵셋 제거 구간에서 상기 입력 전압의 공급은 차단된다.

상기 옵셋 충전 구간에서 상기 입력 전압은 상기 연산 증폭기의 제1 입력단으로, 상기 출력 전압은 상기 연산 증폭기의 제2 입력단으로 공급된다. 상기 옵셋 제거 구간에서 상기 연산 증폭기의 출력 전압은 상기 연산 증폭기의 제1 입력단으로, 상기 커패시터에서 방전된 전압은 상기 연산 증폭기의 제2 입력단으로 공급된다. 상기 옵셋 제거 구간에서 상기 제1 및 제2 입력단의 극성은 상기 옵셋 충전 구 간에서의 제1 및 제2 입력단의 극성과 반전된다. 상기 옵셋 제거 구간에서 상기 연산 증폭기에서 발생된 제2 옵셋 전압은 상기 커패시터의 방전 전압에 포함된 상기 제1 옵셋 전압과 반대의 극성을 갖는다.

상기 특징들 외에 본 발명의 다른 특징 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 도 2 내지 도 5를 참조하여 상세하게 설명하기로 한다.

도 2는 본 발명의 실시 예에 따른 출력 버퍼를 도시한 등가 회로도이고, 도 3은 도 2에 도시된 출력 버퍼를 제어하는 제어 신호 파형도이다.

도 2에 도시된 출력 버퍼(30)는 입력 전압(Vin)을 추종하는 출력 전압을 액정 패널(40)의 데이터 라인(DL)으로 공급하는 연산 증폭기(32)와, 연산 증폭기(32)의 제1 입력단과 접속된 제1 스위치(S1)와, 연산 증폭기(32)의 출력단과 제2 입력단 사이에 접속된 제2 스위치(S2)와, 제2 스위치(S2)와 제2 입력단 사이에 병렬 접속된 커패시터(C)와, 출력단과 제1 입력단 사이에 접속된 제3 스위치(S3)를 포함한다. 액정 패널(40)은 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정 커패시터(Clc)를 갖는 다수의 서브화소들을 포함한다.

출력 버퍼(30)는 연산 증폭기(32)의 옵셋 전압(Vos)을 커패시터(C)에 충전하는 옵셋 충전 구간과, 옵셋 전압(Vos)을 제거하는 옵셋 제거 구간을 포함하여 구동된다. 옵셋 충전 구간과 옵셋 제거 구간은 각 수평 기간(H) 주기로 반복된다.

연산 증폭기(32)는 옵셋 충전 구간 및 옵셋 제거 구간에서 입력 전압을 추종하는 출력 전압을 공급하여 데이터 라인(DL)을 구동한다.

제1 스위치(S1)는 제1 제어 신호(φ1)에 응답하여 옵셋 충전 구간에서 입력 전압(Vin)을 연산 증폭기(32)의 제1 입력단으로 공급하고, 옵셋 제거 구간에서는 오픈된다.

제2 스위치(S2)는 제1 제어 신호(φ1)에 응답하여 옵셋 충전 구간에서 출력 전압을 피드백시켜 연산 증폭기(32)의 제2 입력단으로 공급하고, 옵셋 제거 구간에서는 오픈된다.

제3 스위치(S3)는 제2 제어 신호(φ2)에 응답하여 옵셋 제거 구간에서 출력 전압을 피드백시켜 연산 증폭기(32)의 제1 입력단으로 공급하고, 옵셋 충전 구간에서는 오픈된다.

커패시터(C)는 제2 스위치(S2)가 출력 전압을 피드백하는 옵셋 충전 구간에서 제2 스위치(S2)를 통해 연산 증폭기(32)의 출력단과 병렬 접속되어 연산 증폭기(32)의 출력 전압을 충전한다. 이때 출력 전압은 연산 증폭기(32)에서 공정 편차나 전압 범위에 따라 발생된 옵셋 전압 성분(Vos)을 포함하므로 커패시터(C)는 옵셋 전압 성분(Vos)이 포함된 출력 전압을 충전한다. 다시 말하여, 커패시터(C)는 입력 전압(Vin)과 옵셋 전압(Vos) 만큼의 편차를 갖는 출력 전압을 충전한다. 그리고, 커패시터(C)는 제2 스위치(S2)가 오픈된 옵셋 제거 구간에서 충전된 전압을 연산 증폭기(32)의 제2 입력단으로 방전한다. 이때 연산 증폭기(32)의 제1 및 제2 입력단의 극성이 반전됨으로써 연산 증폭기(32)에서 발생된 옵셋 전압(Vos)의 극성이 반전되어 상기 커패시터(C)로부터의 방전 전압에 포함된 옵셋 전압(Vos)과 상쇄됨으로써 옵셋 전압(Vos)이 제거된다. 이 결과 연산 증폭기(32)는 출력 전압에서 옵셋 전압 성분(Vos)이 상쇄된 전압, 즉 입력 전압(Vin)과 동일한 전압을 데이터 라인(DL)으로 출력한다.

도 4a는 도 2에 도시된 출력 버퍼의 옵셋 충전 구간에서의 동작 원리를, 도 4b는 옵셋 제거 구간에서의 동작 원리를 도시한 것으로, 도 3에 도시된 제1 및 제2 제어 신호를 참조하여 설명한다.

도 4a를 참조하면, 옵셋 충전 구간에서 제1 및 제2 스위치(S1, S2)가 제1 제어 신호(φ1)에 응답하여 턴-온되고, 제3 스위치(S3)가 제2 제어 신호(φ2)에 응답하여 턴-오프된다. 연산 증폭기(32)는 정극성(+)의 제1 입력단에 제1 스위치(S1)를 통해 공급된 입력 전압과, 부극성(-)의 제2 입력단에 제2 스위치(S2)를 통해 공급된 출력 전압을 비교하면서 입력 전압(Vin)에 수렴하는 출력 전압을 충전한다. 이때 제1 스위치(S1)를 통해 출력단과 병렬 접속된 커패시터(C)에 연산 증폭기(32)의 출력 전압이 충전된다. 여기서 출력 전압은 연산 증폭기(32)의 옵셋 전압(Vos)에 의해 입력 전압(Vin)과 옵셋 전압(Vos) 만큼의 편차를 갖으므로 다음 수학식 1과 같이 표현된다.

출력 전압(Vout) = 입력 전압(Vin) - 옵셋 전압(Vos)

따라서 커패시터(C)는 상기 수학식 1과 같이 옵셋 전압 성분이 포함된 출력 전압(Vout), 즉 입력 전압(Vin)-옵셋 전압(Vos)을 충전한다.

도 4b를 참조하면, 옵셋 제거 구간에서 제1 및 제2 스위치(S1, S2)는 제1 제어 신호(φ1)에 응답하여 턴-오프되고, 제3 스위치(S3)가 제2 제어 신호(φ2)에 응답하여 턴-온다. 이때 연산 증폭기(32)의 제1 및 제2 입력단의 극성이 반전된다. 다시 말하여, 연산 증폭기(32)의 제1 입력단은 부극성으로, 제2 입력단은 정극성으로 반전된다. 그리고 커패시터(C)에 충전된 전압이 방전되어 연산 증폭기(32)의 정극성을 갖는 제2 입력단으로 공급된다. 이에 따라 연산 증폭기(32)는 정극성의 제2 입력단으로 공급된 커패시터(C)의 방전 전압과, 부극성의 제1 입력단으로 제3 스위치(S3)를 통해 공급된 출력 전압을 비교하면서 제2 입력단으로 공급된 커패시터(C)의 방전 전압에 수렴하는 출력 전압을 충전한다. 여기서 출력 전압은 연산 증폭기(32)의 옵셋 전압에 의해 커패시터(C)의 방전 전압 옵셋 전압만큼의 편차를 갖고, 이때 연산 증폭기에서 발생된 옵셋 전압의 극성은 연산 증폭기의 제1 및 제2 입력단의 극성과 함께 반전된다. 다시 말하여, 커패시터(C)의 방전 전압에 포함된 옵셋 전압의 극성과 반대 극성의 옵셋 전압이 발생되므로 연산 증폭기(32)의 출력 전압은 다음 수학식 2와 같이 표현된다.

출력 전압(Vout) = [입력 전압(Vin) - 옵셋 전압(Vos)]+옵셋 전압(Vos)

상기 수학식 2와 같이 도 4a에 도시된 연산 증폭기(32)에서 발생된 옵셋 전압이 부극성(-) 방향으로 발생된 경우 도 4b에 도시된 제1 및 제2 입력단의 극성이 반전된 연산 증폭기(32)에서 발생된 옵셋 전압은 정극성(+) 방향으로 발생된다. 이 결과 커패시터(C)의 방전 전압에 포함된 옵셋 전압이 옵셋 제거 구간에서 연산 증폭기(32)의 옵셋 전압과 상쇄되므로 최종적으로 옵셋 제거 구간에서 연산 증폭기는 옵셋 충전 구간에서 공급된 입력 전압과 동일한 출력 전압을 데이터 라인으로 공급한다.

결과적으로, 본 발명에 따른 출력 버퍼의 출력단에 접속된 커패시터(C)는 옵셋 충전 구간에서 입력 전압과 옵셋 전압 만큼의 편차를 갖고 데이터 라인으로 공급되는 출력 전압을 충전하고, 옵셋 제거 구간에서 극성 반전된 연산 증폭기의 제2 입력단으로 방전하여 제1 입력단으로 피드백된 출력 전압이 커패시터(C)의 방전 전압에 수렴하도록 연산 증폭기가 구동된다. 이때 커패시터(C)의 방전 전압에 포함된 옵셋 전압과 연산 증폭기에서 상반된 극성으로 발생된 옵셋 전압은 상쇄되어 제거되므로 연산 증폭기는 상기 입력 전압과 동일한 출력 전압을 데이터 라인으로 공급한다.

이와 같이, 본 발명의 출력 버퍼는 데이터 라인을 구동하면서 옵셋 전압을 충전하고 제거하므로 고속 구동을 할 수 있다. 또한 옵셋 전압을 제거하기 위한 커패시터(C)가 출력 버퍼의 출력단과 접속되어 디지털-아날로그 컨버터의 출력단과는 독립적이므로 디지털-아날로그 컨버터의 미약한 출력 전류로 인한 미충전 에러와 같은 문제가 유발되지 않는다. 나아가 본 발명의 커패시터(C)는 전류 구동 능력이 큰 출력 버퍼를 이용하여 전압을 충전하므로 옵셋 제거를 위해 큰 용량을 갖는 커패시터(C)를 이용할 수 있다. 이에 따라 스위치의 기생 커패시턴스가 상대적으로 감소하여 커패시터(C)에 주는 영향을 최소화하여 옵셋 전압을 감소시킬 수 있게 된다.

도 5는 도 2에 도시된 연산 증폭기(32)의 상세 회로를 도시한 것이다.

도 5에 도시된 연산 증폭기(32)는 차동 입력단인 NMOS 트랜지스터 NM1 및 NM2와, 제1 전원과 차동 증폭단(NM1, NM2) 사이에 접속된 전류 미러인 PMOS 트랜지스터 PM1 및 PM2로 구성된 차동 증폭기를 포함한다. 그리고, 연산 증폭기(32)는 차동 입력단(NM1, NM2)과 제1 전원 사이에 접속되어 일정 전류를 공급하는 NMOS 트랜지스터 NM3를 포함한다. 또한 연산 증폭기(32)는 차동 증폭기의 증폭 신호, 즉 전류 미러(PM1, PM2)의 출력 전류에 의해 제어되어 제2 전원을 이용하여 출력 전압을 충전하는 PMOS 트랜지스터 PM3과, 제1 전원과 접속되어 출력 전압을 방전하는 NMOS 트랜지스터 NM4를 포함한다. 여기서, NM3 및 NM4는 바이어스 전압 BIAS3에 의해 턴-온되어 일정한 전류를 방전하는 정전류원 역할을 한다.

그리고 연산 증폭기(32)는 제어 신호 A에 응답하여 비반전 입력단(+)을 차동 입력단의 NM1 및 NM2 중 어느 하나의 게이트 전극과 접속시키는 PMOS 트랜지스터 PA1 및 PA2와, 제어 신호 B에 응답하여 반전 입력단(-)을 차동 입력단의 NM1 및 NM2 중 어느 하나의 게이트 전극과 접속시키는 PMOS 트랜지스터 PB1 및 PB2를 포함한다. 또한 연산 증폭기(32)는 제어 신호 A에 응답하여 PM2의 출력 전류를 차동 증폭기의 증폭 신호로 PM3의 게이트 전극으로 공급하는 PMOS 트랜지스터 PA3과, 제어 신호 B에 응답하여 PM1의 출력 전류를 차동 증폭기의 증폭 신호로 PM3의 게이트 전극으로 공급하는 PMOS 트랜지스터 PB3과, 제어 신호 A에 응답하여 커런트 미러의 PM1의 소스 전극을 PM1 및 PM2의 게이트 전극과 접속시키는 PMOS 트랜지스터 PA4와, 제어 신호 B에 응답하여 커런트 미러의 PM2의 소스 전극을 PM1 및 PM2의 게이 트 전극과 접속시키는 PMOS 트랜지스터 PB4를 포함한다. 여기서 제어 신호 B로는 도 3에 도시된 제1 제어 신호(φ1)가 공급되고, 제어 신호 A는 도 3에 도시된 제2 제어 신호(φ1)가 공급된다.

더불어 출력 전압의 페이즈 마진을 확보하기 위하여 연산 증폭기(32)는 PM3의 게이트 전극과 소스 전극 사이에 접속된 PMOS 트랜지스터 PM4 및 보상 커패시터(Cc)를 포함한다. 여기서, PM4는 바이어스 전압 BIAS 4에 의해 항상 턴-온 상태를 유지하므로 전류를 제한하는 저항 역할을 한다.

옵셋 충전 구간에서 도 4a와 같이 제1 제어 신호(φ1)에 의해 제1 및 제2 스위치(S1, S2)가 턴-온된다. 그리고 제어 신호 B에 응답하여 PB1과 PB2가 턴-온되므로 제1 스위치(S1)를 통해 비반전 입력단(+)에 공급된 입력 전압은 NM2의 게이트 전극에 공급되고, 제2 스위치(S2)를 통해 반전 입력단(-)으로 피드백된 출력 전압은 NM1의 게이트 전극에 공급된다. 또한 커런트 미러에서 PM2의 소스 전극이 PB4를 통해 PM1 및 PM2의 게이트 전극과 접속되고 차동 증폭기의 출력단인 PM1의 소스 전극이 PB3을 통해 PM5의 게이트 전극과 접속된다.

이에 따라 연산 증폭기(32)는 반전 입력단(-)으로 피드백된 출력 전압이 비반전 입력단(+)으로 공급된 입력 전압과 수렴하도록 구동되고, 출력단에 접속된 커패시터C)(C)는 연산 증폭기(32)의 출력 전압, 즉 상기 수학식 1과 같이 [입력 전압 - 옵셋 전압]을 충전한다.

구체적으로, 연산 증폭기(32)의 NM1의 게이트 전극에 공급된 출력 전압이 NM2의 게이트 전극에 공급된 입력 전압 보다 낮은 경우 NM1을 통해 흐르는 전류가 증가하여 차동 증폭기의 출력단인 PM1의 소스 전극 전압이 로우 상태가 되므로 PM5가 턴-온되어 출력 전압을 충전하여 출력 전압이 입력 전압을 따라 상승한다. 그리고, 출력 전압이 입력 전압을 따라 상승하면 NM1을 통해 흐르는 전류가 감소하여 PM1의 소스 전극 전압이 높아지면서 PM5의 출력 전류가 감소하게 되므로 출력 전압은 입력 전압에 수렴하게 된다. 한편, NM1의 게이트 전극에 공급된 출력 전압이 NM2의 게이트 전극에 공급된 입력 전압 보다 높은 경우 NM1이 턴-오프되고 PM1의 소스 전극 전압이 하이 상태가 되어 PM5가 턴-오프되므로 NM4를 통한 방전 전류에 의해 출력 전압은 입력 전압을 따라 하강한다. 그리고, 출력 전압이 입력 전압을 따라 하강하면 NM1을 통해 흐르는 전류가 증가하여 PM1의 소스 전극 전압이 낮아지면서 PM5이 턴-온되어 출력 전압은 입력 전압에 수렴하게 된다.

옵셋 제거 구간에서 도 4b와 같이 제1 제어 신호(φ1)에 의해 제1 및 제2 스위치(S1, S2)가 턴-오프되고 제2 제어 신호(φ2)에 의해 제3 스위치(S3)가 턴-온된다. 이에 따라 연산 증폭기(32)의 반전 입력단(-)에는 출력단으로부터 제3 스위치(S3)를 통해 피드백된 출력 전압이 공급되고, 비반전 입력단(+)에는 커패시터(C)의 충전 전압이 방전되어 공급된다. 그리고, 제어 신호 A에 응답하여 PA1과 PA2가 턴-온되므로 반전 입력단(-)으로 피드백된 출력 전압은 NM2의 게이트 전극에 공급되고, 비반전 입력단(+)으로 공급된 커패시터(C)의 충전 전압은 NM1의 게이트 전극에 공급된다. 또한 커런트 미러에서 PM1의 소스 전극이 PA4를 통해 PM1 및 PM2의 게이트 전극과 접속되고 차동 증폭기의 출력단인 PM2의 소스 전극이 PA3을 통해 PM5의 게이트 전극과 접속된다.

이에 따라 연산 증폭기(32)는 비반전 입력단(+)으로 피드백된 출력 전압이 반전 입력단(-)으로 공급된 커패시터(C)의 충전 전압에 수렴하도록 구동된다.

구체적으로, 연산 증폭기(32)의 NM2의 게이트 전극에 공급된 출력 전압이 NM1의 게이트 전극에 공급된 커패시터(C)의 충전 전압 보다 낮은 경우 NM2을 통해 흐르는 전류가 증가하여 차동 증폭기의 출력단인 PM2의 소스 전극 전압이 로우 상태가 되므로 PM3가 턴-온되어 출력 전압을 충전함으로써 출력 전압이 입력 전압을 따라 상승한다. 그리고, 출력 전압이 입력 전압을 따라 상승하면 NM2을 통해 흐르는 전류가 감소하여 PM2의 소스 전극 전압이 높아지면서 PM3의 출력 전류가 감소하게 되므로 출력 전압은 입력 전압에 수렴하게 된다. 한편, NM2의 게이트 전극에 공급된 출력 전압이 NM의 게이트 전극에 공급된 커패시터(C)의 충전 전압 보다 높은 경우 NM2는 턴-오프되고 PM2의 소스 전극 전압이 하이 상태가 되어 PM3가 턴-오프되므로 NM4를 통한 방전 전류에 의해 출력 전압은 입력 전압을 따라 하강한다. 그리고, 출력 전압이 입력 전압을 따라 하강하면 NM2을 통해 흐르는 전류가 증가하여 PM2의 소스 전극 전압이 낮아지면서 PM5이 턴-온되어 출력 전압은 입력 전압에 수렴하게 된다.

이러한 옵셋 제거 구간에서 연산 증폭기(32)에서 발생된 옵셋 전압은 커패시터(C)의 방전 전압에 포함된 옵셋 전압과 상반된 극성으로 발생되므로 옵셋 전압은 상쇄되어 제거되므로 연산 증폭기(32)는 상기 옵셋 충전 구간에서 공급된 입력 전압과 동일한 출력 전압을 데이터 라인으로 공급한다.

상술한 바와 같이, 본 발명에 따른 출력 버퍼 및 그 구동 방법은 데이터 라인을 구동하면서 옵셋 전압을 충전하고 제거하므로 고속 구동을 할 수 있다. 또한 옵셋 전압을 제거하기 위한 커패시터가 출력 버퍼의 출력단과 접속되어 디지털-아날로그 컨버터의 출력단과는 독립적이므로 디지털-아날로그 컨버터의 미약한 출력 전류로 인한 미충전 에러와 같은 문제가 유발되지 않는다. 나아가 본 발명의 출력 버퍼에서 커패시터는 전류 구동 능력이 큰 출력 버퍼를 이용하여 전압을 충전하므로 옵셋 제거를 위해 큰 용량을 갖는 커패시터를 이용할 수 있다. 이에 따라 스위치의 기생 커패시턴스가 상대적으로 감소하여 커패시터에 주는 영향을 최소화하여 옵셋 전압을 감소시킬 수 있게 된다.

한편, 본 발명에서는 출력 버퍼가 액정 표시 장치의 데이터 드라이버에 적용된 경우만을 예로 들어 설명하였지만, 출력 버퍼를 필요로 하는 게이트 드라이버와 공통 전압 발생부에도 적용될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

입력 전압과 출력 전압을 비교하면서 입력 전압을 추종하는 출력 전압을 출력단으로 공급하는 연산 증폭기와;

상기 입력 전압을 상기 연산 증폭기의 제1 입력단으로 공급하는 제1 스위치와;

상기 출력 전압을 상기 연산 증폭기의 제2 입력단으로 피드백시키는 제2 스위치와;

상기 제2 스위치를 경유하여 상기 출력단과 병렬 접속된 커패시터와;

상기 출력 전압을 상기 연산 증폭기의 제1 입력단으로 피드백시키는 제3 스위치를 포함하는 것을 특징으로 하는 출력 버퍼.
제 1 항에 있어서,

상기 연산 증폭기는 옵셋 충전 구간과 옵셋 제거 구간을 포함하고;

옵셋 충전 구간에서 상기 제1 및 제2 스위치가 턴-온되고, 상기 옵셋 제거 구간에서 상기 제3 스위치가 턴-온되는 것을 특징으로 하는 출력 버퍼.
제 2 항에 있어서,

상기 커패시터는 상기 옵셋 충전 구간에서 상기 연산 증폭기의 출력 전압을 충전하고, 상기 옵셋 제거 구간에서 방전하는 것을 특징으로 하는 출력 버퍼.
제 3 항에 있어서,

상기 옵셋 충전 구간에서 상기 커패시터에 충전된 상기 출력 전압은 상기 입력 전압과 상기 연산 증폭기의 제1 옵셋 전압 만큼의 편차를 갖는 것을 특징으로 하는 출력 버퍼
제 4 항에 있어서,

상기 옵셋 제거 구간에서

상기 연산 증폭기의 출력 전압은 상기 제2 스위치를 통해 상기 연산 증폭기의 제1 입력단으로 공급되고;

상기 커패시터에서 방전된 전압은 상기 연산 증폭기의 제2 입력단으로 공급되는 것을 특징으로 하는 출력 버퍼.
제 5 항에 있어서,

상기 옵셋 제거 구간에서 상기 제1 및 제2 입력단의 극성은 상기 옵셋 충전 구간에서의 제1 및 제2 입력단의 극성과 반전되는 것을 특징으로 하는 출력 버퍼.
제 6 항에 있어서,

상기 옵셋 제거 구간에서 상기 연산 증폭기에서 발생된 제2 옵셋 전압은 상기 커패시터의 방전 전압에 포함된 상기 제1 옵셋 전압과 반대의 극성을 갖는 것을 특징으로 하는 출력 버퍼.
제 7 항에 있어서,

상기 옵셋 제거 구간에서 상기 제1 및 제2 옵셋 전압이 상쇄되어 상기 연산 증폭기는 상기 커패시터의 방전 전압에 포함된 상기 입력 전압과 같은 출력 전압을 공급하는 것을 특징으로 하는 출력 버퍼.
제 8 항에 있어서,

상기 연산 증폭기는 상기 옵셋 충전 구간 및 옵셋 제거 구간에서 상기 출력 전압을 이용하여 상기 출력단과 접속된 신호 라인을 구동하는 것을 특징으로 하는 출력 버퍼.
제 9 항에 있어서,

상기 출력단과 접속된 신호 라인은 액정 표시 장치에 포함된 게이트 라인, 데이터 라인, 공통 전극 중 적어도 어느 하나인 것을 특징으로 하는 출력 버퍼.
연산 증폭기에서 발생된 제1 옵셋 전압 만큼 입력 전압과 편차를 갖는 출력 전압을 공급하여 커패시터에 충전하는 옵셋 충전 구간과;

상기 커패시터의 방전 전압을 추종하는 출력 전압을 공급하면서 상기 방전 전압에 포함된 상기 제1 옵셋 전압이 상기 연산 증폭기에서 생성된 제2 옵셋 전압 과 상쇄되게 하는 옵셋 제거 구간을 포함하는 것을 특징으로 하는 출력 버퍼의 구동 방법.
제 11 항에 있어서,

상기 옵셋 제거 구간에서 상기 입력 전압의 공급은 차단되는 것을 특징으로 하는 출력 버퍼의 구동 방법.
제 12 항에 있어서,

상기 옵셋 충전 구간에서 상기 입력 전압은 상기 연산 증폭기의 제1 입력단으로, 상기 출력 전압은 상기 연산 증폭기의 제2 입력단으로 공급된 것을 특징으로 하는 출력 버퍼의 구동 방법.
제 13 항에 있어서,

상기 옵셋 제거 구간에서

상기 연산 증폭기의 출력 전압은 상기 연산 증폭기의 제1 입력단으로, 상기 커패시터에서 방전된 전압은 상기 연산 증폭기의 제2 입력단으로 공급된 것을 특징으로 하는 출력 버퍼의 구동 방법.
제 14 항에 있어서,

상기 옵셋 제거 구간에서 상기 제1 및 제2 입력단의 극성은 상기 옵셋 충전 구간에서의 제1 및 제2 입력단의 극성과 반전되는 것을 특징으로 하는 출력 버퍼의 구동 방법.
제 15 항에 있어서,

상기 옵셋 제거 구간에서 상기 연산 증폭기에서 발생된 제2 옵셋 전압은 상기 커패시터의 방전 전압에 포함된 상기 제1 옵셋 전압과 반대의 극성을 갖는 것을 특징으로 하는 출력 버퍼의 구동 방법.
제 11 항에 있어서,

상기 옵셋 제거 구간에서 상기 제1 및 제2 옵셋 전압의 상쇄호 상기 연산 증폭기는 상기 커패시터의 방전 전압에 포함된 상기 입력 전압과 같은 출력 전압을 공급하는 것을 특징으로 하는 출력 버퍼의 구동 방법.
제 11 항에 있어서,

상기 연산 증폭기는 상기 옵셋 충전 구간 및 옵셋 제거 구간에서 상기 출력 전압을 상기 연산 증폭기의 출력단과 접속된 신호 라인으로 공급하는 것을 특징으로 하는 출력 버퍼의 구동 방법.