KR20080001411A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20080001411A
KR20080001411A KR1020060059853A KR20060059853A KR20080001411A KR 20080001411 A KR20080001411 A KR 20080001411A KR 1020060059853 A KR1020060059853 A KR 1020060059853A KR 20060059853 A KR20060059853 A KR 20060059853A KR 20080001411 A KR20080001411 A KR 20080001411A
Authority
KR
South Korea
Prior art keywords
layer
cell region
etching
region
insulating layer
Prior art date
Application number
KR1020060059853A
Other languages
English (en)
Inventor
신기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059853A priority Critical patent/KR20080001411A/ko
Publication of KR20080001411A publication Critical patent/KR20080001411A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 코발트살리사이드의 산화를 방지하기 위한 질화막계 산화방지층 적용시 콘택홀의 오픈불량문제 및 식각완료타겟의 어려움으로 게이트하드마스크가 손실되어 후속 콘택플러그와 게이트패턴간에 단락되는 문제를 방지하는 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 셀영역과 주변영역이 정의되고 각 영역에 게이트를 포함한 소정공정이 완료된 반도체 기판 상부에 절연층을 형성하는 단계, 상기 주변영역의 코발트살리사이드예정지역의 절연층을 식각하는 단계, 상기 주변영역에 코발트살리사이드를 형성하는 단계, 상기 코발트살리사이드를 포함하는 전면에 산화방지층을 형성하는 단계, 상기 셀영역의 산화방지층만 선택적으로 제거하는 단계, 상기 산화방지층이 제거된 셀영역 상부에 콘택마스크를 형성하는 단계, 상기 셀영역의 절연층을 식각하여 콘택홀을 형성하는 단계를 포함하고, 상기한 본 발명은 코발트살리사이드의 산화방지를 위한 산화방지층을 콘택홀이 형성되는 셀지역에서 미리 제거한 후, 콘택홀 형성을 위한 자기정렬콘택식각공정을 진행하여 콘택 낫오픈 문제 및 게이트하드마스의 손실을 방지할 수 있어 소자의 특성 및 신뢰성을 확보할 수 있는 효과가 있다.
코발트살리사이드, 살리사이드, 식각선택비, 질화막

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 폴리실리콘전극
33 : 메탈전극 34 : 게이트하드마스크
35 : 스페이서 36 : 제1절연층
37 : 랜딩플러그콘택 38 : 제2절연층
39 : 코발트살리사이드 40,40A : 산화방지층
41 : 제1감광막패턴 42 : 제2감광막패턴
43 : 콘택홀
본 발명은 반도체 제조 기술에 관한 것으로, 특히 코발트살리사이드를 갖는 반도체 소자의 콘택홀 제조방법에 관한 것이다.
반도체 소자가 고집적화, 고성능화 및 저전압화됨에 따라 반도체 소자의 스피드(Speed)를 빠르게 하기 위해 주변영역(Periphery Area)에 살리사이드(Self-Aligned Silicide)공정이 적용되고 있다.
살리사이드공정시 고온 안정성과 낮은 비저항(Resistivity)을 갖는 티타늄 실리사이드와 코발트 실리사이드가 가장 널리 사용되고 있다. 특히, 게이트의 임계치수(Critical Dimension)에 대한 의존성이 적은 코발트 실리사이드가 주로 사용되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 셀영역과 주변영역이 정의된 반도체 기판(11) 상에 폴리실리콘전극(12), 텅스텐전극(13)과 게이트하드마스크(14)가 적층된 게이트패턴을 형성하고, 게이트패턴의 측벽에 게이트스페이서(15)를 형성한다. 이어서, 게이트패턴간의 절연을 위한 제1절연층(16)을 형성하고, 셀영역의 제1절연층(16)을 선택적으로 식각하여 랜딩플러그콘택(17)을 형성한다.
이어서, 랜딩플러그콘택(17) 및 제1절연층(16) 상에 제2절연층(18)을 형성하 고, 주변영역의 살리사이드예정지역을 자기정렬식각공정으로 오픈하여, 주변영역의 게이트패턴의 측면 즉, 소스/드레인 영역에 코발트살리사이드(Co-Salicide, 19)를 형성한다.
이어서, 코발트살리사이드(19)의 산화를 방지하기 위한 산화방지층(20)으로 질화막을 전면에 형성한 후, 랜딩플러그콘택(17) 상부에 존재하는 셀영역의 산화방지층(20) 및 제2절연층(18)을 선택적으로 자기정렬콘택식각공정을 통해 식각하여 콘택홀(21)을 형성한다.
위와 같이, 종래 기술은 코발트살리사이드(19)를 형성한 후, 코발트살리사이드(19)의 산화를 방지하기 위해 전면에 산화방지층(20)을 형성하고, 자기정렬콘택식각공정을 통해 질화막계 산화방지층(20)과 산화막계 제2절연층(18)을 동시에 식각하여 콘택홀(21)을 형성한다.
그러나, 도 1b에 도시된 바와 같이, 종래 산화막계 제2절연층(18)을 식각하기 위한 레시피로는 공정마진이 부족하여 질화막계 산화방지층(20)과 산화막계 제2절연층(18)을 동시에 식각할 수 없다. 이에 따라, 콘택홀(21)의 오픈불량(Not Open, 100)이 발생한다.
또한, 상기 공정마진을 확보하기 위해 산화막계 제2절연층(18)과 질화막계 산화방지층(20)을 동시에 식각하는 가스를 사용하여 자기정렬콘택식각을 진행할 경우, 식각완료 타겟을 정하기가 어려워서 제2절연층(18) 하부의 게이트하드마스크(14) 및 게이트스페이서(15)가 손실되는 문제점이 있다. 특히, 게이트하드마스크(14)의 손실이 커질경우 게이트하드마스크(14) 하부의 텅스텐전극(13)이 드러나, 후속 콘택플러그 공정시 콘택플러그와 텅스텐전극(13)이 서로 단락(Short)되는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 코발트살리사이드의 산화를 방지하기 위한 질화막계 산화방지층 적용시 콘택홀의 오픈불량 및 식각완료타겟의 어려움으로 게이트하드마스크가 손실되어 후속 콘택플러그와 게이트패턴간에 단락되는 문제를 방지하는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 반도체 소자의 제조방법은 셀영역과 주변영역이 정의되고 각 영역에 게이트를 포함한 소정공정이 완료된 반도체 기판 상부에 절연층을 형성하는 단계, 상기 주변영역의 코발트살리사이드예정지역의 절연층을 식각하는 단계, 상기 주변영역에 코발트살리사이드를 형성하는 단계, 상기 코발트살리사이드를 포함하는 전면에 산화방지층을 형성하는 단계, 상기 셀영역의 산화방지층만 선택적으로 제거하는 단계, 상기 산화방지층이 제거된 셀영역 상부에 콘택마스크를 형성하는 단계, 상기 셀영역의 절연층을 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 셀영역(Cell Area)과 주변영역(Periphery Area)이 정의된 반도체 기판(31) 상에 게이트패턴을 형성한다. 여기서, 반도체 기판(31)은 소자분리막과 웰(well)의 소정공정이 완료된 기판이다. 또한, 게이트패턴은 폴리실리콘전극(32), 메탈전극(33)과 게이트하드마스크(34)를 순차로 적층시켜 형성하고, 예컨대 메탈전극(33)은 텅스텐 또는 텅스텐실리사이드로 형성한다.
이어서, 게이트패턴의 측벽에 게이트스페이서(35)를 형성한다. 여기서, 게이트스페이서(35)는 게이트패턴의 측벽을 보호하기 위해 형성하는 것으로, 질화막과 산화막의 적층 또는 질화막의 단층으로 형성할 수 있다. 특히, 셀영역은 후속 랜딩플러그콘택식각시 게이트패턴 사이 바닥부의 게이트스페이서(35)가 식각되고, 주변영역은 스페이서식각공정을 실시하여 게이트스페이서를 형성한다.
이어서, 게이트패턴 사이를 채울때까지 제1절연층(36)을 형성한다. 여기서, 제1절연층(36)은 게이트패턴간의 절연을 위한 것으로, 산화막으로 형성한다.
이어서, 제1절연층(36)을 게이트하드마스크(34)를 타겟으로 평탄화하고, 랜딩플러그콘택마스크를 이용하여 게이트패턴 사이의 제1절연층(36)을 선택적으로 식각하여 랜딩플러그콘택홀을 형성한다. 이때, 게이트패턴 사이 바닥부에 게이트스페 이서(35)가 식각된다.
이어서, 랜딩플러그콘택홀에 도전물질을 매립하고 게이트하드마스크(34)를 타겟으로 평탄화 및 에치백을 실시하여 랜딩플러그콘택(37)을 형성한다. 여기서, 도전물질은 예컨대 폴리실리콘으로 형성한다.
이어서, 랜딩플러그콘택(37)을 포함하는 전면에 제2절연층(38)을 형성한다. 여기서, 제2절연층(38)은 게이트패턴과 상부층과의 층간절연 역할을 하기 위한 것으로, 제1절연층(38)과 동일한 물질로 형성하되 예컨대 산화막으로 형성한다.
이어서, 자기정렬콘택식각을 통해 주변영역의 코발트살리사이드 예정지역을 오픈시킨다.
도 2b에 도시된 바와 같이, 주변영역의 게이트패턴의 측면 즉, 소스/드레인영역에 코발트살리사이드(39)를 형성한다. 여기서, 코발트살리사이드(39)는 소스/드레인영역의 기생저항을 감소시켜 반도체 소자의 스피드를 빠르게 하기 위한 것이다.
도 2c에 도시된 바와 같이, 코발트살리사이드(39)를 포함하는 전면에 산화방지층(40)을 형성한다. 여기서, 산화방지층(40)은 후속 공정으로 인한 코발트살리사이드(39)의 산화를 방지하기 위한 것으로 질화막계로 형성하되, 예컨대 질화막 또는 산화질화막으로 형성한다. 또한, 산화방지층(40)은 코발트살리사이드(39)의 충분한 산화방지를 위해 적어도 100Å이상(100Å∼200Å)으로 형성한다.
도 2d에 도시된 바와 같이, 셀영역의 산화방지층(40)을 오픈시키는 제1감광막패턴(41)을 형성한다. 여기서, 제1감광막패턴(41)은 산화방지층(40) 상에 감광막 을 도포하고 노광 및 현상으로 셀영역의 산화방지층(40)만 오픈되도록 패터닝하여 형성한다.
이어서, 제1감광막패턴(41)을 식각마스크로 셀영역의 산화방지층(40)을 식각한다. 여기서, 산화방지층(40)은 플라즈마건식식각(Plasma Dry Etch) 또는 습식식각(Wet Etch)으로 식각한다. 습식식각은 인산(H3PO4)로 진행한다.
따라서, 셀영역의 산화방지층(40)은 모두 제거되고, 제1감광막패턴(41)으로 덮여있는 주변영역의 산화방지층(40A)만 잔류한다.
도 2e에 도시된 바와 같이, 주변영역의 산화방지층(40A)을 덮고있는 제1감광막패턴(41)을 제거한다. 여기서, 제1감광막패턴(41)은 산소스트립으로 제거할 수 있다.
이어서, 셀영역의 제2절연층(38) 및 주변영역의 산화방지층(40A) 상에 셀영역의 콘택홀예정지역을 오픈시키는 제2감광막패턴(42)을 형성한다. 여기서, 제2감광막패턴(42)은 셀영역의 제2절연층(38) 및 주변영역의 산화방지층(40A) 상에 감광막을 도포하고 노광 및 현상으로 셀영역의 콘택홀예정지역 예컨대 비트라인콘택홀 또는 스토리지노드콘택홀 예정지역이 오픈되도록 패터닝하여 형성한다.
도 2f에 도시된 바와 같이, 제2감광막패턴(42)을 식각마스크로 자기정렬콘택식각을 통해 제2절연층(38)을 식각하여 콘택홀(43)을 형성한다. 여기서, 콘택홀(43)은 예컨대 비트라인콘택홀 또는 스토리지노드콘택홀로 정의된다.
이때, 자기정렬콘택식각은 제2절연층(38)만 단독으로 식각을 실시한다. 즉, 산화막질의 제2절연층(38)을 CF계 물질로 식각하되, 에컨대 C2F6로 식각한다. 따라서, 산화막질의 제2절연층(38)을 식각하기 때문에 질화막질의 산화방지층(40)과 산화막질의 제2절연층(38)을 동시에 식각하는 종래기술에 비해 식각마진을 충분히 확보할 수 있고, 충분한 과도식각이 가능하여 콘택 오픈불량(Contact Not Open)을 방지할 수 있다. 또한, 자기정렬콘택식각 특성상 오픈되는 질화막질의 게이트하드마스크(34)는 산화막과 질화막을 식각하기 위한 식각가스에 대해 식각선택비의 확보가 가능하여 손실되지 않는다.
상기한 본 발명은 코발트살리사이드(39)의 산화방지를 위해 전면에 형성되는 산화방지(40)층을 콘택홀이 형성되는 셀영역만 선택적으로 미리 제거한 후, 콘택홀(43)을 형성하므로써 후속 콘택홀 형성을 위한 자기정렬콘택식각시 산화막질의 절연층과 질화막질의 게이트하드마스크(34)간에 식각선택비가 확보되어 게이트하드마스크(34)의 손실을 방지할 수 있는 장점이 있다.
또한, 산화막질의 제2절연층(38)만 단독으로 식각하기 때문에 질화막과 산화막을 동시에 식각했던 종래기술에 비해 식각마진의 확보가 가능하여 충분한 과도식각이 이루어지므로 콘택 오픈불량을 방지할 수 있는 장점이 있다.
또한, 상기한 본 발명의 바람직한 실시예는 게이트패턴과 코발트살리사이드에 대해 설명하였지만, 저항을 낮추기 위해 살리사이드를 형성하는 모든 구조에 적용가능하다.
또한, 상기한 본 발명의 바람직한 실시예는 고속용(High Speed) GDDR 디램(Graphics Double Data Rate:GDDR DRAM) 소자에도 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 코발트살리사이드의 산화방지를 위한 산화방지층을 콘택홀이 형성되는 셀지역에서 미리 제거한 후, 콘택홀 형성을 위한 자기정렬콘택식각공정을 진행하여 콘택 오픈불량 문제 및 게이트하드마스의 손실을 방지할 수 있어 소자의 특성 및 신뢰성을 확보할 수 있는 효과가 있다.

Claims (5)

  1. 셀영역과 주변영역이 정의되고 각 영역에 게이트를 포함한 소정공정이 완료된 반도체 기판 상부에 절연층을 형성하는 단계;
    상기 주변영역의 코발트살리사이드예정지역의 절연층을 식각하는 단계;
    상기 주변영역에 코발트살리사이드를 형성하는 단계;
    상기 코발트살리사이드를 포함하는 전면에 산화방지층을 형성하는 단계;
    상기 셀영역의 산화방지층만 선택적으로 제거하는 단계;
    상기 산화방지층이 제거된 셀영역 상부에 콘택마스크를 형성하는 단계; 및
    상기 셀영역의 절연층을 식각하여 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 셀영역의 산화방지층만 선택적으로 제거하는 단계는,
    상기 산화방지층 상에 감광막을 형성하는 단계;
    노광 및 현상으로 셀영역의 산화방지층만 오픈되도록 하는 감광막패턴을 형성하는 단계; 및
    상기 감광막패턴을 식각마스크로 상기 셀영역의 산화방지층만 선택적으로 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 셀영역의 산화방지층만 선택적으로 제거하는 단계는,
    플라즈마 건식식각 또는 습식식각으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 산화방지층은 질화막 또는 산화질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제4항에 있어서,
    상기 산화방지층은 적어도 100Å이상이 되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060059853A 2006-06-29 2006-06-29 반도체 소자의 제조방법 KR20080001411A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059853A KR20080001411A (ko) 2006-06-29 2006-06-29 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059853A KR20080001411A (ko) 2006-06-29 2006-06-29 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080001411A true KR20080001411A (ko) 2008-01-03

Family

ID=39213433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059853A KR20080001411A (ko) 2006-06-29 2006-06-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080001411A (ko)

Similar Documents

Publication Publication Date Title
KR100875654B1 (ko) 반도체 소자의 스토리지노드콘택 형성 방법
KR100739962B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
KR100683492B1 (ko) 반도체소자의 콘택식각 방법
KR100811257B1 (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR20080089029A (ko) 반도체소자의 콘택홀 형성 방법
KR20080001411A (ko) 반도체 소자의 제조방법
KR100807596B1 (ko) 반도체 소자 제조방법
KR100277905B1 (ko) 반도체 메모리 소자의 제조 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR100612566B1 (ko) 플래시 메모리 소자의 제조 방법
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100832019B1 (ko) 반도체 소자의 스토리지노드 콘택 제조 방법
KR100744002B1 (ko) 반도체 소자의 제조방법
KR100379511B1 (ko) 반도체 소자의 콘택 형성 방법
KR100935197B1 (ko) 반도체 소자의 콘택 형성방법
KR20070068647A (ko) 반도체 소자의 제조 방법
KR20090044528A (ko) 반도체 소자의 제조 방법
KR20070002701A (ko) 반도체 소자의 트랜지스터 형성 방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR20090123514A (ko) 반도체 소자 및 그 제조방법
KR20050104075A (ko) 게이트패턴의 식각 손실을 줄인 반도체 소자 및 그 제조방법
KR20070087359A (ko) 반도체 소자의 스토리지노드 콘택 형성방법
KR20050002416A (ko) 플래쉬 메모리 소자의 제조방법
JP2005333035A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination