KR20070114162A - 디스플레이 장치들 및 그의 제조 방법들 - Google Patents

디스플레이 장치들 및 그의 제조 방법들 Download PDF

Info

Publication number
KR20070114162A
KR20070114162A KR1020077021297A KR20077021297A KR20070114162A KR 20070114162 A KR20070114162 A KR 20070114162A KR 1020077021297 A KR1020077021297 A KR 1020077021297A KR 20077021297 A KR20077021297 A KR 20077021297A KR 20070114162 A KR20070114162 A KR 20070114162A
Authority
KR
South Korea
Prior art keywords
layer
shutter
deposited
thin film
control matrix
Prior art date
Application number
KR1020077021297A
Other languages
English (en)
Other versions
KR100991044B1 (ko
Inventor
네스빗 더블유 해굿
재스퍼 로드윅 스테인
티모시 티. 브리스니한
지그네시 간디
존 제이 피졸
리차드 에스 페인
로저 바톤
Original Assignee
픽스트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/218,690 external-priority patent/US7417782B2/en
Priority claimed from US11/251,452 external-priority patent/US7304786B2/en
Priority claimed from US11/251,034 external-priority patent/US7304785B2/en
Priority claimed from US11/251,035 external-priority patent/US7271945B2/en
Priority claimed from US11/326,962 external-priority patent/US7755582B2/en
Priority claimed from US11/326,900 external-priority patent/US8159428B2/en
Priority claimed from US11/326,784 external-priority patent/US7742016B2/en
Priority claimed from US11/326,696 external-priority patent/US9158106B2/en
Application filed by 픽스트로닉스 인코포레이티드 filed Critical 픽스트로닉스 인코포레이티드
Publication of KR20070114162A publication Critical patent/KR20070114162A/ko
Application granted granted Critical
Publication of KR100991044B1 publication Critical patent/KR100991044B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3473—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on light coupled out of a light guide, e.g. due to scattering, by contracting the light guide with external means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Micromachines (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Optical Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 셔터-기반 광 변조기들을 포함하는 디스플레이 장치들이 이러한 장치들을 제조하는 방법들과 함께 개시된다. 본 방법들은 당업계에 공지된 박막 제조 공정들과 양립되고, 본 발명에 따른 디스플레이들은 전력을 낮게 소비한다.
유연 빔, 셔터, 공간적 광 변조기, 제어 매트릭스

Description

디스플레이 장치들 및 그의 제조 방법들{Display apparatus and methods for manufacture thereof}
일반적으로, 본 발명은 영상 디스플레이 분야에 관한 것이고, 구체적으로 MEMS-기반 디스플레이들 및 그의 제조 방법에 관한 것이다.
기계적 광 변조기들로 만들어진 디스플레이들은 액정 기술 기반 디스플레이들의 매력적인 대안이다. 기계적 광 변조기들은 좋은 시야 각도들과 넓은 범위의 색상 및 그레이 스케일(gray scale)을 가진 비디오 콘텐츠를 디스플레이하기에 충분히 빠르다. 기계적 광 변조기들은 프로젝션 디스플레이(projection display) 사용들에서 성공적이었다. 기계적 광 변조기들을 이용한 후광(backlight) 디스플레이들은 아직까지 밝기와 저전력의 충분히 매력적인 조합들을 보여주지 못하였다. 당업계에서는 빠르고, 밝고, 저전력인 기계적 작동 디스플레이들에 대한 수요가 있다. 구체적으로 화질이 향상되고 전력 소비가 감소되기 위해 고속 및 저전압으로 구동될 수 있는 기계적 작동 디스플레이들에 대한 수요가 있다.
게다가, 액정 디스플레이들으 제조에 관한 산업이 상당히 발전해 왔다. 그러나, 전형적인 MEMS 제조 기술들이, 액정 디스플레이들을 제어하는 데에 이용되는 박막 요소들의 제조의 액정 디스플레이 산업에 의해 이용되는 공정들과 양립할 수 없다. 디스플레이 제조 산업에 투자된 자본을 이용하기 위해, 액정 디스플레이 제조에 이용되는 공정들과 양립할 수 있는 MEMS-기반 디스플레이의 제조 방법들에 대한 수요가 당업계에 있다.
일 양상(one aspect)에서, 본 발명은, 기계적 빔(beam)들에 의해 기판의 상부에서 지지되는 셔터(shutter)들을 내장하는 MEMS-기반 광 변조기들 내에서 이용되는 작동기들을 제조하기 위한 방법들에 관한 것이다. 구체적으로, 본 발명은, 하부 수평면, 상부 수평면 및 벽을 포함하는 몰드(mold)를 기판 상에 형성하는 단계를 포함한다. 그 다음에 빔 물질이 몰드의 하부 수평면 및 벽 상에 증착된다. 다음에, 유연 빔을 형성하기 위해 몰드의 벽 상에 증착된 빔 물질의 대부분을 온전하게 남겨두는 동안 몰드의 하부 수평면 상에 증착된 빔 물질이 예를 들어 이방성 에칭(etching)에 의해 제거된다.
유연 빔에 연결된 셔터가 형성된다. 일 실시형태에서, 유연 빔 및 셔터 물질는 일 단계에서 동일 물질로 형성된다. 선택적인 실시형태들에서, 빔 물질은 셔터 물질과 다르다. 셔터는 몰드의 상부 수평면 상에 형성된다. 셔터 물질 및/또는 빔 물질은 예를 들어 비결정 실리콘 및 금속을 포함하는 복합 물질들을 포함할 수 있다. 복합물의 형성은, 복합물 내의 다양한 물질층들의 다른 팽창 계수들에 기인하여 결과 빔에 불균형 응력을 생성할 수 있다.
일 실시형태에서, 빔 물질은 또한 빔을 기판 상에 배치된 앵커(anchor)에 기계적이면서 전기적으로 연결한다. 빔 물질은 예를 들어 약 2 마이크론(micron) 미만의 두께로 증착될 수 있다. 다양한 실시형태들에서, 빔 물질은 약 1.5 마이크론 미만 또는 약 1 ㎛ 미만의 두께들로 증착된다. 유연 빔 및 셔터가 형성된 이후에, 몰드가 제거되고, 셔터 및 유연 빔이 자유롭게 이동한다.
일 실시형태에서, 몰드의 하부 수평면은 제 1 희생층의 상면으로부터 형성된다. 몰드 벽은 제 2 희생층으로부터 형성될 수 있고 하부 수평면에 실질적으로 수직이다. 일 실시형태에서, 몰드를 제거하는 단계는 희생층들 중 하나 또는 모두를 제거하는 단계를 포함한다.
또 다른 양상에서, 본 발명은, 작동을 위한 전력을 덜 필요로 하는 유연성을 증가시키는 얇은 작동기 빔들을 가진 공간적 광 변조기들에 관한 것이다. 일 실시형태에서, 작동기 빔들은 셔터를 기판의 상부에서 지지한다. 작동기 빔들은 유연하고, 기판의 평면에 평행한 단면 두께가 약 2 마이크론 미만이다. 다른 실시형태들에서, 단면 두께는 약 1.5 마이크론 미만이거나 약 1.0 마이크론 미만이다.
또 다른 양상에서, 본 발명은 디스플레이의 제조 방법에 관한 것이다. 본 방법은, 유전 물질층을 실질적으로 투명한 기판의 상면 상에 직접 증착한 후 금속층을 유전 물질의 상면 상에 증착하는 단계를 포함한다. 금속층 내에는 복수의 개구(aperture)들이 형성된다. 본 방법은 제어 매트릭스(matrix)를 금속층의 상면 상에 형성하고 제어 매트릭스와 전기적으로 소통하는 복수의 광 변조 셔터 어셈블리(light modulation shutter assembly)들을 제어 매트릭스의 상면 상에 형성하는 단계를 포함한다.
제어 매트릭스는 복수의 셔터 어셈블리들의 광 변조 기능을 제어한다. 일 실시형태에서, 제어 매트릭스는 복수의 박막 요소들을 포함한다. 구체적으로, 박막 요소들은 트랜지스터들 또는 다이오드들의 형태로 전환될 수 있다.
또 다른 양상에서, 본 발명은, 제 2 유전층이 제 1 유전층과 금속층 사이에 증착되는 디스플레이 장치의 제조 방법에 관한 것이다. 일 실시형태에서, 제 2 유전 물질은 제 1 유전 물질의 굴절율보다 더 낮은 굴절율을 갖는다.
또 다른 양상에서, 본 발명은, 고반사층이 실질적으로 투명한 유리 기판 상에 증착되는 디스플레이 장치의 제조 방법에 관한 것이다. 본 방법은 고반사층 내에 복수의 개구들을 형성하는 단계를 포함한다. 절연층이 고반사층의 상면 상에 직접 증착되고, 이어서 복수의 박막 요소들이 절연층 상에 형성된다. 그 다음에, 본 방법은, 박막 요소들이 복수의 광 변조 셔터 어셈블리들의 광 변조를 제어하기 위한 제어 매트릭스를 형성하도록, 복수의 박막 요소들과 소통하는 복수의 광 변조 셔터 어셈블리들을 복수의 박막 요소들의 상부에 형성하는 단계를 포함한다. 일 실시형태에서, 고반사층은 90%보다 더 큰 반사율을 갖는다. 예를 들어, 고반사층은 적어도 하나의 금속 및 적어도 하나의 유전체의 복합층으로부터 형성될 수 있다. 선택적으로, 고반사층은 고밀도 증착 금속으로부터 형성될 수 있다. 다양한 실시형태들에서, 금속은 스퍼터(sputter) 공정 또는 이온 보조 이베포레이션(evaporation) 공정에 의해 증착된다.
일 실시형태에서, 본 방법은 또한 박막 요소들이 형성되기 전에 절연층 내에 복수의 비어 홀(via hole)들을 형성하는 단계를 포함한다. 박막 요소들은, 형성될 때 비어 홀들에서 고반사층과 전기적 접속들을 이룬다.
또 다른 양상에서, 본 발명은, 광 차단층이 고반사층 대신에 투명한 기판 상에 증착되는 제조 방법에 관한 것이다. 다양한 실시형태들에서, 광 차단층은 반사율이 높을 수 있거나, 광을 흡수할 수 있거나, 또는 다른 방식들로 광을 차단할 수 있다. 일 실시형태에서, 광 차단층은 광 차단층의 일 측면에 부딪치는 광을 흡수하고, 광 차단층의 반대편 측면 상에 부딪치는 광을 반사한다.
또 다른 양상에서, 본 발명은, 복수의 박막 요소들을 형성하는 단계 및 복수의 박막 요소들의 상면 상에 복수의 광 변조 셔터 어셈블리들을 형성하는 단계에 의한 디스플레이 장치의 제조 방법에 관한 것이다. 광 변조 셔터 어셈블리들은, 광을 변조하기 위한 어셈블리들 내에 포함되는 이동가능 셔터들의 적어도 일부분을 형성하도록 부분적으로 비결정 실리콘층을 에칭함으로써 형성된다.
상술한 설명은 다음의 도면들을 참조하여 다음의 실시예로부터 더욱 잘 이해될 것이다:
도 1a는, 본 발명의 예시적 실시형태에 따른 디스플레이 장치의 등각투영도이고;
도 1b는, 도 1a의 디스플레이 장치 내에 내장되기에 적합한 예시적 셔터 어셈블리의 다이어그램이며;
도 2a는, 본 발명의 예시적 실시형태에 따른 도 1의 디스플레이 장치의 셔터 어셈블리들을 제어하기에 적합한 제어 매트릭스의 개략도이고;
도 2b는, 본 발명의 예시적 실시형태에 따른, 도 2a의 제어 매트릭스 및 도 1b의 셔터 어셈블리를 내장하는 픽셀(pixel)들의 배열의 등각투영도이며;
도 3a 내지 3b는, 본 발명의 예시적 실시형태에 따른 도 2b의 제어 매트릭스의 형성 단계들의 등각투영도들이고;
도 4a 내지 4b는, 본 발명의 예시적 실시형태에 따른 도 2b의 구조의 단면도들이며;
도 5a는, 본 발명의 예시적 실시형태에 따른 도 1의 디스플레이 장치의 셔터 어셈블리들을 제어하기에 적합한 제어 매트릭스의 개략도이고;
도 5b 및 5c는, 본 발명의 예시적 실시형태에 따른 도 5a의 제어 매트릭스의 레이아웃(layout)의 평면도들이며;
도 6은, 본 발명의 예시적 실시형태에 따른 도 5b에 도시된 제어 매트릭스 내의 트랜지스터의 단면도이고;
도 7은, 본 발명의 예시적 실시형태에 따른 도 5b에 도시된 제어 매트릭스의 제조 방법의 순서도이며;
도 8a 내지 8h는, 본 발명의 예시적 실시형태에 따른 도 5c의 제어 매트릭스의 형성 단계들의 단면도들이고;
도 9a 내지 9c는, 본 발명의 예시적 실시형태에 따른 도 5b의 제어 매트릭스 내에서 사용하기 위한 선택적인 스위치 구조들의 단면도들이며;
도 10a 내지 10f는, 본 발명의 예시적 실시형태에 따른 도 5c의 제어 매트릭스의 형성 단계들의 단면도들이고;
도 11은, 본 발명의 예시적 실시형태에 따른 도 5c의 제어 매트릭스 내에서 사용하기 위한 복합 셔터 어셈블리의 세부 단면도이며;
도 12a 내지 12d는, 본 발명의 예시적 실시형태에 따른 도 11에 도시된 복합 셔터 어셈블리의 형성 단계들의 단면도들이고;
도 13a 내지 13d는, 본 발명의 예시적 실시형태에 따른 협소 측벽 빔들을 가진 선택적인 셔터 어셈블리의 형성 단계들의 등각투영도들이며;
도 14a 및 14b는, 본 발명의 예시적 실시형태에 따른 협소 빔들의 형성을 위한 선택적인 방법들의 단면도들이고;
도 15는, 본 발명의 예시적 실시형태에 따른, 힘을 향상시키기 위한 측벽 구조들을 가진 셔터 어셈블리의 등각투영도이며;
도 16은, 본 발명의 예시적 실시형태에 따른, 셔터들 및 작동기 빔들이 다른 물질들로 이루어지는 셔터 어셈블리의 단면도이고;
도 17은, 본 발명의 예시적 실시형태에 따른, 셔터 어셈블리, 개구, 및 관련된 제어 매트릭스에 대한 선택적인 박막 구조의 단면도이며;
도 18은, 본 발명의 예시적 실시형태에 따른, 셔터 어셈블리, 개구, 및 관련된 제어 매트릭스에 대한 선택적인 박막 구조의 단면도이고;
도 19a 및 19b는, 본 발명의 예시적 실시형태에 따른 도 5c와 같은 제어 매트릭스 내에서 사용하기 위한 선택적인 비어 구조들의 단면도들이며;
도 20은, 본 발명의 예시적 실시형태에 따른, 셔터 어셈블리 및 어셈블리 스페이서(assembly spacer)를 포함하는 선택적인 박막 구조의 단면도이고;
도 21은, 본 발명의 예시적 실시형태에 따른, MEMS-업(up) 구성으로 만들어 진 디스플레이의 조립도이며;
도 22는, 본 발명의 예시적 실시형태에 따른, MEMS-다운(down) 구성으로 만들어진 디스플레이의 조립도이다.
본 발명을 전체적으로 이해하기 위해, 영상들을 디스플레이하기 위한 장치들 및 그의 제조 방법들을 포함하는 특정 예시적 실시형태들이 기술될 것이다. 그러나 당업자는, 본 명세서에 기술된 시스템들 및 방법들이 설명되는 사용에 적합하게 채택되고 변형되는 것, 본 명세서에 기술된 시스템들 및 방법들이 다른 적합한 사용들에서 이용될 수 있는 것, 및 이러한 다른 추가들 및 변형들이 본 발명의 범위를 벗어나지 않는다는 것을 이해할 것이다.
도 1a는, 본 발명의 예시적 실시형태에 따른, 디스플레이 장치(100)의 등각투영도이다. 디스플레이 장치(100)는 복수의 광 변조기들, 특히 행들 및 열들로 배열된 복수의 셔터 어셈블리들(102a-102d)(일반적으로 "셔터 어셈블리들(102)")을 포함한다. 셔터 어셈블리들(102a 및 102d)은 광이 통과하는 것을 허용하는 개방 상태에 있다. 셔터 어셈블리들(102b 및 102c)은, 광의 통로를 방해하는 폐쇄 상태에 있다. 셔터 어셈블리들(102a 내지 102d)의 상태들을 선택적으로 설정함으로써, 광 변조 배열(100)은 램프(105)에 의해 조명되는, 프로젝션 또는 후광 디스플레이를 위한 영상(104)을 형성하도록 이용될 수 있다. 또 다른 실시형태에서, 장치(100)는 장치의 전방으로부터 생겨난 주변 광의 반사에 의해 영상을 형성할 수 있다.
디스플레이 장치(100)에서, 각각의 셔터 어셈블리(102)는 영상(104) 내의 픽 셀(106)에 대응한다. 다른 실시형태들에서, 디스플레이 장치(100)는 영상(104) 내의 픽셀(106)을 형성하기 위해 복수의 셔터 어셈블리들을 이용할 수 있다. 예를 들어, 디스플레이 장치(100)는 예를 들어, 적색, 녹색 및 청색; 적색, 녹색 및 백색; 또는 청록색, 심홍색 및 노란색 등과 같은 3개 이상의 색상-지정 셔터 어셈블리들(102)을 포함할 수 있다. 특정 픽셀(106)에 대응하는 하나 이상의 색상 지정 셔터 어셈블리들(102)을 선택적으로 개방함으로써, 디스플레이 장치(100)는 영상(104) 내의 컬러 픽셀(color pixel; 106)을 생성할 수 있다. 또 다른 실시예에서, 디스플레이 장치(100)는 영상(104) 내의 그레이 스케일을 제공하기 위해 픽셀(106) 당 2개 이상의 셔터 어셈블리들(102)을 포함한다. 영상에 대하여, "픽셀"은, 영상의 해상도에 의해 정해진 가장 작은 픽쳐 요소(picture element)에 대응한다. 디스플레이 장치(100)의 구조적 요소들에 대하여, 용어 "픽셀"은, 단일 픽셀의 영상을 형성하는 광을 변조하는 데에 이용되는 결합된 기계적 전기적 요소들을 칭한다.
각각의 셔터 어셈블리(102)는 셔터(108) 및 개구(109)를 포함한다. 영상(104) 내의 픽셀(106)을 조명하기 위해, 셔터(108)는, 광이 뷰어(viewer)를 향하여 개구(109)를 통과하는 것을 허용하도록 위치된다. 픽셀(106)을 점등되지 않도록 유지하기 위해, 셔터(108)는, 개구(109)를 통하는 광의 통로를 방해하도록 위치된다. 개구(109)는 각각의 셔터 어셈블리(102) 내의 반사 또는 광 흡수 물질을 통하여 패터닝(patterning)된 개구에 의해 형성된다.
디스플레이 장치는 또한 기판 및 셔터들의 이동을 제어하기 위한 셔터 어셈 블리들에 연결된 제어 매트릭스를 포함한다. 제어 매트릭스는, 픽셀들의 행 당 적어도 하나의 기록가능 인터커넥트(110)(또한 "스캔 라인 인터커넥트(scan-line interconnect)"라 함)를 포함하는 일련의 전기적 인터커넥트들(예를 들어, 인터커넥트들(110, 112, 및 114)), 픽셀들의 각각의 열에 대한 하나의 데이터 인터커넥트(112), 및 디스플레이 장치(100)의 복수의 열들 및 복수의 행들의 픽셀들에 공통 전압을 제공하는 하나의 공통 인터커넥트(114)를 포함한다. 적절한 전압("기록가능 전압(write-enabling voltage; Vwe)")의 인가에 반응하여, 주어진 행의 픽셀들에 대한 기록가능 인터커넥트(110)는 새로운 셔터 이동 명령들을 받도록 행 내의 픽셀들을 준비한다. 데이터 인터커넥트들(112)은 데이터 전압 펄스들의 형태로 새로운 이동 명령들을 전달한다. 일부 실시형태들에서, 데이터 인터커넥트들(112)에 인가된 데이터 전압 펄스들은, 셔터들의 정전기적 이동에 직접 기여한다. 다른 실시형태들에서, 데이터 전압 펄스들은, 셔터 어셈블리들(102)로의, 데이터 전압들보다 크기가 더 큰 개별적인 작동 전압들의 인가를 제어하는 트랜지스터들 또는 다른 비선형 회로 요소들과 같은 스위치들을 제어한다. 그 다음에 이러한 작동 전압들의 인가는 셔터들(108)의 정전기적으로 구동되는 이동을 일으킨다.
도 1b는, 도 1a의 디스플레이 장치(100) 내에 내장되기에 적합한 예시적인 셔터 어셈블리(130)의 다이어그램이다. 셔터 어셈블리(130)는 작동기(134)에 연결된 셔터(132)를 포함한다. 작동기(134)는, 2005년 10월 14일에 출원된 미국특허출원 제11/251,035호에 기술된 것처럼 2개의 개별적 유연 전극 빔 작동기들(135; "작 동기들(135)")로부터 형성된다. 셔터(132)의 한 측면은 작동기들(135)에 연결된다. 작동기들(135)은, 표면(133)에 실질적으로 평행한 이동면 내에서 셔터(132)를 표면(133)의 상부에서 횡단하여 이동시킨다. 셔터(132)의 대향하는 면은, 작동기(134)에 의해 가해지는 힘들에 대향하는 복원력을 제공하는 스프링(137)에 연결된다.
각각의 작동기(135)는 셔터(132)를 로드 앵커(load anchor; 138)에 연결하는 유연 로드 빔(compliant load beam; 136)을 포함한다. 유연 로드 빔들(136)을 가진 로드 앵커들(138)은 셔터(132)를 표면(133)의 근처에 부유(suspended)하도록 유지하는 기계적 지지물들로서 기능을 한다. 표면은 광의 통로를 허용하기 위한 하나 이상의 개구 홀들(aperture hole; 141)을 포함한다. 로드 앵커들(138)은 유연 로드 빔들(136) 및 셔터(132)를 표면(133)으로 물리적으로 연결하고, 로드 빔들(136)을 바이어스 전압, 일부 경우들에서는 접지로 전기적으로 연결한다.
기판이 실리콘처럼 불투명하다면, 개구 홀들(141)은 기판(204)을 통하여 홀들의 배열을 에칭함으로써 기판 내에 형성된다. 기판(204)이 유리 또는 플라스틱과 같이 투명하다면, 공정 순서의 제 1 단계는 광 차단층을 기판 상에 증착하는 단계 및 광 차단층을 홀들(141)의 배열로 에칭하는 단계를 포함한다. 개구 홀들(141)은 일반적으로 원형, 타원형, 다각형, S자형, 또는 불규칙한 형태일 수 있다.
각각의 작동기(135)는 또한 각각의 로드 빔(136)에 인접하여 위치된 유연 구동 빔(146)을 포함한다. 구동 빔들(146)의 일단은 구동 빔들(146) 사이에서 공유된 구동 빔 앵커(148)에 연결된다. 각각의 구동 빔(146)의 타단은 자유롭게 이동한다. 각각의 구동 빔(146)은, 구동 빔(146)의 자유단 및 로드 빔(136)의 고정단 근처에서 로드 빔(136)에 가장 가깝도록 만곡된다.
동작 중에, 셔터 어셈블리(130)를 내장하는 디스플레이 장치는 전위를 구동 빔 앵커(148)를 경유하여 구동 빔들(146)에 인가한다. 제 2 전위는 로드 빔들(136)에 인가될 수 있다. 구동 빔들(146)과 로드 빔들(136) 사이의 결과 전위차는 구동 빔들(146)의 자유단들을 로드 빔들(136)의 고정단들을 향하여 잡아당기고, 로드 빔들(136)의 셔터단들을 구동 빔들(146)의 고정단들을 향하여 잡아당김으로써 셔터(132)를 구동 앵커(148)를 향하여 횡단하여 구동한다. 유연 부재들(136)은 스프링들로서 작용하여, 빔들(136 및 146) 사이의 전압이 제거될 때 로드 빔들(136)은 셔터(132)를 초기 위치로 밀고, 로드 빔들(136) 내에 저장된 응력을 해제한다.
셔터 어셈블리(130)와 같은 셔터 어셈블리는, 전압들이 제거된 이후에 셔터를 정지 위치로 복귀시키기 위한 스프링과 같은 수동 복원력을 갖는다. 미국특허출원들 제11/251,035호 및 제11/326,696호에 기술되고, 도 5에 도시된 다른 셔터 어셈블리들은, 셔터를 개방 또는 폐쇄 상태로 이동시키기 위한 이중 세트의 "개방" 및 "폐쇄" 작동기들 및 개별적인 세트들의 "개방" 및 "폐쇄" 전극들을 포함한다.
미국특허출원 제11/251,035호 및 제11/326,696호는, 셔터들 및 개구들의 배열이 적절한 그레이 스케일을 가진 영상들을 이동시키는 많은 경우들에서 영상들을 생성하도록 제어 매트릭스에 의해 제어될 수 있는 다양한 방법들을 기술한다. 일부 경우들에서, 제어는, 디스플레이의 주변에 있는 구동기 회로들에 연결된 행 및 열 인터커넥트들의 수동 매트릭스 배열에 의해 달성된다. 다른 경우들에서, 디스플레 이의 속도, 그레이 스케일 및/또는 전력 소실 성능을 향상시키기 위해 배열(소위 능동 매트릭스)의 각각의 픽셀 내의 전환 및/또는 데이터 저장 요소들을 포함하는 것이 적절하다.
도 2a는, 픽셀들의 배열(240)("배열(240)")을 어드레싱(addressing)하기 위한 디스플레이 장치(100) 내의 구성요소로서 적합한 능동 제어 매트릭스(200)의 개념도이다. 각각의 픽셀(201)은, 작동기(203)에 의해 제어되는 도 1b의 셔터 어셈블리(130)와 같은 탄성 셔터 어셈블리(202)를 포함한다. 각각의 픽셀은 또한 개구 홀들(254)을 포함하는 개구층(aperture layer; 250)을 포함한다. 셔터 어셈블리(202) 및 그의 변형례와 같은 셔터 어셈블리들의 전기적 및 기계적 설명들이 미국특허출원들 제11/251,035호 및 제11/326,696호에 기재되어 있다.
제어 매트릭스(200)는, 셔터 어셈블리들(202)이 형성되는 기판(204)의 표면 상에 확산 또는 박막 증착 전기 회로로서 제조된다. 제어 매트릭스(200)는, 제어 매트릭스(200) 내의 픽셀들(201)의 각각의 행에 대한 스캔 라인 인터커넥트(206) 및 제어 매트릭스(200) 내의 픽셀들(201)의 각각의 열에 대한 데이터 인터커넥트(208)를 포함한다. 각각의 스캔 라인 인터커넥트(206)는 기록가능 전압원(207)을 픽셀들(201)의 대응하는 행 내의 픽셀들(201)로 전기적으로 연결한다. 각각의 데이터 인터커넥트(208)는 데이터 전압원(Vd 소스; 209)을 픽셀들(201)의 대응하는 열 내의 픽셀들(201)로 전기적으로 연결한다. 제어 매트릭스(200)에서, 데이터 전압(Vd)은 셔터 어셈블리들(202)의 작동에 필요한 에너지의 대부분을 제공한다. 그러 므로, 데이터 전압원(209)은 또한 작동 전압원으로서 기능을 한다.
도 2b는, 제어 매트릭스(200)를 포함하는 픽셀들(240)의 배열의 일부분의 등각투영도이다. 도 2a 및 2b를 참조하면, 각각의 픽셀(201) 또는 픽셀들(240)의 배열 내의 각각의 셔터 어셈블리에 대하여, 제어 매트릭스(200)는 트랜지스터(210) 및 커패시터(212)를 포함한다. 각각의 트랜지스터(210)의 게이트(gate)는 픽셀(201)이 위치된 배열(240) 내의 행의 스캔 라인 인터커넥트(206)로 전기적으로 연결된다. 각각의 트랜지스터(210)의 소스는 대응하는 데이터 인터커넥트(208)에 전기적으로 연결된다. 각각의 셔터 어셈블리의 작동기들(203)은 2개의 전극들을 포함한다. 각각의 트랜지스터(210)의 드레인(drain)은, 대응하는 커패시터(212)의 하나의 전극 및 대응하는 작동기(203)의 전극들 중 하나에 병렬로 전기적으로 연결된다. 셔터 어셈블리(202) 내의 커패시터(212)의 다른 전극 및 작동기(203)의 다른 전극은 공통 또는 접지 전위로 연결된다.
동작 중에, 영상을 형성하기 위해, 제어 매트릭스(200)는, Vwe를 각각의 스캔 라인 인터커넥트(206)로 인가함으로써 배열(240) 내의 각각의 행을 순차적으로 기록가능하게 한다. 기록가능 행에 대하여, 행 내의 픽셀들(201)의 트랜지스터들(210)의 게이트들로의 Vwe의 인가는, 트랜지스터들을 통한 데이터 인터커넥트들(208)을 통한 전류의 흐름이 셔터 어셈블리(202)의 작동기(203)로 전위를 인가하는 것을 허용한다. 행이 기록가능한 동안, 데이터 전압들 Vd는 데이터 인터커넥트들(208)에 선택적으로 인가된다. 아날로그 그레이 스케일을 제공하는 실시형태들에 서, 각각의 데이터 인터커넥트(208)에 인가된 데이터 전압은, 기록가능 스캔 라인 인터커넥트(206)와 데이터 인터커넥트(208)의 교차점에 위치된 픽셀(201)의 요망된 밝기와 관련하여 변화된다. 디지털 제어 구조들을 제공하는 실시형태들에서, 데이터 전압은, 상대적으로 낮은 크기의 전압(즉, 접지 전압 근처)이거나 Vat(작동 임계 전압) 이상이 되도록 선택된다. 데이터 인터커넥트(208)로의 Vat의 인가에 반응하여, 대응하는 셔터 어셈블리(202) 내의 작동기(203)가 작동하여, 셔터 어셈블리(202) 내의 셔터를 개방시킨다. 데이터 인터커넥트(208)에 인가된 전압은, 제어 매트릭스(200)가 Vwe를 행에 인가하는 것을 중지한 이후에도 픽셀(201)의 커패시터(212) 내에 저장된 채 남아 있다. 셔터 어셈블리(202)가 작동하기에 충분히 긴 시간 동안 전압 Vwe를 행에 대하여 기다리고 유지하는 것이 필요하지 않으며; 이러한 작동은 기록가능 전압이 행으로부터 제거된 이후에 진행할 수 있다. 행 내의 커패시터들(212) 내의 전압은, 전체 비디오 프레임이 기록될 때까지, 일부 실시형태들에서는 새로운 데이터가 행에 기록될 때까지 실질적으로 저장된 채 남아 있다.
배열(240)의 픽셀들(201)은 기판(204) 상에 형성된다. 배열은, 배열(240) 내의 각각의 픽셀(201)을 위한 한 세트의 개구 홀들(254)을 포함하는 기판 상에 배치된 개구층(250)을 포함한다. 개구 홀들(254)은 각각의 픽셀 내의 셔터 어셈블리들(202)과 함께 정렬된다.
선택적인 셔터 어셈블리 실시형태들에서, 작동기를 가진 셔터 어셈블리는 쌍안정으로 형성될 수 있다. 즉, 셔터들은, 각각의 위치를 유지하는 데에 전력을 거 의 필요로 하지 않는 적어도 2개의 평형 위치들(예를 들어, 개방 또는 폐쇄)에 존재할 수 있다. 더욱 구체적으로, 셔터 어셈블리는 기계적으로 쌍안정일 수 있다. 셔터 어셈블리의 셔터가 평형 위치로 설정이 되면, 전기적 에너지 또는 유지 전압이 평형 위치를 유지하는 데에 필요하지 않다. 셔터 어셈블리의 물리적 요소들 상의 기계적 응력들은 셔터를 평형 위치에 유지할 수 있다.
작동기를 가진 셔터 어셈블리는 또한 전기적으로 쌍안정으로 형성될 수 있다. 전기적 쌍안정 셔터 어셈블리에서, 대향하는 힘이 셔터에 가해지더라도, (개방 또는 폐쇄된 셔터를 가진) 폐쇄된 작동기에 인가되면 작동기를 폐쇄로 유지하고 셔터를 평형 위치로 유지하는 셔터 어셈블리의 작동 전압 미만의 전압 범위가 존재한다. 대향하는 힘이 스프링에 의해 가해질 수 있거나, 또는 대향하는 힘이, "개방" 또는 "폐쇄" 작동기와 같은 대향하는 작동기에 의해 가해질 수 있다.
일반적인 공정 순서
도 3a 및 3b는, 본 발명의 예시적 실시형태에 따른, 배열(240)의 픽셀들(201)의 제조를 위한 일반적인 공정 순서의 제 1 부분을 도시한다. 제 1 단계에서, 도 3a에 도시된 바와 같이, 개구층(250)은 투명한 기판(204) 상에 증착되고 패터닝된다. 제 2 단계에서, 도 3b에 도시된 바와 같이, 박막 스위치들 또는 트랜지스터들(210)의 배열을 포함하는 제어 매트릭스는, 스캔 라인 인터커넥트(206) 또는 데이터 인터커넥트(208)와 같은 커패시터(212) 및 인터커넥트들과 함께 개구층(250)의 상면 상에 제조된다. 도 3b에 도시된 트랜지스터들(210)을 제조하는 데에 이용되는 공정들은, 액정 디스플레이들에서 사용하기 위한 능동 매트릭스 배열 들의 제조 분야의 당업자에게 전형적일 수 있다. 최종 단계에서, 도 2b에 도시된 결과, MEMS(micro-electro-mechanical) 셔터 어셈블리는 박막 스위치들의 배열의 상면 상에 형성된다.
하나의 단순한 실시형태에서, 개구층(250)은 제어 매트릭스로부터 개재 유전층에 의해 전기적으로 절연된다. 개구층(250)은, 상부에 제조될 능동 매트릭스와 양립할 수 있지만 능동 매트릭스에 전기적으로 연결될 필요가 없는 박막 물질들로 이루어질 수 있다. 개구 홀들(254)은 일반적으로 원형, 타원형, 다각형, S자형, 또는 불규칙한 형태일 수 있다. 일부 실시형태들에서, 제 2 단계에 대한 제조 순서(제어 매트릭스의 형성)는, 임의의 스위치들, 트랜지스터들, 또는 커패시터들을 포함할 필요가 없지만, 유전체에 의해 분리된 행 및 열 인터커넥트들의 격자를 생성한다. 이러한 제어 매트릭스는 또한 예를 들어 음극선발광 디스플레이(cathodoluminescent display)의 제조와 관련된 분야에서 공지된 수동 매트릭스로 칭해진다.
도 17과 관련하여 기술된 디스플레이의 다른 실시형태들에서, 개별적인 개구층은 순서상 제 1 단계에서 제조될 필요가 없다. 개구 홀들이, 동일 박막 물질들을 이용하고, 당업계에 공지된 유리 기판들 상에 능동 매트릭스들 또는 수동 매트릭스들을 직접 제조하는 데에 이용되는 동일 공정 단계들을 이용하여 제조될 수 있다. 마스크 디자인들 또는 픽셀 레이아웃들만이 개구 홀들의 형성을 수용하도록 변화될 필요가 있다.
도 18과 관련하여 기술될 또 다른 실시형태에서, 개구층은 공정 순서의 마지 막 단계에서 제조된다. 개구층은 기판에 단단히 부착되어 있지만, 일반적으로 셔터 어셈블리의 상부에 부유하고, 셔터 어셈블리의 자유로운 병진 이동을 위한 하부 공간을 남겨둔다.
개구층
도 4a는, 제조 순서의 제 1 단계에서 생성되는 개구층(250)을 위한 하나의 개구층 구조(400)를 도시한다. 개구층 구조(400)는, 유리 기판(402) 상의 단일 박막으로서 증착된 개구층(401)을 포함한다. 개구층(401)은 개구층(401) 내의 일련의 개구 홀들(403)을 생성하기 위해 에칭되어 있다. 유전층(404)은, 개구층의 상면 상에 제조될 회로로부터 개구층을 절연하기 위해 개구층(401)의 상면 위에 증착된다. 개구층(401)의 에칭된 가장자리는, 하부 유전층(404) 내의 크랙들의 확률을 감소시키기 위해 계획적으로 빗각이 형성된다.
개구층(401)은 후광으로부터 뷰어로의 광의 통로를 차단하도록 디자인된다. 광 차단 개구층으로서 사용되기 위한 적절한 물질들은, Al, Cr, Au, Ag, Cu, Ni, Ta, Ti, Nd, Nb, W, Mo 및/또는 그의 합금들을 포함하고, 이에 제한되지 않는다. 이러한 물질들은, 30nm를 초과하는 두께로 증착된다면, 광의 투과를 차단하는 데에 효과적이다. 증착은 이베포레이션, 스퍼터링(sputtering), 또는 화학 기상 증착에 의해 달성될 수 있다.
많은 실시형태들에서, 개구층(401)은 광을 흡수하는 능력을 가지는 것이 바람직하다. 대부분의 금속 박막들은 광의 특정 비율을 흡수하고 나머지를 반사한다. 일부 실시형태들에서, 디스플레이의 명암비를 향상시키기 위해 개구층(401)에 부딪 치는 주변 광의 반사를 방지하는 것이 바람직하다. 이러한 어플리케이션들에서, 개구층(401)은 "블랙 매트릭스(black matrix)"로서 칭해질 수 있다. 블랙 매트릭스 내에서 사용되기 위해 광을 흡수하는 데에 효과적인 일부 금속 합금들은 MoCr, MoW, MoTi, MoTa, TiW, 및 TiCr을 포함하고, 이에 제한되지 않는다. 거친 표면을 가진 이상의 합금들 또는 Ni 및 Cr과 같은 단일 금속들로부터 형성된 금속 박막들도 또한 광을 흡수하는 데에 효과적이다. 이러한 박막들은, 높은 가스 압력들(20 mtorr를 초과하는 스퍼터링 분위기)에서의 스퍼터 증착에 의해 생성될 수 있다. 거친 금속 박막들은 또한 열 소결 단계가 뒤따르는 금속 입자들의 분산의 액체 스프레이(liquid spray) 또는 플라즈마 스프레이 어플리케이션(plasma spray application)에 의해 형성될 수 있다. 그 다음에, 유전층(404)과 같은 유전층이 금속 입자들의 쪼개짐 또는 박리를 방지하도록 형성된다.
비결정 또는 다결정 실리콘, Ge, CdTe, InGaAs, 콜로이드 흑연 및 SiGe와 같은 합금들과 같은 반도체 물질들은 또한 광을 흡수하는 데에 효과적이다. 이러한 물질들은, 박막을 통한 광의 투과를 방지하기 위해 500 nm를 초과하는 두께를 가진 박막들로 증착될 수 있다. CuO, NiO, Cr2O3, AgO, SnO, ZnO, TiO, Ta2O5, MoO3, CrN, TiN, 또는 TaN을 포함하며 이에 제한되지 않는 금속 산화물들 또는 질화물들이 또한 광을 흡수하는 데에 효과적이다. 산화물들이 스퍼터링 또는 이베포레이션에 의해 비화학양론적 방식으로 준비되거나 증착된다면 - 특히 증착 공정이 격자 내의 산소의 결손을 일으킨다면, 이러한 산화물들 또는 질화물들의 흡수가 향상된다. 반 도체들과 같이 금속 산화물들은 박막을 통한 광의 투과를 방지하기 위해 500nm를 초과하는 두께로 증착되어야 한다.
서멧(cermet)이라고 칭해지는 물질도 또한 광을 흡수하는 데에 효과적이다. 서멧은 전형적으로 산화물 또는 질화물 매트릭스 내에 떠 있는 작은 금속 입자들의 복합물이다. 실시예들은 Cr2O3 매트릭스 내의 Cr 입자들 또는 SiO2 매트릭스 내의 Cr 입자들을 포함한다. 매트릭스 내에 떠 있는 다른 금속 입자들은 Ni, Ti, Au, Ag, Mo, Nb, 및 탄소일 수 있다. 다른 매트릭스 물질들은 TiO2, Ta2O5, Al2O3, 및 Si3N4를 포함한다.
적합한 박막 물질들 사이의 광의 소멸 간섭을 이용하는 다층 흡수 구조들을 생성하는 것이 가능하다. 전형적인 실시형태는 적합한 반사율의 금속을 가진 산화물 또는 질화물의 부분적 반사층을 포함한다. 산화물은 CrO2, TiO2, Al2O3 또는 SiO2 와 같은 금속 산화물 또는 Si3N4와 같은 질화물일 수 있고, 금속은 Cr, Mo, Al, Ta, Ti와 같은 적합한 금속들일 수 있다. 일 실시형태에서, 기판으로부터 진입하는 광의 흡수를 위해, 10-500nm의 금속 산화물의 박막이 처음에 기판(402)의 표면 상에 증착되고 뒤이어 10-500nm 두께의 금속층이 증착된다. 또 다른 실시형태에서, 기판의 반대 방향으로부터 진입하는 광의 흡수를 위해, 금속층이 처음에 증착되고 금속 산화물이 뒤를 이어 증착된다. 양쪽 경우들에서, 이중층 스택(stack)의 흡수율은, 산화층의 두께가 산화층의 굴절율에 의해 분할된 0.55 마이크론의 1/4와 실질적으 로 같도록 선택되는 경우, 최적화될 수 있다.
또 다른 실시형태에서, 금속층이 기판 상에 증착되고, 계산된 두께의 적합한 산화층이 뒤를 이어 증착된다. 그 다음에, 금속 박막이 부분적으로만 반사하도록 산화물의 상면 상에 (0.02 마이크론보다 작은 두께로) 증착된다. 금속층으로부터의 부분적 반사가 기판 금속층으로부터의 반사와 소멸적으로 간섭함으로써 블랙 매트릭스 효과를 생성한다. 흡수율은, 산화층의 굴절율에 의해 분할된 0.55 마이크론의 1/4와 실질적으로 같도록 선택되는 경우, 최대가 된다.
도 4b는 제 2 개구층 구조(450)의 예시적 실시형태이다. 제 2 개구층 구조(450)는, 한 측면이 반사적이고 다른 측면이 광 흡수적인 개구층(452)을 포함한다. 2005년 9월 2일에 출원된 미국특허출원 제11/218,690호에 기술된 것처럼, 개구층의 한 표면이 금속과 같은 반사 물질로 이루어진다면, 개구층은, 광 효율을 증가시키기 위해 투과되지 않은 광을 다시 부속된 후광으로 재생하는 거울 표면으로서 작용할 수 있다. 이러한 반사는, 스퍼터링 또는 이온 보조 이베포레이션에 의해 달성될 수 있는 것처럼, 금속이 고밀도이면서 부드러운 박막을 생성하는 방식으로 증착되는 경우 향상될 수 있다. 향상된 반사율을 가진 금속 박막들은 Ag, Au, 및 알루미늄을 포함한다.
개구층(452)은 기판(453) 상에 증착된 복합 구조로 형성된다. 도 4b의 개구층(452)은, 기판(453)을 통한 투과 이후에 개구층(452)의 바닥(456) 상에 입사하는 광을 반사하는 동안 개구층(452)의 상면(454) 상에 부딪치는 광을 흡수하도록 디자인된다. 개구층(452)은 4개의 층들, 고굴절층(458), 저굴절층(460), 금속 반사 층(462), 및 흡수층(464)을 포함한다. 개구층(452)은 개구 홀(466)을 형성하도록 에칭되고, 유전층(468)으로 덮여진다. 당업자들은 다른 굴절율들을 가진 굴절층들(458 및 460)의 결합이 한 세트의 부분적 반사면들을 형성한다는 것을 인식할 것이다. 적어도 2개의 이러한 부분적 반사면들 사이의 간격 두기를 제어함으로써, 광 간섭에 의한 박막 스택의 반사율을 향상시키는 것이 가능하다. 다층 박막들은, 광 대역 파장들에 걸쳐서 높은 반사율을 제공하거나, 예를 들어 후광으로부터 방출되는 것들과 일치하는 파장들과 같은 불연속적이면서 개별적인 파장들에서 높은 반사율을 가지도록 디자인될 수 있다.
고굴절층(458)과 같은 박막들은 TiO2, HfO2, Ta2O5, Nb2O5, Cr2O3, Sc2O3, Bi2O3, In2O3, 및 Al2O3를 포함하고, 이에 제한되지 않는다. 저굴절층(460)과 같은 박막들은 SiO2, Si3N4, MgF2, CaF2, 및 HfF4, 및 다이아몬드형 탄소를 포함한다. 이러한 박막들은, 반응 스퍼터링, 반응 이베포레이션, 이온 보조 이베포레인션, 이온 보조 이온 빔 스퍼터링, 또는 화학 기상 증착에 의해 증착될 수 있다. 도 4b는 단일 쌍의 저굴절층을 가진 고굴절층만을 도시한다. 당업자들은, 반사율이 복수 쌍들의 이러한 굴절층들을 순차적으로 증착함으로써 향상될 수 있다는 것을 이해할 것이다. 많은 경우들에서, 반사율은, 각각의 굴절층(460 및 458)의 두께가 굴절율에 의해 분할된 0.55 마이크론의 1/4와 실질적으로 같도록 선택되는 경우, 가시적 스펙트럼에 대하여 최대가 될 수 있다.
2개의 굴절층들(458 또는 460) 중 임의의 하나는, 개구층(452)의 반사율을 투명한 기판(453)의 상면 상에 증착된 단일 금속의 반사율보다 더 크게 실질적인 정도로 향상시키면서, 개구층(456)으로부터 제거될 수 있다. 금속층(462)과 투명한 기판(453) 사이에 삽입된 굴절층이 기판(453)의 굴절율보다 더 작은 굴절율을 가지는 것이 바람직하다.
개구층(452) 내의 금속 반사층(462)은 입사광을 반사할 뿐만 아니라 광의 투과를 차단하도록 작용한다. 광 차단 개구층으로서 사용되는 것으로 이상에서 열거된 임의의 금속 박막들 및/또는 반도체 물질들은, 금속 반사층으로 이용될 수 있다.
흡수층(464)은, 기판(453)의 측면에 대향하는 측면으로부터 도달하는 광의 반사를 방지하도록 작용한다. 블랙 매트릭스와 함께 이용하도록 이상에서 열거된 임의의 흡수 물질들은 개구층(452)의 최상층으로서 이용될 수 있다.
개구 홀들(466)을 형성하는 데에 필요한 에칭 공정들은 RF 또는 DC 플라즈마 에칭, 이온 스퍼터링, 또는 습식 화학 에칭을 포함할 수 있다.
개구층(452)의 또 다른 실시형태에서, 2층 박막 스택이 형성될 수 있다. Ag, Au, 또는 Al과 같은 향상된 반사율을 가진 제 1 금속 박막이 표면 상에 증착된다. 그 다음에, 이상에서 열거된 흡수 블랙 매트릭스 물질들 중 하나는 금속의 상면 상에 증착된다.
흡수층이 기판의 옆에 놓이고 반사막 스택이 기판으로부터 멀어지는 방향을 가리키면서, 도 4b에 도시된 복합 개구층 내의 층들의 순서가 역전되는 것이 바람직한 실시형태들이 있다. 이러한 실시형태들은 도 22와 관련하여 기술될 것이다.
복합 개구층(452)의 제조를 위한 바람직한 실시형태가 다음과 같이 진행된다: 처음에, 고굴절층(458)에 대하여, 54nm±3nm 두께의 TiO2층이 O2의 부분 압력 하의 Ti의 반응 스퍼터 증착에 의해 증착된다. 다음에, 저굴절층(460)에 대하여, 91nm±5nm 두께의 SiO2가 O2의 부분 압력 하의 SiO2의 반응 스퍼터 증착에 의해 증착된다. 다음에, 금속 반사층(462)에 대하여, 100nm±5nm 부드러운 Al 박막이 고진공 비산화 환경에서 스퍼터 증착에 의해 증착된다. 다음에, 3개의 박막(458, 460 및 462)이 개구 홀들(466)을 형성하도록 패터닝된다. 전형적인 포토레지스트(photoresist)들이 당업계에 공지된 것처럼 적용된 후에, 개구 홀들(466)의 패턴을 가진 포토마스크(photomask)를 통하여 UV-노출이 이루어진다. 그 다음에, 포토레지스트가 에칭 마스크로 화학적으로 현상된다. 3막 스택의 에칭이, 박막들 각각을 순차적으로 제거하지만 포토레지스트 모두를 제거하지는 않는, Ar 이온들을 이용한 이온 빔 밀링 시스템(ion beam milling system)으로 수행된다. 박막들의 에칭이 완성된 이후에, 나머지 포토레지스트가 수성 또는 유성 스트리퍼(stripper) 화합물, 또는 오존 및/또는 플라즈마 애싱(ozone and/or plasma ashing)을 이용하여 제거된다.
다음에, 흡수층(464)의 제 1 요소로서, 250nm±10nm 두께의 Si3N4의 박막이 플라즈마 보조 화학 기상 증착에 의해 증착된다. 다음에, 흡수층(464)의 제 2 요소로서, 500nm±40nm 두께의 비결정 실리콘층이 플라즈마 보조 화학 기상 증착에 의해 증착된다. 그 다음에, 이러한 박막들이, 이상에서 기술된 것과 유사한 포토레지 스트 노출 및 현상 단계를 이용하여 개구 홀들(466)을 형성하도록 유사한 포토마스크로 패터닝된다. 그 다음에, Si3N4 및 비결정 실리콘의 에칭이 반응 이온 에칭에 의해 수행된다. 최종적으로, 50nm ± 4nm 두께의 Al2O3 박막이 원자층 증착에 의한 블랭킷(blanket) 방식으로 증착된다.
제어 매트릭스
또 다른 실시형태에서, 개구층은 제어 매트릭스의 전기적 요소들 중 하나로서 이용될 수 있고, 상부층들 내의 제어 매트릭스로의 전기적 접속부들을 가진다. 도 5a 내지 5c는 이러한 통합된 디자인을 도시한다.
도 5a는 픽셀들의 배열을 어드레싱하기 위한 디스플레이 장치(100) 내의 구성요소로서 적합한 또 다른 제어 매트릭스(500)의 개략도이다. 제어 매트릭스(500)는 이중 작동기 셔터 어셈블리들(504)(즉, 셔터 개방 작동기 및 셔터 폐쇄 작동기를 가진 셔터 어셈블리들)을 포함하는 픽셀들(502)의 배열을 제어한다. 도 5b는 픽셀들(502)의 배열 중 2개의 이웃하는 픽셀들(502)의 일부분의 레이아웃의 평면도이다. 도 5b의 레이아웃은, 제어 매트릭스(500)의 전기적 요소들이 기판 상의 픽셀들(502)의 배열의 동시 제조를 위해 픽셀(502) 내에 배열될 수 구성을 나타내는 일 실시예를 제공한다. 도 5c는 도 5b와 동일하고, 픽셀들(502)의 추가적인 특징들을 나타낸다. 도 5b 및 5c와 같은 레이아웃은 픽셀들(502)의 기능층들 각각을 위한 포토마스크들을 생성하도록 이용될 수 있다. 제어 매트릭스(500)의 구성요소들은 일련의 기능층들로부터 형성되고, 포토마스크들이 기판(505)에 걸쳐서 각각의 층에 대한 배열된 패턴을 인쇄하도록 이용된다. 배열(502) 내의 픽셀들 각각은 경사를 가지며 실질적으로 정사각형 형태이거나, 또는 180 내지 200 마이크론 범위의 픽셀들 사이의 거리를 반복한다. 도 5c는, 도 6, 7, 8 및 10을 참조하여 기술되도록 다양한 전기적 및 기계적 요소들의 순차적 층들의 단면 도시의 참조로서 이용되는 단면 마커(marker)들 AA'-GG'을 도시한다.
설명을 위하여, 도체층들, 반도체층들 및 셔터층들만이 도 5b 및 5c에 상세히 도시된다. 유전층들로 절단된 비어들 또는 개구층 내로 패터닝된 홀들과 같은 다른 패터닝된 특징들의 위치들이 심볼 마킹(symbol marking)들 및/또는 점선들에 의해 가리켜진다.
도 5a 및 5b를 참조하면, 제어 매트릭스(500)는 제어 매트릭스(500) 내의 픽셀들(502)의 각각의 행에 대한 스캔 라인 인터커넥트(506)를 포함한다. 제어 매트릭스(500)는 또한 2개의 데이터 인터커넥트들: 제어 매트릭스(500) 내의 픽셀들(502)의 각각의 열에 대한, 하나의 데이터 개방 인터커넥트(508a) 및 하나의 데이터 폐쇄 인터커넥트(508b)를 포함한다. 제어 매트릭스(500)는 또한 예비충전 인터커넥트(510), 전체 작동 인터커넥트(514), 및 셔터 공통 인터커넥트(515)를 포함한다. 이러한 인터커넥트들(510, 514 및 515)은 배열 내의 복수의 행들 및 복수의 열들 내의 픽셀들(502) 사이에서 공유된다. 일 실시형태(이하에서 더욱 상세히 기술되는 실시형태)에서, 인터커넥트들(510, 514 및 515)은 제어 매트릭스(500) 내의 모든 픽셀들(502) 사이에서 공유된다.
제어 매트릭스 내의 각각의 픽셀(502)은 셔터 개방 충전 트랜지스터(516), 셔터 개방 방전 트랜지스터(518), 셔터 개방 기록가능 트랜지스터(517), 및 데이터 저장 커패시터(519)를 포함한다. 제어 매트릭스(500) 내의 각각의 픽셀(502)은 또한 셔터 폐쇄 충전 트랜지스터(520), 셔터 폐쇄 방전 트랜지스터(522), 셔터 폐쇄 기록가능 트랜지스터(527), 및 데이터 저장 커패시터(529)를 포함한다.
제어 매트릭스 내의 각각의 픽셀(502)은 도 5b 및 5c 내의 대각선들을 가진 박스의 심볼에 의해 표시된 다양한 비어 구조들을 포함한다. 제어 매트릭스(500)는, 여러 개의 M1-M2 비어들(531)(즉, 제 1 금속층(M1)을 제 2 금속층(M2)에 연결하는 비어), Ap-M1 비어(533)(즉, 개구층(547)을 제 1 금속층(M1)에 연결하는 비어), 2개의 구동 앵커들(535), 4개의 유연 구동 빔들(537), 4개의 셔터 앵커들(539), 4개의 유연 로드 빔들(541), 개구 홀(543), 및 셔터(545)를 포함한다. 개구 홀(543)은 점선에 의해 표시된다.
2개의 이웃하는 픽셀들(502)의 부분들이 도 5b 및 5c에 도시된다. 각각의 픽셀(502)에 대하여, 셔터(545)는 좌측으로 이동함으로써 개구 홀(543)의 상부를 폐쇄한다. 트랜지스터들(516, 517 및 518)을 포함하는, 각각의 픽셀에 대한 셔터 개방 작동 전자부품들이 각각의 셔터 어셈블리(504)의 우측에 인접하여 위치된다(2개의 픽셀들은 동등하지만, 셔터 개방 전자부품들은 최 좌측 셔터 어셈블리(504)에 대하여 도 5b 및 5c에 포함됨). 트랜지스터들(520, 522 및 527)을 포함하는, 각각의 픽셀에 대한 셔터 폐쇄 전자부품들은 각각의 셔터 어셈블리의 좌측에 직접 위치된다(픽셀들(502)은 동등하지만, 셔터 폐쇄 전자부품들은 최 우측 셔터 어셈블리(504)에 대하여 도시됨).
주어진 픽셀(502)에 대하여, 유연 로드 빔들(541)은 셔터(545)를 4개의 셔터 앵커들(539)에 기계적으로 연결하고, 셔터(545)를 기판 표면의 상부에 부유하게 지지한다. 로드 빔들(541)에 인접하여 위치된 유연 구동 빔들(537)은 구동 앵커들(535)에 기계적으로 연결된다. (셔터(545)의 우측에 위치된) 한 세트의 구동 빔들(537)은 구동 앵커에 기계적으로 연결되고, 구동 앵커(535) 및 M1-M2 비어(531)에 의해 셔터 개방 충전 트랜지스터(516)의 드레인에 전기적으로 연결된다. 구동 빔들(537)과 로드 빔들(541) 사이의 최소 작동 전압보다 더 큰 전압을 셔터(545)의 우측에 인가함으로써, 셔터(545)는 개방 위치로 이동, 즉 개구 홀(543)로부터 멀어지게 이동될 수 있다. 셔터의 우측에 위치한 구동 빔들(537) 및 로드 빔들(541)의 세트는 함께 셔터 개방 작동기를 형성한다. 다른 세트의 구동 빔들(537)은 구동 앵커(535)에 기계적으로 연결되고, 구동 앵커(535) 및 M1-M2 비어(531)에 의해 셔터 폐쇄 충전 트랜지스터(520)의 드레인에 전기적으로 연결된다. 최소 작동 전압보다 더 큰 전압이 셔터(545)의 좌측에 위치한 구동 빔들(537) 및 로드 빔들(541) 사이에 나타나게 함으로써, 셔터(545)는 (도 5b 및 5c에 위치된) 폐쇄 위치, 즉 개구 홀(543)의 상면 위의 위치로 이동할 수 있다. 셔터(545)의 좌측에 위치한 구동 빔들(537) 및 로드 빔들(541)의 세트는 셔터 폐쇄 작동기를 형성한다.
동작 중에, 제어 매트릭스(500)는 별개의 전기적 기능들, 즉 a)작동기들의 예비충전, b)픽셀 어드레싱 및 데이터 저장, 및 c)픽셀들의 전체 작동의 독립 제어를 위해 디자인된다.
각각의 프레임 어드레싱 사이클의 초기에, 제어 매트릭스(500)는, 셔터 개방 및 셔터 폐쇄 충전 트랜지스터들(516 및 520)의 게이트 및 드레인에 연결되기 때문에 이러한 트랜지스터들(516 및 520)을 켜도록 동작하는 예비충전 인터커넥트(510)로 전압을 인가한다. 예비충전 인터커넥트(510)는, 셔터(545)의 작동에 필요한 최소값을 초과하는 전압, 예를 들어 15V를 초과하거나 일부 실시형태들에서 30V를 초과하는 전압으로 펄스된다. 셔터 개방 및 셔터 폐쇄 작동기들 각각의 작동기들이 충전된 이후에, 예비충전 인터커넥트(510)의 전압이 0으로 복귀하고, 셔터 개방 및 셔터 폐쇄 트랜지스터들(516 및 520) 모두가 오프(off) 상태들로 복귀한다. 셔터 개방 및 셔터 폐쇄 작동기들의 각각에 제공되는 전하는, 이러한 작동기들에 피드(feed)하는 트랜지스터들이 오프 상태들로 복귀한 이후에 작동기들 각각에 저장된 채 남아 있다.
그 다음에, 각각의 행은, 기록가능 전압 Vwe를 스캔 라인 인터커넥트(506)로 위치시킴으로써 순차적으로 기록가능하게 된다. 픽셀들(502)의 특정 행이 기록가능하게 되는 동안, 제어 매트릭스(500)는, 데이터 전압을 제어 매트릭스(500) 내의 픽셀들(502)의 각각의 열에 대응하는 데이터 개방 인터커넥트(508a) 또는 데이터 폐쇄 인터커넥트(508b)에 인가한다. 기록가능 행에 대한 스캔 라인 인터커넥트(506)로의 Vwe의 인가는, 대응하는 스캔 라인 내의 픽셀들(502)의 기록가능 트랜지스터들(517 및 527) 모두를 켠다. 이렇게 함으로써, 데이터 인터커넥트들(508a 및 508b)에 인가된 전압들은 각각의 픽셀들(502)의 데이터 저장 커패시터들(519 및 529)에 저장되도록 허용된다. 일반적으로, 적절한 작동을 확보하기 위해, 데이터 전압은 셔터 어셈블리(504) 당 하나의 저장 커패시터(519 또는 529)에만 저장되도록 허용된다.
제어 매트릭스(500)에서, 전체 작동 인터커넥트(514)는 셔터 개방 방전 전환 트랜지스터(518) 및 셔터 폐쇄 방전 트랜지스터(522)의 소스에 연결된다. 셔터 공통 인터커넥트(515)의 전위를 초과하는 전위에서 전체 작동 인터커넥트(514)를 유지하는 것은, 어떤 전하가 커패시터들(519 및 529)에 저장되는 지에 무관하게 방전 전환 트랜지스터들(518 또는 522) 중 임의의 방전 전환 트랜지스터가 켜지는 것을 방지한다. 제어 매트릭스(500)의 전체 작동은 전체 작동 인터커넥트(514)를 셔터 공통 인터커넥트(515)의 전위 이하인 전위로 만듦으로써 달성되고, 데이터 전압이 커패시터(519 또는 520)에 저장되었는 지 여부에 따라서 방전 전환 트랜지스터들(518 또는 522)이 켜지는 것을 가능하게 한다. 셔터 개방 방전 전환 트랜지스터(518) 또는 셔터 폐쇄 방전 트랜지스터(522)는, 온(on) 상태로 전환될 때 전하가 각각의 작동기들 중 하나 또는 다른 것으로부터 유출되는 것을 허용할 것이다. 셔터 개방 방전 트랜지스터(518)만을 켬으로써, 예를 들어, 셔터(545)의 우측의 구동 빔들(537)에 저장된 전하는, 구동 앵커(535), M1-M2 비어(531), 트랜지스터(518), 및 전체 작동 인터커넥트(514)를 통하여 유출될 것이다. 결과적으로, 최소 작동 전압을 초과하는 전압이 셔터와 셔터의 좌측의 구동 빔들 사이에만 남아 있을 것이고, 셔터는 좌측 및 폐쇄 위치로 이동하게 될 것이다.
부분적인 전압들을 데이터 저장 커패시터들(519 및 521)에 인가하는 것은, 전체 작동 인터커넥트(514)가 작동 전위가 되는 시간 동안 방전 전환 트랜지스터 들(518 및 522)의 부분적 켜짐을 허용한다. 이러한 방식으로, 아날로그 전압은 셔터 어셈블리(504)에서 생성될 수 있고, 아날로그 그레이 스케일을 제공한다.
도 5b 및 5c에 도시된 레이아웃, 인터커넥트들의 일부가 단독으로 할당되고 인터커넥트들의 일부가 공통으로 공유되는 2개의 이웃하는 픽셀들의 부분들을 포함한다. 이러한 픽셀들 각각은, 픽셀들(502) 모두를 열 매트릭스(500)의 단일 열을 따라 수직으로 연결하는 하나의 데이터 개방 인터커넥트(508a) 및 하나의 데이터 폐쇄 인터커넥트(508b)를 포함한다. 도 5b 및 5c 내의 2개의 이웃하는 픽셀들(502)은, 단일 행의 제어 매트릭스(500)를 따라 모든 픽셀들(502)을 수평으로 연결하는 공통 스캔 라인 인터커넥트(506)를 또한 공유한다. 2개의 이웃하는 픽셀들은, 그들 사이에서 예비충전 인터커넥트(510) 및 전체 작동 인터커넥트(514)를 공유한다. 열 방향을 따라 맞추어진 이러한 2개의 인터커넥트들은, 전압 신호들을 우측의 픽셀과 좌측의 픽셀에 공급하는 M1-M2 비어들(531)을 통하여 전기적으로 연결된 2개의 픽셀들(502) 각각의 사이에 위치한다. 디스플레이(도시되지 않음)의 주변부에서, 예비충전 인터커넥트 라인들(510) 및 전체 작동 인터커넥트 라인들(514)은 복수의 열들로부터 각각 다른 예비충전 인터커넥트 라인들 및 다른 전체 작동 인터커넥트 라인들에 연결된다.
제어 매트릭스(500)는, 도 5b 및 5c의 레이아웃에서 개구층(547)으로 칭해지는 개별적인 도전층에 의해 설립되는 셔터 공통 인터커넥트(515)를 포함한다. 도 3a 및 3b에 도시된 개구층(547)은, 제어 매트릭스(500)의 모든 다른 층들의 밑에 있는 별개의 층으로서 제조된다. 바람직한 실시형태에서, 개구층(547)은 도전 물질 들로부터 제조된다. 개구층의 패터닝된 아웃라인(outline)은 개구 홀(543)의 위치를 제외하면 도 5b 및 5c에 도시되지 않는다. 제어 매트릭스(500)에서, 개구층은 셔터 앵커들(539)에 의해 모든 행들 및 모든 열들 내의 모든 셔터들(545) 사이에서 공통된 전기적 접속을 행하는 데에 이용된다.
선택적인 레이아웃들
도 5b 및 5c는 제어 매트릭스(500)의 구성에 적절한 레이아웃의 일 실시예이다. 많은 다른 동등한 레이아웃들이 가능하다. 예를 들어, 공통 인터커넥트들(510 및 514)은 도 5b 및 5c의 열 방향을 따라 경로설정되었으며, 이러한 인터커넥트들이 행 방향을 따라 경로설정된 다른 실시형태들이 가능하다. 도 5b 및 5c에서, 공통 인터커넥트들(510 및 514)은 트랜지스터(518)와 같은 트랜지스터들로의 소스 및 드레인 접속들과 같은 금속 레벨에서 형성되고 그리고/또는 패터닝된다. 그러나, 이러한 공통 인터커넥트들(510 및 514)이 박막 트랜지스터들의 게이트 레벨에서 형성되는 다른 실시형태들이 가능하고, 이러한 인터커넥트들이 하부의 도전 개구층(547)에 위치된 독립된 전기 커넥트들로서 패터닝될 수 있는 다른 실시형태들이 가능하다.
도 5b 및 5c에 도시된 제어 매트릭스(500)의 레이아웃에서, 셔터 어셈블리들(504)은, 셔터(545)가 스캔 라인 인터커넥트(506)와 평행한 방향으로 이동하도록 정렬된다. 셔터들(545)이 데이터 인터커넥트들(508a 및 508b)에 평행하게 이동하는 다른 실시형태들이 가능하다. 트랜지스터(518) 또는 커패시터(519)와 같은 전기적 구성요소들이 셔터 어셈블리들(504)의 좌측 또는 우측뿐만 아니라 상부 또는 하부 에 배치되는 실시형태들이 또한 가능하다. 도 5b 및 5c에서, 전기적 구성요소들이 픽셀(502) 내의 다른 영역들을 차지한다. 그러나, 트랜지스터(518) 또는 커패시터(519)와 같은 구성요소들이 셔터 어셈블리(504)의 밑에 있는 다른 박막층들 상에 형성되는 다른 실시형태들이 가능하다.
당업계에 공지된 많은 다른 박막 스위치들이 제어 매트릭스(500)의 동작을 위해 이용될 수 있다. 도 6은 여러 개의 적합한 스위치 구조들 중 하나의 단면을 도시한다. 도 6에 도시된 구조는, 셔터 개방 방전 트랜지스터(518)와 같은 트랜지스터의 단면을 포함한다. 트랜지스터(518)의 구조는 능동 매트릭스 액정 디스플레이들의 분야에서 이용되는 것과 유사하다. 도 6의 구조(600)는, 또한 액정 디스플레이 내의 픽셀 커패시터들에 연결되는 데에 통상적으로 이용되거나 디스플레이의 주변에 있는 구동기 회로들에 연결되는 데에 통상적으로 이용되는 전극 인터커넥트(601)를 포함한다. 트랜지스터(518)는 구체적으로 역적층 백-채널-에칭 박막 트랜지스터(back-channel-etched thin film transistor)와 같은 당업계에 공지된 구조를 나타낸다. 다른 것들뿐만 아니라 이러한 특정 트랜지스터의 형성 및 기능의 설명들이 윌렘 덴 보에르 저서의 능동 매트릭스 액정 디스플레이(엘세비에르, 암스테르담, 2005년)(Active Matrix Liquid Crystal Displays by Willem den Boer (Elsevier, Amsterdam, 2005))와 같은 문헌에서 발견될 수 있다.
트랜지스터(518)는 별개의 세트의 박막들 또는 층들로 형성되고, 이에 대한 제조 공정이 도 7 내지 10과 관련하여 상세히 기술된다. 구체적으로, 트랜지스터(518)는 개구층(602)의 상면 상에 배치된다. 개구층의 상면 상에는 제 1 유전 층(604)이 위치한다. 트랜지스터(518)의 요소들은 제 1 도전층(606), 제 2 유전층(608), 제 1 반도체층(610), 제 2 도전층(612), 제 3 유전층(614), 및 제 3 도전층(616)을 포함한다. 제 1 도전층은 또한 당업계에서 게이트 금속층으로 칭해지고, 트랜지스터(518)는 바텀-게이트 트렌지스터로 칭해진다. 제 2 도전층은 또한 당업계에서 트랜지스터(518)의 소스 및 드레인으로의 커넥터로서 칭해진다. 제 3 도전층은 또한 당업계에서 전극 또는 접촉 금속으로 칭해진다.
반도체층(610)은 통상적으로 비결정 또는 다결정 실리콘으로 형성된다. 비결정 실리콘은, 플라즈마 강화 화학 기상 증착 또는 열선 증착에 의해 SiH4와 같은 선구물질 가스로부터 증착될 수 있다. 층(610)에 이용될 수 있는 다른 반도체 물질들은, 다이아몬드형 탄소, Si, Ge, GaAs, CdTe 또는 그의 합금들을 포함한다. 반도체층의 형성을 위한 다른 기술들은 저압 화학 기상 증착 및 스퍼터링을 포함한다.
반도체층(610)의 상면은 불순물로 도핑(dopping)되어 비결정 실리콘의 도전성을 증가시키고 비결정 실리콘과 제 2 도전층(612) 사이의 저항 접촉을 제공한다. 비결정 또는 다결정 실리콘으로 이용되는 도전성 강화 도펀트(dopant)들은 인, 비소, 붕소 또는 알루미늄을 포함한다. 이러한 도펀트들은 도펀트 선구물질들을 PECVD 챔버 내의 SiH4와 혼합함으로써 증착 단계의 일부로서 포함될 수 있거나, 또는 도펀트 가스 확산 또는 이온 주입에 의해 나중에 첨가될 수 있다.
도 6에 도시된 전형적인 트랜지스터(518)와 같은 박막 스위치들은 일련의 증착, 마스킹, 및 에칭 단계들로부터 제조된다. 트랜지스터(518)와 같은 박막 스위치 들의 형성에 필요한 마스크들 및/또는 증착 단계들의 개수는 3 내지 10일 수 있다. 동시에, 박막 스위치들을 형성하는 데에 이용되는 증착, 패터닝, 및 에칭 단계들은, 픽셀들, 커패시터들 사이의 배열 인터커넥트들과 같은 박막 구성요소들을 형성하거나, 디스플레이의 주변에 위치한 구동기 칩들로의 전극 접속들을 형성하는 데에 이용된다. 유사한 그리고/또는 추가적인 공정 단계들이, MEMS 셔터 디스플레이 내에서 유용한 박막 구성요소들을 형성하는 것, 예를 들어, 박막 스위치들과 개구층(602)과 같은 개구층 사이의 전기적 접속들을 형성하는 것, 또는 스위치들, 배열 인터커넥트들, 및 셔터 어셈블리(202) 또는 셔터 어셈블리(504)와 같은 셔터 어셈블리 사이의 전기적 접속들을 형성하는 것에 적합할 수 있다.
제조 과정(700)
도 7은 제어 매트릭스 및 관련된 셔터 어셈블리의 형성을 위한 제조 공정 또는 과정(700)의 일 실시예를 도시한다. 도 7의 절차(700)는 개구층(250) 또는 개구층(602)과 같은 개구층의 형성을 위한 단계들을 포함한다. 제조 과정(700)은 또한 트랜지스터(210) 또는 트랜지스터(518)와 같은 스위치 또는 트랜지스터의 형성을 위한 단계들을 포함한다. 제조 과정(700)은 또한 셔터 어셈블리(202) 또는 셔터 어셈블리(504)와 같은 셔터 어셈블리의 제조를 위한 단계들을 포함한다. 도 7의 제조 과정(700)은 트랜지스터(518)와 같은 역적층 백-채널 에칭 트랜지스터의 형성과 관련하여 이하에서 기술된다. 공정의 단순화 또는 선택적인 박막 스위치들 및 제어 매트릭스들의 형성에 적절한 제조 과정(700)의 변형예들 또는 대안들이 도 9와 관련하여 나중에 기술될 것이다.
제조 과정(700)은 단계 705에서 개구층(602)을 기판 상에 형성하는 것으로 시작한다. 개구층 형성(705)은 개구층(602)의 증착 및 에칭이 뒤따르는 유리 또는 플라스틱일 수 있는 기판의 세척을 포함한다. 단계 705의 여러 개의 실시형태들이 도 4a 및 4b와 관련하여 이미 기술되었다. 일부 경우들에서, 개구층은, 개구층(452)과 같은 복합 개구층일 수 있다.
제조 과정(700)의 단계 710에서 유전층(604)과 같은 제 1 유전층이 증착되고 에칭된다. 적절한 유전 물질들은, 0.1 내지 2.0 마이크론의 두께로 스퍼터링, 이베포레이션, 또는 화학 기상 증착에 의해 증착될 수 있는 SiO2, Si3N4, Al2O3, TiO2, HfO2, 및 Ta2O5를 포함하고, 이에 제한되지 않는다. 전형적인 포토레지스트들이 당업계에 공지된 것처럼 적용된 후에, 도 5와 같은 레이아웃들에 도시된 것처럼 포토마스크 패턴들을 통하여 UV-노출되고, 최종적으로 에칭 마스크로 현상된다. 유전층(604)의 에칭이 완료된 이후에, 나머지 포토레지스트가 수성 또는 유성 스트리퍼 화합물 또는 오존 및/또는 플라즈마 애싱을 이용하여 제거된다. 제 1 유전층(604)을 패터닝하는 데에 이용될 수 있는 에칭 공정들이 RF 또는 DC 플라즈마 에칭, 스퍼터 에칭, 또는 습식 화학 에칭을 포함한다.
제조 과정(700)의 단계 715에서, 도전층(606)과 같은 제 1 도전층이 증착되고 에칭된다. 적합한 도전 물질들이 Al, Cu, Ag, Ni, Cr, Mo, W, Ti, Ta, Nd, Nb 및 이들의 합금들 또는 조합들을 포함하고, 이에 제한되지 않는다. 당업계에서 사용되는 일부 전형적인 합금들이 TiW, MoW, MoCr, AlNd, AlTa, 및 AlCr를 포함한다. 이중층 금속들은 또한 제 1 도전층(606)과 같은 어플리케이션에 유용하다. 유용한 일부 이중층 금속들은 Al 상의 Cr, Al 상의 Ta, Ag 상의 Ta, Al 상의 Ti, 또는 Al 상의 Mo를 포함한다. Cr/Al/Cr, Cr/Al/Ti, Ti/Al/Ti, Cr/Al/Ta, 또는 Cr/Ag/Ta를 포함하는 3중층 금속 구성들이 또한 당업계에 공지되어 있다. 이러한 금속들 또는 금속들의 조합들이 DC 또는 RF 스퍼터링, 이베포레이션, 또는 일부 경우들에서 화학 기상 증착에 의해 도포될 수 있다. 적합한 두께들이 0.1 내지 1.0 마이크론의 범위에 있을 수 있다. 제 1 도전층(606)의 패터닝에 대하여, 당업계에 공지된 전형적인 포토레지스트들이 도포되고, 도 5와 같은 레이아웃들에 도시된 것처럼 포토마스크 패턴들을 통하여 노출된다. 도전층의 에칭이 완료된 이후에, 나머지 포토레지스트가 수성 또는 유성 스트리퍼 화합물, 또는 오존 및/또는 플라즈마 애싱을 이용하여 제거된다. 제 1 도전층을 패터닝하는 데에 이용될 수 있는 에칭 공정들은 RF 또는 DC 플라즈마 에칭, 스퍼터 에칭, 반응 이온 밀링, 및/또는 습식 화학 에칭을 포함한다.
제조 과정(700)의 단계 720에서, 유전층(608)과 같은 제 2 유전층이 증착되고 에칭된다. 적합한 유전 물질들은, 0.1 내지 2.0 마이크론의 두께로 스퍼터링, 이베포레이션 또는 화학 기상 증착에 의해 증착될 수 있는 SiO2, Si3N4, Al2O3, TiO2, HfO2, 및 Ta2O5를 포함하고, 이에 제한되지 않는다. 패터닝은 당업계에 공지된 전형적인 포토레지스트들에 의해 달성되고, 도 5와 같은 레이아웃들에 도시된 바와 같이 포토마스크 패턴들을 통하여 노출된다. 유전체의 에칭이 완료된 이후에, 나머지 포토레지스트는 수성 또는 유성 스트리퍼 화합물 또는 오존 및/또는 플라즈마 애싱을 이용하여 제거된다. 제 2 유전층(608)을 패터닝하는 데에 이용될 수 있는 에칭 공정들은 RF 또는 DC 플라즈마 에칭, 스퍼터 에칭, 또는 습식 화학 에칭을 포함한다.
제조 과정(700)의 단계 725에서, 반도체층(610)과 같은 제 1 반도체층이 증착되고 에칭된다. 비결정 실리콘이 이 단계에서 도포되는 전형적인 반도체 물질이며, 250 내지 350℃의 범위의 증착 온도에서 PECVD 공정으로 증착된다. 다결정 실리콘은 박막 트랜지스터들에 대한 선택적인 반도체 물질이지만, 도 9에 도시된 것처럼 다결정층이 제 1 도전층(606)에 선행하거나 하부에 위치하는 단계에서 전형적으로 도포된다. 역적층 백-채널 에칭 트랜지스터(518)에 대하여, 이중 비결정 실리콘층이 증착된다. 층(610)의 제 1 부분에 대하여, 비결정 실리콘이 0.1 내지 0.2 마이크론 범위의 두께로 도펀트 없이 증착된다. 층(610)의 제 2 부분은, PECVD 챔버 내에 PH3 가스를 포함하여, 다량으로 n-도핑된 비결정 실리콘의 증착을 포함한다. 층(610)의 제 2 또는 상부 부분은 더 얇고, 전형적으로 0.02 내지 0.05 마이크론의 범위의 두께를 가진다. 비결정 실리콘 트랜지스터 섬(island)들의 패터닝은, 그 다음에 당업계에 공지된 것처럼, 전형적인 포토레지스트들에 의해 달성되고, 도 5와 같은 레이아웃들에 도시된 포토마스크 패턴들을 통하여 노출된다. 반도체의 에칭이 완료된 이후에, 나머지 포토레지스트가, 수성 또는 유성 스트리퍼 화합물 또는 플라즈마 애싱을 이용하여 제거된다. 반도체 섬들을 패터닝하는 데에 이용될 수 있는 에칭 공정들은 RF 또는 DC 플라즈마 에칭, 스퍼터 에칭, 반응 이온 밀링, 또는 습식 화학 에칭을 포함한다.
제조 과정(700)의 단계 730에서, 도전층(612)과 같은 제 2 도전층이 증착되고 에칭된다. 적합한 도전 물질들은, Al, Cu, Ag, Au, Ni, Cr, Mo, W, Ti, Ta, Nd, Nb 및 그의 합금들 또는 조합들을 포함하고 이에 제한되지 않는다. 당업계에서 이용되는 일부 전형적인 합금들은 TiW, MoW, MoCr, AlNd, AlTa, 및 AlCr을 포함한다. 이중층 금속들은 또한 제 1 도전층과 같은 어플리케이션에 사용된다. 유용한 일부 이중층 금속들은 Al 상의 Cr, Al 상의 Ta, Ag 상의 Ta, Al 상의 Ti, 또는 Al 상의 Mo를 포함한다. Cr/Al/Cr, Cr/Al/Ti, Ti/Al/Ti, Cr/Al/Ta, 또는 Cr/Ag/Ta를 포함하는 3중층 금속 구성들이 또한 당업계에 공지되어 있다. 이러한 금속들 또는 금속들의 조합들이 DC 또는 RF 스퍼터링, 이베포레이션, 또는 일부 경우들에서 화학 기상 증착에 의해 도포될 수 있다. 적합한 두께들이 0.1 내지 1.0 마이크론의 범위에 있을 수 있다. 제 2 도전층(612)의 패터닝에 대하여, 전형적인 포토레지스트들이 당업계에 공지된 것처럼 도포되고, 도 5와 같은 레이아웃들에 도시된 것처럼 포토마스크 패턴들을 통하여 노출된다. 제 2 도전층(612)의 에칭이 완료된 이후에, 나머지 포토레지스트가 수성 또는 유성 스트리퍼 화합물 또는 플라즈마 애싱을 이용하여 제거된다. 제 2 도전층(612)을 패터닝하는 데에 이용될 수 있는 에칭 공정들은 RF 또는 DC 플라즈마 에칭, 스퍼터 에칭, 반응 이온 밀링, 및/또는 습식 화학 에칭을 포함한다.
제조 과정(700)의 단계 735에서, 유전층(614)과 같은 제 3 유전층이 증착되 고 에칭된다. 적합한 유전 물질들은, 0.2 내지 2.0 마이크론의 두께로 스퍼터링, 이베포레이션, 또는 화학 기상 증착에 의해 증착될 수 있는 SiO2, Si3N4, Al2O3, TiO2, HfO2, 및 Ta2O5를 포함한다. 유전체의 에칭이 완료된 이후에, 나머지 포토레지스트가 수성 또는 유성 스트리퍼 화합물 또는 플라즈마 애싱을 이용하여 제거된다. 제 3 유전층(614)을 패터닝하는 데에 이용될 수 있는 에칭 공정들은 RF 또는 DC 플라즈마 에칭, 스퍼터 에칭, 또는 습식 화학 에칭을 포함한다.
제조 과정(700)의 단계 740에서, 도전층(616)과 같은 제 3 도전층이 증착되고 에칭된다. 적합한 도전 물질들은 Al, Cu, Ag, Au, Ni, Cr, Mo, W, Ti, Ta, Nd, Nb 및 그의 합금들 또는 조합들을 포함하고, 이에 제한되지 않는다. 접촉 또는 전극층으로서 기능을 할 수 있는 제 3 도전층(616)에 대하여, 인듐 틴 옥사이드(indium-tin-oxide; ITO), 인듐 징크 옥사이드(indium zinc oxide; IZO), Al 도핑 틴 옥사이드(Al-doped tin oxide), 불소 도핑 틴 옥사이드(fluorine-doped tin oxide), 은 합금들 및/또는 금 합금들과 같은 다른 도전 물질들이 적용될 수 있다. 제 2 도전층(612)으로서 이용되기 위해 열거되는 다른 합금들, 이중층들, 및/또는 3중층들이 또한 적용될 수 있다. 이러한 금속들 또는 금속들의 조합들이 DC 또는 RF 스퍼터링, 이베포레이션, 또는 일부 경우들에서 화학 기상 증착에 의해 도포될 수 있다. 적합한 두께들이 0.1 내지 1.0 마이크론의 범위에 있을 수 있다. 제 3 도전층(616)의 패터닝에 대하여, 전형적인 포토레지스트들이 당업계에 공지된 것처럼 도포되고, 도 5와 같은 레이아웃들에 도시된 것처럼 포토마스크 패턴들을 통하여 노출된다. 제 3 도전층(616)의 에칭이 완료된 이후에, 나머지 포토레지스트가 수성 또는 유성 스트리퍼 화합물 또는 플라즈마 애싱을 이용하여 제거된다. 제 3 도전층(616)을 패터닝하는 데에 이용될 수 있는 에칭 공정들은 RF 또는 DC 플라즈마 에칭, 스퍼터 에칭, 및/또는 습식 화학 에칭을 포함한다.
제조 과정(700)의 단계 745에서, 도 8f에서 도시되는 희생층(805)과 같은 희생층이 증착되고 패터닝된다. 적합한 희생층들(805)은 폴리이미드와 같은 폴리머들, SiO2와 같은 유전체들, 또는 구리 또는 알루미늄과 같은 연금속들을 포함한다. 일부 경우들에서, 희생 물질이 당업계에서 공지된 것처럼 포토레지스트층을 첨가함으로써 패터닝되고, 그 다음에 포토마스크를 통하여 노출되며 에칭 마스크를 형성하기 위해 현상된다. 희생 물질들에 이용가능한 에칭 공정들이 RF 또는 DC 플라즈마 에칭 또는 습식 화학 에칭을 포함한다. 일부 경우들에서, 패턴들이 포토마스크를 통하여 UV 광선에 직접 노출된 후 배스에 담궈지거나 현상 화학 물질들이 스프레이되어 형성되는 것을 의미하는 포토디파인(pnoto-define)이 가능한 희생 물질들이 이용가능하다. 각각의 경우에, 희생층(805) 내에 형성되는 패턴이 셔터층(807)의 다음의 형성을 위한 몰드로서 작용할 것이다. 희생층(805)은 제조 과정(700)의 단계 760까지 제거되지 않는다. 이용가능한 희생 물질들에 대한 추가적인 세부사항들이 도 12를 참조하여 기술될 것이다.
제조 과정(700)의 단계 750에서, 도 8g에 도시된 셔터층(807)과 같은 셔터층이 증착되고 패터닝된다. 스스로 이용되는 적합한 셔터 물질들은, Al, Cu, Ni, Cr, Mo, Ti, Ta, Nb, Nd, 또는 그의 합금들과 같은 금속들; Al2O3, SiO2, Ta2O5, 또는 Si3N4와 같은 유전 물질들; 또는 다이아몬드형 탄소, Si, Ge, GaAs, CdTe 또는 그의 합금들과 같은 반도체 물질들을 포함하고, 이에 제한되지 않는다. 셔터층(807)에 대하여 선호되는 물질 특성들이 도 11을 참조하여 논의된다. 도 11을 참조하여 설명되는 셔터층 물질들의 층 조합들이 또한 이용될 수 있다. 셔터층(807)은 0.1 마이크론 내지 5 마이크론의 두께로 증착될 수 있다. 더 두꺼운 셔터 물질들에 이용될 수 있는 증착 기술들이 DC 또는 RF 스퍼터링, 화학 기상 증착, 및/또는 이베포레이션을 포함한다. 일부 경우들에서, 희생층(805)의 노출면들에 도전 시드층(seed layer)이 증착된 이후에, 셔터 물질이 무전해 도금 또는 전기 도금에 의해 용액으로부터 침전될 수 있다.
제조 과정(700)의 단계 755에서, 희생층(805)이 제거된다. 또한 박리 단계로 칭해지는 이러한 단계는, 셔터층을 증착되는 몰드로부터 자유롭게 하고 셔터층(807) 내에 형성된 요소들이 자유롭게 이동하거나 작동기들 및 앵커들 또는 지지물들에 의해 적어도 기판에 구속되어 이동하는 것을 가능하게 하도록 되어 있다. 폴리머 희생층들(805)은 산소 플라즈마에서 제거될 수 있거나, 또는 일부 경우들에서 열 분해에 의해 제거될 수 있다. (SiO2, Si, Cu, 또는 Al과 같은) 특정 무기 희생층들(805)은 습식 화학 에칭 및/또는 기상 에칭에 의해 제거될 수 있다.
제조 과정(700)의 단계 760에서, 도 8h에 도시된 유전체 코팅(813)과 같은 유전체 코팅층이 첨가된다. 유전체 코팅들(813)은, 셔터들 및 빔들의 모든 바닥, 상면들, 및 측면들이 균일하게 코팅되는 등각 방식(conformal fashion)으로 도포될 수 있다. 이러한 박막들은, 열 산화 및/또는 Al2O3, Cr2O3, TiO2, HfO2, V2O5, Nb2O5, Ta2O5, SiO2, 또는 Si3N4와 같은 절연체의 등각 화학 기상 증착, 또는 원자층 증착에 의한 유사한 물질들의 증착에 의해 성장될 수 있다. 유전 코팅층(813)은 10nm 내지 1 마이크론의 범위의 두께로 도포될 수 있다. 일부 경우들에서, 스퍼터링 및 이베포레이션이 측벽들에 유전 코팅(813)을 증착하는 데에 이용될 수 있다.
제조 과정(700)의 단계 765에서, 접촉 패드들이 세척된다. 단계 760에 증착된 유전체 코팅(813)이 모든 표면들을 균일하게 코팅하기 때문에, 디스플레이의 주변의 접촉 패드들의 상부의 유전체 코팅(813)을 제거하는 것이 유용하고, 전기적 접속들이 구동기 칩들 또는 소스 전압들에 행해질 필요가 있다. 일 실시형태에서, Ar과 같은 비활성 가스를 이용한 스퍼터 에칭은 유전체 코팅(813)을 모든 노출면들로부터 제거하기에 충분하다. 디스플레이의 활성 영역이 (개별적인 한 장의 유리와 같은) 커버 시트로 보호되거나 밀봉된 이후에 스퍼터 에칭이 적용되는 것이 바람직하다. 커버 시트는, 스퍼터 에칭이 픽셀 영역 내의 임의의 셔터 어셈블리로부터 유전체 물질을 제거하는 것을 방지한다.
단계 765에서 스퍼터 에칭을 방지하는 또 다른 실시형태에서, 단계 760에서 도포되는 유전체 코팅(813)이 접촉 영역들에 부착하지 않고 저항 접촉을 방해할 수 없도록 디스플레이의 주변의 모든 접촉 영역들을 미리 처리하는 것이 가능하다. 이러한 비부착 사전 처리는, 접촉면의 화학적 반응성을 변경하는 디스플레이의 주변 의 특정 화합물들의 스프레이 또는 액체 디스펜스 어플리케이션에 의해 달성될 수 있다. 예시적인 표면 처리들은, x가 7보다 크고 30보다 작은 수인 화학 합성물 CH3(CH2)xSiCl3 의 삼염화실란(trichlorosilane) 족, 퍼플루오르-옥틸트리클로로실란(perfluoro-octyltrichlorosilane), 디메틸디클로로실란(dimethyldichlorosilane)을 포함한다. 선택적인 표면 처리들은 화학 합성물 CH3(CH2)xSH의 알칸에디올스의 그룹을 포함하는데, x는 7보다 크고 30보다 작은 수이다. 이러한 사전 처리들은, 증착이 200℃보다 작은 저온에서 수행되는 경우, 특정 유전 물질들의 증착을 차단하는 데에 효과적일 수 있다. 이러한 저온 유전 증착들은 원자층 화학 기상 증착을 이용하여 달성될 수 있다. 단계 765의 접촉 패드들의 세척은, 그 다음에 열 처리, UV 방사에 대한 노출, 또는 오존에 대한 노출과 같이 간단할 수 있어 본드 패드들로부터 유기 물질들을 제거한다.
단계 765에서 스퍼터 에칭을 방지하는 또 다른 실시형태에서, 제조 과정(700)의 단계 760에서 유전 물질의 증착 이전에 희생 물질을 가진 디스플레이의 주변에 있는 접촉 영역들을 덮거나 보호하는 것이 가능하다. 도포될 수 있는 희생 물질들의 실시예들은 포토레지스트, 실리콘 밀봉 물질들, 또는 폴리디메틸실록산을 포함한다. 이것들은, 단계 760에서 100 내지 300℃ 범위의 유전 증착에 필요한 온도를 견딜 수 있는 물질들이다. 노즐 디스펜스 도구는 접촉 패드들의 영역에서 이러한 물질들의 상대적으로 두꺼운 층을 선택적으로 증착하는 데에 이용될 수 있다.
접촉 영역이 유전체 증착 이전에 희생 물질로 코팅되는 실시형태에서, 제조 과정(700)의 단계 765는, 상부의 유전 물질뿐만 아니라 희생 물질의 제거를 수반한다. 일부 경우들에서, 희생 물질의 제거는 기계적 절제, 습식 화학 또는 용매 용해, 및/또는 산소 플라즈마를 통하여 달성될 수 있다. 희생 물질이 밀폐 또는 엘라스토머 물질의 일관되고 두꺼운 박막으로 증착되는 경우, 희생 물질이 핀셋으로 잡아당겨질 수 있다. 그 다음에, 접촉 패드들이 세제 또는 약산 세척을 이용하여 세척될 수 있다.
제조 과정(700)은 제어 매트릭스(500)와 같은 제어 매트릭스의 형성에 적절한 공정들 중 하나의 순서를 도시하지만, 많은 다른 공정 순서들이 가능하다. 일부 경우들에서, 단계들의 순서가 변경될 수 있다. 도 9는, 예를 들어 반도체층(610)이 제 1 유전층(604) 이후와 제 1 도전층(606) 이전에 증착되는 탑-게이트 다결정 실리콘 박막 트랜지스터(top-gate polycrystalline silicon thin film transistor)의 구조를 도시한다.
또한, 제조 과정(700)의 특정 단계들이 제거되는 제어 매트릭스의 실시형태들이 있다. 도 17은, 예를 들어 개구층(602) 및 제 1 유전층(604)이 제거되고, 제어 매트릭스 내의 다른 층들에 의해 취해진 기능들을 가진 제어 매트릭스를 도시한다. 다른 실시형태들에서, 제 3 도전층(616)이 제거될 수 있다.
또한, 제조 과정(700)의 모든 층들이 포함되고, 특정 포토마스킹(photomasking) 단계들 및/또는 에칭 단계들이 제거되는 실시형태들이 있다. 제어 매트릭스와 개구층(602) 사이의 전기적 접속이 필요 없다면, 제 1 유전층(604)의 패터닝 및 에칭은 제거될 수 있다. 제조 과정(700)은 유전층들(604, 608 및 614)에 대한 포토마스킹 및 에칭 단계들을 포함한다. 일반적으로 이러한 에칭 단계들은 도전층들 사이의 전기적 접속부들 또는 비어들의 형성을 위해 포함된다. 유사한 전기적 접속부들이 각각의 유전체의 증착 이후의 비어 에칭 단계를 필요로 하지 않고 만들어질 수 있다. 일부 경우들에서, 예를 들어, 단계 735에서 형성된 마스킹 및 에칭 단계는 이전의 유전체 마스킹 단계들을 보조하지 않으면서 개구층(602)으로 낮은 도전층들에서 전기적 접속부들을 드러내도록 하부의 유전층들을 통하여 에칭하는 기능을 할 수 있다. 이러한 비어 조합들의 일부 실시예들이 도 19와 관련하여 기술된다.
도 8a 내지 8h는, 단면도들에 의해, 도 7의 단계별 제조 과정이 제어 매트릭스 및 관련된 셔터 어셈블리를 형성하기 위해 어떻게 이용될 수 있는지를 도시한다. 4개의 독립된 구조들의 구성이 도 8a 내지 8h에 도시되어 있다. 4개의 구조들은 기판(801) 상에 서로 인접한 것처럼 도시되어 있지만, 이것은, 공통 높이 기준이 주어진 설명 목적을 위한 것이다. A-A' 및 B-B'과 같은 단면 마커들은, 독자(reader)가 도 8a 내지 8h의 마커들을 도 5b 및 5c 내의 동일한 마커들과 비교함으로써 픽셀 내의 구조들의 적합한 상대적인 방향들을 확인할 수 있다. 도 8a 내지 8h는 관련된 커패시터(519)와 함께 트랜지스터(518) 또는 트랜지스터(210)와 같은 트랜지스터를 형성하는 방법을 도시한다. 도 8a 내지 8h에서 트랜지스터(518)로 표시된 트랜지스터는 도 5b 및 5c에 도시된 트랜지스터들(516, 517, 520, 522, 또는 527) 중 임의의 트랜지스터의 단면을 나타낸다. 관련된 개구 홀(543)( 또는 개구 홀(254))을 이용하여 (셔터 어셈블리(202)와 유사한) 셔터 어셈블리(504)와 같은 대표적인 MEMS 셔터 어셈블리를 제조하는 방법이 또한 도 8a 내지 8h에 도시되어 있다. 또한, 구동 앵커(148)와 유사한 구동 앵커(535)와 같은 대표적인 구동 앵커의 제조가 도시되어 있다.
도 8a는, 제조 과정(700)의 단계들 705 및 710의 적용 이후의 트랜지스터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 구조를 도시한다. 도 8a의 구조들은 개구층(602) 및 제 1 유전층(604)을 포함한다. 이러한 층들 중 어느 것도 트랜지스터 또는 커패시터의 하부에 패터닝되지 않는다. 그러나, 포토패턴은 셔터 어셈블리(504)의 영역 내의 개구층(602)에 도포된다. 개구는, 개구 홀(543)의 지점에서 개구층 내에 형성된다. 개구들은 또한 개구층(602) 내에 형성되어 (도 8e에 도시된) 구동 빔들(537)의 밑에 놓일 개구층(602)의 영역들을 전기적으로 절연하도록 개구층(602) 내에 형성된다. 제 1 유전층(604)이 개구층(602)의 상부에 증착된 이후에, 개구층(602)의 상면 위에서 블랭킷 방식으로 남는 것이 허용된다.
도 8b는, 제조 과정(700)의 단계들 715 및 720의 적용 이후의 트랜지스터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 구조를 도시한다. 도 8b는 기존층들(pre-existing layers; 602 및 604)을 포함한다. 단계 715에서, 제 1 도전층(606)이 증착되고 패터닝된다. 트랜지스터(518)에서, 제 1 도전층(606)은 게이트 금속을 형성하기 위해 패터닝된다. 커패시터(519)에서, 제 1 도전층(606)은 커패시터의 상부 전극을 형성하도록 패터닝된다. 커패시터(519)의 하부 전극은 개구층(602)에 의해 형성된다. 구동 앵커(535)에 대하여, 제 1 도전층 은, 구동 앵커로의 전기적 접속부의 일부를 형성할 것이기 때문에, 손상되지 않게 남는 것이 허용된다. 셔터 어셈블리(504)의 영역에서, 제 1 도전층(606)은 완전히 에칭된다. 단계 720에서, 제 2 유전체(608)는 도 8b의 구조들 모두 위에 손상되지 않은 채 남아 있는 것이 허용된다.
트랜지스터(518)의 게이트 금속 및 커패시터(519)의 상부 전극의 패터닝된 가장자리들은 빗각이 형성된다. 빗각이 형성된 가장자리들은, 응력 집중들로 인하여 형성될 수 있는 유전체 크랙들을 방지하기 위해 다음의 유전층들의 증착을 위한 등각 코팅을 확보하는 데에 유용할 수 있다. 유전층들 내의 크랙들은 도전층들 사이의 누전을 일으킬 수 있다.
단계 715에서 이용되는 포토마스크들은, 또한 도 5b 및 5c에 도시된 스캔 라인 인터커넥트(506)와 같은 다수의 인터커넥트 라인들 중 임의의 인터커넥트 라인으로 제 1 도전층(606)을 패터닝하는 데에 이용될 수 있다.
도 8c는, 제조 과정(700)의 단계 725의 적용 이후의 트랜지스터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 구조를 도시한다. 도 8c는 기존층들(602, 604, 606 및 608)을 포함한다. 단계 725에서, 반도체층(610)은 증착되고 패터닝된다. 역적층 백-채널 에칭 트랜지스터(518)에 대하여, 반도체의 증착은 종종 2개의 단계들에서 진행한다. 처음에, 광 도핑 비결정 실리콘층은 증착된 후에 도핑 비결정 실리콘층이 증착된다. 그 다음에, 반도체층(610)을 포함하는 2개의 층들은 "실리콘 섬"을 형성하도록 함께 패터닝된다. 실리콘 섬의 가장자리들은 종종 빗각이 형성되어 있다. 반도체층(610)은 도 8c에 도시된 다른 구조들 모두로부터 포토패턴 및 에칭 단계들을 이용하여 제거된다.
도 8d는, 제조 과정(700)의 단계 730의 적용 이후의 트랜지스터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 구조를 도시한다. 도 8d는 기존층들(602, 604, 606, 608 및 610)을 포함한다. 단계 730에서, 제 2 도전층(612)은, 트랜지스터(518)의 소스(804a) 및 드레인(804b) 영역들을 형성하도록 증착되고 패터닝된다. 도 8에 도시된 역적층 백-채널 에칭 트랜지스터에 대하여, 트랜지스터(518)의 상면의 금속층(612)의 피쳐(feature)들 사이에 형성된 개구 또는 간극은 반도체층(610)을 통한 도전 채널의 임계 크기들(길이 및 폭)을 결정한다. 도전층(612)을 소스 및 드레인 영역들(804a 및 804b)로 분리시키는 데에 이용되는 에칭은, 반도체층(610)의 상부 영역들 또는 도핑 비결정 실리콘 요소를 소멸시킬 때까지 실리콘 섬으로 계속된다. 트랜지스터(518)의 채널 영역에 남아 있는 비결정 실리콘만이 도핑되지 않거나 가볍게 도핑되어 있다. 제 2 도전층(612)은 도 8d에 도시된 다른 구조들 모두로부터 포토패턴 및 에칭 단계들을 경유하여 제거된다. 하부 유전층(608)은 제 2 도전층(612)의 부분들을 패터닝하거나 제거하기 위한 편리한 에칭 멈추개를 형성한다.
단계 730에서 이용되는 포토마스크들은, 또한 도 5b 및 5c에 도시된 데이터 개방 인터커넥트(508a) 또는 예비 충전 인터커넥트(510)와 같은 다수의 인터커넥트 라인들 중 임의의 인터커넥트 라인으로 제 2 도전층(612)을 패터닝하는 데에 이용될 수 있다.
도 8e는, 제조 과정(700)의 단계 735 및 740의 적용 이후의 트랜지스 터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 구조를 도시한다. 도 8e는 기존층들(602, 604, 606, 608, 610 및 612)을 포함한다. 단계 735에서, 제 3 유전층(614)이 증착되고 패터닝된다. 유전층(614)은 일반적으로 트랜지스터(518) 및 커패시터(519)를 다음의 처리 및 디스플레이의 패키징 환경으로부터 보호하는 기능을 한다. 단계 735에서 이용되는 유전체 에칭 단계는, 구동 앵커(535)의 영역에서 제 1 도전층(606)을 덮고 있고, 셔터 어셈블리(504)의 영역에서 개구층(602)을 덮은 유전 물질들 모두를 제거하는 데에 이용되었다. 유사한 물질들이 모든 선행하는 유전체 증착 단계들에서 이용된다고 가정하면, 제 3 유전층(614)의 패터닝에 이용되는 에칭 화합물들은 모든 하부 유전층들을 에칭할 수 있고, 유리 기판(801) 또는 금속 함유층들(602 또는 606) 상에 좋은 선택도를 가지고 멈출 수 있다. 제조 과정(700)의 단계 740에서, 제 3 도전층은 도 8에 도시된 구조들 모두로부터 증착되고 제거된다. 선택적으로, 제 3 도전층(616)은 구동 앵커로의 저항 접촉을 형성하는 것을 돕기 위해 구동 앵커(535)의 영역에 남아 있는 것이 허용된다.
도 8f는, 제조 과정(700)의 단계 745의 적용 이후의 트랜지스터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 구조를 도시한다. 도 8e는 기존층들(602, 604, 606, 608, 610, 612 및 614)을 포함한다. 단계 745에서, 희생층(805)이 증착되고 패터닝된다. 이러한 도시된 실시예에서, 희생층 내의 패턴들이, 셔터 어셈블리를 기판에 부착시키는 구동 앵커(535)와 같은 앵커들의 근처에서 필요하다.
도 8g는, 제조 과정(700)의 단계 750의 적용 이후의 트랜지스터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 구조를 도시한다. 도 8g는 기존층들(602, 604, 606, 608, 610, 612, 614 및 805)을 포함한다. 단계 750에서, 셔터층(807)은 증착되고 패터닝된다. 셔터 물질은 일반적으로 편평하게 놓여 있고, 희생 물질의 표면을 덮고, 구동 앵커(535)에 도시된 것처럼 단계 745에서 희생층 내에 패터닝된 홀들의 측면들 및 바닥을 코팅할 것이다. 셔터층(807)으로 에칭된 패턴은, 도 8g에서 개구 홀(543)을 차단하는 위치에 있는 셔터(545)를 형성할 것이다. 셔터층(807)으로 에칭된 패턴은, 유연 로드 빔들(541) 또는 유연 구동 빔들(537)과 같은 셔터 어셈블리의 작동 빔들을 또한 형성할 수 있다. 셔터층(807)의 물질은 트랜지스터(518)와 같은 트랜지스터들 및 커패시터(519)와 같은 커패시터들의 근처로부터 제거된다.
도 8h는, 제조 과정(700)의 단계 765의 적용 이후의 트랜지스터(518), 커패시터(519), 구동 앵커(535) 및 셔터 어셈블리(504)의 제 1 구조를 도시한다. 도 8h의 구조들은 개구층(602), 제 1 유전층(604), 제 1 도전층(606), 제 2 유전층(608), 제 1 반도체층(610), 제 2 반도체층(612), 제 3 유전층(614), 및 셔터층(807)을 포함한다. 도 8g에 도시된 구조들은 제조 과정(700)의 단계 755에서 희생층(805)의 제거 이후에 얻어진다. 도 8g에 도시된 셔터 어셈블리는, 패터닝된 개구 홀(543), 셔터(545), 및 2개의 세트들의 유연 작동 빔들(537 및 541)을 포함한다. 도 2, 도 3 및 도 5b 및 5c와 같은 평면도들에 도시된 것처럼, 유연 로드 빔들(541)은 셔터(545)를 셔터 작동기(539) 또는 셔터 앵커(138)와 같은 셔터 앵커로 기계적으로 연결한다. 도 8h에 도시된 구조들은 제조 과정(700)의 단계 755의 희생층의 제거 이후에 얻어진다. 제조 과정(700)의 단계 760의 셔터 어셈블리의 모든 표면들에 증착된 유전체 코팅들(813)이 또한 도시되어 있다.
구조들(518, 519, 535, 및 504)의 변형예들도 가능하다. 커패시터(519)는, 개구층(602) 및 제 1 도전층(606)으로부터의 전극들을 이용하여 도 8h에 도시되어 있다. 유사한 커패시터들은 다른 금속층들을 전극들로서 이용함으로써 제조 과정(700)을 이용하여 형성될 수 있다. 예를 들어, 커패시터(519)는 제 1 도전층(606) 및 제 2 도전층(612), 또는 제 3 도전층 전극들을 이용하여 형성될 수 있다.
도 8h는, 전기적 접속부가 셔터층(807)과 제 1 도전층(606) 사이에 형성되는 구동 앵커(535)를 도시한다. 다른 실시형태들에서, 전기적이면서 기계적인 연결이 높은 레벨 또는 낮은 레벨에서 형성되는 구동 앵커가 이용될 수 있다. 예를 들어, 제조 과정(700)을 이용하여, 구동 앵커는 개구층(602) 또는 제 3 도전층(616)으로의 직접 연결부로서 형성될 수 있다.
도 6 내지 8은, 역적층 백-채널 에칭 박막 트랜지스터(TFT; thin film transistor)의 실시예를 이용하여 제어 매트릭스(500)의 구조를 도시한다. 그러나, 많은 선택적인 박막 전환 구조들은 당업계에 공지되어 있으며, MEMS-기반 셔터 어셈블리의 이익에 적합할 수 있다. 여러 개의 선택적인 스위치들이 도 9에 도시되고, 윌렘 덴 보에르 저서의 능동 매트릭스 액정 디스플레이(엘세비에르, 암스테르담, 2005년)와 같은 문서들에 기술되어 있다.
도 9a는, 역적층 에칭-스토퍼(inverted, staggered, etch-stopper) 또는 3중층 TFT(901)를 도시한다. 도 9b는, 통상적으로 비결정 실리콘에 대향하는 다결정 실리콘으로 이용되는 탑-게이트 TFT(903)를 도시한다. 도 9c는, 종종 박막 다이오드(905)로 칭해지는 금속-절연체-금속(MIM; metal-insulator-metal) 구조를 도시한다. 구조들(901, 903 및 905) 각각은 트랜지스터(518)와 발견되는 것들과 유사한 기능들 및 유사한 증착/패터닝 공정들을 이용하여 특정층들을 포함한다(도 6). 이것들은 개구층(902), 제 1 유전층(904), 제 1 도전층(906), 제 2 유전층(908), 제 2 도전층(912), 제 3 유전층(914) 및 제 3 도전층(916)을 포함한다.
트랜지스터(518) 및 제조 과정(700)과 비교하여, 에칭 스토퍼 TFT(etch-stopper TFT; 901)에 대한 공정은 2개의 여분의 층들 및 하나의 여분의 포토마스크를 추가한다. 에칭 스토퍼 TFT는 2개의 분리되어 증착된 반도체층들: 고유 비결정 실리콘층(918) 및 도핑 비결정 실리콘층(920)을 포함한다. 에칭 스토퍼 TFT(901)는 또한 고유 비결정 실리콘층(918)의 바로 다음에 오며 증착되는 추가적인 에칭 스토퍼 유전층(922)을 추가한다. 에칭 스토퍼 TFT에 대한 공정을 계속하여, 에칭 스토퍼 유전층(922)은 전형적으로 TFT의 상면의 위의 섬으로 패터닝된다. 다음에, 도핑 비결정 실리콘층(920)이 증착되고 반도체층들(918 및 920)은 실리콘 섬으로 패터닝된다. 다음에, 제 2 도전층(912)이 증착된다. 제 2 도전층(912)을 소스 및 드레인 영역들로 패터닝/에칭하기 위한 공정은 하부의 도핑 비결정 실리콘층(920)을 위한 에칭 공정을 포함한다. 이러한 에칭 공정은, 에칭액이 에칭 스토퍼 유전층(922)에 도달할 때 자연적으로 정지함으로써, 이러한 공정에 제조 과정(700)의 단계(730)의 소스/드레인 패터닝과 비교하여 변화를 위한 더 큰 여유를 준다. 제 1 및 제 2 도전층들(906 및 912)에 사용되는 물질들은, 트랜지스터(901)와 트랜지스터(518) 사이에서 유사하고, 트랜지스터들의 전환 특성들이 유사하다. 도 10과 관련하여 이하에서 기술되는 비어 구조들은, 트랜지스터(518) 또는 트랜지스터(901)의 구조의 사용에 의해 실질적으로 영향을 받지 않는다. 도 9b는 공통 탑-게이트 저온 다결정 박막 트랜지스터(LTPS-TFT; low-temperature polycrystalline thin film transistor; 903)의 구조를 도시한다. 트랜지스터(518)(도 6) 및 제조 과정(700)과 비교하여, LTPS-TFT는 반도체층들 및 제 1 도전층의 순서를 변화시킨다. 도 9b는, 제 1 유전층(904) 이후 즉시 증착되는 다결정 실리콘층(924)을 포함한다. 실리콘층(924)은 전형적으로 비결정 실리콘층으로 증착되고, 실리콘 섬으로 패터닝되기 전에 엑시머 레이저 어닐링에 의해 다결정 실리콘으로 변환된다. 그 다음에, 다결정 실리콘층의 패터닝은 여분의 층, 게이트 절연층(926)의 블랭킷 방식의 증착이 뒤따른다. 다음에, 제 1 도전층(906)이 게이트 금속을 형성하기 위해 증착되고 패터닝된다. 다음에, 실리콘 섬의 소스 및 드레인 영역들이 이온 주입, 플라즈마-담금, 또는 이온 쇼우어 도핑 기술들에 의해 붕소 또는 인으로 도핑된다. (소스 및 드레인의 자체정렬 도핑이 게이트 금속의 실딩(shielding)에 의해 가능하다.) 다음에, 제 2 유전층(908)이 도 10과 관련하여 이하에서 기술되는 M1-M2 비어(531)와 유사한 한 세트의 비어 개구들로 증착되고 패터닝된다. 다음에, 제 2 도전층(912)은 소스 및 드레인으로의 연결부들을 형성하기 위해 증착되고 패터닝된다. 공정은 제조 과정(700)에 기술되는 것과 유사한 순서로 층들(914 및 916)과 함께 완료된 다.
층(924) 내의 다결정 실리콘 물질은, 트랜지스터(518)와 같은 비결정 실리콘 트랜지스터들에 이용가능한 것보다 상당히 더 큰 캐리어 이동성을 가진다. 결과적으로, 비결정 실리콘 트랜지스터들에 필요한 것보다 상당히 더 작은 영역을 이용하는 동안 LTPS 트랜지스터들과 함께 유사한 전류들 및 유사한 전환 속도들을 구동하는 것이 가능하다. 그러므로, 고이동성 소영역 LTPS 트랜지스터들의 사용은, 작은 픽셀들, 좁은 피치 및 고해상도 포맷들을 고정된 크기의 기판 내에 가지는 MEMS-기반 셔터 디스플레이들을 형성하는 것을 가능하게 한다.
트랜지스터(903)와 같은 LTPS 트랜지스터를 MEMS-기반 셔터 디스플레이에 채택할 때, 다른 유용한 변형례들이 포토패턴들 및 제조 과정에 행해질 수 있다. 예를 들어, 트랜지스터(903)와 같은 LTPS 트랜지스터들을 이용하도록 도 10a 내지 10f에 도시된 것처럼, Ap-M1 비어(533)를 형성하기 위해, 비어(533)의 영역 내에서 다결정 실리콘층(924)을 제거하는 것이 적합하다. 또한, 비어(533)의 형성에 있어서, 제 1 유전층(604)을 통한 비어를 정상적으로 개방하는 동일한 포토패턴 및 에칭이 게이트 유전층(926)의 증착 이후까지 지연될 수 있다.
당업계에 공지되고 도 9에 도시되지 않은 박막 트랜지스터의 또 다른 공통 변형례는 적층 탑-게이트 비결정 실리콘 트랜지스터이다. 역적층 트랜지스터(518)의 또 다른 변형례에서, 2개의 도전층들의 역할들이 바뀐다. 제 1 도전층(606)은 상부에서 바로 증착되는 반도체층(610)에 소스 및 드레인 접촉부들을 형성하도록 이용된다. 제 2 도전층(612)은 게이트 구조를 형성하도록 이용된다. MEMS-기반 셔 터 디스플레이를 비결정 탑-게이트 트랜지스터에 채택하기 위해, 스캔 라인 인터커넥트(506)는 제 1 도전층(606) 대신에 제 2 도전층(612)으로 패터닝되는 것이 바람직하다. 바꿔 말하면, 데이터 개방 인터커넥트(508a) 또는 사전 충전 인터커넥트(510)와 같은 다른 인터커넥트 라인들이 제 1 도전층(606)으로 패터닝되는 것이 바람직하다. 비결정 탑-게이트 트랜지스터의 사용은, 특정 트랜지스터들의 드레인을 구동 앵커들(535)로 연결하기 위한 M1-M2 비어(531)와 같은 일부 비어들의 필요를 제거함으로써 픽셀 내의 일부 공간을 절약할 수 있다.
도 9c는 MIM 박막 다이오드(905)의 구조를 도시한다. 트랜지스터(518)(도 6)와 비교하여, 다이오드(905)는 임의의 반도체층을 포함하지 않는다. 대신에, 특정 선택의 물질들이 제 2 유전 물질(908)에 이용된다. 제 2 유전 물질(908)로 선택된 물질들은, Si3N4, Ta2O5, 또는 다이아몬드형 탄소, 누설 유전체들 또는 전하를 가두는 능력을 가진 유전체들과 같은 성능으로 공지된 물질들을 포함한다. 이러한 물질들의 증착에 이용되는 기술들은 플라즈마 보조 화학 기상 증착(PECVD; plasma-assisted chemical vapor deposition), 열선 증착, 또는 전기화학적 산화가 뒤따르는 스퍼터링을 포함한다.
동작 중에, MIM 다이오드(905)는, 수동 매트릭스의 사용과 비교하여 큰 픽셀 배열들에서 달성가능한 선택도, 어드레싱 및/또는 명암비를 향상시키는 것을 도울 수 있는 배리스터로서 작용한다. 비어 구조들을 형성하는 데에 이용되는 공정들(이하의 도 10 참조)은 MIM 다이오드(905)의 이용을 위해 작은 변화를 가지고 채택될 수 있다. 이러한 스위치들은 하나 더 적은 증착 단계, 하나 더 적은 포토마스크를 가지고 생성될 수 있고, 비결정 실리콘 트랜지스터(518)와 비교될 때 패터닝 크기들을 달성하기가 더욱 용이하기 때문에, MIM 다이오드(905)를 스위치 구조로서 이용하여 제어 매트릭스를 생성하는 것이 더 저렴할 수 있다.
박막 스위치들(901, 903 및 905)은 박막 스위치의 구조에 대한 가능한 변형례들 중 세 실시예들이다. 다른 변형례들이 가능하다는 것이 이상에서 열거된 실시예들 및 당업자들에 의해 인정될 것이다. 제조 과정(700)에 열거된 것들과 비교하여 더 많거나 더 적은 개수의 층들을 포함하거나 또는 제조 과정(700)에서 기술되는 단계들의 순서로 변형례들을 포함하는 유사한 구조들이 형성될 수 있다.
도 10a는, 트랜지스터들 사이 또는 트랜지스터들과 셔터 어셈블리의 앵커들 사이의 인터커넥션을 돕도록 제어 매트릭스(500)의 요소들로서 이용될 수 있는 여러 개의 비어 구조들의 단면도를 나타낸다. 도 10a는 4개의 구별되는 유형들의 비어 구조들을 포함한다. 도 10a는, 제 1 도전층(606)을 제 2 도전층(612)에 연결하기 위한 비어인 M1-M2 비어(531)를 포함한다. 도 10a는, 개구층(602)을 제 1 도전층(606)으로 연결하는 비어인 Ap-M1 비어(533)를 포함한다. 도 10a는 또한, 셔터(545)와 제어 매트릭스(500) 사이의 기계적 전기적 지지물 또는 접속부를 제공하는 셔터 앵커(539)를 도시한다. 도 10a의 구조들은 기판(1001)에 서로 인접한 것처럼 도시되지만, 이것은 공통 높이 기준을 제공하면서 설명하기 위한 것에 지나지 않는다. 독자가, 도 10a 내지 10f의 마커들과 도 5b 및 5c의 동일 마커들을 비교함으로써 픽셀 내의 이러한 구조들의 위치 관계들을 확인할 수 있도록, E-E' 또는 F-F'과 같은 단면 마커들이 주어진다.
도 10a는 또한 본드 패드(1003)를 통한 단면을 도시한다. 본드 패드(1003)는, 제 1 도전층(606)과, 디스플레이의 주변부에 위치한 구동 칩들 또는 전압원들 사이를 전기적으로 접속하는 역할을 한다. 본드 패드는 도 5b 및 5c에 도시되어 있지 않다.
도 10a에 도시된 비어 구조들 각각은 열 내의 여러 개의 금속 및 유전층들을 포함한다. 이러한 비어 구조들 각각은 개구층(602), 제 1 유전층(604), 제 1 도전층(606), 제 2 유전층(608), 제 2 도전층(612), 제 3 유전층(614), 제 3 도전층(616), 및 셔터층(807)을 포함한다.
도 7에 기술된 제조 과정(700)은, 도 10a에 기술된 비어 구조들 각각을 형성하는 데에 이용될 수 있다. 제조 과정의 단계별 설명이 도 10b 내지 10f의 비어 구조들과 관련하여 이루어진다. 도 10b 내지 10f는 또한 제조 과정의 다양한 단계들에 적용되는 포토마스크들에 내장되는 전형적인 디자인 가이드라인(guideline)들을 도시한다.
도 10b는, 제조 과정(700)의 단계들 705 및 710의 적용 이후의 M1-M2 비어(531), Ap-M1 비어(533), 셔터 앵커(539), 및 본드 패드(1003)의 구조를 도시한다. 도 10a의 비어 구조들은 제 1 유전층(604)의 블랭킷 증착이 뒤따르는 개구층(602)의 블랭킷 증착을 허용한다. 도 10a의 비어 구조들은 단계 705에서 개구층(602)에 대한 임의의 패터닝을 필요로 하지 않는다. 비어 구조들 중 하나, 즉 Ap-M1 비어(533)는 제 1 유전체 단계(단계 710)에서 임의의 패터닝을 필요로 한다. Ap-M1(533)의 경우에, 다음의 전기적 접속이 Ap-M1 비어를 통하여 개구층(602)에 행해질 수 있도록, 비어 개구는 제 1 유전층(604)을 통하여 에칭된다. 비어 홀의 폭은 전형적으로 2 내지 30 마이크론이다. 비어 홀들은, 직사각형 비어들이 또한 가능할지라도, 전형적으로 정사각형이다. 제 1 유전층의 두께는 전형적으로 0.1 내지 2.0 마이크론의 범위에 있다.
도 10c는, 제조 과정(700)의 단계 715의 적용 이후의 M1-M2 비어(531), Ap-M1 비어(533), 셔터 앵커(539), 및 본드 패드(1003)의 구조를 도시한다. 도 10c는 기존층들(602, 604)을 포함한다. 제 1 도전층(606)은, 증착될 때 Ap-M1 비어(533)의 제 1 유전층에서 개방된 비어를 완전히 채운다. 바람직한 디자인 가이드라인들은, 패터닝된 금속 증착들이 이전의 단계들에서 제공된 비어 홀들을 적어도 2 마이크론만큼 가득 채워야 함을 가리킨다. 도 10c는, 셔터 앵커(539)에서, 제 1 도전층(606)이 제 1 유전층(604)을 드러내도록 증착 이후에 완전히 에칭된다. 제 1 도전층(606)의 모든 패터닝된 가장자리들은 빗각이 형성된다. 금속 에칭이 하부의 유전층을 적절히 어택(attack)하지 않도록, 제 1 도전층(606)의 금속들에 이용가능한 대부분의 에칭 화학적 성질들은 하부의 제 1 유전층(604)에 대하여 좋은 선택도를 가진다. 바람직한 디자인 가이드라인들은, 하나의 금속층의 에칭이 하부 금속층을 멈추는 데에 필요한 상황을 방지한다.
도 10d는, 제조 과정(700)의 단계들 720, 725 및 730의 적용 이후의 M1-M2 비어(531), Ap-M1 비어(533), 셔터 앵커(539) 및 본드 패드(1003)의 구조를 도시한다. 도 10d는 기존층들(602, 604 및 606)을 포함한다. 단계 720에서, M1-M2 구조(531) 내의 비어를 개방하기 위한 패터닝을 가진 제 2 유전층(608)을 증착시킨 다. 블랭킷(즉, 패터닝되지 않은) 유전체는 다른 비어 구조들 모두의 상부에 남아 있는 것이 허용된다. 반도체층(610)은 도 10a의 비어 구조들 중 어떤 비어 구조에도 포함되지 않는다. 단계 725에서, 제 1 반도체(610)는 도 10d의 구조들 각각으로부터 에칭된다. 단계 730에서, 제 2 반도체층은, 제 2 유전 물질(608)을 통하여 에칭함으로써 형성된 M1-M2 비어(531)를 완전히 채운다. 제 2 반도체층(612)은 모든 하부의 유전층들에서 멈추는 금속 에칭을 이용하여 다른 비어들의 표면들로부터 완전히 제거된다.
도 10e는, 제조 과정(700)의 단계들 735 및 740의 적용 이후의 M1-M2 비어(531), Ap-M1 비어(533), 셔터 앵커(539), 및 본드 패드(1003)의 구조를 도시한다. 도 10e는 기존층들(602, 604, 606, 608 및 612)을 포함한다. 단계 735의 목적은, M1-M2 비어(531) 및 Ap-M1 비어(533)에 도시된 것처럼 모든 트랜지스터들 및 인터커넥트 물질들의 표면을 보호하기 위해 제 3 유전층(614)을 보호하는 것이다. 제 3 도전층(616)은 포함되지 않으므로, 제조 과정의 단계 740에서 M1-M2 비어(531) 및 Ap-M1 비어(533)로부터 완전히 제거된다. 제 3 유전층(614) 및 제 3 도전층(616)은 셔터 앵커(539)의 영역에서 제거된다.
도 10e는 본드 패드(1003)의 완료를 도시한다. 본드 패드(1003)의 목적은 디스플레이의 주변부에서 하부의 도전층들에 전기적 접속을 행하기 위해 제 3 유전층(614)을 통하여 비어를 제공하는 것이다. 본드 패드(1003)는 제 3 도전층(616)과 제 1 도전층(606) 사이의 전기적 비어 또는 접촉부를 도시한다. 단계 735에서 행해지는 비어 에칭 단계는, 제 3 유전층(614) 및 제 2 유전층(608)을 통하여 에칭되고 임의의 하부의 금속에서 종료하도록 디자인되는 점에서 통상적이지 않다. 셔터 앵커(539)의 영역에서, 유전층들(614 및 608)에 이용되는 에칭은 제 1 유전층(604)으로 웨이의 모두가 아닌 일부만을 에칭할 것이다. 단계 740에서, 디스플레이의 주변부에 본드 패드들을 보호하도록 패터닝되는 제 3 도전층(616)으로 본드 패드(1003)를 채운다.
도 10f는, 제조 과정(700)의 단계들 745 및 750의 적용 이후의 M1-M2 비어(531), Ap-M1 비어(533), 셔터 앵커(539), 및 본드 패드(1003)의 구조를 도시한다. 도 10e는 기존층들(602, 604, 606, 608, 612, 614 및 616)을 포함한다. 단계 745의 희생층(805)은, 셔터 및 로드 빔들에 기계적으로 부착되는 셔터 앵커(539)를 제외한 모든 구조들을 덮거나 보호막을 형성한다. 이러한 희생층의 세부사항들은 도 12와 관련하여 층을 제공받을 것이다. 단계 750은, 도 12와 관련하여 열거될 셔터 물질의 증착 및 패터닝을 포함한다.
이러한 비어 구조들의 형성에서의 최종 단계는, 제조 과정(700)의 단계 755-희생층의 제거에서 설명된다. 단계 755가 완료된 이후에, 모든 비어들의 최종 구조는 도 10a에 도시된 것처럼 완료된다.
다른 변형예들도 가능하다. 도 10a를 도 8h와 비교하면, 셔터 앵커 및 구동 앵커가 다른 금속층들에 형성되었음을 알 수 있다: 셔터 앵커(539)가 개구층에 직접 연결되는 동안, 구동 앵커(535)는 제 1 도전층(606)에 직접 연결된다. 셔터 앵커 및 구동 앵커가 제 1 도전층(606)과 같은 동일 금속층에 부착되는 실시형태들이 또한 가능하고, 이에 의해 셔터 어셈블리(504) 내의 기계적 높이 차이들을 감소시 킬 수 있다.
스캔 라인 인터커넥트(506), 또는 데이터 라인 인터커넥트(508a), 또는 사전 충전 인터커넥트(510)와 같은 인터커넥트 라인들의 형성은 도 8a 내지 8h 또는 도 10a 내지 10e에 도시되지 않는다. 이러한 인터커넥트들은, 개구층(602), 제 1 도전층(606), 제 2 도전층(608), 제 3 도전층(616), 또는 셔터층(807)과 같은 제어 매트릭스(500)의 도전층들 중 임의의 도전층 내에 적절한 포토패턴을 형성함으로써 제조 과정(700) 내에서 형성될 수 있다.
도 11은, MEMS-기반 셔터 디스플레이의 일 실시형태에 따른 기판(1103) 및 개구층(1106) 상에 형성된 셔터(1101), 유연 빔(1102), 및 앵커 구조(1104)를 포함하는 복합 셔터 어셈블리(1100)의 단면 세부사항을 도시한다. 복합 셔터 어셈블리의 요소들은 제 1 기계층(1105), 도전층(1107), 제 2 기계층(1109), 및 캡슐 유전체(1111)를 포함한다. 기계층들(1105 또는 1109) 중 적어도 하나는, 기계층들 중 하나 또는 모두가 셔터 어셈블리에 대한 주 로드 베어링(principle load bearing) 및 기계적 작동 부재를 포함하기 때문에, 0.15 마이크론을 넘는 두께로 증착될 것이다. 기계층들(1105 및 1109)에 대한 후보 물질들은, Al, Cu, Ni, Cr, Mo, Ti, Ta, Nb, Nd 또는 그의 합금들과 같은 금속들; Al2O3, SiO2, Ta2O5, 또는 Si3N4와 같은 유전 물질들; 또는 다이아몬드형 탄소, Si, Ge, GaAs, CdTe 또는 그의 합금들과 같은 반도체 물질들을 포함하고 이에 제한되지 않는다. 도전층(1107)과 같은 층들 중 적어도 하나는, 작동 요소들의 온 및 오프를 위한 전하를 가지도록 전기적으로 도전되어야 한다. 반도체들이 인, 비소, 붕소, 또는 알루미늄과 같은 불순물들 로 도핑될 때, 후보 물질들은 Al,Cu, Ni, Cr, Mo, Ti, Ta, Nb, Nd 또는 그의 합금들, 또는 다이아몬드형 탄소, Si, Ge, GaAs, CdTe 또는 그의 합금들과 같은 반도체 물질들을 포함하고, 이에 제한되지 않는다. 도 11은, 유사한 두께들 및 기계적 특성들을 가진 기계적 층들(1105 및 1109)이 도전층(1107)의 양 면에 증착되는 복합물에 대한 샌드위치 구성을 도시한다. 이러한 샌드위치 구조는, 변화가 작용하지 않는 온도에 의해 부과되는 증착 및 응력들이 셔터 어셈블리(1100)의 굽힘 또는 휘어짐을 일으킨 이후에 남는 응력들을 확보하는 것을 돕는다.
셔터(1101)의 박막 스택 내의 물질들 중 적어도 하나는 가시적인 스펙트럼에서 광 차단, 즉 불투명이어야 한다. 금속들이 셔터 내의 기계층(1105) 또는 도전층(1107)에서 사용된다면, 입사광을 95% 넘게 차단하는 데에 효과적이다. 반도체 물질들은, 특히 0.5 마이크론을 초과하는 두께에서는 가시광선에 대하여 불투명할 수 있다.
셔터(1101) 내의 물질들 중 적어도 하나는 광 흡수기인 것이 바람직하며, 입사광은 단순히 반사되는 대신 실질적으로 흡수된다. (많은 금속들은 흡수 대신에 반사에 의해 주로 광을 차단한다). 층들(1105, 1107, 또는 1109)에 유용한 일부 금속 합금들은 광을 흡수하는 데에 특히 효과적이다. 이것들은, 일부 경우들에서 입사광의 30% 이상을 흡수하는 MoCr, MoW, MoTi, MoTa, TiW, 및 TiCr 합금들을 포함하고, 이에 제한되지 않는다. 비결정 또는 다결정 Si, Ge, CdTe, InGaAs, 콜로이드 흑연(탄소) 및 SiGe와 같은 합금과 같은 반도체 물질들은 또한 광을 흡수하는 데에 효과적이다.
일부 실시형태들에서, 샌드위치의 내부가 기계층으로 이루어지는 동안 샌드위치의 외부가 도전층으로 이루어지도록, 복합 셔터 어셈블리(1100)의 층들의 순서가 역전될 수 있다.
셔터(1101)를 통하여 투과된 광의 양의 감소들 및/또는 광 흡수의 양의 증가들이 요망된다면, 추가적인 흡수 코팅들은 복합 셔터(1101)의 상면, 바닥면, 또는 양면들에 추가될 수 있다(도시되지 않음). 광 흡수에 효과적인 일부 증착 금속 코팅들은, Ni, Cr, Ti, Zr 및 MoCr, MoW, MoTi, MoTa, TiW, 및 TiCr과 같은 합금들을 포함하고, 이에 제한되지 않는다. 거친 금속 코팅들은 흡수율을 향상시킨다. 이러한 거친 표면들이 높은 가스 압력들(20 mtorr를 초과하는 스퍼터 분위기들) 내의 스퍼터 증착에 의해 생성될 수 있다.
비결정 또는 다결정 Si, Ge, CdTe, InGaAs, 콜로이드 흑연(탄소) 및 SiGe와 같은 합금들과 같은, 셔터 어셈블리(1100)에 대한 반도체 코팅 물질들은 또한 광의 흡수에 효과적이다. CuO, NiO, Cr2O3, AgO, SnO, ZnO, TiO, Ta2O5, MoO3, CrN, TiN 또는 TaN을 포함하며 이에 제한되지 않는 금속 산화물들 또는 질화물들로부터 만들어진 코팅들도 또한 광 흡수에 효과적이다. 이러한 산화물들 또는 질화물들의 흡수는, 산화물들이 스퍼터링 또는 이베포레이션에 의해 비-스토이치오메트릭(non-stoichiometric) 방식으로 준비되거나 증착되는 경우 - 특히 증착 공정이 격자 내의 산소 또는 질소의 결손을 일으키는 경우, 향상된다.
서멧 물질도 또한 셔터 어셈블리(1100)에 대한 흡수 코팅으로서 효과적이다. 서멧들은 전형적으로 산화물 또는 질화물 매트릭스 내에 부유하는 작은 금속 입자들의 복합물들이다. 실시예들은 Cr2O3 매트릭스 내의 Cr 입자들 또는 SiO2 매트릭스 내의 Cr 입자들을 포함한다. 매트릭스 내에 부유하는 다른 금속 입자들은 Ni, Ti, Au, Ag, Mo, Nb, 및 탄소일 수 있다. 다른 매트릭스 물질들은 TiO2, Ta2O5, Al2O3 및 Si3N4를 포함한다. 광 흡수 물질로 셔터 어셈블리(1100)를 코팅하기 위해, 광 흡수 염료들을 포함하는 폴리머 코팅들 또는 수지들이 또한 이용될 수 있다.
적합한 박막 물질들 사이의 광의 소멸 간섭을 이용함으로써 다층 흡수 구조들로부터 셔터 코팅들을 생성하는 것이 또한 가능하다. 전형적인 실시형태는 적합한 반사율의 금속과 함께 산화물 또는 질화물의 부분적 반사층을 포함한다. 산화물은 CrO2, TiO2, Al2O3 또는 SiO2와 같은 금속 산화물 또는 Si3N4와 같은 질화물일 수 있고, 금속은 Cr, Mo, Al, Ta, Ti와 같은 적합한 금속들일 수 있다. 일 실시형태에서, 처음에 금속층이 증착되고 이어서 금속 산화물 또는 질화물이 증착된다. 양쪽 경우들 모두, 산화층 또는 질화물층의 두께가 산화층의 굴절율에 의해 분할되는 0.55 마이크론의 1/4와 실질적으로 같도록 선택되는 경우, 최적화될 수 있다.
일부 어플리케이션들에 대하여, 셔터(1101)의 하나의 표면은 흡수적이고 대향하는 표면은 반사적인 것이 바람직하다. 도 11의 기계층들(1105 또는 1109) 중 하나가 연금속으로 이루어진다면, 반사율이 높아질 것이다. 다른 어플리케이션들에서, 반사 코팅을 구체적으로 셔터의 상면 또는 바닥면으로 추가하는 것이 바람직하다. 양질의 반사 코팅들은, 많은 경우들에서 산화물 또는 질화물이 추가로 코팅된, Al, Au, Ag, Cr, Ni, 또는 Nb의 부드러운 증착들을 포함한다.
셔터 어셈블리(1100)는 캡슐 유전층(1111)을 포함한다. 유전체 코팅들이 등각 방식으로 코팅될 수 있어, 셔터들 및 빔들의 모든 바닥, 상면들 및 측면들이 균일하게 코팅된다. 이러한 박막들은, 열 산화 및/또는 Al2O3, Cr2O3, TiO2, HfO2, V2O5, Nb2O5, Ta2O5, SiO2, 또는 Si3N4와 같은 절연체의 등각 화학 기상 증착, 또는 원자층 증착에 의한 유사 물질들의 증착에 의해 성장할 수 있다. 유전체 코팅층은 10nm 내지 1 마이크론의 두께로 도포될 수 있다. 일부 경우들에서, 스퍼터링 및 이베포레이션은 유전체 코팅을 측벽들에 증착하는 데에 이용될 수 있다.
도 12a 내지 12d는, 행 및 열의 금속화들, 및 선택적으로 TFT들이 유리 기판 상에 제조된 이후에 시작하는, 예를 들어 제조 과정(700)의 단계 745로부터 시작하는 기판(1103) 및 개구층(1106)의 상면 상에 셔터(1101), 유연 빔(1102), 및 앵커 구조(1104)를 포함하는 셔터 어셈블리(1100)를 형성하기 위한 공정을 도시한다.
도 12a는, 본 발명의 예시적 실시형태에 따라 셔터 어셈블리(1100)를 형성하는 공정에서의 제 1 단계의 단면도이다. 도 12a에 도시된 것처럼, 희생층(1113)은 증착되고 패터닝된다. 폴리이미드는 바람직한 희생 물질이다. 다른 후보 희생 물질은, 폴리아미드(polyamide), 플루오로폴리머(fluoropolymer), 벤조사이클로부텐(benzocyclobutene), 폴리페닐키녹실렌(polyphenylquinoxylene), 파릴렌(parylene), 또는 폴리노보렌(polynorbornene)과 같은 폴리머 물질들을 포함한다. 이러한 물질들은, 거친 표면들을 평탄화하고, 250℃를 넘는 처리 온도들에서 기계적 보전을 유지하고, 제거 동안의 용이한 에칭 및/또는 열 분해를 하는 능력을 위해 선택된다. 선택적인 희생층들이, 전형적으로 350℃ 미만의 온도에서 사용되더라도, 다음과 같은 포토레지스트들 중에서 발견될 수 있다: 폴리비닐 아세테이트(polyvinyl acetate), 폴리비닐 에틸렌(polyvinyl ethylene), 및 페놀릭 또는 노발락 수지들(phenolic or novolac resins). 선택적 희생층은, 다른 전기적 또는 구조적 층들이 제거 동안 사용되는 플루오르화수소산 용액에 저항성이 있는 한(Si3N4가 이렇게 저항성이 있음) 우선적으로 제거될 수 있는 SiO2이다. 다른 전기적 및 구조적 층들이 제거 동안 이용되는 플루오린 플라즈마 또는 XeF2에 저항성이 있는 한 우선적으로 제거될 수 있는 실리콘이다(대부분의 금속들 및/또는 Si3N4가 이렇게 저항성이 있음). 또 다른 선택적인 희생층은, 다른 전기적 또는 구조적 층들이 강한 베이스(농축 NaOH) 용액들에 저항성이 있는 한(Cr, Ni 및 Si가 이렇게 저항성이 있음) 우선적으로 제거될 수 있는 알루미늄이다. 또 다른 선택적인 희생층은, 다른 전기적 또는 구조적 층들이 질산 또는 황산 용액에 저항성이 있는 한(Cr, Ni, 및 Si는 이렇게 저항성이 있음) 우선적으로 제거될 수 있는 구리이다.
다음으로, 희생층(1113)은 앵커 영역들(1104)에서 홀들 또는 비어들을 노출하도록 패터닝된다. 바람직한 폴리이미드 물질 및 다른 폴리머 수지들은 UV 포토마스크를 통하여 노출된 영역들이 현상 용액에서 우선적으로 제거되는 것을 가능하게 하는 광활성 작용제들을 포함할 수 있다. 다른 희생층들(1113)은, 추가적인 포토레지스트층에서 희생층을 코팅하고, 포토레지스트를 포토패터닝하며, 최종적으로 포 토레지스트를 에칭 마스크로서 이용함으로써 패터닝될 수 있다. 다른 희생층들은, SiO2 박막 또는 크롬과 같은 금속일 수 있는 하드 마스크(hard mask)로 희생층을 코팅함으로써 패터닝될 수 있다. 그 다음에, 포토패턴은 포토레지스트 및 습식 화학 에칭에 의해 하드 마스크에 전사될 수 있다. 하드 마스크 내에서 현상된 패턴은, 매우 깊고 좁은 앵커 홀들을 희생층 내로 나누어 주는 데에 이용될 수 있는 기술들 - 건조 화학, 이방성, 또는 플라즈마 에칭에 매우 저항성이 있을 수 있다.
앵커(1104) 또는 비어 영역들이 희생층 내에서 개방된 이후에, 노출된 하부 도전면(1114)은, 표면 산화층들을 제거하기 위해 화학적으로 또는 플라즈마의 스퍼터링 효과에 의해 에칭될 수 있다. 이러한 접촉 에칭 단계는 하부 도체와 셔터 물질 사이의 저항 접촉을 향상시킬 수 있다.
희생층의 패터닝 이후에, 임의의 포토레지스트층들 또는 하드 마스크들이 용매 세척 또는 산 에칭의 이용을 통하여 제거될 수 있다.
다음으로, 셔터 어셈블리(1100)를 형성하기 위한 공정에서, 도 12b에 도시된 것처럼, 셔터 물질들이 증착된다. 셔터 어셈블리(1100)는 복수의 박막들(1105, 1107 및 1109)로 이루어진다. 바람직한 실시형태에서, 제 1 기계층(1105)은 처음에 증착되는 비결정 실리콘층이고, 이어서 알루미늄으로 이루어지는 도전층(1107)이 뒤따르고, 이어서 제 2 비결정 실리콘층(1109)이 뒤따른다. 셔터 물질들(1105, 1107 및 1109)에 이용되는 증착 온도는 물리적 분해가 희생층에 대하여 일어나는 온도 미만이다. 예를 들어, 폴리이미드는 400℃를 넘는 온도에서 분해하는 것으로 공지된다. 셔터 물질들(1105, 1107 및 1109)은 400℃ 미만의 온도들에서 증착될 수 있으므로, 폴리이미드를 희생 물질로서 사용하는 것을 허용한다. 경화 비결정 실리콘은 250 내지 350 ℃ 범위의 온도들의 실란 가스(silane gas)로부터 플라즈마 보조 화학 기상 증착에 의해 상대적인 무응력 상태에서 0.15 내지 3 마이크론의 범위의 두께로 성장될 수 있기 때문에 층들(1105 및 1109)에 대한 유용한 기계적 물질이다. 포스핀 가스(Phosphene gas; PH3)는 도펀트로 이용되어, 비결정 실리콘은 1 ohm-cm미만의 저항률들을 가지고 성장될 수 있다. 선택적인 실시형태들에서, 유사한 PECVD 기술이 기계층(1105)에 대한 Si3N4, 실리콘이 풍부한 Si3N4, 또는 SiO2 물질의 증착, 또는 다이아몬드형 탄소, Ge, SiGe, CdTe, 또는 기계층(1105)에 대한 다른 반도체 물질들의 증착에 이용될 수 있다. PECVD 증착 기술의 장점은 증착이 거의 등각일 수 있다는 것이고, 즉 다양한 기울어진 표면들 또는 협소한 비어 홀들의 내면들을 코팅할 수 있다. 희생 물질로 잘려진 앵커 또는 비어 홀들은 거의 수직인 측벽들을 제공할지라도, PECVD 기술은 앵커의 바닥면과 상면 사이의 연속적인 코팅을 제공할 수 있다.
PECVD 기술에 추가하여, 셔터층들(1105 또는 1109)의 성장에 이용가능한 선택적인 기술들은 RF 또는 DC 스퍼터링, 금속-유기 화학 기상 증착, 이베포레이션, 전기도금 또는 무전해 도금을 포함한다.
도전층(1107)에 대하여, Cu, Ni, Mo 또는 Ta와 같은 대체물들이 선택될 수 있을지라도, Al과 같은 금속 박막이 바람직하다. 이러한 도전 물질의 포함은 두 가지 목적들을 위한 것이다. 하나는 셔터 물질의 전체 시트 저항을 감소시키는 것이 며, 다른 하나는 셔터 물질을 통하여 가시 광의 통로를 차단하는 것을 돕는 것이다. (비결정 실리콘이, 2 마이크론보다 작은 두께로 성장한다면 어느 정도 가시 광을 전달할 수 있다.) 도전 물질은, 스퍼터링에 의해, 또는 등각 방식으로 화학 기상 증착 기술들, 전기도금, 또는 무전해 도금에 의해 증착될 수 있다.
셔터 어셈블리(1100)를 형성하기 위한 공정은 도 12c에서 계속된다. 희생층(1113)이 여전히 웨이퍼 상에 남아 있는 동안 셔터층들(1105, 1107 및 1109)은 포토마스크되고 에칭된다. 처음에, 포토레지스트 물질이 도포되고, 그 다음에 포토마스크를 통하여 노출되며, 그 다음에 에칭 마스크를 형성하기 위해 현상된다. 그 다음에, 비결정 실리콘, 실리콘 질화물, 및 실리콘 산화물은 불소-기반 플라즈마 화학적 성질로 에칭될 수 있다. SiO2 기계층들은 HF 습식 화학 물질들을 이용하여 에칭될 수 있고; 도전층들 내의 임의의 금속들은 습식 화학 물질들 또는 염소-기반 플라즈마 화학적 성질들을 이용하여 에칭될 수 있다.
도 12c에서 포토마스크를 통하여 도포된 패턴 모양들이, 셔터 어셈블리(1100)의 작동기들 및 셔터들의 단단함, 유연성, 및 전압 반응과 같은 기계적 특성들에 영향을 준다. 셔터 어셈블리(1100)는 단면이 도시된 유연 빔(1102)을 포함한다. 유연 빔(1102)은, 폭이 셔터 물질의 전체 높이 또는 두께보다 작은 형태이다. 빔들(1102)의 두께가 폭보다 더 크도록, 적어도 1.4:1의 빔 크기비를 유지하는 것이 바람직하다.
셔터 어셈블리(1100)를 형성하기 위한 공정이 도 12d에 도시된 것처럼 계속된다. 고정 점들을 제외하고, 모든 이동 부분들을 기판(1103)으로부터 자유롭게 하 는 희생층(1113)이 제거된다. 폴리이미드 희생 물질들은 산소 플라즈마에서 제거되는 것이 바람직하다. 희생층(1113)에 사용되는 다른 폴리머 물질들은, 또한 산소 플라즈마에서, 또는 일부 경우들에서 열 분해에 의해 제거될 수 있다. (SiO2와 같은) 일부 희생층들(1113)은 습식 화학 에칭 또는 기상 에칭에 의해 제거될 수 있다.
도 12d에 도시되지 않고, 도 11에 도시된 최종 공정에서, 유전체 코팅(1111)이 셔터의 모든 노출면들 상에 증착된다. 셔터들(1101) 및 빔들(1102)의 모든 바닥, 상면들, 및 측면들이 화학 기상 증착을 이용하여 균일하게 코팅되도록, 유전체 코팅들(1111)은 등각 방식으로 도포될 수 있다. Al2O3는 층(1111)에 대한 바람직한 유전체 코팅이고, 10 내지 30 나노미터 범위의 두께로 원자층 증착에 의해 증착된다.
최종적으로, 반마찰 코팅들이 모든 셔터들(1101) 및 빔들(1102)의 표면들에 도포될 수 있다. 이러한 코팅들은 작동기의 2개의 독립된 빔들 사이의 원하지 않은 고착성 또는 접착을 방지한다. 적용가능한 코팅들은, 플루오로폴리머들, 및/또는 저증기압 윤활제들뿐만 아니라 (흑연 및 다이아몬드 형태의) 탄소 박막들을 포함한다. 이러한 코팅들은, 화학 기상 증착에 의해 분자 증기에 대한 노출 또는 선구 복합물들의 분해에 의해 도포될 수 있다. 반마찰 코팅들은 또한 절연면들의 불소첨가, 실란화, 산화 또는 수소화에서와 같이, 셔터 표면들의 화학적 변화에 의해 생성될 수 있다.
미국 특허출원 제11/251,035호는 셔터 어셈블리들 및 작동기들에 대한 다수의 유용한 디자인들을 기술하고 있다. MEMS-기반 셔터 디스플레이들에서 사용하기 위한 적합한 작동기들은, 디스플레이 기판에 횡단하거나 디스플레이 기판의 평면 내에 있는 셔터 이동을 제어하기 위한 유연 작동기 빔들을 포함한다. 작동기 빔들이 더욱 유연해짐에 따라 이러한 셔터 어셈블리들의 작동에 필요한 전압이 감소한다. 빔들이, 면내 이동이 면외 이동과 관련하여 우선되거나 증진되도록 하는 형태를 갖춘 경우, 작동 이동의 제어가 또한 향상된다. 바람직한 디자인에서, 유연 작동기 빔들은, 빔들의 두께가 폭보다 더 크도록, 도 12c의 빔(1102)과 같은 직사각형 단면을 갖는다.
평면 내의 만곡과 관련된 긴 직사각형 빔의 강성도는, 평면 내 빔의 가장 얇은 부분의 크기의 세제곱에 비례한다. 그러므로, 면내 이동을 위한 작동 전압들을 감소시키기 위해 가능한 한 유연 빔들의 폭을 감소시키는 것이 관심사이다. 그러나, 도 11 및 12의 패터닝 기술들을 이용하여, 빔들의 폭이 이용가능한 포토리소그래피(photolithography) 장비의 해상도로 한정된다. 리소그래피 장비가 15 나노미터와 같이 좁은 피쳐들을 가진 포토레지스트 내에서 패턴들을 형성하기에 이용가능할지라도, 이러한 장비는 고가이며, 단일 노출로부터 패터닝될 수 있는 영역들이 한정되어 있다. 큰 유리 패널들 위의 경제적인 포토리소그래피에 대하여, 해상도 한계는 더욱 전형적인 1 마이크론 또는 2 마이크론이다.
도 13a 내지 13d는 다양한 단계들의 다양한 제조 단계들에 있어서, 셔터 어셈블리(1300)의 등각투영도들이다. 도 13a 내지 13d는, 매우 협소한 빔들이 큰 유 리 패널들에 대한 통상적인 리소그래피 한계들 하의 크기들로 생성될 수 있는 공정 방법을 도시한다. 구체적으로, 도 13a 내지 13d는 셔터 어셈블리(1300)의 유연 빔들이 희생 물질로 만들어진 몰드에 측벽 피쳐들로 형성되는 과정을 도시한다. 도 13a 내지 13d는 또한 3차원 몰드가 더 복잡한 3차원 모양들을 가진 셔터 어셈블리(1300)를 생성하는 데에 이용될 수 있는 방법을 도시한다.
측벽 빔들을 가진 셔터 어셈블리(1300)를 형성하는 과정은 제 1 희생 물질(1301)의 증착 및 패터닝을 이용하여 도 13a에 도시된 대로 시작한다. 제 1 희생 물질 내에 형성된 패턴은 셔터에 대한 앵커들이 형성될 개구들 또는 비어들(1302)을 생성한다. 제 1 희생 물질(1301)의 증착 및 패터닝은, 도 7, 8 및 12와 관련하여 기술된 증착 및 패터닝에 대하여 설명된 것들과 개념적으로 유사하고, 유사한 물질들을 사용한다.
측벽 빔들을 형성하는 과정은 제 1 희생 물질(1305)의 증착 및 패터닝으로 계속된다. 도 13b는, 제 2 희생 물질(1305)의 패터닝 이후에 생성되는 몰드(1303)의 모양을 도시한다. 몰드(1303)는 이전에 형성된 비어들(1302)을 가진 제 1 희생 물질(1301)을 또한 포함한다. 도 13b의 몰드(1303)는 2개의 구별되는 수평 레벨들을 포함한다: 몰드(1303)의 바닥 수평 레벨(1308)은 제 1 희생층(1301)의 상면에 의해 형성되고, 제 2 희생층(1305)이 에칭된 이러한 영역들 내에 접근 가능하다. 몰드(1303)의 상부 수평 레벨(1310)은 제 2 희생층(1305)의 상면에 의해 형성된다. 도 13b에 도시된 몰드(1303)는 또한 실질적인 수직 측벽들(1309)을 포함한다.
측벽 빔들을 형성하는 과정은 도 13c에 도시된 바와 같이, 희생 몰드(1303) 의 노출면들 모두에 대한 셔터 물질의 증착 및 패터닝으로 계속된다. 셔터 물질은 약 2 마이크론보다 작은 두께를 가지도록 증착된다. 일부 실시형태들에서, 셔터 물질은 약 1.5 마이크론보다 작은 두께를 가지도록 증착된다. 다른 실시형태들에서 셔터 물질은 약 1.0 마이크론보다 작으며 약 0.15 마이크론만큼 얇은 두께를 가지도록 증착된다. 증착 이후에, (도 11과 관련하여 기술된 복합 셔터인) 셔터 물질은 도 13c에 도시된 것처럼 패터닝된다. 포토레지스트로 현상된 패턴은, 셔터 물질이 앵커들(1314)뿐만 아니라 셔터(1312)의 영역에 남도록 디자인된다.
특정 장비 및 화학적 성질들은 또한 이방성 에칭으로 당업계에 공지된, 도 13c에 도시된 단계에서 사용되는 에칭 과정에 대하여 선택된다. 셔터 물질의 이방성 에칭은, 기판 또는 기판 근처의 전극에 도포되는 전압 바이어스들을 가진 플라즈마 분위기 내에서 수행된다. (기판의 표면에 수직인 전기장을 가진) 바이어스된 기판은, 기판에 거의 수직인 각도로 기판을 향하는 이온들의 가속을 일으킨다. 에칭 화학물질들과 결합된 이러한 가속 이온들은, 기판에 평행한 방향의 에칭 속도보다 기판면에 수직인 방향의 에칭 속도가 더 빠르다. 포토레지스트에 의해 보호되는 영역들 내에서 에칭이 행해지는 셔터 물질은 이렇게 함으로써 실질적으로 제거된다. 가속된 이온들의 트랙에 실질적으로 평행한 몰드(1303)의 측벽 표면들(1309)을 따라, 셔터 물질은 또한 이방성 에칭으로부터 실질적으로 보호된다. 이러한 보호되는 측벽 셔터 물질은 셔터(1312)를 지지하기 위한 유연 빔들(1316)을 나중에 형성할 것이다. 상부 수평면(1310) 또는 바닥 수평면(1308)과 같은 몰드의 다른 수평면들을 따라, 셔터 물질은 에칭에 의해 완전히 제거된다.
기판 또는 기판 근처의 전극의 전기적 바이어스의 공급이 이루어지는 한, 측벽 빔들(1316)을 형성하는 데에 이용되는 이방성 에칭은 RF 또는 DC 플라즈마 에칭 장치에서 달성될 수 있다. RF 플라즈마 에칭의 경우에 대하여, 동등한 자체 바이어스는 여기 회로의 접지 판들로부터 기판 홀더를 분리시킴으로써 얻어질 수 있기 때문에 기판의 전위가 플라즈마 내에 형성될 수 있다. 일 실시형태에서, 탄소 및 수소 및/또는 탄소 및 불소가 에칭 가스의 성분들인 CHF3, C4F8, 또는 CHCl3와 같은 에칭 가스를 제공하는 것이 가능하다. 기판의 전압 바이어싱을 통하여 다시 달성된 방향 플라즈마와 결합될 때, 해방된 C, H 및/또는 F 원자들은, 수동 또는 보호 쿼지-폴리머 코팅(quasi-polymer coating)을 형성하는 측벽들(1309)에 이동할 수 있다. 이러한 쿼지-폴리머 코팅은 또한 에칭 또는 화학 어택으로부터 측벽 빔들(1316)을 보호한다.
측벽 빔들을 형성하는 과정은 제 2 희생층(1305) 및 제 1 희생층(1301)의 잔여분의 제거로 완료되고, 그 결과가 도 13d에 도시되어 있다. 몰드(1303)의 측벽들(1309) 상에 증착된 물질은 유연 빔들(1316)로서 남는다. 유연 빔들(1316)은 앵커들(1314)을 셔터(1312)로 기계적으로 연결한다. 앵커들은 개구층(1325)에 연결된다. 유연 빔들(1316)은 높고 좁다. 몰드(1303)의 표면으로부터 형성된 측벽 빔들(1316)의 폭은 증착된 셔터 물질의 두께와 유사하다. 일부 경우들에서, 1316에서의 빔폭은 1312에서의 수평 셔터 물질의 두께와 같을 것이고, 다른 경우들에서, 빔 폭은 셔터 물질의 두께의 약 1/2일 것이다. 측벽 빔들(1316)의 높이는 제 2 희생 물질(1305)의 두께, 또는 바꿔 말하면 도 13b와 관련하여 설명된 패터닝 단계 동안 생성되는 몰드(1303)의 깊이만큼 결정된다. 증착된 셔터 물질의 두께가 2 마이크론보다 작도록 선택되는 한(많은 어플리케이션들에서 0.2 내지 2.0 마이크론의 두께 범위가 적합함), 도 13a 내지 13d에 도시된 방법은 매우 협소한 빔들의 생산에 적합하다. 통상적인 포토리소그래피는 도 13a, 13b 및 13c에 도시된 패터닝된 피쳐들을 훨씬 더 큰 크기들로 한정하고, 예를 들어 최소 해상도 피쳐들이 2 마이크론 또는 5 마이크론보다 더 작지 않게 한다.
도 13d는 높은 종횡비의 단면을 가진 유연 빔들을 생산하는 이상에서 설명된 과정으로부터 형성된, 셔터 어셈블리(1300)의 등각투영도를 도시한다. 제 2 희생층의 두께가 예를 들어 셔터 물질의 두께의 4배 이상이라면, 빔 폭에 대한 빔 높이의 결과적인 비율은 유사한 비율, 즉 4 이상이 된다.
이상에서 도시되지 않았지만 도 13c의 과정의 일부로서 포함된 선택적인 단계는, 몰드(1303)의 측벽들을 따라 형성된 빔들을 분리시키기 위해 측벽 빔들(1316)의 등각 에칭을 포함한다. 예를 들어, 말단(1324)에서의 셔터 물질이 등각 에칭의 사용을 통하여 측벽으로부터 제거되었다. 등각 에칭은 에칭 속도가 모든 방향들에서 동일한 에칭이기 때문에, 말단(1324)과 같은 영역들 내의 측벽 물질이 더 이상 보호되지 않는다. 등각 에칭은, 바이어스 전압이 기판에 인가되지 않는 한 전형적인 플라즈마 에칭 장비에서 달성될 수 있다. 등각 에칭은 또한 습식 화학 또는 기상 에칭 기술들을 이용하여 달성될 수 있다. 말단(1324)의 빔들의 분리는 포토레지스트 분사, 패터닝 및 에칭의 개별적인 순서를 통하여 달성된다. 이러한 경우의 포토레지스트 패턴은 등각 에칭 화학적 성질로부터 측벽 빔들(1316)을 보호하지만 말단(1324)에서 측벽 빔들을 노출시키도록 디자인된다.
몰드(1303)의 측벽들(1309) 상에 증착된 셔터 물질을 보호하고 실질적으로 균일한 단면의 측벽 빔들(1316)을 생성하기 위해, 일부 특정 공정 가이드라인들이 이어질 수 있다. 예를 들어, 도 13b에서, 측벽들(1309)은 가능한 한 수직으로 만들어질 수 있다. 측벽들(1309)의 경사들 및/또는 노출면들에는 이방성 에칭을 행할 수 있다. 수직 측벽들(1309)은, 도 13b의 패터닝 단계, 제 2 희생층(1305)의 패터닝이 이방성 방식으로 수행되는 경우, 생성될 수 있다. 제 2 희생층(1305)의 패터닝과 결합된 추가적인 포토레지스트 코팅 또는 하드 마스크의 사용(도 12a와 관련된 논의 참조)은, 포토레지스트를 과도하게 도포한다는 걱정 없이 제 2 희생 물질(1305)의 이방성 에칭에서 공격적인 플라즈마 및/또는 높은 기판 바이어스를 이용하는 것을 가능하게 한다. UV 노출 동안의 초점 깊이를 제어하고 과도한 감소가 레지스트의 최종 큐어(cure) 동안 방지되는 한, 수직 측벽들(1309)은 또한 포토영상 희생 물질들에서 생성될 수 있다.
측벽 빔 공정 동안 도움이 될 수 있는 또 다른 공정 가이드라인은 셔터 물질 증착의 등각성이다. 몰드(1303)의 표면들은 수직이거나 수평인 표면들의 방향에 상관없이 유사한 두께의 셔터 물질로 피복되는 것이 바람직하다. 이러한 증착은 화학 기상 증착(CVD; chemical vapor deposition) 기술로서 증착될 때 달성될 수 있다. 특히, 다음의 등각 기술들이 이용될 수 있다: 플라즈마 강화 화학 기상 증착, 저압 화학 기상 증착, 및 원자 또는 셀프-리미트(self-limit) 층 증착. 이상의 CVD 기술 들에 있어서, 박막의 성장 속도는, 소스 원자들의 방향성 플럭스(flux)로 표면을 노출시키는 것과 반대되는 표면에 대한 반응 속도에 의해 제한된다. 이러한 등각 증착 기술들에서, 수직면들에서 성장된 물질의 두께는 수평면들에서 성장된 물질의 두께의 적어도 50%인 것이 바람직하다. 선택적으로, 도금 전에 모든 표면들을 균일하게 코팅하는 금속 시드 층이 제공되는 한, 셔터 물질들은 무전해 도금 또는 전기도금에 의해 용액으로부터 등각적으로 증착될 수 있다.
도 13d에 도시된 셔터 어셈블리(1300)는, 예를 들어 유연 빔들(1316)과 같은, 기판 표면에 수직으로 배치된 요소들뿐만 아니라, 예를 들어 셔터(1312)와 같은, 기판 표면에 평행하게 배치된 평면 요소들을 가진다. 등각 증착 및 이방성 에칭을 이용하여 3차원으로 접히거나 주름이 잡히는 양상을 가진 셔터 어셈블리들을 생성하는 것이 또한 가능하다. 이러한 방식으로, 셔터(1312)가 단지 0.5 마이크론 두께의 증착으로 형성될지라도, 구조는, 적절한 디자인의 주름잡힌 박스 및/또는 3차원 결합면들을 가지고 매우 딱딱하고 가볍게 형성될 수 있다.
셔터 어셈블리(1300)를 형성하기 위한 공정의 또 다른 유용한 변형례는 불균형 응력들을 가진 빔들의 형성을 포함한다. 예를 들어, 유연 빔들(1316)은 2개의 다른 물질들의 적층판으로부터 형성될 수 있다. 적층판 내의 응력 상태는 빔들의 자발적인 굽힘을 일으킬 수 있다. 셔터 어셈블리(1300)는 예를 들어 도 1b 내의 로드 빔(136) 및 구동 빔(146)과 같은 분리된 로드 빔들 및 구동 빔들로 이루어질 수 있다. 제 1 및 제 2 희생층들(1301 및 1305)과 같은 희생 몰드 물질들의 제거 이후에, 불균형 응력들을 가진 별개의 유연 빔들이 접촉할 때까지 서로를 향하여 굽혀 질 수 있다. 로드 빔들과 구동 빔들 사이의 이러한 접촉은 작동에 필요한 전압을 감소시킬 수 있다.
적층 빔들의 형성은 바람직하게 불균형 응력들을 일으킬 수 있다. 예를 들어, 다른 표면이 압축 응력 하에 있는 동안, 적층 빔의 한 표면이 인장력을 받는 경우, 적층 빔은 인장력을 감소시키는 방향으로 만곡될 것이고 - 압축 표면이 커브의 외부에 나타난다. 불균형 응력들은, 2개의 다른 물질들 사이의 격자 어긋남들에 의해 일어나는 응력들인 성장 응력들 또는 입자들의 원주 성장으로부터 생겨날 수 있다. 다른 경우들에서, 불균형 응력들은 두 물질들 사이의 열 팽창 계수의 차이들로부터 생겨나고 - 물질들이 성장 온도로부터 냉각된 이후에 비대칭 응력 분포가 적층판 내에 야기된다.
불균형 응력을 가진 적층 빔의 일 실시형태에서, 셔터 물질은 비결정 실리콘, 또는 도 11과 관련하여 기술된 비결정 실리콘 및 알루미늄의 복합물로부터 형성될 수 있다. 희생 물질들이 셔터 어셈블리(1300)로부터 제거되기 이전에, SiO2 또는 Si3N4와 같은 유전 물질의 추가적인 코팅이 빔들(1316)의 노출면들 상에 증착된다. 여전히 몰드 물질(1305)과 접촉하는 빔 표면은 유전체로 코팅되지 않을 것이기 때문에 - 적층판의 응력 상태는 불균형을 이룰 것이다. 유전 물질이 인장력을 받는 상태로 증착되는 경우, 또는 셔터 물질이 인장력을 받는 유전 물질과의 계면에 증착되는 경우, 희생 물질(1316)의 제거 이후에 측벽 빔들이 굽혀지고 서로 접촉하게 될 것이다. 적층판 내의 유전 물질의 사용은, 전기적 접촉 또는 단락 회로의 형성 없이 작동기 빔들 사이의 기계적 접촉을 확보하는 것을 돕는다.
측벽 빔들에 대하여 이상에서 기술된 방법에 추가하여, 폭들이 실질적으로 2 마이크론 미만이거나 실질적으로 실제적 포토리소그래피 한계 미만인 셔터 어셈블리들에서 유연 빔들을 생성하기 위한 다른 방법들이 존재한다. 하나의 이러한 기술에서, 몰드(1303)의 상면(1310) 및 수직 측벽들(1309) 상에 등각 방식으로 셔터 물질을 증착시키는 경우, 얇은 금속 시드층에서만 측벽 공정을 이용하는 것이 가능하다. 시드층의 이방성 에칭 이후에, 두꺼운 셔터 물질을 전기도금하기 위한 기초로서 금속 시드층을 이용하는 것이 가능하다. 모든 표면들에 대한 셔터 물질의 등각 증착이 이러한 경우에 필요하지 않고, 몰드(1303)의 측벽들(1309) 상의 시드층의 전기적으로 연속인 증착만이 이방성 에칭이 뒤따른다.
제 3 희생층(1402)을 이용하는, 협소한 유연 빔들을 형성하기 위한 또 다른 방법이 도 14a에 도시되어 있다. 이 방법의 제 1 단계에서, 제 2 희생 몰드 물질(1404)이 층(1401)에 증착된다. 층(1401)이 도전층의 일부일 수 있고 또는 제 1 희생층일 수 있다. 다음으로, 상대적으로 넓은 홈(1403; 폭이 3 내지 5 마이크론)는 제 2 희생 몰드 물질(1404)로 패터닝된다. 다음으로, 제 3 희생 물질(1402)이 제 2 희생 물질(1404)의 상면 상에 증착된다. 제 3 희생 물질은 등각 방식으로 증착되어 유사한 두께들을 가진 수직면 및 수평면을 덮고, 홈의 폭을 좁히는 효과를 갖는다. 도시된 실시예에서, 제 3 희생 물질이 1 내지 1.5 마이크론 범위의 두께로 측벽들에 증착되는 경우, 나머지 홈의 폭은 2 마이크론 이하일 것이다. 다음에, 셔터 물질(1406)은 제 3 희생 물질(1402)에 의해 형성된 남아 있는 홈으로 증착된다. 최종적으로, 제 2 및 제 3 희생 물질들(1402 및 1404)은 습식 에칭 또는 플라즈마 에칭에 의해 제거되고, 뒤에 부유하는 협소 빔을 남긴다.
제 3 희생층(1402)을 형성하는 데에 이용될 수 있는 여러 개의 방법들이 있다. SiO2가 희생층(1402)으로서 사용된다면, SiO2는 플라즈마 강화 또는 저압 화학 기상 증착에 의해 증착될 수 있다. 선택적으로, 파릴렌(parylene) 또는 파릴렌 C로 공지된 디-파라-크실릴렌(di-para-xylylene)은 제 3 및 등각 희생층(1402)으로서 분자 이베포레이션에 의해 증착될 수 있다. 최종적으로, 희생층(1402)은 무전해 도금 또는 전기도금에 의해 용액으로부터 증착될 수 있다. 도금 과정에서, 금속 시드층은 처음에 몰드의 노출면들로의 이베포레이션 또는 스퍼터링에 의해 증착된다. 그 다음에, (Ni 또는 Cu와 같은) 두꺼운 희생 금속 코팅이 전기 증착에 의해 성장된다.
협소 빔 형성을 위한 또 다른 방법이 도 14b에 도시되어 있다. 이 경우에, 홈 모양의 협소 몰드가 희생 물질로 에칭된다. 에칭되는 홈의 폭은 포토마스크에 인쇄된 홈의 폭보다 더 좁고, 모양에 의해 달성된 좁아짐은 레지스트 처리의 노출 및 현상 단계들 사이에서 일어나는 하부의 포토레지스트층에서 변화한다. 공정에서, 제 1 희생층(1408)은 층(1407)에 증착되고 큐어링(curing)되며 그 다음에 상대적으로 두꺼운(2 마이크론) 포토레지스트(1410)가 희생층(1408)의 상면에 증착된다. 홈(1411)이 포토레지스트(1410) 내에 형성된다. 다음으로, 베이킹(baking) 또는 큐어링(curing) 단계의 일부로서, 포토레지스트는, 이완되거나 흐르기 시작하는 130℃를 초과하는 온도로 가열된다. 레지스트 내에 초기에 현상된 포토패턴의 가파른 측벽들은 붕괴되는 경향이 있고, 포토레지스트의 가장자리들을 서로를 향하여 이동시키며, 협소한 크기(1412)를 가진 간극을 형성한다. 다음 단계에서, 포토레지스트 내의 이러한 협소 패턴(1412)은 희생 물질(1408)로 전사되고, 에칭 단계에 의해 홈(1414)을 생성하고, 포토레지스트가 제거된다. 다음에, 희생 물질 내의 협소 홈(1414)이 셔터 물질로 채워지고, 최종적으로 희생 물질이 부유하는 협소 빔을 노출시키기 위해 제거된다.
협소 유연 빔들을 형성하기 위한 또 다른 방법은 빔 물질의 산화에 근거한 박화(thinning) 기술을 포함한다. 이러한 방법에서, 제 1 단계에서, 상당한 폭(예를 들어, 3 내지 5 마이크론)을 가진 빔이 도 11 및 12와 관련하여 설명된 직접적인 방법에 따라서 포토패터닝된다. 제 2 단계에서, 희생 물질이 상대적으로 넓은 빔을 노출시키기 위해 제거된다. 제 2 단계에서, 빔 물질이 Si, Cu, Ni, Ti 또는 Ta와 같은 산화 물질로 이루어진다면, 체적의 절반 이상은 실리콘 또는 금속 대신에 실리콘 또는 금속 산화물에 의해 차지된다. 최종적으로, 산화 물질은 초기 빔보다 실질적으로 더 좁은 금속 빔을 노출시켜 에칭된다. 여러 개의 방법들이 이러한 산화에 대하여 이용가능하다: 퍼니스(furnace) 내에서의 열 산화, 높은 pH 용액들에서의 반응, 및/또는 전기화학 배스(bath)에서 수행될 수 있는 양극 산화.
협소 유연 빔들을 형성하기 위한 또 다른 방법은 빔 물질의 제어되는 등각 에칭을 포함한다. 이러한 방법에서, 제 1 단계에서, 상당한 폭(예를 들어, 3 내지 5 마이크론)의 빔은 도 11 및 12와 관련되어 설명된 직접적인 방법을 따라서 포토 패터닝된다. 그러나, 이러한 방법에서, 빔의 에칭은 2개의 단계들에서 일어난다. 제 1 단계에서, 이방성 에칭은 셔터 물질을 층의 바닥으로 에칭하도록 수행되어, 빔의 양 사이드(side)의 필드(field)를 세척한다. 그 다음에, 제 2 단계에서, 빔을 좁히는 효과를 가진 추가적인 등방성 에칭이 적용된다. 이러한 에칭은 예정된 시간 구간 이후의 에칭 매체로부터의 제거에 의해서만 정지되기 때문에, 균일한 등방성 에칭 속도를 제공하기 위해 주의해야 한다. 불균일 에칭 속도들은 디스플레이 장치의 대각선에 걸쳐서 불균일 빔 폭들을 일으킬 것이다.
협소한 유연 빔들을 형성하기 위한 또 다른 방법은, 이상에서 기술된 박화 기술을 따르고, 빔 대신에 협소 하드 마스크를 형성하기 위해 박화 기술을 이용한다. 하드 마스크들은 금속들, 산화물들 또는 폴리머들로 이루어질 수 있다. 하드 마스크들은, 통상적인 포토리소그래피 한계보다 상당히 더 좁은 빔 폭들을 형성하도록 산화되거나 에칭될 수 있다. 하드 마스크가 셔터 물질의 상면 상에 형성된다면, 셔터 물질이 이방성 에칭을 이용하여 순차적으로 에칭되기 때문에 하드 마스크는 셔터 물질의 협소 빔을 보호할 수 있다.
도 15는 선택적인 셔터 어셈블리(1500)를 도시한다. 셔터 어셈블리(1500)는, 측벽 빔들의 방법이 두께에 대한 힘의 비율을 향상시키기 위해 이용되는 구조의 일 실시예이다. 셔터 어셈블리(1500)는, 기판(1509) 상에 형성되는 개구층(1501), 셔터 앵커(1503), 유연 빔들(1505), 및 셔터(1507)를 포함한다. 도 13d에 도시된 셔터 어셈블리(1300)와 비교하여, 셔터(1507)는 평면적이지 않지만, 측벽 구조들(1511)을 더 포함한다.
이러한 측벽 구조들(1511)은, 도 13a 내지 13d와 관련하여 설명된 유연 빔들(1505)을 형성하기 위한 공정과 유사한 공정에서 형성될 수 있다. 이러한 공정은, 바닥면들 및 벽면들을 가진 몰드를 형성하기 위해 희생 물질들의 패터닝을 포함하여, 제 1 희생층 및 제 2 희생층의 증착을 포함한다. 다음에, 셔터 물질이 몰드의 바닥 및 벽들 상에 증착되고, 그 이후에 이방성 에칭에 의해 패터닝된다. 희생 물질들이 제거된 이후에, 셔터 어셈블리(1500)와 같은 셔터 어셈블리가 형성될 수 있다.
측벽 구조들(1511)은 셔터(1507)와 동일한 물질로부터 형성되고, 셔터(1507)의 주변부의 많은 부분들을 따라 셔터에 연결된다. 그러므로, 셔터(1507)는, 기판(1509)의 평면 바깥으로의 굽힘과 관련하여, 셔터의 효과적인 두께가 증착된 셔터 물질의 두께보다 더 두꺼운 3차원 양상을 가진다. 즉, 셔터(1507)는 수평면들 및 수직 측벽면들을 포함하고, 굽힘과 관련된 효과적인 두께가 셔터의 수평 부분을 통하여 측정된 두께보다 상당히 더 두껍다.
도 16은 선택적인 셔터 어셈블리(1600)의 단면을 도시한다. 셔터 어셈블리(1600)는, 유연 빔들이 통상적인 포토그래피 한계 미만의 임계 크기로 형성될 수 있는 매우 협소한 빔들(1601)을 가진 셔터 어셈블리의 또 다른 실시예이다. 유연 빔들(1601)에 추가하여, 셔터 어셈블리(1600)는 기판(1607) 상에 제조된 셔터 앵커(1603) 및 셔터(1605)를 포함한다. 도 16은, 또한 셔터(1605)가 기판 평면 바깥으로의 굽힘과 관련하여 셔터의 응력을 향상시키기 위해 측벽들(1608)을 포함하는 셔터 어셈블리의 일 실시예이다. 도 16은, 또한 셔터(1605)가 유연 빔들(1601)을 제조하는 데에 이용되는 물질과 다른 물질로 이루어진 셔터 어셈블리의 일 실시예이다.
셔터 어셈블리(1600)의 형성을 위한 방법이 다음과 같이 진행된다. 제 1 희생층은 기판 상에 증착되고 패터닝된다. 다음으로, 셔터층 물질(1609)은 제 1 희생 물질의 상면에 증착되고 패터닝된다. 이러한 공정은 제조 과정(700)의 단계들 745 및 750과 관련하여 설명되고, 도 11 및 12a 내지 12d와 관련하여 설명된 것과 유사하다. 다음으로, 제 2 희생층은 셔터층 물질(1609)의 상면에 증착되고 패터닝된다. 제 2 희생 물질은 바닥면들 및 측벽면들을 가진 몰드를 형성하도록 패터닝된다. 설명을 위하여, 예시적인 몰드의 수평면들의 위치가 도 16의 점선(1610)에 의해 표현된다. 많은 영역들에서, 제 2 희생 물질의 패터닝 이후에, 희생 몰드의 바닥이 노출될 것이고 셔터층 물질(1609)로 이루어질 것이다. 다음으로, 빔 물질(1611)이 몰드의 바닥 및 측벽들에 증착된다. 많은 경우들에서, 특히 측벽들의 최하부에서, 빔 물질이 셔터층 물질(1609)에 연결되고 결합될 것이다. 다음으로, 빔 물질(1611) 또는 셔터층 물질(1609)의 하나 또는 모두를 에칭하는 능력을 가진, 특히 이러한 물질들이 몰드의 상면 또는 바닥면을 따라 노출되는 이방성 에칭이 적용된다. 다음으로, 제 1 및 제 2 희생 물질들이 에칭 단계에 의해 제거되어 셔터 어셈블리(1600)와 같은 박리된 구조를 드러낸다. 최종적으로, 도 11에 도시된 유전체 코팅(1111)과 같은 유전체 코팅이 적용될 수 있다.
셔터 어셈블리(1600)는 다른 셔터 어셈블리들(1100 또는 1300)과 관련된 장점들을 포함한다. 셔터 어셈블리(1600)는 셔터(1605) 및 유연 빔들(1601) 각각에 대한 다른 물질들의 사용을 허용한다. 예를 들어, 셔터(1605)는 가시 광에 대하여 불투명하고 그리고/또는 흡수적인 물질로 이루어질 수 있고, 유연 빔들(1601)이 탄성적이고 파손에 대하여 저항성이 있는 물질로 이루어질 수 있다. 예를 들어, 셔터(1605)는 금속 물질로 형성되고, 빔들(1601)이 비결정 또는 다결정 실리콘 또는 실리콘 다이옥사이드 또는 실리콘 질화물로 형성될 수 있다. 또는, 예를 들어, 셔터(1605)는 도 4의 개구 물질들과 관련하여 설명된 적층 물질로 형성될 수 있고, 빔들(1601)은 금속 물질들 또는 증착된 Si, SiO2, 또는 SiN4로 형성될 수 있다. 도전 덧층들 또는 금속 접착층들과 같은 일부 물질들은 빔 물질(1611) 및 셔터층 물질(1609) 중 하나 또는 모두의 구성요소들로서 이루어질 수 있다.
도 17은, 픽셀들의 배열을 어드레싱하기 위한 디스플레이 장치(100) 내에 포함되기에 적합한 또 다른 제어 매트릭스(1700)로부터의 구조들의 단면을 도시한다. 제어 매트릭스(1700)는, 기판(1702) 상에 형성된 트랜지스터(518)와 유사한 역적층 백-채널 에칭 박막 트랜지스터(1701)를 포함한다. 제어 매트릭스는 또한 셔터(1703), 유연 빔들(1705), 구동 앵커(1707) 및 셔터 앵커(1708)를 포함한다. 제어 매트릭스는 또한 개구 홀(1709)을 포함한다. 제어 매트릭스는 다음의 층들을 포함한다: 제 1 도전층(1715), 제 2 도전층(1717), 제 2 유전층(1719), 제 3 도전층(1721), 및 셔터층(1723). 이전에 설명된 제어 매트릭스들(200 및 500)과 비교하여, 제어 매트릭스(1700)는 개구층(250) 또는 개구층(602)과 같은 개별적인 개구층을 포함하지 않는다. 그러므로, 제어 매트릭스(1700)는 제어 매트릭스들(200 또는 500)보다 저렴하게 제조될 수 있다.
제어 매트릭스(1700)에서, 개구 홀(1709)을 형성하는 기능은 제 2 도전층(1717) 내에 형성된 패턴들을 경유하여 달성된다. 제 2 도전층(1717)은 개구 홀의 영역을 제외한 셔터 어셈블리의 대부분 하에서 블랭킷 방식으로 남아 있는 것이 허용된다. 제 2 도전층은, 또한 반사기들로서 작용하는 다수의 금속들로 형성될 수 있다. 예를 들어 영역들(1725 및 1727)에서 제 2 도전 금속으로부터 반사되는 광은, 후광으로 복귀함으로써, 후광의 효율을 향상시킬 수 있다.
제어 매트릭스(1700)에서, 박막 트랜지스터(1701)와 구동 앵커(1707) 사이의 전기적 연결이 제 2 도전층(1717)에 의해 이루어진다. 제 1 도전층(1711)과 셔터 앵커(1708) 사이의 전기적 연결은 제 3 도전층(1721)으로 형성된 스트랩(strap)에 의해 형성된다. 도 17에 도시된 실시형태에 대하여, 비어(531)와 같은 M1-M2 비어가 필요하지 않고, 비어(533)와 같은 Ap-M1 비어도 필요하지 않다.
개별적인 개구층을 사용하지 않는 셔터 어셈블리의 또 다른 가능한 실시형태에서, 셔터 앵커(1707)와 같은 셔터 앵커는 제 1 도전층(1711)의 상면 상에 형성되고 제 1 도전층에 전기적으로 연결될 수 있다. 이 경우에, 제 1 도전층은 또한 광을 후광으로 재생하기 위한 반사층으로서 이용된다. 이 실시형태에서, 트랜지스터의 드레인을 셔터 앵커로 전기적으로 연결하기 위해 도 10a에 도시된 비어(531)와 유사한 M1-M2 비어를 공급하는 것이 유용하다.
제어 매트릭스(1700)의 또 다른 변형례에서, 하부 기판의 굴절율보다 더 큰 굴절율을 가진 개별적인 유전층이 제 1 도전층(1711)과 기판 사이에 삽입될 수 있 다. 이러한 개재 유전층은, 기판의 하부로부터 또는 기판을 통하여 제어 매트릭스(1700)에 부딪치는 광에 대하여 광 반사율을 향상시킬 수 있다.
제어 매트릭스(1700)의 또 다른 변형례에서, 별개의 개구층이, 제어 매트릭스(1700)와 별개의 유전층에 의해 제어 매트릭스(1700)로부터 전기적으로 절연된 기판 사이에 삽입될 수 있다. 별개의 개구층이 도 4와 관련하여 설명된 물질들로부터 형성될 수 있고, 개구 홀(1709)과 같은 개구 홀을 형성하도록 패터닝될 수 있다. 별개의 개구층이 광을 후광으로 최대한 재생하기 위해 선택되는 물질들로 형성될 수 있다. 그러나, 이러한 실시형태에서, 비어들 또는 다른 전기적 연결부들이 제어 매트릭스(1700)와 개구층 사이에 공급되지 않는다. 이동 셔터(1703)와 별개의 개구층 사이의 정전용량적 커플링을 방지하기 위해, 이동 셔터(1703)와 개구층 사이의 전기적 차폐를 제공하는 것이 유리할 수 있다. 이러한 차폐는, 제 1 도전층(1711) 또는 제 2 도전층(1717)과 같은 제어 매트릭스의 층들로 에칭된 패턴들에 의해 달성될 수 있다. 이러한 층들은, 이동 셔터와 동일한 전위를 가지도록 전기적으로 연결될 수 있다. 셔터 앵커(1707)를 포함하는 제어 매트릭스(1700)의 금속 영역들(1725 및 1727)은, 광을 후광으로 다시 반사하기 위한 반사기들 또는 제어 매트릭스(1700)와 별개의 개구층(도시되지 않음) 사이의 전기적 차폐들로서 작용하도록 위치된다.
도 18은, 픽셀들의 배열을 어드레싱하기 위해 디스플레이 장치(100)에 포함되기에 적합한 또 다른 제어 매트릭스(1800)로부터의 구조들의 단면을 도시한다. 제어 매트릭스(1800)는, 기판(1802) 상에 형성된, 트랜지스터(518)와 유사한 역적 층 백-채널 에칭 박막 트랜지스터(1801)를 포함한다. 제어 매트릭스는 또한 셔터(1803), 유연 빔들(1805), 셔터 앵커(1807), 및 부유하는 개구층(1808)을 포함한다. 제어 매트릭스는 또한 개구 홀(1809)을 포함한다. 제어 매트릭스는 다음의 층들을 포함한다: 제 1 도전층(1811), 제 1 유전층(1813), 제 1 반도체층(1815), 제 2 도전층(1817), 제 2 유전층(1819), 및 제 3 도전층(1821), 및 셔터층(1823). 이전에 설명된 제어 매트릭스들(200 및 500)과 비교하여, 제어 매트릭스(1800)에서, 개구층(1808)은, 트랜지스터(1801) 및 셔터(1803)의 이후에 제조되어, 트랜지스터(1801) 및 셔터(1803)의 하부 대신에, 그 상부에 위치한다.
부유하는 개구(1808)는, 셔터 어셈블리를 제조하는 데에 이용되는 단계들 745, 750 및 755와 유사한 공정 단계들에 의해 제조될 수 있다. 특히, 단계 750과 같은 제조 단계는 셔터층(1823)을 증착하고 패터닝하는 데에 이용될 수 있다. 다음으로, 제 2 희생층(도 18에서 도시되지 않음)은 셔터층(1823)의 상면 상에 증착되고 개구 앵커(1825)와 같은 비어를 형성하도록 패터닝된다. 다음으로, 개구 물질은 제 2 희생층의 상면 상에 증착되고 패터닝된다. 개구층(1808)에 대하여 선택된 물질들은 도 4a 및 4b와 관련하여 설명된 층들(401 또는 452)에 대하여 선택되는 것들과 유사할 수 있다. 제어 매트릭스(1800)의 실시형태에 대하여, 층(464)과 같은 흡수층이 금속 반사층(462)이 증착된 후 2개의 반사층들(460 및 458)이 증착되도록 복합물(452) 내의 층들 내의 광학층들의 순서가 역전될 수 있다. 개구층(1808)의 패터닝 이후에, 희생층들이 도 18에 도시된 것처럼 부유하는 구조를 드러내도록 제거된다.
종종, 고정된 디스플레이 패키지 내의 디스플레이의 해상도를 증가시키거나, 디스플레이의 형성에 사용되는 인치 당 픽셀들의 개수를 증가시키는 것이 중요하다. 그러므로, 제어 매트릭스를 형성하는 데에 필요한 영역들을 감소시키는 것이 중요하다. 많은 경우들에서, 픽셀 영역은, 도 8h 또는 10a에 도시된 2개 또는 3개의 피쳐들을 감소된 영역을 가진 단일 구조로 결합함으로써 감소될 수 있다. 도 19a는, 개구층(1902), 제 1 도전층(1906), 및 셔터층(1915) 사이의 전기적 접촉을 동시에 행하는 기판(1901) 상에 형성된 스택 비어(stacked via; 1900) 내의 결합된 구조를 도시한다. 스택 비어(1900)는 본질적으로 셔터 앵커(539)와 Ap-M1 비어(533)의 단일 구조 조합이다. 스택 비어(1900)는 또한 제 1 유전층(1904), 제 2 유전층(1908), 제 3 유전층(1914) 및 셔터층(1915)을 포함한다. 스택 비어(1900)의 형성을 위한 공정은 다음과 같다. 제 1 단계에서, 도 10b 내지 10d와 관련하여 설명된 Ap-M1 비어(533)와 동일한 공정 단계들 및 동일한 마스킹 단계들이 이용된다. 그러나, 제조 과정(700)의 단계 735에서, 비어 개구들이 스택 비어(1900)의 상부에 직접 형성되도록 마스크 패턴이 도포된다. 단계 735에서, 제 3 유전층(1914) 및 제 2 유전층(1908)이 제 1 도전층으로 에칭된다. 단계 735의 비어의 개구는 단계 710에서 제 1 유전층 내에서 개방되었던 비어보다 더 커야 한다. 다음으로, 제 3 도전층이 증착되고 스택 비어(1900)의 영역에서 제거된다. 다음으로, 제조 과정(700)의 단계들 745 내지 760을 포함하는, 셔터 어셈블리의 형성을 위한 단계들이 이어진다. 단계 745에서, 셔터 물질(1915)이 제 1 도전층(1906)에 도달하고 전기적으로 접촉할 수 있도록, 비어 또는 앵커 홀이 스택 비어(1900)의 영역에서 이전의 비어 개구들로 정렬된다.
비어 요소들(via elements)의 다른 조합들이, 이상에서 주어진 다른 실시예들로부터 명확한 것처럼 제어 매트릭스 내에서 가능하다. 예를 들어, 셔터층(807)을 제 2 도전층(612)뿐만 아니라 제 1 도전층(606)으로 동시에 연결하는 또 다른 스택 비어를 형성하도록 구동 앵커(535)와 (도 10a에 도시된) M1-M2 비어(531)의 조합이 행해질 수 있다. 유사하게, M1-M2 비어(531)는 Ap-M1 비어(533)와 결합될 수 있어(모두 도 10a에 도시됨), 개구층(602), 제 1 도전층(606) 및 제 2 도전층(612) 사이의 연결이 동시에 이루어진다.
많은 경우들에서, 제조 과정(700)으로부터 마스킹 단계들을 제거함으로써 비용을 절약하는 것이 중요하다. 각각의 마스킹 단계는 포토레지스트의 증착, 포토패터닝 단계, 에칭 단계, 및 레지스트의 제거를 포함한다. 도 19b는, 일부 비어 연결부들이 스트랩-연결부(1950)에 형성되는 방법을 도시한다. 스트랩 연결부(1950)는 스트랩(1952)에 의해 전기적으로 연결된, 트랜지스터(518)와 같은 전형적인 박막 트랜지스터, 및 앵커(539)와 같은 셔터 앵커를 포함한다. 트랜지스터(518) 및 앵커(539)는 도 6 및 10a 내의 이러한 구조들에 대하여 도시된 층들 모두를 포함한다. 전기적 스트랩(1952)은, 도 6에 도시된 제 3 도전 물질(616)과 유사한 제 3 도전 물질(1953)로 이루어진다. 전기적 스트랩(1952)의 형성을 위한 공정이 다음과 같이 진행된다: 단계 710에서 이용되는 포토마스크가 제거되는 것을 제외하면, 트랜지스터(518) 및 셔터 앵커(539)의 형성을 위한, 단계 730과 동일한 공정이 진행된다. 단계 745에서, 비어가, 제 3 유전층(1954)을 통하여 패터닝되고, 제 2 도전 층(1956) 및 개구층(1958)이 노출될 때까지 줄곧 에칭된다. 다음으로, 전기적 연결이 제 2 도전층(1956)과 개구층(1958) 사이에서 이루어지도록 제 3 도전층(1953)이 증착되록 패터닝된다. 그 다음에, 통상적인 셔터 형성 과정이 단계 745 내지 760에 대하여 행해진다. 셔터 앵커에 대한 비어는, 스트랩(1952)이 접촉되는 동일한 지점에서 개구층(1958)에 개방된다.
전기적 스트랩이 도 10a에 도시된 비어 구조들 중 많은 비어 구조들을 대신할 수 있는 여러 가지 다른 가능성들이 있다. 각각의 경우에, 전기적 스트랩의 사용은 마스킹 단계의 사용을 절약할 수 있다. 예를 들어, 제 3 도전층(616)으로부터 형성된 전기적 스트랩은, 도 10a에 도시된 M1-M2 비어(531)를 대신하는 데에 이용될 수 있다. 이 경우의 스트랩은, 제 1 도전층(606)을 제 3 도전층(612)으로 전기적으로 연결하는 데에 이용된다. 전기적 스트랩은 또한 도 10a에 도시된 Ap-M1 비어(533)를 대신하는 데에 이용될 수 있다. 이 경우의 스트랩은 제 2 도전층(612) 또는 제 3 도전층(616)으로 형성될 수 있다. 이 경우에, 스트랩은 제 1 도전층(606)과 개구층(602) 사이의 전기적 연결부를 형성할 것이다.
일부 경우들에서, 셔터층(807)은 제 3 도전층(616)을 대체할 수 있고 전기적 스트랩으로서 사용될 수 있다. 일부 경우들에서, 셔터층(807)은 제 2 도전층(612)을 대신함으로써 대체 인터커넥트 라인으로서 작용할 수 있다. 이러한 일부 경우들에서, 희생층(805)과 결합하여 패터닝된 셔터층(807)은, 또한 공기 브릿지(air bridge)인 스트랩을 형성할 수 있다. 공기 브릿지로서, 관련된 앵커들을 가진 셔터층(807)은 비어(531)와 같은 M1-M2 비어를 대신할 수 있다. 공기 브릿지는 제어 매 트릭스의 2개의 전기적 요소들을 연결하는 데에 이용될 수 있다. 예를 들어, 도 5b 및 5c에서, 공기 브릿지는 전체 작동 인터커넥트(514)와 트랜지스터(518)의 소스를 연결할 수 있다. M1-M2 비어들(531)에 의해 제 1 도전층(606)을 통하여 이러한 전기적 신호들을 경로설정하는 대신에, 신호는, 공기 브릿지를 형성하기 위해 셔터 앵커들을 이용하여 셔터층(807)을 통하여 경로설정될 수 있다. M1-M2 비어에 대한 필요를 제거함으로써, 포토마스크들의 개수의 감소 및 제조 비용의 감소가 이루어질 수 있다.
디스플레이 어셈블리
도 20은, 픽셀들의 배열을 어드레싱하기 위해 디스플레이 장치(100)에 포함되기에 적합한 또 다른 제어 매트릭스(2000)의 단면을 도시한다. 제어 매트릭스(2000)는, 기판(2004)에 형성되는, 어셈블리 스페이서(2003)뿐만 아니라 셔터 어셈블리(2001)를 포함한다. 제어 매트릭스는 다음의 층들을 포함한다: 제 1 도전층(2005), 제 1 유전층(2007), 제 2 도전층(2009), 셔터층(2011) 및 어셈블리 스페이서(2003). 제어 매트릭스(2000)는, 픽셀 내의 박막 트랜지스터 없이 수동 매트릭스 배열로서 동작될 수 있다.
동작 중에, 셔터 어셈블리(130, 202, 504, 1312, 2001)와 같은 셔터 어셈블리들은, 덮개판에 의해 환경으로부터 보호되는 것이 바람직하다. 덮개판(도시되지 않음)과 기판(2004) 사이의 공간은 진공, 공기, 또는 윤활유로 채워질 수 있다. 기판(2004)과 덮개판 사이의 공간은 스페이서(spacer; 2003)와 같은 기계적 스페이서들을 이용하여 유지된다. 스페이서(2003)는 바람직하게는 4 내지 40 마이크론의 높 이와 5 내지 20 마이크론의 폭을 가진다.
어셈블리 스페이서(2003)는 바람직하게는 폴리머 물질로 형성된다. 스페이서의 제조 순서는 다음과 같이 진행될 수 있다. 제조 과정(700)의 단계들은, 제어 매트릭스의 형성, 즉 단계 740을 통하여 이어질 수 있다. 단계 745에서, 희생층이 증착되고 패터닝된다. 어셈블리 스페이서들의 형성의 준비에 있어서, 비어는, 스페이서가 하부의 기판에 부착되는 위치에서 희생층으로 패터닝된다. 단계 750에서, 셔터층(2011)은, 도 12a 내지 12d 또는 도 13a 내지13d에 관하여 설명된 것처럼, 증착되고 패터닝된다. 다음으로, 어셈블리 스페이서(2003)에 대한 물질은 셔터층(2011)의 상면 위에 증착되고 패터닝된다. 어셈블리 스페이서에 대한 물질은 희생층 내에 이러한 목적을 위하여 만들어진 비어를 통하여 기판에 접촉될 것이다. 최종적으로, 단계 745에서 증착된 희생층이 제거된다.
어셈블리 스페이서(2003)를 형성하는 바람직한 폴리머들은 희생층들(805, 1113 또는 1305)과 같은 희생층을 제거하는 데에 이용되는 박리 공정에 저항성이 있는 폴리머들이다. 산소 플라즈마 제거가 희생층들의 제거에 이용된다면, 어셈블리 스페이서(2003)에 대한 적합한 폴리머들은, 폴리(poly; 이미드-실록산; imide-siloxane) 코폴리머(copolymer; PISX)들, 폴리헤드랄 올리고실시키옥산-실록산 코폴리머(polyhedral oligosilsequioxane (P0SS)-siloxane copolymer)들, 및 폴리(아릴렌 에더 벤족사졸; arylene ether benzoxazole)들, 폴리(아릴렌 에더 벤조디아졸; arylene ether benzothiazole)들, 폴리(아릴렌 에더 1, 3, 4-옥사디아졸; arylene ether 1,3,4-oxadiazole)들 및 폴리(아릴렌 에더 벤지미다졸; arylene ether benzimidazole)들을 포함하는 페닐포스핀 옥사이드(Phenylphosphine oxide)이다. 이러한 폴리머 물질들은, 포토레지스트 및/또는 에칭 마스크로 리소그래피적으로 순차적으로 패터닝되는 금속에 의한 코팅에 의해 패터닝될 수 있다. 스페이서 폴리머들의 에칭은, 플라즈마가 염소, 불소, 및 산소의 혼합물들을 함유하는 플라즈마 에칭에서 달성될 수 있다. 일부 경우들에서, 에칭 마스크가 필요하지 않은 선택된 폴리머들의 광활성 변형례들이 준비될 수 있다.
선택적인 실시형태에서, 어셈블리 스페이서(2003)는, 희생 물질로부터 만들어진 몰드로 전기도금 또는 무전해도금된 금속으로 이루어질 수 있다.
도 21은 디스플레이 어셈블리(2100)의 단면 영상을 도시한다. 디스플레이 어셈블리(2100)는 후광(2101), 확산기(2103), 밝기 강화 박막(2105), MEMS 기판(2107), 및 덮개판(2109)을 포함한다. MEMS 기판(2107)은 개구층(2111), 제어 매트릭스(도시되지 않음), 및 셔터 어셈블리들(2113)의 배열을 포함한다. MEMS 기판(2107)은, MEMS-면(2115) 및 후면(2117)으로 칭해지는 2개의 측면들을 가진다. 디스플레이 어셈블리(2100)의 구성은 MEMS-업(up) 구성으로 칭해진다. MEMS-업 구성은, MEMS 기판의 MEMS-면(2115)이 후광에 대향하여 배치됨을 뜻한다. MEMS-업 구성에서, MEMS 기판(2107)의 MEMS 면(2115)은 뷰어에 직면하고, MEMS 기판의 후면(2117)은 후광(2101)에 직면한다. 디스플레이 어셈블리(2100)의 개구층(2111)은 또한 반사 개구로 칭해진다. 반사 개구는, 개구층의 표면들 중 적어도 하나가 반사면인 개구로 형성된다. 이러한 반사면들의 제조의 실시예들이 도 4를 참조하여 주어진다.
디스플레이 어셈블리(2100)의 덮개판(2109)은 블랙 매트릭스(2119)를 포함한다. 블랙 매트릭스는 주변 광을 흡수하도록 디자인되고, 반사에 의해 디스플레이의 명암비를 감퇴시킨다. 디스플레이 어셈블리(2100)는, MEMS 기판(2107)과 덮개판(2109) 사이의 공간을 유지하는 기능을 하는 어셈블리 스페이서들(2121)을 포함한다. 디스플레이 어셈블리(2100)의 후광(2101)은 램프들(2123)을 포함한다.
MEMS-업 구성으로 칭해지는 디스플레이 어셈블리(2100)에서, 반사 개구(2111) 층은, 개구의 반사면이 기판(2107) 및 후광에 직면하도록 형성된다. 미국특허출원 제11/218,690호에서 설명된 구성에서, 개방 개구를 통하여 탈출하지 않는 후광에 진입하는 광은, 재생에 이용가능한 후광으로 다시 반사될 것이다. 도 4a의 개구층(401) 및 도 4b의 복합 개구층(452)은 디스플레이 어셈블리(2100)에서 사용하기에 적절한 반사 개구들(2111)의 실시예들이다. 개구층(401)은 은 또는 알루미늄과 같은 반사 물질들로 이루어질 수 있다. 개구(452)는, 기판(453)을 통하여 부딪치는 광을 반사하도록 배치되는 하나의 반사면을 가진다. 기판(402) 또는 기판(453)이 디스플레이 어셈블리(2100)의 MEMS 기판(2107)과 같은 MEMS-업 구성에서 조립된다면, 후광으로부터 개구들(401 또는 452)에 부딪치는 광은 후광으로 다시 재생될 수 있다.
제어 매트릭스(1700)는 디스플레이 어셈블리(2100)에서 사용하기에 적절한, 반사 개구층의 또 다른 실시예를 제공한다. 제어 매트릭스(1700)의 금속 영역들(1725 및 1727)은 광을 기판(1702)으로 반사하도록 배치된다. 기판(1702)이 디스플레이 어셈블리(2100)의 MEMS 기판(2107)과 같은 MEMS-업 구성에서 조립된다면, 광이 재생될 것이다.
제어 매트릭스(1800)의 부유하는 개구층(1808)은 디스플레이 어셈블리(2100)에서 사용하기에 적합한 반사 개구층의 또 다른 실시예를 제공한다. 기판(1802)에 직면하는 반사면이 형성된다면, 부유하는 개구층(1808)은 광을 기판(1802)으로 반사할 것이다. 기판(1802)이 디스플레이 어셈블리(2100)의 MEMS 기판(2107)과 같은 MEMS-업 구성 내에서 조립된다면, 광이 재생된다.
MEMS-업 구성의 디스플레이를 조립하고 반사 개구를 이용할 때, 뷰어를 향하여 배치된 개구의 표면이 흡수 물질들로 이루어지면 유용하다. 예를 들어, 복합 개구(452)의 층(464)은, 기판(453)에 대향하는 방향(454)으로부터 부딪치는 광을 흡수하도록 디자인된다. 디스플레이 어셈블리(2100)의 MEMS-업 구성에 있어서, 후광에 대향하는 방향으로부터의 광은 주변 광으로 칭해진다. 주변에 직면하는, 복합 개구층(452) 또는 개구(2111)의 표면에 흡수 물질을 제공함으로써, 디스플레이의 명암비는 향상될 수 있다.
도 22는, 디스플레이 어셈블리(2200)의 단면 영상을 도시한다. 디스플레이 어셈블리(2200)는 후광(2201), 확산기(2203), 밝기 강화 박막(2205), 개구판(2207), 및 MEMS 기판(2209)를 포함한다. MEMS 기판(2209)은 개구층(2211), 제어 매트릭스(도시되지 않음), 및 셔터 어셈블리들(2213)의 배열을 포함한다. 디스플레이 어셈블리(2200)에서, 개구판(2207)은 MEMS 기판(2209)과 후광(2201) 사이에 배치된다. MEMS 기판(2209)은 MEMS-면(2215) 및 후면(2217)으로 칭해지는 2개의 측면들을 가진다. 디스플레이 어셈블리(2200)의 구성은 MEMS-다운(dowm) 구성으로 칭해 진다. MEMS-다운 구성은, MEMS 기판(2209)의 MEMS-면(2215)이 후광을 향하여 (뷰어에 대향하여) 방향설정되는 것을 뜻한다.
디스플레이 어셈블리(2200)의 후광(2201)은 램프들(2203)을 포함한다.
개구판(207)은 반사 개구로 칭해지는 개구층(2219)을 포함한다. 개방 개구를 통하여 탈출하지 않는, 후광으로부터 진입하는 광은 반사 개구(2219)에 의해 후광을 향하여 도로 반사되어, 재생을 위하여 이용가능하다. 도 4a의 개구층(401) 및 도 4b의 복합 개구층(452)은 디스플레이 어셈블리(2200)에서 사용하기에 적절한 반사 개구들(2219)의 실시예들이다. 반사 개구(2219)가, MEMS 기판(2209)으로부터 분리된 개구판(2207)에서 제조되기 때문에, 더 넓은 범위의 물질들이 반사 개구(2219)의 제조를 위해 이용가능하게 된다. 3M 사에 의한 비쿠이티(상표) 강화 스페큘러 반사막(Vikuiti(trademark) Enhanced Specular Reflector film)과 같은 두꺼운 반사막들은, 개구판(2207) 상의 증착 이후에 반사 개구(2219)로서 기능을 할 수 있다.
MEMS-다운 구성으로 칭해지는 디스플레이 어셈블리(2200)의 일 실시형태에서, 개구층(2211)은, 한 측면이 부딪치는 광을 흡수하도록 디자인되는 반면에 다른 측면이 반사하도록 디자인되는 복합 개구로서 디자인된다. 바람직한 실시형태에서, 디스플레이 어셈블리(2200)의 개구층(2211)은 흡수 개구로서 디자인된다. 흡수 개구는, 양 표면들이 부딪치는 광을 흡수하도록 디자인되는 개구로서 형성된다. MEMS-다운 구성의 실시형태에서, 개구(2211)의 흡수면이 MEMS 기판(2209)에 직면하도록 개구층(2211)이 형성되고; 개구(2211)의 흡수면이 후광(2201)고 반대로 뷰어 를 향하여 바라본다. 이러한 구성에서, 주변 광은 개구층(2211)에 의해 상당히 흡수된다.
디스플레이 어셈블리(2200)의 동작 중에, 개구판(2207)은, 반사광을 재생을 위하여 후광으로 복귀시키기 위해 배치된 반사 개구(2219)로 제조된다. MEMS 기판(2209) 상에 형성되고 셔터 어셈블리들(2213)과 기판(2209) 사이에 배치된 개구층(2211)은 다른 기능을 수행한다. 개구층(2211)은, 명목상으로 폐쇄된 셔터들로부터 뷰어를 향하여 탈출하는 오프-각도 광(off-angle light)을 차단하고, 개구층(2211)은 주변 광을 흡수하도록 디자인되어 - 각각의 경우에 디스플레이의 명암비를 향상시킨다.
도 4a의 개구층(401)은, 디스플레이 어셈블리(2200)에 사용하기에 적절한 흡수 개구(2211)의 일 실시예이다. 디스플레이 어셈블리(2200) 내의 개구(2211)에 대하여 개구층(401)을 이용할 때, 흡수 물질들은 디스플레이의 명암비를 향상시키기 위해 (도 4a와 관련하여 설명된 것처럼) 층(401)에 대하여 선택된다.
도 4b의 복합 개구(452)와 유사한 복합 개구층은 또한 개구층(2211)으로서 이용될 수 있다. 그러나, 디스플레이 어셈블리(2200)의 MEMS-다운 구성 내의 개구층(2211)으로서 배치될 때, 복합 개구층(452)에 대한 층들의 순서가 바람직하게 역전된다. 이러한 역전된 순서로, 흡수층(464)이 기판(453)을 직접 등지고 위치되고, 금속 반사층(462) 및 2개의 굴절층들(460 및 458)이 뒤따른다.
제어 매트릭스(1700)는 또한 MEMS 다운 구성 내에 배치될 수 있다. 디스플레이 어셈블리(2200) 내의 제어 매트릭스(1700)를 이용할 때, 흡수 물질들이 디스플 레이의 명암비를 향상시키기 위해 층(1717)에 대하여 선택된다.
최종적으로 도 18의 제어 매트릭스(1800)는 디스플레이 어셈블리(2200) 내와 같은, MEMS-다운 구성 내에서 배치될 수 있다. 그러나, MEMS-다운 구성 내에서 제어 매트릭스(1800)를 이용할 때, 개구판(2207)을 함께 제거하는 것이 바람직하다. 제어 매트릭스(1800)는 부유하는 개구층(1808)을 포함한다. 부유하는 개구층(1808)은 2개의 표면들을 가지고, 하나는 기판(1802)을 바라보고, 다른 하나는 기판의 반대 방향을 바라본다. MEMS-다운 구성 내에 배치된다면, 기판(1802)을 바라보는 부유하는 개구층(1808)의 표면은 흡수 물질로 이루어지고 기판의 반대 방향을 향하는 부유하는 개구(1808)의 표면은 반사 물질 또는 반사 물질들의 조합으로 이루어지는 것이 바람직하다.
본 발명은, 그의 사상 또는 본질적인 특징들로부터 벗어나지 않는 다른 특정 형태들로 실시될 수 있다. 그러므로, 상술한 실시형태들은 본 발명을 제한하는 것이 아니라 모든 면들에서 예시적인 것으로 고려된다.

Claims (43)

  1. 유연 빔(compliant beam)에 의해 지지되는 셔터(shutter)를 포함하는 공간적 광 변조기를 형성하는 방법으로서, 상기 방법은:
    하부 수평면, 상부 수평면 및 벽을 포함하는 몰드(mold)를 기판 상에 형성하는 단계;
    빔 물질(beam material)을 상기 몰드의 하부 수평면 및 벽 상에 증착하는 단계;
    상기 유연 빔을 형성하기 위해 상기 몰드의 벽 상에 증착된 빔 물질의 대부분을 동일한 자리에 남겨두는 동안 상기 몰드의 하부 수평면 상에 증착된 빔 물질을 제거하는 단계;
    상기 유연 빔에 연결된 셔터를 형성하는 단계; 및
    상기 몰드를 제거함으로써, 상기 셔터를 박리(releasing)시키고 빔 물질을 남겨두는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 몰드의 하부 수평면은 제 1 희생층의 상면을 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 몰드를 제거하는 단계는 상기 제 1 희생층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 상기 몰드 벽은 제 2 희생층을 포함하는 것을 특징으로 하는 방법.
  5. 제 2 항에 있어서, 상기 몰드를 제거하는 단계는 상기 제 2 희생층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 빔 물질을 제거하는 단계는 이방성 에칭을 상기 빔 물질에 행하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 이방성 에칭의 방향을 제어하기 위해 전위를 상기 기판에 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 빔 물질을 증착하는 단계에 의해, 상기 빔 물질은 상기 기판 상에 증착된 앵커에 연결되는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 빔 물질을 증착하는 단계에 의해, 상기 빔 물질은, 상기 몰드의 하부 수평면 밑에 증착된 물질층 상에 증착된 앵커에 연결되는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상기 빔 물질을 증착하는 단계에 의해, 상기 빔 물질과 상기 앵커 사이의 전기적 연결이 이루어지는 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 상기 셔터를 형성하는 단계는, 상기 셔터층이 상기 빔 물질에 연결되도록 셔터층을 상기 몰드의 상부 수평면 상에 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 상기 셔터층은 비결정 실리콘을 포함하는 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서, 상기 셔터층은 상기 빔 물질이 아닌 물질로부터 형성되는 것을 특징으로 하는 방법.
  14. 제 11 항에 있어서, 상기 셔터층은 상기 빔 물질과 같은 물질로부터 형성되는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 상기 빔 물질 및 상기 셔터층은 함께 복수층들의 복합물을 포함하는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 상기 복합물은 적어도 하나의 비결정 실리콘층 및 적어 도 하나의 금속층을 포함하는 것을 특징으로 하는 방법.
  17. 제 15 항에 있어서, 상기 복수층들은 상기 유연 빔들 내의 불균형 레벨의 응력을 생성하는 것을 특징으로 하는 방법.
  18. 제 1 항에 있어서, 상기 몰드 벽은 상기 기판에 실질적으로 직각인 것을 특징으로 하는 방법.
  19. 제 1 항에 있어서, 상기 빔 물질은 약 2 마이크론 미만의 두께를 가지도록 상기 몰드의 벽 상에 증착되는 것을 특징으로 하는 방법.
  20. 제 1 항에 있어서, 상기 빔 물질은 약 1.5 마이크론 미만의 두께를 가지도록 상기 몰드의 벽 상에 증착되는 것을 특징으로 하는 방법.
  21. 제 1 항에 있어서, 상기 빔 물질은 약 1.0 마이크론 미만의 두께를 가지도록 상기 몰드의 벽 상에 증착되는 것을 특징으로 하는 방법.
  22. 평면으로 형성된 기판; 및
    유연 빔에 의해 상기 기판의 상부에 부유하는 셔터를 포함하는 공간적 광 변조기로서,
    상기 기판의 평면에 평행한 상기 유연 빔의 단면 두께의 크기는 약 2 마이크론 미만인 것을 특징으로 하는 공간적 광 변조기.
  23. 제 22 항에 있어서, 상기 유연 빔의 크기는 약 1.5 마이크론 미만인 것을 특징으로 하는 공간적 광 변조기.
  24. 제 22 항에 있어서, 상기 유연 빔의 크기는 약 1 마이크론 미만인 것을 특징으로 하는 공간적 광 변조기.
  25. 유전 물질층을 실질적으로 투명한 기판 상에 직접 증착하는 단계;
    금속층을 상기 유전 물질의 상면 상에 증착하는 단계;
    복수의 개구들을 상기 금속층 내에 형성하는 단계;
    제어 매트릭스를 상기 금속층의 상면 상에 형성하는 단계; 및
    상기 제어 매트릭스가 복수의 광 변조 셔터 어셈블리들의 광 변조 기능을 제어하도록 상기 제어 매트릭스와 전기적으로 소통하는 상기 복수의 광 변조 셔터 어셈블리들을 상기 제어 매트릭스의 상면 상에 형성하는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조 방법.
  26. 제 25 항에 있어서, 상기 제어 매트릭스는 복수의 박막 요소들을 포함하는 것을 특징으로 하는 방법.
  27. 제 26 항에 있어서, 상기 박막 요소들은 스위치들을 포함하는 것을 특징으로 하는 방법.
  28. 제 1 유전 물질층을 실질적으로 투명한 기판 상에 직접 증착하는 단계;
    제 2 유전 물질층을 상기 제 1 유전 물질의 상면 상에 직접 증착하는 단계;
    금속층을 상기 유전 물질의 상면 상에 직접 증착하는 단계;
    복수의 개구들을 상기 금속층 내에 형성하는 단계;
    제어 매트릭스를 상기 금속층의 상면 상에 형성하는 단계; 및
    제어 매트릭스가 복수의 광 변조 셔터 어셈블리들의 광 변조 기능을 제어하도록 상기 제어 매트릭스와 전기적으로 소통하는 상기 복수의 광 변조 셔터 어셈블리들을 상기 제어 매트릭스의 상면 상에 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  29. 제 28 항에 있어서, 상기 제 2 유전 물질은 상기 제 1 유전 물질의 굴절율보다 더 낮은 굴절율을 갖는 것을 특징으로 하는 디스플레이의 제조 방법.
  30. 고반사층을 실질적으로 투명한 유리 기판 상에 증착하는 단계;
    복수의 개구들을 상기 고반사층 내에 형성하는 단계;
    절연층을 상기 고반사층의 상면 상에 직접 증착하는 단계;
    복수의 박막 요소들을 상기 절연층 상에 증착하는 단계; 및
    상기 박막 요소들이 복수의 광 변조 셔터 어셈블리들의 광 변조를 제어하기 위한 제어 매트릭스를 형성하도록 상기 복수의 박막 요소들과 전기적으로 소통하는 상기 복수의 광 변조 셔터 어셈블리들을 상기 복수의 박막 요소들의 상부에 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  31. 제 30 항에 있어서, 상기 고반사층은 90%를 초과하는 반사율을 갖는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  32. 제 30 항에 있어서, 상기 고반사층은 적어도 하나의 금속 및 적어도 하나의 유전체의 복합층을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  33. 제 30 항에 있어서, 상기 고반사층은 고밀도 증착 금속을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  34. 제 33 항에 있어서, 스퍼터(sputter) 공정을 이용하여 상기 고반사층의 금속을 증착하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  35. 제 33 항에 있어서, 이온 보조 이베포레이션(evaporation)을 이용하여 고반사층의 금속을 증착하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  36. 제 30 항에 있어서, 상기 복수의 박막 요소들을 증착하는 단계 이전에 상기 절연층 내에 복수의 비어 홀(via hole)들을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  37. 제 36 항에 있어서, 상기 박막 요소들을 상기 절연층 상에 증착하는 단계에 의해 상기 고반사층과 상기 박막 요소들 사이의 전기적 접속들이 상기 비어 홀들에서 이루어지는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  38. 개구층을 실질적으로 투명한 유리 기판 상에 증착하는 단계;
    복수의 개구들을 상기 개구층 내에 형성하는 단계;
    절연층을 상기 개구층의 상면 상에 직접 증착하는 단계;
    복수의 비어 홀들을 상기 절연층 내에 형성하는 단계;
    복수의 박막 요소들이 상기 개구층과 상기 복수의 비어 홀들에서 전기적으로 연결되도록 상기 복수의 박막 요소들을 상기 절연층 상에 형성하는 단계; 및
    상기 박막 요소들이 복수의 광 변조 셔터 어셈블리들의 광 변조를 제어하기 위한 제어 매트릭스를 형성하도록 상기 복수의 박막 요소들과 전기적으로 소통하는 상기 복수의 광 변조 셔터 어셈블리들을 상기 복수의 박막 요소들의 상부에 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  39. 제 38 항에 있어서, 상기 개구층은 광 차단 물질(light-blocking material)을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  40. 제 38 항에 있어서, 상기 개구층은 광 반사 물질을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  41. 제 38 항에 있어서, 상기 개구층은 광 흡수 물질을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  42. 제 38 항에 있어서, 상기 개구층은 광 흡수 물질 및 광 반사 물질을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  43. 복수의 박막 요소들을 형성하는 단계; 및
    이동가능 셔터들을 형성하기 위해 에칭된 비결정 실리콘층을 포함하는 복수의 광 변조 셔터 어셈블리들을 상기 박막 요소들의 상면 상에 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
KR1020077021297A 2005-02-23 2006-02-23 디스플레이 장치들 및 그의 제조 방법들 KR100991044B1 (ko)

Applications Claiming Priority (20)

Application Number Priority Date Filing Date Title
US65582705P 2005-02-23 2005-02-23
US60/655,827 2005-02-23
US67605305P 2005-04-29 2005-04-29
US60/676,053 2005-04-29
US11/218,690 US7417782B2 (en) 2005-02-23 2005-09-02 Methods and apparatus for spatial light modulation
US11/218,690 2005-09-02
US11/251,452 2005-10-14
US11/251,034 2005-10-14
US11/251,452 US7304786B2 (en) 2005-02-23 2005-10-14 Methods and apparatus for bi-stable actuation of displays
US11/251,034 US7304785B2 (en) 2005-02-23 2005-10-14 Display methods and apparatus
US11/251,035 2005-10-14
US11/251,035 US7271945B2 (en) 2005-02-23 2005-10-14 Methods and apparatus for actuating displays
US11/326,962 US7755582B2 (en) 2005-02-23 2006-01-06 Display methods and apparatus
US11/326,900 2006-01-06
US11/326,696 2006-01-06
US11/326,900 US8159428B2 (en) 2005-02-23 2006-01-06 Display methods and apparatus
US11/326,784 US7742016B2 (en) 2005-02-23 2006-01-06 Display methods and apparatus
US11/326,784 2006-01-06
US11/326,696 US9158106B2 (en) 2005-02-23 2006-01-06 Display methods and apparatus
US11/326,962 2006-01-06

Publications (2)

Publication Number Publication Date
KR20070114162A true KR20070114162A (ko) 2007-11-29
KR100991044B1 KR100991044B1 (ko) 2010-10-29

Family

ID=36388172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021297A KR100991044B1 (ko) 2005-02-23 2006-02-23 디스플레이 장치들 및 그의 제조 방법들

Country Status (7)

Country Link
EP (1) EP1859311B1 (ko)
JP (4) JP4669520B2 (ko)
KR (1) KR100991044B1 (ko)
CN (1) CN102060258B (ko)
AT (1) ATE414971T1 (ko)
DE (1) DE602006003737D1 (ko)
WO (1) WO2006091860A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973993B2 (en) 2008-11-20 2011-07-05 Samsung Electronics Co., Ltd. Flat panel display and manufacturing method thereof
US8526193B2 (en) 2011-03-08 2013-09-03 Samsung Display Co., Ltd. Display apparatus and method of fabricating the same
US9001404B2 (en) 2011-12-22 2015-04-07 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US7450295B2 (en) 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
JP2013061658A (ja) * 2007-01-19 2013-04-04 Pixtronix Inc Ｍｅｍｓディスプレイ装置
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
US7733552B2 (en) * 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
JP5314039B2 (ja) * 2007-11-16 2013-10-16 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド アクティブディスプレイに対する同時集光及び照明
US8941631B2 (en) 2007-11-16 2015-01-27 Qualcomm Mems Technologies, Inc. Simultaneous light collection and illumination on an active display
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
DE102009033511A1 (de) * 2009-07-15 2011-01-20 Carl Zeiss Smt Ag Mikrospiegelanordnung mit Anti-Reflexbeschichtung sowie Verfahren zu deren Herstellung
KR101570854B1 (ko) * 2009-08-21 2015-11-23 삼성디스플레이 주식회사 마이크로 셔터 및 이를 포함하는 표시 장치
BR112012019383A2 (pt) 2010-02-02 2017-09-12 Pixtronix Inc Circuitos para controlar aparelho de exibição
JP5877992B2 (ja) * 2010-10-25 2016-03-08 株式会社半導体エネルギー研究所 表示装置
US8891051B2 (en) * 2010-10-25 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Backlight and display device
JP5291744B2 (ja) * 2010-11-02 2013-09-18 富士フイルム株式会社 エッチングレジスト用感光性樹脂組成物、パターン作製方法、ｍｅｍｓ構造体及びその作製方法、ドライエッチング方法、ウェットエッチング方法、ｍｅｍｓシャッターデバイス、並びに、画像表示装置
EP2447773B1 (en) 2010-11-02 2013-07-10 Fujifilm Corporation Method for producing a pattern, method for producing a MEMS structure, use of a cured film of a photosensitive composition as a sacrificial layer or as a component of a MEMS structure
US8953120B2 (en) 2011-01-07 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5635449B2 (ja) 2011-03-11 2014-12-03 富士フイルム株式会社 樹脂パターン及びその製造方法、ｍｅｍｓ構造体の製造方法、半導体素子の製造方法、並びに、メッキパターン製造方法
JP5313285B2 (ja) 2011-03-29 2013-10-09 富士フイルム株式会社 ポジ型感光性樹脂組成物、パターン作製方法、ｍｅｍｓ構造体及びその作製方法、ドライエッチング方法、ウェットエッチング方法、ｍｅｍｓシャッターデバイス、並びに、画像表示装置
JP5808944B2 (ja) * 2011-05-11 2015-11-10 ピクストロニクス，インコーポレイテッド 表示装置及び表示装置の製造方法
JP5801602B2 (ja) * 2011-05-12 2015-10-28 ピクストロニクス，インコーポレイテッド 画像表示装置
US9213181B2 (en) 2011-05-20 2015-12-15 Pixtronix, Inc. MEMS anchor and spacer structure
JP5856758B2 (ja) * 2011-05-23 2016-02-10 ピクストロニクス，インコーポレイテッド 表示装置及びその製造方法
JP2012242795A (ja) 2011-05-24 2012-12-10 Japan Display East Co Ltd 表示装置
JP2012252138A (ja) * 2011-06-02 2012-12-20 Japan Display East Co Ltd 表示装置および表示装置の製造方法
JP5856759B2 (ja) 2011-06-03 2016-02-10 ピクストロニクス，インコーポレイテッド 表示装置
JP5856760B2 (ja) * 2011-06-03 2016-02-10 ピクストロニクス，インコーポレイテッド 表示装置及び表示装置の製造方法
JP5762842B2 (ja) * 2011-06-21 2015-08-12 ピクストロニクス，インコーポレイテッド 表示装置及び表示装置の製造方法
US9140900B2 (en) * 2011-07-20 2015-09-22 Pixtronix, Inc. Displays having self-aligned apertures and methods of making the same
US9134529B2 (en) * 2011-07-21 2015-09-15 Pixronix, Inc. Display device with tapered light reflecting layer and manufacturing method for same
JP2013037293A (ja) * 2011-08-10 2013-02-21 Japan Display East Co Ltd 表示装置及び表示装置の製造方法
US9809445B2 (en) * 2011-08-26 2017-11-07 Qualcomm Incorporated Electromechanical system structures with ribs having gaps
WO2013115043A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 表示装置
US9063333B2 (en) * 2012-06-01 2015-06-23 Pixtronix, Inc. Microelectromechanical device and method of manufacturing
KR101881857B1 (ko) * 2012-08-27 2018-08-24 삼성전자주식회사 계단형 패턴 형성 방법
KR101974582B1 (ko) 2012-09-06 2019-05-02 삼성전자주식회사 적외선 투과형 대면적 셔터
US20140168278A1 (en) * 2012-12-13 2014-06-19 Pixtronix, Inc. Display with light modulating pixels organized in off-axis arrangement
US9223128B2 (en) 2012-12-18 2015-12-29 Pixtronix, Inc. Display apparatus with densely packed electromechanical systems display elements
US9122047B2 (en) 2012-12-31 2015-09-01 Pixtronix, Inc. Preventing glass particle injection during the oil fill process
TWI502180B (zh) * 2013-01-16 2015-10-01 Lite On Electronics Guangzhou 具背光之裝置的亮度量測方法及系統
US9235046B2 (en) * 2013-01-30 2016-01-12 Pixtronix, Inc. Low-voltage MEMS shutter assemblies
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
US20140268273A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Integrated elevated aperture layer and display apparatus
JP2014178513A (ja) 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
JP2014178557A (ja) * 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
JP2014178559A (ja) 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
WO2015002016A1 (ja) 2013-07-01 2015-01-08 シャープ株式会社 表示装置
US20150092261A1 (en) * 2013-09-30 2015-04-02 Pixtronix, Inc. Micromechanical flexure design using sidewall beam fabrication technology
US9897796B2 (en) * 2014-04-18 2018-02-20 Snaptrack, Inc. Encapsulated spacers for electromechanical systems display apparatus
CN103969714B (zh) * 2014-05-23 2016-08-31 豪威光电子科技（上海）有限公司 自对准金属层结构、镜片及其制备方法以及镜片模组
JP2016004929A (ja) * 2014-06-18 2016-01-12 東レ株式会社 犠牲層用樹脂組成物およびそれを用いた半導体装置の製造方法
WO2016039209A1 (ja) * 2014-09-11 2016-03-17 シャープ株式会社 表示装置及びその製造方法
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
CN108140341A (zh) * 2015-07-09 2018-06-08 夏普株式会社 有源矩阵基板、显示装置以及制造方法
US10529743B2 (en) * 2015-07-09 2020-01-07 Sharp Kabushiki Kaisha Active matrix substrate, display device, and manufacturing method
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
WO2017164419A1 (ja) * 2016-03-25 2017-09-28 シャープ株式会社 表示パネル、表示装置、及び表示パネルの製造方法
WO2017221815A1 (ja) 2016-06-23 2017-12-28 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
KR102052719B1 (ko) * 2016-06-27 2019-12-05 비아비 솔루션즈 아이엔씨. 광학 디바이스
WO2018003633A1 (ja) 2016-06-28 2018-01-04 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
US11118061B2 (en) * 2018-12-17 2021-09-14 Viavi Solutions Inc. Article including at least one metal portion
US11740532B2 (en) 2018-12-17 2023-08-29 Viavi Solutions Inc. Article including light valves

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH633902A5 (fr) * 1980-03-11 1982-12-31 Centre Electron Horloger Dispositif de modulation de lumiere.
JPS62275230A (ja) * 1986-05-23 1987-11-30 Nippon Telegr & Teleph Corp <Ntt> 光ゲ−トマトリクススイツチ
KR950010659B1 (ko) * 1992-11-10 1995-09-21 재단법인한국전자통신연구소 마이크로 광개폐 장치 및 그 제조방법
KR960001941B1 (ko) * 1992-11-10 1996-02-08 재단법인한국전자통신연구소 평면 디스플레이 장치
US7123216B1 (en) * 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
JP3799092B2 (ja) * 1995-12-29 2006-07-19 アジレント・テクノロジーズ・インク 光変調装置及びディスプレイ装置
JP2000111813A (ja) * 1998-10-05 2000-04-21 Fuji Photo Film Co Ltd 光変調素子及びアレイ型光変調素子並びに平面表示装置
JP2000235152A (ja) * 1999-02-12 2000-08-29 Victor Co Of Japan Ltd 光偏向器
US6137206A (en) * 1999-03-23 2000-10-24 Cronos Integrated Microsystems, Inc. Microelectromechanical rotary structures
US6218762B1 (en) * 1999-05-03 2001-04-17 Mcnc Multi-dimensional scalable displacement enabled microelectromechanical actuator structures and arrays
US6248509B1 (en) * 1999-07-27 2001-06-19 James E. Sanford Maskless photoresist exposure system using mems devices
US6175170B1 (en) * 1999-09-10 2001-01-16 Sridhar Kota Compliant displacement-multiplying apparatus for microelectromechanical systems
US6275320B1 (en) * 1999-09-27 2001-08-14 Jds Uniphase, Inc. MEMS variable optical attenuator
US6469415B2 (en) * 1999-11-29 2002-10-22 Iolon, Inc. Balanced microdevice and rotary electrostatic microactuator use therewith
US6351580B1 (en) * 2000-03-27 2002-02-26 Jds Uniphase Corporation Microelectromechanical devices having brake assemblies therein to control movement of optical shutters and other movable elements
US6360539B1 (en) * 2000-04-05 2002-03-26 Jds Uniphase Corporation Microelectromechanical actuators including driven arched beams for mechanical advantage
WO2001089986A1 (en) * 2000-05-26 2001-11-29 Chaker Khalfaoui A stiction-free electrostatically driven microstructure device
US6775048B1 (en) * 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
US6760505B1 (en) * 2000-11-08 2004-07-06 Xerox Corporation Method of aligning mirrors in an optical cross switch
US6701039B2 (en) * 2001-10-04 2004-03-02 Colibrys S.A. Switching device, in particular for optical applications
EP1454178A2 (en) * 2001-12-03 2004-09-08 Flixel Ltd. Display devices
JP2004117833A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 光減衰器、電子機器および光減衰器駆動方法
US6747773B2 (en) * 2002-10-31 2004-06-08 Agilent Technologies, Inc. Method and structure for stub tunable resonant cavity for photonic crystals
WO2004086098A2 (en) * 2002-12-03 2004-10-07 Flixel Ltd. Display devices
JP4505189B2 (ja) * 2003-03-24 2010-07-21 富士フイルム株式会社 透過型光変調装置及びその実装方法
JP4338442B2 (ja) * 2003-05-23 2009-10-07 富士フイルム株式会社 透過型光変調素子の製造方法
US6996306B2 (en) * 2003-08-25 2006-02-07 Asia Pacific Microsystems, Inc. Electrostatically operated micro-optical devices and method for manufacturing thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973993B2 (en) 2008-11-20 2011-07-05 Samsung Electronics Co., Ltd. Flat panel display and manufacturing method thereof
US8526193B2 (en) 2011-03-08 2013-09-03 Samsung Display Co., Ltd. Display apparatus and method of fabricating the same
US9310605B2 (en) 2011-03-08 2016-04-12 Samsung Display Co., Ltd. Method of fabricating a display apparatus
US9001404B2 (en) 2011-12-22 2015-04-07 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
JP2008533510A (ja) 2008-08-21
EP1859311A2 (en) 2007-11-28
WO2006091860A2 (en) 2006-08-31
JP2013015870A (ja) 2013-01-24
WO2006091860A3 (en) 2006-11-09
JP5788665B2 (ja) 2015-10-07
JP5728443B2 (ja) 2015-06-03
EP1859311B1 (en) 2008-11-19
KR100991044B1 (ko) 2010-10-29
JP4669520B2 (ja) 2011-04-13
WO2006091860A9 (en) 2007-01-04
DE602006003737D1 (de) 2009-01-02
JP2012230426A (ja) 2012-11-22
JP5795566B2 (ja) 2015-10-14
CN102060258B (zh) 2013-07-10
ATE414971T1 (de) 2008-12-15
JP2011043856A (ja) 2011-03-03
CN102060258A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
KR100991044B1 (ko) 디스플레이 장치들 및 그의 제조 방법들
US9500853B2 (en) MEMS-based display apparatus
US7405852B2 (en) Display apparatus and methods for manufacture thereof
US20080158635A1 (en) Display apparatus and methods for manufacture thereof
CN101128766B (zh) 显示装置及其制造方法
US9261694B2 (en) Display apparatus and methods for manufacture thereof
JP5689803B2 (ja) コンプライアントメカニズム用の製造構造およびプロセス
US9140900B2 (en) Displays having self-aligned apertures and methods of making the same
JP6246798B2 (ja) マイクロ電気機械デバイスおよび製造方法
KR101843948B1 (ko) Ｍｅｍｓ 앵커 및 스페이서 구조
JP2005063839A (ja) 光学デバイス及び有機ｅｌ表示装置
WO2010005979A2 (en) Display apparatus and methods for manufacture thereof
CN103777344B (zh) 用于顺性机构的制造结构和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee