KR101843948B1 - Ｍｅｍｓ 앵커 및 스페이서 구조 - Google Patents

Ｍｅｍｓ 앵커 및 스페이서 구조 Download PDF

Info

Publication number
KR101843948B1
KR101843948B1 KR1020167022231A KR20167022231A KR101843948B1 KR 101843948 B1 KR101843948 B1 KR 101843948B1 KR 1020167022231 A KR1020167022231 A KR 1020167022231A KR 20167022231 A KR20167022231 A KR 20167022231A KR 101843948 B1 KR101843948 B1 KR 101843948B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
polymer layer
contact
structural material
Prior art date
Application number
KR1020167022231A
Other languages
English (en)
Other versions
KR20160101208A (ko
Inventor
티모시 제이. 브로스니한
마크 비. 앤더슨
유진 이. 3세 피크
제스퍼 로드윅 스테인
조이스 우
Original Assignee
스냅트랙, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스냅트랙, 인코포레이티드 filed Critical 스냅트랙, 인코포레이티드
Publication of KR20160101208A publication Critical patent/KR20160101208A/ko
Application granted granted Critical
Publication of KR101843948B1 publication Critical patent/KR101843948B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00039—Anchors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/038—Microengines and actuators not provided for in B81B2201/031 - B81B2201/037
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/052—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus
    • B81C2203/054—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus using structural alignment aids, e.g. spacers, interposers, male/female parts, rods or balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24149—Honeycomb-like
    • Y10T428/24157—Filled honeycomb cells [e.g., solid substance in cavities, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24744—Longitudinal or transverse tubular cavity or cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치는 제 1 기판, 제 1 기판에 결합되는 구조 재료로 형성되는 복수의 마이크로 전자기계 시스템(MEMS) 광 변조기들; 및 제 1 기판과 격리된 제 2 기판을 포함한다. 복수의 스페이서들은 제 2 기판이 복수의 광 변조기들로부터 떨어진 최소 거리를 유지하기 위해 제 1 기판으로부터 연장한다. 스페이서들은 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층, 제 1 폴리머 층을 캡슐화하는 제 2 폴리머 층 및 제 2 폴리머 층을 캡슐화하는 구조 재료의 층을 포함한다. 스페이서들은 유체 배리어들로서 사용될 수 있고, 디스플레이 장치에서 MEMS 광 변조기들 중 하나보다 많지만 모두 미만을 둘러싸도록 구성된다.

Description

ＭＥＭＳ 앵커 및 스페이서 구조{MEMS ANCHOR AND SPACER STRUCTURE}
관련된 출원에 대한 상호-참조
본 특허출원은 "MEMS Anchor and Spacer Structure"의 명칭으로 2012년 5월 17일자로 출원된 미국 특허출원 제13/474,532호 및 "Apparatus and Methods For MEMS-Integrated Spacers"의 명칭으로 2011년 5월 20일자로 출원된 미국 가출원 번호 제61/488,574호를 우선권으로 주장한다. 이전 출원들의 발명은 본 특허출원의 일부로 고려되고 참조에 의해 통합된다.
본 발명은 디스플레이들의 분야에 관한 것이다. 특히, 본 발명은 마이크로 전자기계 시스템(MEMS) 앵커(anchor) 및 스페이서 구조의 제조 및 사용에 관한 것이다.
기계 광 변조기들을 포함하는 디스플레이 디바이스들은 수백, 수천, 또는 일부 경우들에서 수백만의 이동 부재들을 포함할 수 있다. 일부 디바이스들에서, 부재의 모든 움직임은 정지 마찰이 부재들 중 하나 또는 둘 이상을 고장 나게 할 기회를 제공한다. 이런 움직임은 모든 부재 부품들을 유체에 침지하고 MEMS 디스플레이 셀에서 두 기판들 사이의 유체 공간 또는 갭 내에서 유체를 밀봉함으로써 용이하게 할 수 있다. 스페이서들은 디스플레이 디바이스의 광 변조기 기판 및 커버 플레이트와 같은 두 기판들 사이의 갭을 유지하기 위해 사용될 수 있다. 일부 구현예들에서, 스페이서들은 그것들이 개별적인 제조 프로세스를 필요로 하기 때문에 제조하기에 비싸다.
본 발명의 시스템들, 방법들 및 디바이스들 각각은 몇몇의 혁신적인 양상들을 포함하고, 이들 중 단 하나가 단독으로 본 명세서에서 개시된 바람직한 속성들을 담당하지는 않는다.
본 발명에서 설명된 주제의 하나의 혁신적인 양상들은 제 1 기판, 상기 제 1 기판에 결합된 구조 재료(structural material)로 형성되는 복수의 MEMS 광 변조기들 및 상기 제 1 기판과 격리된 제 2 기판을 갖는 디스플레이 장치에서 구현될 수 있다. 복수의 스페이서들은 상기 제 1 기판으로부터 연장한다. 상기 스페이서들은 상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층, 상기 제 1 폴리머 층을 캡슐화하는(encapsulating) 제 2 폴리머 층 및 상기 제 2 폴리머 층을 캡슐화하는 상기 구조 재료의 층을 포함한다. 일부 구현예들에서, 상기 복수의 스페이서들은 상기 제 2 기판이 상기 복수의 광 변조기들로부터 떨어진 적어도 최소 거리를 유지하기 위한 크기로 만들어진다. 일부 구현예들에서, 상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않은 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화한다. 일부 구현예들에서, 상기 구조 재료의 층은 상기 제 1 폴리머 층 또는 상기 기판의 외부 표면과 실질적으로 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면을 덮음으로써 상기 제 2 폴리머 층을 캡슐화한다. 일부 구현예들에서, 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층을 포함한다. 일부 구현예들에서, 상기 광 흡수 구조 재료의 층은 반도체 층 및 금속 층을 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 실리콘(Si), 티타늄(Ti), 알루미늄(Al), 알루미늄 산화물(Al2O3), 실리콘 질화물(SiN), 및 산질화물(OxNy) 중 적어도 하나를 포함한다. 일부 구현예들에서, 상기 구조 재료는 광 흡수 재료 상에 부딪히는 광의 적어도 약 80%를 흡수하는 광 흡수 재료를 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층이다.
본 발명에 설명된 주제의 다른 혁신적인 양상은 제 1 기판, 상기 제 1 기판에 결합되는 적어도 MEMS 디바이스 및 상기 제 1 기판과 격리된 제 2 기판을 갖는 장치에서 구현될 수 있다. 복수의 스페이서들은 상기 제 1 기판으로부터 연장한다. 상기 스페이서들은 제 1 폴리머 층, 제 2 폴리머 층, 및 상기 제 1 및 제 2 폴리머 층들을 실질적으로 캡슐화하는 상기 구조 재료의 PECVD-증착된 층을 포함한다. 일부 구현예들에서, 상기 복수의 스페이서들은 상기 제 2 기판이 상기 MEMS 디바이스로부터 떨어진 적어도 최소 거리를 유지하기 위한 크기로 만들어진다. 일부 구현예들에서, 상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화한다. 일부 다른 구현예들에서, 상기 구조 재료의 층은 상기 제 1 폴리머 층 또는 상기 기판의 외부 표면과 실질적으로 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면을 덮음으로써 상기 제 2 폴리머 층을 캡슐화한다. 일부 구현예들에서, 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층을 포함한다. 일부 구현예들에서, 상기 광 흡수 구조 재료의 층은 반도체 층 및 금속 층을 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 Si, Ti, SiN, 및 OxNy 중 적어도 하나를 포함한다. 일부 구현예들에서, 상기 구조 재료는 광 흡수 재료 상에 부딪히는 광의 적어도 약 80%를 흡수하는 광 흡수 재료일 수 있다.
본 발명에 설명된 주제의 다른 혁신적인 양상은 제 1 기판, 광 흡수 구조 재료로 형성되고, 상기 제 1 기판에 의해 지지되는 적어도 하나의 MEMS 디바이스를 갖는 장치에서 구현될 수 있다. 제 2 기판은 상기 제 1 기판과 격리된다. 복수의 스페이서들은 상기 제 1 기판으로부터 연장한다. 상기 스페이서들은 상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층 및 상기 제 1 폴리머 층과 접촉하는 표면을 갖는 제 2 폴리머 층을 포함한다. 스페이서들은 또한 실질적으로 상기 제 1 및 제 2 폴리머 층들을 캡슐화하고, 상기 광 흡수 구조 재료의 층 상에 부딪히는 광의 적어도 약 80%를 흡수하는 상기 광 흡수 구조 재료의 층을 포함한다. 일부 구현예들에서, 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층을 포함한다. 일부 구현예들에서, 상기 복수의 스페이서들은 상기 제 2 기판이 상기 MEMS 디바이스로부터 떨어진 적어도 최소 거리를 유지하기 위한 크기로 만들어진다. 일부 구현예들에서, 상기 광 흡수 구조 재료의 층은 반도체 층 및 금속 층을 포함한다. 일부 구현예들에서, 상기 광 흡수 구조 재료의 층은 Si, Ti, SiN 및 OxNy 중 적어도 하나를 포함한다. 일부 구현예들에서, 상기 광 흡수 구조 재료의 층은 PECVD-증착된 층이다.
본 발명에서 설명된 주제의 다른 혁신적인 양상은 제 1 기판, 상기 제 1 기판에 의해 지지되는 적어도 하나의 MEMS 디바이스 및 상기 제 1 기판과 격리된 제 2 기판을 갖는 장치에서 구현될 수 있다. 복수의 스페이서들은 상기 제 1 기판으로부터 연장한다. 상기 스페이서들은 상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층 및 상기 제 1 폴리머 층과 접촉하는 표면을 갖는 제 2 폴리머 층을 포함한다. 상기 스페이서들은 또한 상기 제 1 및 제 2 폴리머 층들을 캡슐화하는 상기 PECVD-증착된 층을 포함한다. 일부 구현예들에서, 상기 복수의 스페이서들은 상기 제 2 기판이 상기 MEMS 디바이스로부터 떨어진 적어도 최소 거리를 유지하기 위한 크기로 만들어진다. 일부 구현예들에서, 상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화한다. 일부 구현예들에서, 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층을 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 반도체 층 및 금속 층을 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 Si, Ti, SiN, 및 OxNy 중 적어도 하나를 포함한다. 일부 구현예들에서, 광 흡수 구조 재료 상에 부딪히는 광의 적어도 약 80%를 흡수하는 광 흡수 재료를 포함한다.
본 발명에서 설명된 주제의 다른 혁신적인 양상은 제 1 기판, 상기 제 1 기판에 결합되는 구조 재료로 형성되는 복수의 마이크로 전자기계 시스템(MEMS) 광 변조기들 및 상기 제 1 기판과 격리된 제 2 기판을 갖는 디스플레이 장치에서 구현될 수 있다. 디스플레이 장치는 상기 복수의 MEMS 광 변조기들 중 적어도 하나를 상기 제 1 기판 위에 매달리게 하기 위한 적어도 하나의 앵커를 포함한다. 상기 앵커는 상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층, 상기 제 1 폴리머 층과 접촉하는 표면을 갖는 제 2 폴리머 층 및 상기 제 1 및 제 2 폴리머 층들을 캡슐화하는 상기 구조 재료의 층을 포함한다. 일부 구현예들에서, 상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화한다. 일부 구현예들에서, 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층을 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 반도체 층 및 금속 층 을 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 Si, Ti, SiN 및 OxNy 중 적어도 하나를 포함한다. 일부 구현예들에서, 상기 구조 재료는 광 흡수 구조 재료 상에 부딪히는 광의 적어도 약 80%를 흡수하는 광 흡수 재료를 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 PECVD-증착된 층이다.
본 발명에서 설명된 주제의 다른 혁신적인 양상은 제 1 기판, 상기 제 1 기판에 결합되는 구조 재료로 형성되는 복수의 MEMS 광 변조기들 및 상기 제 1 기판과 격리된 제 2 기판을 갖는 디스플레이 장치에서 구현될 수 있다. 디스플레이 장치는 상기 MEMS 광 변조기들 중 하나보다 많지만 모두 미만을 실질적으로 둘러싸는 유체 배리어를 포함한다. 상기 유체 배리어는 상기 제 1 기판으로부터 연장하고, 상기 디스플레이에 걸쳐 상기 둘러싸여진 MEMS 광 변조기들로의 유체의 흐름을 방해하도록 구성된다. 일부 구현예들에서, 상기 유체 배리어는 상기 제 1 기판 위의 상기 복수의 MEMS 광 변조기들의 높이와 실질적으로 동일한 상기 제 1 기판 위의 높이를 갖는다. 일부 구현예들에서, 상기 유체 배리어는 개구들에 의해 격리되는 복수의 불연속 배리어 구조체들을 포함한다. 일부 구현예들에서, 상기 복수의 불연속 배리어 구조체들 중 적어도 하나는 상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층, 상기 제 1 폴리머 층과 접촉하는 표면을 갖는 제 2 폴리머 층 및 상기 제 1 및 제 2 폴리머 층을 캡슐화하는 상기 구조 재료의 층을 포함한다.
본 발명에서 설명된 주제의 다른 혁신적인 양상은 제 1 기판, 상기 제 1 기판에 결합되는 구조 재료로 형성되는 복수의 MEMS 디바이스들 및 상기 제 1 기판과 격리된 제 2 기판을 갖는 장치에서 구현될 수 있다. 상기 장치는 복수의 스페이서들을 포함하는 유체 배리어를 포함한다. 스페이서들은 제 1 폴리머 층, 제 2 폴리머 층 및 상기 구조 재료의 층을 포함한다. 상기 제 1 폴리머 층은 상기 제 1 기판 및 상기 구조 재료의 층에 의해 캡슐화된다. 일부 구현예들에서, 상기 복수의 스페이서들은 적어도 하나의 MEMS 디바이스 둘레에서 실질적으로 연속한 배리어를 형성한다. 일부 구현예들에서, 상기 스페이서들은 MEMS 디바이스들 중 하나보다 많지만 모두 미만을 실질적으로 둘러싼다.
본 발명에서 설명된 주제의 다른 혁신적인 양상은 제 1 기판, 상기 제 1 기판에 의해 지지되는 복수의 MEMS 디바이스들 및 상기 제 1 기판과 격리된 제 2 기판을 갖는 장치에서 구현될 수 있다. 상기 장치는 MEMS 디바이스들 중 하나보다 많지만 모두 미만을 실질적으로 둘러싸도록 구성되는 복수의 스페이서들을 포함하는 유체 배리어를 포함한다. 일부 구현예들에서, 상기 복수의 스페이서들은 적어도 하나의 MEMS 디바이스 둘레에서 실질적으로 연속한 배리어를 형성한다. 일부 구현예들에서, 상기 MEMS 디바이스는 구조 재료로 형성되고, 상기 스페이서들은 제 1 폴리머 층, 제 2 폴리머 층 및 구조 재료의 층을 포함한다.
본 발명에서 설명된 주제의 다른 혁신적인 양상은 구조 재료의 층에 의해 캡슐화되는 제 1 폴리머 층 및 제 2 폴리머 층을 포함하는 앵커 및 스페이서를 형성하는 단계- 여기서 상기 앵커 및 상기 스페이서를 형성함 - 를 포함하는 디스플레이 조립체를 제조하기 위한 방법으로 구현될 수 있다. 상기 앵커 및 상기 스페이서를 형성하는 프로세스는 제 1 투명 기판 상에 상기 제 1 폴리머 층을 증착시키는 단계 및 그 다음 상기 제 1 폴리머 층을 패터닝 및 경화시키는 단계를 포함한다. 상기 제 1 폴리머 층을 패터닝 및 경화시키는 단계 후에, 상기 제 2 폴리머 층은 상기 제 1 투명 기판 및 상기 제 1 폴리머 층의 잔여부의 상부 상에 증착된다. 상기 제 2 폴리머 층은 그 다음 패터닝 및 경화된다. 구조 재료의 층은 PECVD를 이용하여 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 위에 증착된다. 상기 구조 재료의 층은 그 다음 상기 앵커 및 상기 스페이서를 형성하기 위해 패터닝 및 경화된다. 상기 제 1 및 제 2 폴리머 층들의 잔여 부분들은 그 다음 상기 스페이서가 상기 구조 재료의 층에 의해 실질적으로 캡슐화된 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층을 포함하도록 상기 앵커 및 상기 스페이서를 릴리즈하기(release) 위해 제거된다. 일부 구현예들에서, 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트를 포함한다. 일부 구현예들에서, 상기 구조 재료의 층은 상기 구조 재료의 층 상에 부딪히는 광의 적어도 약 80%을 흡수하는 광 흡수 재료를 포함한다. 일부 구현예들에서, 상기 제 2 폴리머 층은 상기 경화된 제 1 폴리머 층의 부분들이 상기 제 2 폴리머 층의 잔여 부분들에 의해 캡슐화되도록 상기 제 1 폴리머 층의 상기 잔여부의 상부 상의 상기 제 1 투명 기판 상에 증착될 수 있다.
본 명세서에서 설명된 주제의 하나 또는 둘 이상의 구현예들의 세부사항들은 첨부된 도면들 및 아래의 설명에 개시된다. 본 요약에서 제공된 예들은 MEMS-기반 디스플레이들에 관하여 주로 설명되지만, 본 명세서에서 제공된 개념들은 LCD, OLED, 전기영동(electrophoretic), 및 전계 방출 디스플레이들과 같은 다른 유형들의 디스플레이들뿐만 아니라 MEMS 마이크로폰들, 센서들, 및 광 스위치들과 같은 다른 비-디스플레이 MEMS 디바이스들에 적용할 수 있다. 다른 특징들, 양상들 및 장점들은 상세한 설명, 도면들 및 청구범위로부터 명백해질 것이다. 다음 도면들의 상대적인 치수들은 축적으로 도시되지 않았음에 유의한다.
도 1a는 직시형(direct-view) MEMS-기반 디스플레이 장치의 예시 개략적 다이어그램을 도시한다.
도 1b는 호스트 디바이스의 예시 블록 다이어그램을 도시한다.
도 2a는 예시 셔터-기반 광 변조기의 예시 사시도를 도시한다.
도 2b는 롤링 액추에이터 셔터-기반 광 변조기의 단면도를 도시한다.
도 2c는 예시적인 비 셔터-기반 MEMS 광 변조기의 단면도를 도시한다.
도 2d는 전기습윤(electrowetting)-기반 광 변조 어레이의 단면도를 도시한다.
도 3a는 제어 매트릭스의 개략적 다이어그램 예시를 도시한다.
도 3b는 도 3a의 제어 매트릭스에 연결된 셔터-기반 광 변조기들의 어레이의 사시도를 도시한다.
도 4a 및 도 4b는 이중 액추에이터 셔터 조립체의 예시도들을 도시한다.
도 5는 셔터-기반 광 변조기들을 통합하는 디스플레이 장치의 예시 단면도를 도시한다.
도 6은 디스플레이의 MEMS-다운 구성에 이용하기 위한 어퍼처 플레이트(aperture plate)의 구조체들의 예시 단면도를 도시한다.
도 7은 디스플레이 MEMS-다운 구성에서 사용하기 위한 광 변조기 기판 및 어퍼처 플레이트의 단면도를 도시한다.
도 8은 디스플레이 장치에서 사용하기 위한 기판 상의 스페이서들 및 앵커들을 동시에 제조하기 위한 제조 프로세스의 흐름도를 도시한다.
도 9a 내지 도 9g는 도 8의 제조 프로세스를 이용하여 예시 스페이서 및 앵커 조립체의 구성의 단계들의 단면도들을 도시한다.
도 10은 앵커 및 셔터 조립체의 대안적인 구성의 예시 단면도를 도시한다.
도 11은 앵커 및 셔터 조립체의 다른 대안적인 구성의 예시 단면도를 도시한다.
도 12a 및 도 12b는 MEMS 디바이스의 대응하는 부분들과 함께 형성되는 2개의 앵커 및 셔터 조립체들의 예시 단면도들을 도시한다.
도 13은 단일 제조 프로세스에 의해 기판 상에 형성되는 앵커 및 개별 스페이서의 예시 단면도를 도시한다.
도 14a 내지 도 14d는 디스플레이 장치에서 사용하기 위한 예시 유체 배리어 구성들을 도시한다.
도 15a 내지 도 15c는 디스플레이 장치에서 사용하기 위한 추가 예시 유체 배리어 구성들을 도시한다.
본 발명은 디스플레이 장치에서 사용하기 위한 MEMS 앵커 및 스페이서 구조체들의 제조에 관한 것이다. 특히, MEMS 앵커 및 스페이서 구조체들은 단일 제조 프로세스를 채용함으로써 디스플레이 장치의 광 변조 기판 상에 제조될 수 있다. 일부 구현예들에서, 통합된 MEMS 앵커 및 스페이서 구조체는 구조 재료의 층에 의해 캡슐화되는 제 1 폴리머 층 및 제 2 폴리머 층을 포함할 수 있다. 구조 재료의 층은 광 흡수일 수 있고, 플라즈마 강화 화학 기상 증착(PECVD) 기법을 이용함으로써 증착될 수 있다. 일부 구현예들에서, 제 2 폴리머 층은 제 1 폴리머 층을 캡슐화할 수 있는데, 이는 결국 구조 재료의 층에 의해 캡슐화될 것이다. 게다가, 앵커 및 스페이서 구조체들은 통합된 MEMS 앵커 및 스페이서 구조체로서 형성될 수 있다. 이런 구현예들에서, 앵커의 부분들은 또한 스페이서로서 기능한다. 일부 구현예들에서, 스페이서들은 유체 배리어들로서 기능할 수 있다. 일부 구현예들에서, 유체 배리어들은 완전히 또는 실질적으로 MEMS 디바이스들 중 하나 또는 둘 이상이지만 모두 미만을 둘러싼다. 디스플레이 장치에 대응하는 애플리케이션들에서, MEMS 디바이스들은 MEMS 광 변조기들일 수 있다.
본 발명에서 설명된 주제의 특정 구현예들은 다음의 잠재적 장점들 중 하나 또는 둘 이상을 실현하도록 구현될 수 있다. 본 명세서에서 설명된 제조 프로세스는 앵커들 및 스페이서들의 동시 형성을 가능하게 한다. 상기 프로세스는 MEMS 디스플레이들을 제조하는 비용 및 복잡성을 감소시키는데, 이 프로세스에서 스페이서들은 전형적으로 개별, 추가 프로세스로 제조되거나 부가된다. 단일 제조 프로세스만을 이용함에 의한 비용 감소에 더하여, 단일 제조 프로세스의 채용은 그것들이 또한 스페이서들로서 기능할 수 있는 충분하게 탄력이 있는 앵커들의 제조를 야기한다. 게다가, 기계적 광 변조기들을 둘러싸는 유체를 포함하는 디스플레이 장치에서 유체 배리어들로서 스페이서들의 사용은 디스플레이 상에 충격에 기인하는 디스플레이 장치에 걸쳐 유체를 통하여 전파되고 있는 압력파들에 의해 초래될 할 수 있는 광 변조기들에 대한 손상의 방지를 돕는다.
도 1a는 직시형 MEMS-기반 디스플레이 장치(100)의 개략적 다이어그램을 도시한다. 디스플레이 장치(100)는 행과 열로 배열된 복수의 광 변조기들(102a-102d)(일반적으로 "광 변조기들(102)")을 포함한다. 디스플레이 장치(100)에서, 광 변조기들(102a 및 102d)은 개방 상태이고, 광을 통과하게 한다. 광 변조기들(102b 및 102c)은 폐쇄 상태이고, 광의 통과를 방해한다. 광 변조기들(102a-102d)의 상태를 선택적으로 설정함으로써, 디스플레이 장치(100)는, 램프 또는 램프들(105)에 의해 조사되는 경우, 투과형(backlit) 디스플레이에 대한 영상(104)을 형성하기 위해 활용될 수 있다. 다른 구현예에서, 장치(100)는 장치의 전방으로부터 비롯되는 환경광(ambient light)의 반사에 의해 영상을 형성할 수 있다. 다른 구현예에서, 장치(100)는 디스플레이의 전방에 위치된 램프 또는 램프들로부터의 광의 반사에 의해, 즉, 정면 조명(front light)의 사용에 의해 영상을 형성할 수 있다.
일부 구현예들에서, 각 광 변조기(102)는 영상(104)의 화소(106)에 대응한다. 일부 다른 구현예들에서, 디스플레이 장치(100)는 영상(104)에 화소(106)를 형성하기 위해 복수의 광 변조기들을 이용할 수 있다. 예를 들면, 디스플레이 장치(100)는 삼색-지정 광 변조기들(102)을 포함할 수 있다. 특정 화소(106)에 대응하는 컬러-지정 광 변조기들(102) 중 하나 또는 둘 이상을 선택적으로 개방함으로써, 디스플레이 장치(100)는 영상(104)에 컬러 화소(106)를 생성시킬 수 있다. 다른 예에서, 디스플레이 장치(100)는 영상(104)에서 조도 레벨을 제공하기 위해 화소(106)당 둘 이상의 광 변조기들(102)을 포함한다. 영상에 대하여, "화소(pixel)"는 영상의 해상도에 의해 정의된 가장 작은 화소(picture element)에 대응한다. 디스플레이 장치(100)의 구조 컴포넌트들에 대하여, 용어 "화소(pixel)"는 영상의 단일 화소를 형성하는 광을 변조하도록 이용되는 결합된 기계적 그리고 전기적 컴포넌트들을 지칭한다.
디스플레이 장치(100)는 그것이 투사 애플리케이션들에서 전형적으로 발견되는 이미징 옵틱스(imaging optics)를 포함하지 않는다는 점에서 직시형 디스플레이이다. 투사 디스플레이에서, 디스플레이 장치의 표면 상에 형성된 영상은 스크린 또는 벽 상에 투사된다. 디스플레이 장치는 실질적으로 투사된 영상보다 작다. 직시형 디스플레이에서, 사용자는 디스플레이 장치를 직접 봄으로써 영상을 보는데, 이는 디스플레이 상에서 보이는 휘도 및/또는 명암(contrast)을 개선하기 위한 광 변조기들 및 선택적으로 백라이트 또는 정면 조명을 포함한다.
직시형 디스플레이들은 투과 또는 반사 모드 중 어느 하나로 동작할 수 있다. 투과 디스플레이에서, 광 변조기들은 디스플레이 뒤에 위치된 램프 또는 램프들로부터 비롯되는 광을 필터링 또는 선택적으로 차단한다. 램프들로부터의 광은 각 화소가 균일하게 조사될 수 있도록 광 가이드(lightguide) 또는 "백라이트" 안으로 선택적으로 주사된다. 투과 직시형 디스플레이들은 광 변조기들을 포함하는 하나의 기판이 백라이트의 상부 상에 직접 위치되는 샌드위치 조립체 배열을 용이하게 하기 위해 종종 투명한 또는 글라스 기판들 상에 형성된다.
각 광 변조기(102)는 셔터(108) 및 어퍼처(109)를 포함할 수 있다. 영상(104)의 화소(106)를 조사하기 위해, 셔터(108)는 그것이 광을 어퍼처(109)를 통하여 뷰어(viewer)로 통과할 수 있게 하도록 위치된다. 화소(106)가 불이 켜지지 않게 유지하기 위해, 셔터(108)는 그것이 어퍼처(109)를 통하여 광의 통과를 차단하도록 위치된다. 어퍼처(109)는 각 광 변조기(102)의 반사 또는 광-흡수 재료를 통하여 패터닝된 개구에 의해 한정된다.
디스플레이 장치는 또한 셔터들의 움직임을 제어하기 위해 기판에 그리고 광 변조기들에 연결된 제어 매트릭스를 포함한다. 제어 매트릭스는 화소들의 행당 적어도 하나의 쓰기 허용(write-enable) 상호연결(interconnection)(110)(또한 "스캔-라인 상호연결"로 지칭됨), 화소들의 각 열당 하나의 데이터 상호연결(112), 및 모든 화소들, 또는 적어도 디스플레이 장치(100)에서 복수의 열들 및 복수의 행들 양측으로부터의 화소들에 공통 전압을 제공하는 하나의 공통 상호연결(114)을 포함하는 일련의 전기 상호연결들(예를 들면, 상호연결들(110, 112 및 114)을 포함한다. 적절한 전압("쓰기-허용 전압, VWE")의 애플리케이션에 대응하여, 주어진 화소들의 행에 대한 쓰기-허용 상호연결(110)은 새로운 셔터 움직임 명령들을 수락하기 위해 행에서의 화소들을 준비한다. 데이터 상호연결들(112)은 데이터 전압 펄스들의 형태로 새로운 움직임 명령들을 통신한다. 데이터 상호연결들(112)에 인가된 데이터 전압 펄스들은, 일부 구현예들에서, 셔터들의 정전기 움직임에 직접 기여한다. 일부 다른 구현예들에서, 데이터 전압 펄스들은 스위치들, 예를 들면, 트랜지스터 또는 전형적으로 데이터 전압들보다 크기가 높은 개별 구동 전압들의 광 변조기들(102)로의 인가를 제어하는 다른 비-선형 회로 소자들을 제어한다. 이런 구동 전압들의 인가는 그 다음 셔터들(108)의 정전기 구동 움직임을 초래한다.
도 1b는 호스트 디바이스(즉, 셀 폰, 스마트폰, PDA, MP3 플레이어, 태블릿, e-리더 등)의 블록 다이어그램(120)의 예를 도시한다. 호스트 디바이스는 디스플레이 장치(128), 호스트 프로세서(122), 환경 센서들(124), 사용자 입력 모듈(126), 및 전력원을 포함한다.
디스플레이 장치(128)는 복수의 스캔 드라이버들(130)(또한 "쓰기 허용 전압원들"로 지칭됨), 복수의 데이터 드라이버들(132)(또한 "데이터 전압원들"로 지칭됨), 제어기(134), 공통 드라이버들(138), 램프들(140-146), 및 램프 드라이버들(148)을 포함한다. 스캔 드라이버들(130)은 쓰기 허용 전압들을 스캔-라인 상호연결들(110)에 인가한다. 데이터 드라이버들(132)은 데이터 전압들을 데이터 상호연결들(112)에 인가한다.
디스플레이 장치의 일부 구현예들에서, 데이터 드라이버들(132)은, 특히, 영상(104)의 휘도 레벨이 아날로그 방식으로 도출되는 경우, 아날로그 데이터 전압들을 광 변조기들에 공급하도록 구성된다. 아날로그 동작에서, 광 변조기들(102)은, 중간 범위의 전압들이 데이터 상호연결들(112)을 통하여 인가되는 경우, 셔터들(108)에서 중간 범위의 개방 상태들 및 따라서 영상(104)에서 중간 범위의 조명 상태들 또는 조도 레벨들을 초래하도록 설계된다. 다른 경우들에서, 데이터 드라이버들(132)은 단지 감소한 세트의 2, 3 또는 4개의 디지털 전압 레벨들만을 데이터 상호연결들(112)에 인가하도록 구성된다. 이런 전압 레벨들은, 디지털 방식으로, 셔터들(108) 각각에 대한 개방 상태, 폐쇄 상태, 또는 다른 이산(discrete) 상태를 설정하도록 설계된다.
스캔 드라이버들(130) 및 데이터 드라이버들(132)은 디지털 제어기 회로(134)(또한 "제어기(134)"로 지칭됨)에 연결된다. 제어기는 주로 행들에 의해 및 영상 프레임들에 의해 그룹된 미리 결정된 시퀀스들로 계획된 직렬 방식으로 데이터를 데이터 드라이버들(132)로 전송한다. 데이터 드라이버들(132)은 직렬 대 병렬 데이터 변환기들, 레벨 시프팅, 및 일부 애플리케이션들에 대하여 디지털 대 아날로그 전압 변환기들을 포함할 수 있다.
디스플레이 장치는 또한 공통 전압원들로서 지칭되는 일련의 공통 드라이버들(138)을 선택적으로 포함한다. 일부 구현예들에서, 공통 드라이버들(138)은, 예를 들면, 전압을 일련의 공통 상호연결들(114)에 공급함으로써, DC 공통 전위를 광 변조기들의 어레이 내의 모든 광 변조기들에 공급한다. 일부 구현예들에서, 제어기(134)로부터 명령들을 따르는 공통 드라이버들(138)은 광 변조기들의 어레이로의 전압 펄스들 또는 신호들, 예를 들면, 어레이의 복수의 행들 및 열들의 모든 광 변조기들의 동시 구동을 구동 및/또는 개시할 수 있는 전체 구동 펄스들을 유출한다.
상이한 디스플레이 기능들을 위한 드라이버들의 모두(예를 들면, 스캔 드라이버들(130), 데이터 드라이버들(132) 및 공통 드라이버들(138))는 제어기(134)에 의해 시간-동기화된다. 제어기로부터의 타이밍 명령들은 램프 드라이버들(148)을 통하여 적색, 녹색 및 청색 및 백색 램프들(각각, 140, 142, 144 및 146)의 조도, 화소들의 어레이 내의 특정 행들의 쓰기-허용 및 시퀀싱, 데이터 드라이버들(132)로부터의 전압들의 출력, 및 광 변조기 구동을 제공하는 전압들의 출력을 조정한다.
제어기(134)는 셔터들(108)의 각각이 새로운 영상(104)에 적합한 한계 레벨들에 재설정될 수 있는 시퀀싱 또는 어드레싱 방식을 결정한다. 새로운 영상들(104)은 주기적 간격들로 설정될 수 있다. 예를 들면, 비디오 디스플레이들에 대하여, 비디오의 색 영상들(104) 또는 프레임들은 범위가 10 내지 300 헤르츠(㎐)인 주파수들로 재생된다. 일부 구현예들에서, 어레이에 대한 영상 프레임의 설정은 대안적인 영상 프레임들이 적색, 녹색 및 청색과 같은 컬러들의 교대 급수(alternating series)로 조사되도록 램프들(140, 142, 144 및 146)의 조사와 동기화된다. 각각의 색에 대한 영상 프레임들은 컬러 서브프레임으로서 지칭된다. 필드 순차 컬러 방법으로서 지칭되는 이런 방법에서, 컬러 서브프레임들이 20㎐ 초과의 주파수들로 교번하면, 사람의 뇌는 넓고 연속적인 범위의 컬러들을 갖는 영상의 인식으로 교번 프레임 영상들을 평균할 것이다. 교번의 실시예들에서, 원색들을 갖는 넷 이상의 램프들이 디스플레이 장치(100)에 채용될 수 있고, 적색, 녹색 및 청색 이외의 원색들이 채용될 수 있다.
디스플레이 장치(100)가 개방 및 폐쇄 상태 사이의 셔터들(108)의 디지털 스위칭을 위해 설계되는 일부 구현예들에서, 제어기(134)는, 이전에 설명된 바와 같이, 시분할 그레이 스케일의 방법에 의해 영상을 형성한다. 일부 구현예들에서, 디스플레이 장치(100)는 화소당 복수의 셔터들(108)의 사용을 통하여 그레이 스케일을 제공할 수 있다.
일부 구현예들에서, 영상 상태(104)에 대한 데이터가 또한 스캔 라인들로서 지칭되는 개별 행들을 순차 어드레싱함으로써 제어기(134)에 의해 변조기 어레이로 로딩된다. 시퀀스에서 각 행 또는 스캔 라인에 대하여, 스캔 드라이버(130)는 어레이의 그 행에 대하여 쓰기-허용 전압을 쓰기 허용 상호연결(110)에 인가하고, 그 후, 데이터 드라이버(132)는 선택된 행에서의 각 열에 대하여 원하는 셔터 상태들에 대응하는 데이터 전압들을 공급한다. 이런 프로세스는 데이터가 어레이의 모든 행들에 대하여 로딩될 때까지 반복된다. 일부 구현예들에서, 데이터 로딩을 위한 선택된 행들의 시퀀스는 선형이고, 어레이에서 상부에서 하부로 진행한다. 일부 다른 구현예들에서, 선택된 행들의 시퀀스는 시각적 아티팩트(artifacts)를 최소화하기 위해 의사-램던화된다. 그리고, 일부 다른 구현예들에서, 시퀀싱은 블록들에 의해 체계화되고, 여기서, 블록에 대하여, 영상 상태(104)의 어떤 부분 만에 대한 데이터가 예를 들면, 시퀀스에서 어레이의 단지 매 5번째 행만을 어드레싱함으로써 어레이로 로딩된다.
일부 구현예들에서, 영상 데이터를 어레이로 로딩하기 위한 프로세스는 셔터들(108)을 구동하는 프로세스로부터 시간상 분리된다. 이런 구현예들에서, 변조기 어레이는 어레이의 각 화소에 대한 데이터 메모리 부재들을 포함할 수 있고, 제어 매트릭스는 메모리 부재들에 저장된 데이터에 따라 셔터들(108)의 동시 구동을 개시하기 위해 트리거 신호들을 공통 드라이버(138)로부터 운반하기 위한 전체 구동 상호연결을 포함할 수 있다.
대안적인 구현예들에서, 화소들의 어레이 및 화소들을 제어하는 제어 매트릭스는 직사각형 행들 및 열들 이외의 구성들로 배열될 수 있다. 예를 들면, 화소들은 6각형 어레이들 또는 곡선의 행들 및 열들로 배열될 수 있다. 일반적으로, 본 명세서에서 사용된 바와 같이, 용어 스캔-라인은 쓰기-허용 상호연결을 공유하는 임의의 복수의 화소들을 지칭할 것이다.
호스트 프로세서(122)는 일반적으로 호스트의 동작들을 제어한다. 예를 들면, 호스트 프로세서는 휴대 전자 디바이스를 제어하기 위한 범용 또는 특수 목적 프로세서일 수 있다. 호스트 디바이스(120) 내에 포함된 디스플레이 장치(128)에 대하여, 호스트 프로세서는 영상 데이터뿐만 아니라 호스트에 관한 추가 데이터를 출력한다. 이런 정보는 환경광 또는 온도와 같은 환경 센서들로부터의 데이터; 예를 들면, 호스트의 동작 모드 또는 호스트의 전력원에 남은 전력의 양을 포함하는 호스트에 관한 정보; 영상 데이터의 콘텐츠에 관한 정보; 영상 데이터의 유형에 관한 정보; 및/또는 이미징 모드를 선택하는데 사용하기 위한 디스플레이 장치에 대한 명령들을 포함할 수 있다.
사용자 입력 모듈(126)은 사용자의 개인 선호들을 직접 또는 호스트 프로세서(122) 중 어느 하나를 통하여 제어기(134)로 전달한다. 일부 구현예들에서, 사용자 입력 모듈은 사용자가 "더 짙은 컬러", "더 우수한 명암", "더 낮은 전력", "증가된 휘도", "스포츠들", "라이브 액션", 또는 "애니메이션"과 같은 개인 선호들을 프로그래밍하는 소프트웨어에 의해 제어된다. 일부 다른 구현예들에서, 이들 기호들은 스위치 또는 다이얼과 같은 하드웨어를 이용하여 호스트로 입력된다. 제어기(134)로의 복수의 데이터 입력은 제어기가 데이터를 최적 이미징 특성들에 대응하는 다양한 드라이버들(130, 132, 138 및 148)로 제공하도록 지시한다.
환경 센서 모듈(124)은 또한 호스트 디바이스의 일부로서 포함될 수 있다. 환경 센서 모듈은 온도 및 또는 환경광 조건들과 같은 주변 환경에 관한 데이터를 수신한다. 센서 모듈(124)은 디바이스가 실내 또는 오피스 환경 대 밝은 일광의 실외 환경 대 그리고 야간의 실외 환경에서 동작하고 있는지를 구분하도록 프로그래밍될 수 있다. 센서 모듈은 이런 정보를 디스플레이 제어기(134)로 통신하고, 그래서 제어기는 주변 환경에 대응하여 시청 조건들을 최적화할 수 있다.
도 2a는 예시적인 셔터-기반 광 변조기(200)의 사시도를 도시한다. 셔터-기반 광 변조기는 도 1a의 직시형 MEMS-기반 디스플레이 장치(100)에 통합하기에 적합하다. 광 변조기(200)는 액추에이터(204)에 결합되는 셔터(202)를 포함한다. 액추에이터 (204)는 2개의 개별 순응(compliant) 전극 빔 액추에이터들(205)("액추에이터들(205)")로 형성될 수 있다. 셔터(202)는 일측 상에서 액추에이터들(205)에 결합된다. 액추에이터들(205)은 실질적으로 표면(203)에 평행한 동작의 평면에서 표면(203) 위에서 가로로(traversely) 셔터(202)를 이동시킨다. 셔터(202)의 반대측은 액추에이터(204)에 의해 인가되는 힘들에 대항하는 복원력을 제공하는 스프링 (207)에 결합된다.
각 액추에이터(205)는 셔터(202)를 로드 앵커(208)에 연결하는 순응 로드 빔(206)을 포함한다. 로드 앵커들(208)은 순응 로드 빔들(206)과 함께, 셔터(202)가 표면(203)에 근접하게 매달린 상태를 유지하는 기계적 지지체들로서 동작한다. 표면은 광의 통과를 허용하기 위한 하나 또는 둘 이상의 어퍼처 홀들(211)을 포함한다. 로드 앵커들(208)은 순응 로드 빔들(206) 및 셔터(202)를 표면(203)에 물리적으로 연결하고, 로드 빔들(206)을 바이어스 전압에, 일부 경우들에서는 접지에 전기적으로 연결한다.
기판이 실리콘과 같은 불투명이면, 어퍼처 홀들(211)은 기판(204)을 관통하여 홀들의 어레이를 식각함으로써 기판에 형성된다. 기판(204)이 글라스 또는 플라스틱과 같은 투명이면, 어퍼처 홀들(211)은 기판(203) 상에 증착된 광차단 재료의 층에 형성된다. 어퍼처 홀들(211)은 일반적으로 원형, 타원형, 다각형, 구불구불하거나(serpentine), 또는 형상이 불규칙적일 수 있다.
또한, 각 액추에이터(205)는 각 로드 빔(206)에 근접하여 위치되는 순응 구동 빔(216)을 포함한다. 구동 빔들(216)은 일단에서 구동 빔들(216) 사이에 공유된 구동 빔 앵커(218)에 결합한다. 각 구동 빔(216)의 타단은 이동이 자유롭다. 각 구동 빔(216)은, 구동 빔(216)의 자유단 및 로드 빔(206)의 앵커링된 단부 근방에서 로드 빔(206)에 가장 근접하도록 만곡된다.
동작 시에, 광 변조기(200)를 통합하는 디스플레이 장치는 구동 빔 앵커(218)를 통하여 전기 전위를 구동 빔들(216)에 인가한다. 제 2 전기 전위는 로드 빔들(206)에 인가될 수 있다. 구동 빔들(216)과 로드 빔들(206) 사이의 결과적인 전위차는 구동 빔들(216)의 자유단들을 로드 빔들(206)의 앵커링된 단부들을 향하여 끌어당기고, 로드 빔들(206)의 셔터 단부들을 구동 빔들(216)의 앵커링된 단부들을 향하여 끌어당기는데, 그에 의해 셔터(202)를 구동 앵커(218)를 향하여 가로로 구동한다. 순응 부재들(206)은 스프링들로서 작동하여, 빔들(206 및 216) 양단의 전압 전위가 제거되면, 로드 빔들(206)이 셔터(202)를 다시 그 초기 위치로 밀어내고, 로드 빔들(206)에 저장된 응력을 이완시킨다.
광 변조기(200)와 같은 광 변조기는 전압들이 제거된 이후에 셔터를 자신의 휴지 위치로 되돌리기 위한, 스프링과 같은 수동 복원력을 포함한다. 다른 셔터 조립체들은 셔터를 개방 또는 폐쇄 상태 중 어느 하나로 이동하기 위한 "개방" 및 "폐쇄" 액추에이터들의 이중 세트 및 "개방" 및 "폐쇄" 전극들의 개별 세트들을 통합한다.
셔터들 및 어퍼처들의 어레이가 적절한 조도 레벨들을 갖는 영상들, 많은 경우들에서는 움직이는 영상들을 생성하기 위해 제어 매트릭스를 통하여 제어될 수 있는 다양한 방법들이 있다. 일부 경우들에서, 제어는 디스플레이의 주변의 드라이버 회로들에 연결되는 행 및 열 상호연결들의 수동 매트릭스 어레이에 의해 달성된다. 다른 경우들에서, 어레이의 각 화소 내에 스위칭 및/또는 데이터 저장 부재들을 포함하는 것은(소위 능동 매트릭스) 디스플레이의 속도, 조도 레벨 및/또는 전력 소모 성능을 개선하기 위해 적절하다.
디스플레이 장치(100)는, 대안적인 구현예들에서, 위에서 설명된 셔터 조립체(200)와 같은 가로의 셔터-기반 광 변조기들 이외의 광 변조기들을 포함한다. 예를 들면, 도 2b는 롤링 액추에이터 셔터-기반 광 변조기(220)의 단면도를 도시한다. 롤링 액추에이터 셔터-기반 광 변조기(220)는 도 1a의 MEMS-기반 디스플레이 장치(100)의 대안적인 구현예에 통합하기에 적합하다. 롤링 액추에이터-기반 광 변조기는 고정 전극에 대향하여 배치되고, 전계의 인가시 셔터로서 기능하기 위해 특정 방향으로 이동하도록 바이어스된 이동 가능한 전극을 포함한다. 일부 구현예들에서, 광 변조기(220)는 기판(228)과 절연층(224) 사이에 배치된 평면 전극(226) 및 절연층(224)에 부착된 고정 단부(230)를 갖는 이동 가능한 전극(222)을 포함한다. 임의의 인가된 전압이 없는 경우, 이동 가능한 전극(222)의 이동 가능한 단부(232)는 롤링된 상태를 생성하기 위해 고정 단부(230)를 향하여 롤링하도록 자유롭다. 전극들(222 및 226) 사이의 전압의 인가는 이동 가능한 전극(222)이 펼쳐지고 절연층(224)에 대하여 평탄하게 놓이게 하며, 그에 의해 기판(228)을 통하여 이동하는 광을 차단하는 셔터로서 작용한다. 이동 가능한 전극(222)은 전압이 제거된 후에 탄성 복원력에 의해 롤링된 상태로 복귀한다. 롤링된 상태로의 바이어스는 비등방성(anisotropic) 응력 상태를 포함하도록 이동 가능한 전극(222)을 제조함으로써 달성될 수 있다.
도 2c는 예시적인 비 셔터-기반 MEMS 광 변조기(250)의 단면도를 도시한다. 광 탭 변조기(250)는 도 1a의 MEMS-기반 디스플레이 장치(100)의 대안적인 구현예에 통합하기에 적합하다. 광 탭은 부분(frustrated) 전반사(TIR; total internal reflection)의 원리에 따라 동작한다. 즉, 광(252)이 광 가이드(254) 안으로 도입되고, 여기서 간섭 없이, 광(252)은 대부분 전반사에 기인하여 광 가이드(254)의 전방 또는 후방 표면들을 통하여 광 가이드를 빠져나갈 수 없다. 광 탭(250)은 광 가이드(254)에 접촉하는 탭 부재(256)에 대응하여, 탭 부재(256)에 인접한 광 가이드(254)의 표면에 부딪히는 광(252)이 탭 부재(256)를 통하여 광 가이드(254)를 뷰어쪽으로 빠져나가서, 영상의 형성에 기여할 정도로 충분히 높은 지수의 굴절률을 갖는 탭 부재(256)를 포함한다.
일부 구현예들에서, 탭 부재(256)는 유연한(flexible) 투명 재료의 빔(258) 의 부분으로서 형성된다. 전극들(260)은 빔(258)의 일측의 일부들을 덮는다. 대향 전극들(262)은 광 가이드(254) 상에 배치된다. 전극들(260 및 262) 양단에 전압을 인가함으로써, 광 가이드(254)에 대한 탭 부재(256)의 위치는 광 가이드(254)로부터 광(252)을 선택적으로 추출하도록 제어될 수 있다.
도 2d는 전기습윤-기반 광변조 어레이(270)의 예시 단면도이다. 전기습윤-기반 광변조 어레이(270)는 도 1a의 MEMS-기반 디스플레이 장치(100)의 대안적인 구현예에 통합하기에 적합하다. 광 변조 어레이(270)는 광학적 공동(274) 상에 형성된 복수의 전기습윤-기반 광 변조 셀들(272a-272d)(일반적으로 "셀들(272)")을 포함한다. 광 변조 어레이(270)는 또한 셀들(272)에 대응하는 컬러 필터들(276)의 세트를 포함한다.
각 셀(272)은 물(또는 다른 투명 도전성 또는 극성 유체)의 층(278), 광 흡수 오일의 층(280), 투명 전극(282)(예를 들면, 인듐-주석 산화물(ITO)로 만들어짐), 및 광 흡수 오일의 층(280)과 투명 전극(282) 사이에 위치된 절연층(284)을 포함한다. 본 명세서에 설명된 구현예에서, 전극은 셀(272)의 후방 표면의 일부를 차지한다.
셀(272)의 후방 표면의 잔여부는 광학 공동(274)의 전방 표면을 형성하는 반사성 어퍼처 층(286)으로 형성된다. 반사성 어퍼처 층(286)은 반사성 금속 또는 유전체 미러를 형성하는 박막들의 스택과 같은 반사성 재료로 형성된다. 각 셀(272)에 대하여, 어퍼처는 광이 통과할 수 있도록 반사성 어퍼처 층(286)에 형성된다. 셀을 위한 전극(282)은 어퍼처에서 다른 유전체 층에 의해 분리된 반사성 어퍼처 층(286)을 형성하는 재료 위에 증착된다.
광학적 공동(274)의 잔여부는 반사성 어퍼처 층(286) 근처에 위치된 광 가이드(288), 및 반사성 어퍼처 층(286)에 대향하는 광 가이드(288)의 일측 상의 제 2 반사성 층(290)을 포함한다. 일련의 광 리디렉터들(light redirectors; 291)이 광 가이드의 후방 표면 상에서 제 2 반사성 층 부근에 형성된다. 광 리디렉터들(291)은 확산 또는 경면(specular) 반사기 중 어느 하나일 수 있다. LED와 같은 하나 또는 둘 이상의 광원들(292)은 광(294)을 광 가이드(288) 안으로 주사한다.
대안적인 구현예에서, 추가의 투명한 기판(미도시)은 광 가이드(288)와 광 변조 어레이(270) 사이에 위치된다. 이런 구현예에서, 반사성 어퍼처 층(286)은 광 가이드(288)의 표면 대신에 추가의 투명 기판 상에 형성된다.
동작시, 셀(예를 들면, 셀(272b 또는 272c))의 전극(282)으로의 전압의 인가는 셀의 광 흡수 오일(280)이 셀(272)의 일부에 수집되게 한다. 그 결과, 광 흡수 오일(280)은 더 이상 반사성 어퍼처 층(286)에 형성된 어퍼처를 통한 광의 통과를 막지 않는다(예를 들면, 셀들(272b 및 272c) 참조). 다음으로, 어퍼처에서 백라이트를 빠져나가는 광은 영상의 컬러 화소를 형성하기 위해 셀을 통하여 그리고 컬러 필터들(276)의 세트에서 대응하는 컬러 필터들(예를 들면, 적색, 녹색 또는 청색)을 빠져나갈 수 있다. 전극(282)이 접지되는 경우, 광 흡수 오일(280)은 반사성 어퍼처 층(286)의 어퍼처를 덮고, 그것을 통과하기 위해 시도하는 임의의 광(294)을 흡수한다.
전압이 셀(272)에 인가되는 경우 오일(280)을 수집하는 영역은 영상의 형성과 관련된 불필요한 공간(wasted space)을 구성한다. 이런 영역은 전압이 인가되는지 아니든지 비-투과성이다. 따라서, 반사성 어퍼처 층(286)의 반사성 부분들의 포함 없이, 이런 영역은 그렇지 않으면 영상의 형성에 기여하도록 사용될 수 있는 광을 흡수한다. 그러나, 반사성 어퍼처 층(286)의 포함을 통해, 그렇지 않으면 흡수될 수 있는 이런 광은 상이한 어퍼처를 통하여 향후에 빠져나가기 위해 다시 광 가이드(290)로 반사된다. 전기습윤-기반 광 변조 어레이(270)는 본 명세서에서 설명된 디스플레이 장치에 포함하기에 적합한 비-셔터-기반 MEMS 변조기의 유일한 예는 아니다. 다른 형태의 비-셔터-기반 MEMS 변조기들은 유사하게 본 발명의 범위를 벗어나지 않고 본 명세서에서 설명된 제어기 기능들 중 다양한 것들에 의해 제어될 수 있다.
도 3a는 적합한 제어 매트릭스(300)의 예시 개략적 다이어그램을 도시한다. 제어 매트릭스(300)는 도 1a의 MEMS-기반 디스플레이 장치(100)에 통합된 광 변조기들을 제어하기에 적합하다. 도 3b는 도 3a의 제어 매트릭스(300)에 연결된 셔터-기반 광 변조기들의 어레이(320)의 사시도를 도시한다. 제어 매트릭스(300)는 화소들의 어레이(320)("어레이(320)")를 어드레싱할 수 있다. 각 화소(301)는 액추에이터(303)에 의해 제어되는, 도 2a의 셔터 조립체(200)와 같은 탄성 셔터 조립체(302)를 포함할 수 있다. 각 화소는 또한 어퍼처들(324)을 포함하는 어퍼처 층(322)을 포함할 수 있다.
제어 매트릭스(300)는 셔터 조립체들(302)이 형성되는 기판(304)의 표면 상의 확산 또는 박막-증착된 전기 회로로서 제조된다. 제어 매트릭스(300)는 제어 매트릭스(300)에서 화소들(301)의 각 행에 대한 스캔-라인 상호연결(306) 및 제어 매트릭스(300)에서 화소들(301)의 각 열에 대한 데이터-상호연결(308)을 포함한다. 각 스캔-라인 상호연결(306)은 쓰기-허용 전압원(307)을 화소들(301)의 대응하는 행의 화소들(301)에 전기적으로 연결한다. 각 데이터 상호연결(308)은 데이터 전압원("Vd 소스")(309)을 화소들(301)의 대응하는 열의 화소들(301)에 전기적으로 연결한다. 제어 매트릭스(300)에서, Vd 소스(309)는 셔터 조립체들(302)의 구동을 위해 사용되는 대부분의 에너지를 제공한다. 따라서, 데이터 전압원, Vd 소스(309)는 또한 구동 전압원으로서 기능한다.
도 3a 및 도 3b를 참조하면, 각 화소(301)에 대하여 또는 화소들의 어레이(320)의 각 셔터 조립체(302)에 대하여, 제어 매트릭스(300)는 트랜지스터(310) 및 커패시터(312)를 포함한다. 각 트랜지스터(310)의 게이트는 화소(301)가 위치되는 어레이(320)에서의 행의 스캔-라인 상호연결(306)에 전기적으로 연결된다. 각 트랜지스터(310)의 소스는 그의 대응하는 데이터 상호연결(308)에 전기적으로 연결된다. 각 셔터 조립체(302)의 액추에이터(303)는 2개의 전극들을 포함한다. 각 트랜지스터(310)의 드레인은 대응하는 커패시터(312)의 하나의 전극에 그리고 대응하는 액추에이터(303)의 전극들 중 하나에 병렬로 전기적으로 연결된다. 셔터 조립체(302)에서 커패시터(312)의 다른 전극 및 액추에이터(303)의 다른 전극은 공통 또는 접지 전위에 연결된다. 대안적인 구현예들에서, 트랜지스터들(310)은 반도체 다이오드들 및 또는 금속-절연체-금속 샌드위치 유형 스위칭 부재들로 대신할 수 있다.
동작시, 영상을 형성하기 위하여, 제어 매트릭스(300)는 Vwe를 각 스캔-라인 상호연결(306)에 차례로 인가함으로써 순차로 어레이(320)에서의 각 행을 쓰기-허용할 수 있다. 쓰기-허용된 행에 대하여, 행에서의 화소들(301)의 트랜지스터들(310)의 게이트들로의 Vwe의 인가는 데이터 상호연결들(308)을 통한 전류의 흐름이 트랜지스터들(310)을 통하여 셔터 조립체(302)의 액추에이터(303)에 전위를 인가하게 한다. 행이 쓰기-허용되는 동안, 데이터 전압들(Vd)은 데이터 상호연결들(308)에 선택적으로 인가된다. 아날로그 그레이 스케일을 제공하는 구현예들에서, 각 데이터 상호연결(308)에 인가된 데이터 전압은 쓰기-허용된 스캔-라인 상호연결(306)과 데이터 상호연결(308)의 교차점에 위치된 화소(301)의 원하는 휘도와 관련하여 변화된다. 디지털 제어 방식들을 제공하는 구현예들에서, 데이터 전압은 상대적으로 낮은 크기 전압(즉, 접지 근처 전압)이 되거나 또는 Vat(구동 임계 전압)을 충족 또는 초과 중 어느 하나가 되도록 선택된다. 데이터 상호연결(308)로의 Vat의 인가에 대응하여, 대응하는 셔터 조립체(302)에서의 액추에이터(303)는 구동하여 그 셔터 조립체(302)에서 셔터를 개방한다. 데이터 상호연결(308)에 인가된 전압은 제어 매트릭스(300)가 Vwe를 행로의 인가를 중단한 이후에도 화소(301)의 커패시터(312)에 여전히 저장된다. 따라서, 전압 Vwe는 셔터 조립체(302)가 구동하기에 충분히 긴 시간들 동안 행 상에서 대기 및 유지할 필요는 없고; 이러한 구동은 쓰기-허용 전압이 행으로부터 제거된 후에 진행될 수 있다. 커패시터들(312)은 또한 어레이(320)내의 메모리 부재들로서 기능하며, 영상 프레임의 조사를 위한 구동 명령들을 저장한다.
화소들(301)뿐만 아니라 어레이(320)의 제어 매트릭스(300)는 기판(304) 상에 형성된다. 어레이는 어레이(320)의 각 화소들(301)을 위한 어퍼처(324) 들의 세트를 포함하는, 기판(304) 상에 배치된 어퍼처 층(322)을 포함한다. 어퍼처들(324)은 각 화소에서 셔터 조립체들(302)과 정렬된다. 일부 구현예들에서, 기판(304)은 글라스 또는 플라스틱과 같은 투명 재료로 만들어진다. 일부 다른 구현예들에서, 기판(304)은 불투명 재료로 만들어지지만, 여기서 홀들이 어퍼처들(324)을 형성하도록 식각된다.
셔터 조립체(302)는 액추에이터(303)와 함께 쌍안정으로(bi-stable) 만들어질 수 있다. 즉, 셔터들은 셔터들을 어느 하나의 위치에 유지하게 위해 필요한 전력을 거의 갖지 않거나 전혀 갖지 않는 적어도 2개의 평형 위치들(예를 들면, 개방 또는 폐쇄)로 존재할 수 있다. 보다 상세하게는, 셔터 조립체(302)는 기계적으로 쌍안정일 수 있다. 일단 셔터 조립체(302)의 셔터의 위치가 설정되면, 그 위치를 유지하기 위하여 전기 에너지 또는 유지 전압은 필요하지 않다. 셔터 조립체(302)의 물리적 부재들 상의 기계적 응력들은 셔터를 제자리에 유지할 수 있다.
셔터 조립체(302)는 액추에이터(303)와 함께 또한 전기적으로 쌍안정으로 만들어질 수 있다. 전기적으로 쌍안정한 셔터 조립체에서, 셔터 조립체의 구동 전압 미만의 전압들의 범위가 존재하는데, 이는 폐쇄 액추에이터에 인가되면(셔터가 개방 또는 폐쇄 중 어느 하나임), 대항력(opposing force)이 셔터에 가해지는 경우에도 액추에이터를 폐쇄로 유지하고 셔터를 제자리에 유지한다. 대항력은 도 2a에 도시된 셔터-기반 광 변조기(200)의 스프링(207)과 같은 스프링에 의해 가해질 수도 있거나, 또는 대항력은 "개방" 또는 "폐쇄" 액추에이터와 같은 대향 액추에이터에 의해 가해질 수 있다.
광 변조기 어레이(320)는 화소당 단일 MEMS 광 변조기를 갖는 것으로 도시된다. 복수의 MEMS 광 변조기들이 각 화소에 제공되고, 그에 의해 각 화소에서 단지 이진 "온" 또는 "오프" 광학 상태들보다 많은 가능성을 제공하는 다른 구현예들이 가능하다. 화소에서 복수의 MEMS 광 변조기들이 제공되고, 광 변조기들의 각각과 연관된 어퍼처들(324)이 동일하지 않은 면적들을 갖는 어떤 형태들의 코딩 영역 분할 그레이 스케일(coded area division gray scale)이 가능하다.
일부 다른 구현예들에서, 롤러-기반 광 변조기(220), 광 탭(250) 또는 전기습윤-기반 광 변조기 어레이(270)뿐만 아니라 다른 MEMS-기반 광 변조기들이 광 변조기 어레이(320) 내에서 셔터 조립체(302)를 대신할 수 있다.
도 4a 및 도 4b는 이중 액추에이터 셔터 조립체(400)의 예시도들을 도시한다. 이중 셔터 액추에이터 조립체는, 도 4a에 도시된 바와 같이, 개방 상태이다. 도 4b는 폐쇄 상태의 이중 액추에이터 셔터 조립체(400)를 도시한다. 셔터 조립체(200)와 대조적으로, 셔터 조립체(400)는 셔터(406)의 어느 일측에 액추에이터들(402 및 404)을 포함한다. 각 액추에이터(402 및 404)는 독립적으로 제어된다. 제 1 액추에이터인 셔터-개방 액추에이터(402)는 셔터(406)를 개방하도록 기능한다. 제 2 대향 액추에이터인 셔터-폐쇄 액추에이터(404)는 셔터(406)를 폐쇄하도록 기능한다. 액추에이터들(402 및 404)의 양측 모두는 순응 빔 전극 액추에이터들이다. 액추에이터들(402 및 404)은 위에 셔터가 매달린 어퍼처 층(407)에 실질적으로 평행한 평면에서 셔터(406)를 구동함으로써 셔터(406)를 개방 및 폐쇄한다. 셔터(406)는 액추에이터들(402 및 404)에 부착된 앵커들(408)에 의해 어퍼처 층(407) 위에서 근거리(short distance)에 매달린다. 셔터(406)의 이동 축을 따른 셔터(406)의 양단부들에 부착된 지지체들의 포함은 셔터(406)의 평면외 운동(out of plane motion)을 감소시키고 상기 운동을 기판에 실질적으로 평행한 면으로 한정한다. 도 3a의 제어 매트릭스(300)와 유사하게, 셔터 조립체(400)와의 사용을 위해 적합한 제어 매트릭스는 대향하는 셔터-개방 액추에이터 및 셔터-폐쇄 액추에이터들(402 및 404)의 각각에 대하여 하나의 트랜지스터 및 하나의 커패시터를 포함할 수 있다.
셔터(406)는 광이 통과할 수 있는 2개의 셔터 어퍼처들(412)을 포함한다. 어퍼처 층(407)은 3개의 어퍼처들(409)의 세트를 포함한다. 도 4a에서, 셔터 조립체(400)는 개방 상태이고, 이와 같이, 셔터-개방 액추에이터(402)는 작동되며, 셔터-폐쇄 액추에이터(404)는 그의 이완된(relaxed) 위치에 있고, 셔터 어퍼처들(412)의 중심 라인들은 어퍼처 층 어퍼처들(409)의 2개의 중심 라인들과 일치된다. 도 4b에서, 셔터 조립체(400)는 폐쇄 상태로 이동되었고, 이와 같이, 셔터-개방 액추에이터(402)는 그의 이완된 위치에 있고, 셔터-폐쇄 액추에이터(404)가 구동되었으며, 셔터(406)의 광 차단 부분들은 이제 어퍼처들(409)을 통한 광의 투과를 차단하는 위치에 있다(점선들로 도시됨).
각 어퍼처는 그의 주변 둘레에 적어도 하나의 에지를 갖는다. 예를 들면, 직사각형 어퍼처들(409)은 4개의 에지들을 갖는다. 원형, 타원형, 계란형, 또는 다른 곡선의 어퍼처들이 어퍼처 층(407)에 형성되는 대안적인 구현예들에서, 각 어퍼처는 단지 단일 에지만을 가질 수 있다. 일부 다른 구현예들에서, 어퍼처들은 수학적 의미에서 분리되거나 또는 공통부분을 갖지 않을(disjoint) 필요는 없지만, 그 대신 연결될 수 있다. 다시 말해서, 어퍼처의 부분들 또는 형상화된 섹션들은 각 셔터에 대한 대응성(correspondence)을 유지할 수 있지만, 이들 섹션들의 몇몇은 어퍼처의 단일의 연속적인 주위가 복수의 셔터들에 의해 공유되도록 연결될 수 있다.
다양한 출구각(exit angle)들을 갖는 광이 개방 상태의 어퍼처들(412 및 409)을 통과하게 할 수 있도록 하기 위하여, 어퍼처 층(407)에서의 어퍼처들(409)의 대응하는 폭 또는 크기보다 큰 폭 또는 크기를 셔터 어퍼처들(412)에 제공하는 것이 유리하다. 폐쇄 상태에서 광이 빠져나가는 것을 효과적으로 차단하기 위하여, 셔터(406)의 광 차단 부분들은 어퍼처들(409)과 오버랩되는 것이 바람직하다. 도 4b는 셔터(406)에서 광 차단 부분들의 에지와 어퍼처 층(407)에 형성된 어퍼처(409)의 하나의 에지 사이의 미리 정의된 오버랩(overlap)(416)을 도시한다.
정전기 액추에이터들(402 및 404)은 그들의 전압-변위 거동이 셔터 조립체(400)에 쌍안정 특성을 제공하도록 설계된다. 셔터-개방 및 셔터-폐쇄 액추에이터들의 각각에 대하여 구동 전압 미만의 전압들의 범위가 존재하는데, 이는 그 액추에이터가 폐쇄 상태인 동안 인가되면(셔터가 개방 또는 폐쇄 중 어느 하나임), 심지어 구동 전압이 대향하는 액추에이터에 인가된 후에도, 액추에이터를 폐쇄로 유지하고 그리고 셔터를 제자리에 유지할 것이다. 그러한 대항력에 반하여 셔터의 위치를 유지하기 위해 필요한 최소 전압은 유지 전압 Vm으로 지칭된다.
도 5는 셔터-기반 광 변조기들(셔터 조립체들)(502)을 통합하는 디스플레이 장치(500)의 예시 단면도를 도시한다. 각 셔터 조립체는 셔터(503) 및 앵커(505)를 통합한다. 앵커들(505) 및 셔터들(503) 사이에 연결될 경우, 셔터들을 표면 위에 가까이에 매달리도록 돕는 순응 빔 액추에이터들은 도시되지 않는다. 셔터 조립체들(502)은 바람직하게는 플라스틱 또는 글라스로 만들어진 투명 기판(504) 상에 배치된다. 배면(rear-facing) 반사층인, 기판 (504) 상에 배치된 반사막(506)은 셔터 조립체들(502)의 셔터들(503)의 폐쇄 위치 아래에 위치된 복수의 표면 어퍼처들(508)을 형성한다. 반사막(506)은 표면 어퍼처들(508)을 통과하지 않은 광을 디스플레이 장치(500)의 후방으로 다시 반사한다. 반사 어퍼처 층(506)은, 스퍼터링, 증발, 이온 도금, 레이저 절삭(laser ablation), 또는 화학적 기상 증착과 같은 복수의 기상 증착 기법들에 의하여 박막 형태로 형성되는 함유물들이 없는 파인-그레인(fine-grained) 금속막일 수 있다. 다른 구현예에서, 배면 반사층(506)은 유전체 미러와 같은 미러로 형성될 수 있다. 유전체 미러는 고굴절률과 저굴절률의 재료들을 교번하는 유전체 박막들의 스택으로서 제조될 수 있다. 셔터들(503)을 반사막(506)으로부터 분리시키며 그 내부에서 셔터가 자유롭게 움직이는 수직 갭은 0.5 내지 10 미크론의 범위 내이다. 수직 갭의 크기는 바람직하게는, 도 4b에 도시된 오버랩(416)과 같은, 폐쇄 상태에서 셔터들(503)의 에지 및 어퍼처들(508)의 에지 사이의 측면 오버랩보다 작다.
디스플레이 장치(500)는 선택적인 확산기(512) 및/또는 기판(504)을 평면 광 가이드(516)로부터 분리시키는 선택적인 휘도 강화막(brightness enhancing film, 514)을 포함한다. 광 가이드는 투명한 재료, 즉, 글라스 또는 플라스틱 재료를 포함한다. 광 가이드(516)는 하나 또는 둘 이상의 광원들(518)에 의해 조사되며 백라이트를 형성한다. 광원들(518)은, 예를 들면, 백열등들, 형광등들, 레이저들, 또는 발광 다이오드들(LED)일 수 있고, 이에 한정되지 않는다. 반사기(519)는 램프(518)로부터의 광을 광 가이드(516)로 지향하도록 돕는다. 전면 반사막(520)은 백라이트(516) 뒤에 배치되며, 광을 셔터 조립체들(502)로 반사시킨다. 셔터 조립체들(502) 중 하나를 통과하지 않은 백라이트로부터의 광선(521)과 같은 광선들은 백라이트로 되돌아가서 막(520)으로부터 다시 반사될 것이다. 이러한 방식으로, 제 1 경로 상에 영상을 형성하기 위해 디스플레이를 떠나지(leave) 못한 광은 셔터 조립체들(502)의 어레이에서 다른 개방 어퍼처들을 통하여 투과하기 위해 재활용되고 이용 가능해질 수 있다. 이러한 광 재활용은 디스플레이의 조사 효과를 증가시킨다고 증명되어 왔다.
광 가이드(516)는 램프(518)로부터의 광을 어퍼처들(508)로 따라서 디스플레이의 전방으로 다시 지향시키는 일련의 기하형상의 광 리디렉터들 또는 프리즘들(517)을 포함한다. 이러한 광 리디렉터들은 그 단면이 교대로 삼각형, 사다리꼴, 또는 만곡될 수 있는 형상을 갖는 광 가이드 (516)의 플라스틱 바디 안에 몰딩될 수 있다. 프리즘들(517)의 밀도는 일반적으로 램프(518)로부터의 거리에 의해 증가한다.
일부 구현예들에서, 어퍼처 층(506)은 광 흡수 재료로 만들어질 수 있고, 대안적인 구현예들에서, 셔터(503)의 표면들은 광 흡수 재료 또는 광 반사 재료로 코팅될 수 있다. 일부 다른 구현예들에서, 어퍼처 층(506)은 광 가이드(516)의 표면 상에 직접 증착될 수 있다. 일부 구현예들에서, 어퍼처 층(506)은 셔터들(503) 및 앵커들(505)과 동일한 기판 상에 배치될 필요가 없다(이하 설명되는 MEMS-다운 구성과 같음).
일부 구현예들에서, 광원들(518)은 상이한 컬러, 예를 들면, 적색, 녹색, 및 청색의 램프들을 포함할 수 있다. 컬러 영상은 인간의 두뇌가 상이하게 채색된 영상들을 단일의 다중-컬러 영상으로 평균화하기 위해 충분한 속도로 상이한 컬러들의 램프들로 영상을 순차적으로 조사함으로써 형성될 수 있다. 다양한 컬러-지정 영상들은 셔터 조립체들(502)의 어레이를 이용하여 형성된다. 다른 구현예에서, 광원(518)은 세 개보다 많은 상이한 컬러들 갖는 램프들을 포함한다. 예를 들면, 광원(518)은 적색, 녹색, 청색, 및 백색 램프들을 갖거나, 적색, 녹색, 청색, 및 황색 램프들을 가질 수 있다.
커버 플레이트(522)는 디스플레이 장치(500)의 전면을 형성한다. 커버 플레이트(522)의 후방측은 명암을 증가시키기 위해 블랙 매트릭스(524)로 덮을 수 있다. 대안적인 구현예들에서, 커버 플레이트는 컬러 필터들, 예를 들면, 셔터 조립체들(502) 중 상이한 것들에 대응되는 개별 적색, 녹색, 및 청색 필터들을 포함한다. 커버 플레이트(522)는 갭 (526)을 형성하는, 셔터 조립체들(502)로부터 미리 결정된 거리만큼 이격되어 지지된다. 갭(526)은 기계적 지지체들 또는 스페이서들(527)에 의해 및/또는 커버 플레이트(522)를 기판(504)에 부착시키는 접착성 실(seal)(528)에 의해 유지된다.
접착성 실(528)은 유체(530) 내에서 밀봉된다. 유체(530)는 바람직하게는 약 10 센티푸아즈 미만의 점성들 및 바람직하게는 약 2.0 초과의 비유전율, 및 약 104 V/cm 초과의 절연 파괴 강도들로 제작된다. 또한, 유체(530)는 윤활유로서 기능할 수 있다. 일부 구현예에서, 유체(530)는 높은 표면 습윤 능력을 갖는 소수성 액체이다. 대안적인 구현예들에서, 유체(530)는 기판(504)의 굴절률보다 크거나 또는 작은 굴절률을 갖는다.
기계적 광 변조기들을 통합하는 디스플레이들은 수백, 수천, 또는 일부 경우들에서 수백만의 이동 부재들을 포함할 수 있다. 일부 디바이스들에서, 부재의 모든 움직임은 부재들 중 하나 또는 둘 이상을 디스에이블(disable)하기 위해 정지 마찰에 대한 기회를 제공한다. 이런 움직임은 모든 부품들을 유체(또한 유체로서 지칭됨)에 담그고, MEMS 디스플레이 셀의 유체 공간 또는 갭 내에 유체를 밀봉시킴으로써,(예를 들면, 접착제에 의해) 용이하게 된다. 유체는 통상 낮은 마찰 계수, 저 점도, 및 장기간에 걸친 최소 저하 효과를 갖는 것이다. MEMS-기반 디스플레이 조립체가 유체(530)를 위한 어떤 액체를 포함하는 경우, 상기 액체는 MEMS-기반 광 변조기의 이동 부품들 중 일부를 적어도 부분적으로 둘러싼다. 구동 전압들을 감소시키기 위해, 액체는 바람직하게는 70 센티푸아즈 미만, 더 바람직하게는 10 센티푸아즈 미만의 점성들을 갖는다. 70 센티푸아즈 미만의 점성들을 갖는 액체들은 낮은 분자량들을 갖는 재료들을 포함할 수 있다: 4000 그램/몰 미만, 또는, 일부 경우에서 400 그램/몰 미만. 적합한 유체들(530)은 탈이온수, 메탄올, 에탄올, 및 다른 알코올들, 파라핀들, 올레핀들, 에테르들, 실리콘 오일들, 불화계 실리콘 오일들, 또는 다른 천연 또는 합성 용제들 또는 윤활유들을 포함할 수 있고, 이에 한정되지 않는다. 유용한 유체들은 헥사메틸디실록산(hexamethyldisiloxane) 및 옥타메틸트리실록산(octamethyltrisiloxane)과 같은 폴리디메틸실록산류(PDMS; ploydimethylsiloxane), 또는 헥실펜타메틸디실록산(hexylpentamethyldisiloxane)과 같은 알킬 메틸 실록산류일 수 있다. 유용한 유체들은 옥탄 또는 데칸과 같은 알칸일 수 있다. 유용한 유체들은 니트로메탄(nitromethane) 과 같은 니트로알칸류(nitroalkanes)일 수 있다. 유용한 유체들은 톨루엔 또는 디에틸벤젠(diethylbenzene)과 같은 방향족 화합물일 수 있다. 유용한 유체들은 부타논(butanone) 또는 메틸 이소부틸(isobutyl) 케톤과 같은 케톤류일 수 있다. 유용한 유체들은 클로로벤젠과 같은 클로로카본류(chlorocarbon)일 수 있다. 유용한 유체들은 디클로로플루오로에탄(dichlorofluoroethane) 또는 클로로트리플루오로에틸렌(chlorotrifluoroethylene)과 같은 클로로플루오로카본류(chlorofluorocarbons)일 수 있다. 그리고, 이러한 디스플레이 조립체에 대하여 간주되는 다른 유체들은 부틸 아세테이트(butyl acetate) 및 디메틸포름아미드(dimethylformamide)를 포함한다. 이들 디스플레이들에 대한 또 다른 유용한 유체들은 하이드로 플루오르 에테르류(hydro fluoro ethers), 퍼플루오로폴리에테르류(perfluoropolyethers), 하이드로 플루오르 폴리 에테르류, 펜타놀(pentanol), 부탄올(butanol)을 포함한다. 예시 적합한 하이드로 플루오르 에테르류는 에틸 나넌플루오로부틸 에테르(ethyl nonafluorobutyl ether) 및 2-트리플루오로메틸-3-에톡시도데카플루오로헥산(ethoxydodecafluorohexane)을 포함한다.
시트 금속 또는 몰딩된 플라스틱 조립체 브래킷(532)이 커버 플레이트(522), 기판(504), 백라이트(516) 및 다른 컴포넌트 부분들을 에지 주위에서 함께 유지한다. 조립체 브래킷(532)은 결합된 디스플레이 장치(500)에 강도를 더하기 위해 스크류들 또는 인덴트 탭들(indent tabs)로 고정된다. 일부 구현예들에서, 광원(518)은 에폭시 포팅 화합물(epoxy potting compound)에 의해 제자리에 몰딩된다. 반사기들(536)은 광 가이드(516)의 에지들로부터 빠져나오는 광을 다시 광 가이드로 되돌리는 것을 돕는다. 셔터 조립체들(502) 및 램프들(518)에 제어 신호들뿐만 아니라 전력을 공급하는 전기적 상호접속들은 도 5 에 도시되지 않는다.
일부 다른 구현예들에서, 도 2a 내지 도 2d에 도시된 바와 같이, 롤러-기반 광 변조기(220), 광 탭(250), 또는 전기습윤-기반 광 변조 어레이(270)뿐만 아니라 다른 MEMS-기반 광 변조기들이 디스플레이 장치(500) 내에서 셔터 조립체들(502)을 대신할 수 있다.
디스플레이 장치(500)는 MEMS-업 구성으로 지칭되며, 여기서 MEMS 기반 광 변조기들은 기판(504)의 전면 상에, 즉, 뷰어로 향하는 표면 상에 형성된다. 셔터 조립체들(502)은 반사 어퍼처 층(506)의 상부 상에 직접 형성된다. MEMS-다운 구성으로서 지칭되는 대안적인 구현예에서, 셔터 조립체들은 반사 어퍼처 층이 형성되는 기판과 격리된 기판 상에 배치된다. 복수의 어퍼처들을 한정하는, 반사 어퍼처 층이 형성되는 기판은 본 명세서에서 어퍼처 플레이트라고 지칭된다. MEMS-다운 구성에서, MEMS-기반 광 변조기들을 운반(carry)하는 기판은 디스플레이 장치(500)의 커버 플레이트(522)를 대신하고, MEMS-기반 광 변조기들이 상부 기판의 후면, 즉, 뷰어로부터 떨어져 대면하는 백라이트(516)를 향하는 표면 상에 위치되도록 지향된다. MEMS-기반 광 변조기들은 이에 의해 반사 어퍼처 층으로부터의 갭에 직접적으로 대향하도록 그리고 이를 가로질러 위치된다. 이러한 갭은 어퍼처 플레이트와 MEMS 변조기들이 형성되는 기판을 연결하는 일련의 스페이서 포스트들에 의해 유지될 수 있다. 일부 구현예들에서, 스페이서들은 어레이의 각 화소 내에서 또는 그 사이에 배치된다. MEMS 광 변조기들을 그의 대응하는 어퍼처들과 격리시키는 갭 또는 거리는 바람직하게는 10 미크론보다 작으며, 또는 오버랩(416)과 같은, 셔터들과 어퍼처들 사이의 오버랩보다 작은 거리이다.
도 6은 MEMS-다운 구성에서 이용하기 위한 어퍼처 플레이트의 구조들의 예시 단면도를 도시한다. 어퍼처 플레이트(2700)는 기판(2702), 유전체 강화 금속 미러 (2704), 광 흡수 층(2706), 및 스페이서 포스트(2708)를 포함한다. 유전체 강화 금속 미러 및 광 흡수 층은 어퍼처들(2709) 내에 패터닝되었었다.
기판 (2702)은 바람직하게는 글라스 또는 플라스틱과 같은 투명 재료이다. 유전체 강화 금속 미러(2704)는 기판으로부터 위의 순서로 실리콘 질화물(Si3N4)의 박막(2710), 실리콘 이산화물(SiO2)의 박막(2712), Si3N4의 다른 박막(2710), SiO2의 다른 박막(2712), 및 알루미늄(Al) 박막(2714)을 포함하는 재료들의 5-층 스택을 포함한다. 이러한 층들의 상대 두께 및 바람직한 굴절률들이 표 1에 제공된다. 다른 적합한 대안적인 유전체들은 티타늄 산화물(TiO2), 탄탈 오산화물(Ta2O5), 지르코늄 산화물(ZrO2), 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 및 이트륨 산화물(Y2O3)을 포함한다.
박막 재료 두께 굴절률
5. 알루미늄 200㎚ 이하 NA
4. SiO2 88 ㎚ 1.46
3. Si3N4 64 ㎚ 2.0
2. SiO2 88 ㎚ 1.46
1. Si3N4 64 ㎚ 2.0
유전체 강화 금속 미러에 대한 막 두께들 및 굴절률들.
광 흡수 층(2706)은 블랙 크롬의 박막으로 형성될 수 있는데, 이는 산화물 또는 질화물 매트릭스에 매달린 크롬 금속 입자들의 복합물(composite)이다. 예들은 크롬(Ⅲ) 산화물(Cr2O3) 매트릭스의 크롬(Cr) 입자들 또는 SiO2 매트릭스의 Cr 입자들을 포함한다. 다른 구현예들에서, 블랙 크롬은 그 상부에 CrOx(크롬의 하급-산화물(sub-oxide))의 박막이 성장되거나 증착된 크롬의 금속 박막으로 형성될 수 있다. 블랙 크롬에 대한 바람직한 두께는 150 ㎚이다. 다른 적합한 광 흡수 재료들은 도 9와 관련하여 개시된다.
어퍼처 윈도우들(2709)은 해당 기술분야에서 포토리소그래피 및 식각과 같은 잘 알려진 프로세스들 또는 포토리소그래피 및 리프트-오프(lift-off)에 의해 재료들의 박막 스택(2704 및 2706)으로부터 패터닝될 수 있다. 식각 프로세스에서, 포토레지스트의 층이 박막 스택 상부에 부가되고, 그 다음 마스크를 통하여 UV 광에 노출된다. 포토레지스트의 노출된 층에 어퍼처 패턴을 현상한 후에, 전체 스택은 기판(2702)까지 어퍼처들(2709)의 영역에서 식각된다. 이러한 식각은 습식 화학약품에 침지에 의해, 건식 플라즈마 또는 이온 빔 식각에 의해, 또는 이들의 임의의 조합에 의하여 달성될 수 있다. 리프트-오프 프로세스에서, 포토레지스트의 층이 박막 스택의 증착 이전에 글라스에 부가되고, 레지스트가 식각 마스크 패턴의 반대인 패턴으로 현상된다. 박막 스택은 그 다음 포토레지스트의 상부에서 증착되고, 그래서 박막 스택은 어퍼처들(2709)의 영역들을 제외한 모든 곳에서 글라스와 접촉한다. 박막 스택의 증착이 완료된 후에, 기판은 포토레지스트뿐만 아니라 포토레지스트의 상부 상에 증착되었던 임의의 박막 재료들을 용해하거나 리프트-오프하는 화학약품의 조(bath) 안에 침지된다(dipping).
스페이서 포스트(2708)는 감광성 에폭시(특히, 노볼락 에폭시)와 같은 감광성 폴리머 또는 감광성 폴리이미드 재료로 형성된다. 감광성 형태로 준비될 수 있고 이러한 애플리케이션에서 유용한 다른 폴리머 족들은 폴리아릴렌(polyarylene), 파릴렌(parylene), 벤조사이클로부탄(benzocyclobutane), 퍼플루오로클로로부탄(perfluorocyclobutane), 실세스키옥산(silsequioxane), 및 실리콘 폴리머들을 포함한다. 스페이서 애플리케이션에 대한 유용한 특정 감광성 레지스트는 매사추세츠, 뉴턴에 본사가 있는 Microchem Corporation에 의해 구입 가능한 Nano SU-8 재료이다.
폴리머 스페이서 재료는 초기에 어퍼처들(2709)이 패터닝된 후에 박막 스택(2704 및 2706)의 상부 상에 후막(thick film)으로서 증착된다. 감광성 폴리머가 그 다음 마스크를 통하여 UV 광에 노출된다. 정렬 마크들은 결과의 스페이서 포스트들(2708)이 어퍼처들(2709)에 대하여 정확하게 위치됨의 보장을 돕는다. 예를 들면, 정렬 기준들(즉, 광학 정렬 시스템들에 대한 인식(recognition) 마크)이 어퍼처들(2709)을 식각하는 프로세스 동안 디스플레이의 주변 상에 형성될 수 있다. 이러한 기준들은 그 다음 스페이서 포스트들(2708)의 정확한 위치를 보장하기 위해 노출 마스크 상의 대응하는 기준들의 세트와 정렬된다. 현상 프로세스는 그 다음 그것이 UV 광에 노출되었던 곳을 제외한 폴리머의 모두를 제거하는데 효과적이다. 대안적인 방법에서, 노출 마스크 상의 피쳐들이 어퍼처들(2709)과 같은 기판 (2702) 상의 디스플레이 피쳐들과 직접 정렬될 수 있다.
일부 구현예들에서, 스페이서 포스트들(2708)은 높이가 8 미크론일 수 있다. 일부 다른 구현예들에서, 스페이서 높이들은 범위가 4 또는 12 미크론과 같은 약 2 미크론 내지 약 50 미크론일 수 있다. 기판(2702)의 평면에서 단면을 취하면, 스페이서들은 4 또는 12 미크론과 같은 2 내지 50 미크론 범위의 폭들을 갖는 원기둥 또는 사각형과 같은 규칙적 형태를 가질 수 있다. 대안적으로, 이들은 어퍼처들(2709)과 같은 기판 상의 다른 구조체들 사이에 피팅시키는 동안, 스페이서의 접촉 면적을 최대화하도록 설계되는 복잡한 불규칙적인 단면들을 가질 수 있다. 일부 구현예들에서, 스페이서의 크기, 형상, 및 배치는 스페이서들이 능동 MEMS 컴포넌트들의 움직임과 간섭되지 않도록 결정된다.
다른 구현예에서, 스페이서 포스트(2708)는 폴리머 재료로서 제공되지 않았지만, 그 대신에 솔더 합금과 같은 열 리플로우가능한 접합 재료(heat re-flowable joining material)로 구성된다. 솔더 합금은, 솔더 합금이 대향 기판 상의 접합면에 적시거나(wet) 접합되도록 하는 용융 또는 리플로우 단계(block)를 통과할 수 있다. 솔더 합금은 따라서 어퍼처 플레이트와 변조기 기판 사이의 접합 재료로서의 추가 기능을 수행한다. 리플로우 프로세스 때문에, 솔더 합금은 전형적으로 솔더 범프로서 지칭되는 편원(oblate) 형상으로 이완된다. 기판들 사이의 미리 결정된 공간은 솔더 범프에서 재료의 평균 체적에 대한 제어를 통하여 유지될 수 있다. 솔더 범프들은 박막 증착에 의해, 스텐실 마스크를 통한 두꺼운 층 증착에 의해, 또는 전기도금에 의해 어퍼처 플레이트(2700)에 도포될 수 있다.
다른 구현예에서, 어퍼처 플레이트(2700)는 광학 층들(2704 및 2706)을 형성한 후에 샌드블래스팅(sandblasting) 처리가 이루어질 수 있다. 샌드블래스팅은 어퍼처(2709)의 영역에서 기판 표면을 선택적으로 거칠게하는 효과를 갖는다. 어퍼처(2709)에서의 거친 표면은 디스플레이에 대한 더 넓은 시야각 장점들을 제공할 수 있는 광학 확산기로서 거동한다. 다른 구현예에서, 어퍼처(2709)에서의 확산면이 식각 프로세스에 의해 제공되는데, 여기서 식각은 포토레지스트를 포토마스크에 노출시킨 후에 어퍼처들(2709)의 영역들에서 선택적으로 적용된다. 각 식각 피트들(pits) 또는 트렌치들은 포토마스크의 적절한 설계를 통하여 생성될 수 있고, 피트들 또는 트렌치들의 측벽 각도들 또는 깊이들은 습식 또는 건식 식각 프로세스 중 어느 하나에 의해 제어될 수 있다. 이러한 방식에서, 확산 확장의 정도들이 제어되는 광학 구조체들이 생성될 수 있다. 이러한 방식에서, 이방성 확산기들이 광을 바람직한 광축을 따라 편향시키는 기판 표면에 생성될 수 있고, 방출 광의 타원형 및/또는 다방향성 콘들(cones)을 생성할 수 있다.
일부 구현들예에서, 식각된 트렌치는 실질적으로 어퍼처들(2709)의 어레이의 주변을 따라(즉, 능동 디스플레이 영역의 주변의 둘레) 디스플레이를 둘러싸는 기판(2702)에 제공될 수 있다. 식각된 트렌치는 어퍼처 플레이트(2700)를 대향 기판에 밀봉하는데 이용되는 접착제의 움직임 또는 흐름을 제한하기 위한 기계적 배치 구조로서 동작한다.
일부 구현예들에서, 기판(2702)에 대해 투명 플라스틱 재료를 채택하는 것이 바람직하다. 적용 가능한 플라스틱들은 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA) 및 폴리카보네이트(polycarbonate)를 포함하고, 이에 한정되지 않는다. 플라스틱 재료가 이용되는 경우, 스페이서 포스트들(2708)의 형성을 위해 인젝션 몰딩 또는 스탬핑 프로세스를 이용하는 것이 또한 가능하게 된다. 이러한 프로세스에서, 스페이서 포스트들(2708)은, 유전체 강화 금속 미러(2704)가 도포되기 전에, 먼저 몰드 또는 스탬퍼에서 형성된다. 유전체 강화 금속 미러(2704)의 모든 층들은 그 다음 이미 스페이서 포스트들(2708)을 포함하는 기판의 상부 상에 차례로 적층될 수 있다. 광 흡수 층(2706)은 유전체 미러(2704)의 상부 상에 적층된다. 어퍼처 윈도우(2709)를 패터닝하기 위해, 스페이서 포스트들(2708)의 존재에 의해 방해되지 않으면서 박막들의 표면들을 균일하게 코팅하는 특수 포토레지스트가 도포된다. 적합한 포토레지스트들은 스프레이-온 포토레지스트들 및 전기도금된 포토레지스트들을 포함한다. 대안적으로, 스핀-온 레지스트가 어퍼처들(2709)의 영역들에서 박막 표면들에 걸쳐 고른 레지스트 두께를 제공하는 리플로우 단계에 의해 뒤이어 도포된다. 레지스트의 노출, 현상, 및 박막 층들의 식각이 그 다음 상술한 바와 같이 진행된다. 포토레지스트의 제거 후에, 프로세스는 완료된다. 리프트-오프 프로세스가 또한 상술한 것과 같이 절연체 강화 미러를 패터닝하기 위하여 채용될 수 있다. 스페이서 포스트들(2708)의 형성을 위한 몰딩 또는 스탬핑 프로세스의 이용은 어퍼처 플레이트(2700)의 제조에 필요한 재료 비용의 감소를 돕는다.
일부 디스플레이 구현예들에서, 어퍼처 플레이트는 광 가이드와 하나의 견고한 바디로 결합되는데, 이는 본 명세서에서 단일(unitary) 또는 복합 백라이트로서 지칭된다. 유전체 강화 금속 미러(2704), 광 흡수 층(2706), 및/또는 스페이서 포스트들(2708)의 형성을 위한 상술한 프로세스들 모두는 광 가이드에 접합되거나 또는 그렇지 않으면 광 가이드와 구별되기 어려운 기판에 유사하게 적용될 수 있다. 박막들이 도포되는 단일 백라이트의 표면은 글라스일 수 있거나, 이것은 스페이서 포스트들을 형성하기 위해 몰딩되었던 플라스틱을 포함하는 플라스틱일 수 있다.
일부 구현예들에서, 스페이서 포스트들(2708)은, 어퍼처 플레이트가 변조기 기판에 정렬되기 전에, 어퍼처 플레이트(2700)에 형성 또는 부착된다. 대안적인 구현예에서, 스페이서 포스트들(2708)은, 광 변조기 기판이 어퍼처 플레이트에 정렬되기 전에, 도 5의 기판(504)과 같은 광 변조기 기판의 상부 상에 그 일부로서 제조된다.
도 7은 디스플레이의 MEMS-다운 구성에서 사용하기 위한 광 변조기 기판 및 어퍼처 플레이트의 단면도를 도시한다. 디스플레이 조립체(2800)는 변조기 기판(2802) 및 어퍼처 플레이트(2804)를 포함한다. 또한, 디스플레이 조립체(2800)는 셔터 조립체들(2806) 및 반사 어퍼처 층(2808)의 세트를 포함한다. 반사 어퍼처 층(2805)은 어퍼처들(2810)을 포함한다. 기판(2802 및 2804) 사이의 미리 결정된 갭 또는 이격은 스페이서들(2812 및 2814)의 대향 세트에 의해 유지된다. 스페이서들(2812)은 변조기 기판(2802) 상에 또는 그 일부로서 형성된다. 스페이서들(2814)은 어퍼처 플레이트(2804) 상에 또는 그 일부로서 형성된다. 조립 동안, 두 개의 기판들(2802 및 2804)은 변조기 기판(2802) 상의 스페이서들(2812)이 그들의 각 스페이서들(2814)과 접촉하도록 정렬된다.
이러한 예시적인 예의 이격 또는 거리는 8 미크론이다. 이러한 이격을 달성하기 위해, 스페이서들(2812)은 높이가 2 미크론이고 스페이서들(2814)은 높이가 6 미크론이다. 대안적으로, 스페이서들(2812 및 2814) 모두는 높이가 4 미크론이거나, 스페이서들(2812)은 높이가 6 미크론인 반면, 스페이서들(2814)은 높이가 2 미크론일 수 있다. 실제로, 스페이서 높이들의 임의의 조합은 이들의 전체 높이가 원하는 이격 H12를 달성하는 한 채용될 수 있다.
그 다음 조립 동안 정렬 또는 결합되는 기판들(2802 및 2804) 양측 상에 스페이서들을 제공하는 것은 재료 및 처리 비용에 대하여 장점들을 갖는다. 8 미크론 보다 큰 것과 같은 매우 높은 스페이서의 제공은 그것이 감광성 폴리머의 경화, 노출, 및 현상에 대하여 상대적으로 긴 시간들을 요구할 수 있기 때문에 많은 비용이 소요될 수 있다. 디스플레이 조립체(2800)에서와 같은 스페이서들의 결합의 이용은 기판들의 각각 상에 폴리머의 더 얇은 코팅들의 사용을 가능하게 한다.
다른 구현예에서, 변조기 기판(2802) 상에 형성되는 스페이서들(2812)은 셔터 조립체들(2806)을 형성하기 위하여 이용되었던 동일한 재료들 및 패터닝 단계로 형성될 수 있다. 예를 들면, 셔터 조립체들(2806)을 위하여 채용된 앵커들은 스페이서(2812)와 유사한 기능을 역시 수행할 수 있다. 이런 구현예에서, 스페이서를 형성하기 위한 폴리머 재료의 개별 도포가 필요하지 않을 것이고, 스페이서들을 위한 개별 노출 마스크가 필요하지 않을 것이다.
전형적으로, 스페이스들은, 그것들이 전형적으로 MEMS 디스플레이 장치의 기계적 피쳐들의 나머지를 제조하기 위해 사용되는 프로세스와는 별도의 개별 프로세스에서 제조되기 때문에, 제조하기에 고가일 수 있다. 이는 스페이서들이 그것들이 MEMS 광 변조기들 사이에 위치되기 때문에 충분하게 좁아야 하고, 그것들이 2개의 기판들 사이의 충분한 갭을 제공하도록 충분하게 높아야 하기 때문이다. 충분하게 높은 스페이서들의 제공은 감광성 희생 폴리머 재료의 경화, 노출, 및 현상을 위한 긴 시간들을 포함하는 복잡한 제조 프로세스를 수반한다. 스페이서들을 형성하기 위한 프로세스에서의 개선들 및 비용 감소들은 스페이서들이 셔터 조립체들과 같은 디스플레이 장치의 다른 부분들을 형성하기 위해 사용되는 것과 동일한 재료들을 이용하고 실질적으로 유사한 처리 단계들에 의해 형성되는 경우 실현될 수 있다. 아래에 더 설명될 바와 같이, 단일 제조 프로세스가 스페이서들 및 MEMS 앵커 구조체들 모두를 제조하기 위해 채용될 수 있다. 단일 제조 프로세스만을 이용함으로써 비용 절감들을 달성하는 것에 더하여, 단일 제조 프로세스의 채용은 앵커들이 또한 스페이서들로서 기능할 수 있는 충분하게 탄력있는 앵커들의 제조를 야기할 수 있다.
도 8은 디스플레이 장치들에서 사용하기 위해 기판 상에 스페이서들 및 앵커들을 동시에 제조하기 위한 제조 프로세스(800)의 흐름도이다. 도 9a 내지 도 9g는 아래의 설명된 도 8의 제조 프로세스(800)를 이용하여 예시 스페이서들 및 앵커 조립체(900)의 구성의 단계들의 단면도를 도시한다.
이제 도 8 및 도 9a 내지 도 9g를 참조하면, 제조 프로세스(800)는 제 1 기판(902) 상에 제 1 희생 폴리머 층(904)을 증착시키는 단계로 시작한다(블록 802). 제 1 희생 폴리머 층(904)은 패터닝 및 경화된다(블록 804). 제 2 희생 폴리머 층(906)이 제 1 희생 폴리머 층(904) 상에 증착된다(블록 806). 제 2 희생 폴리머 층(906)은 패터닝 및 경화된다(블록 808). 구조 재료의 층(908)이 제 1 및 제 2 희생 폴리머 층들(904 및 906) 상에 증착된다(블록 810). 구조 재료의 층(908)이 그 다음 패터닝 및 식각된다(블록 812). 잔여 희생 폴리머 층들의 부분들이 그 다음 제거된다(블록 814). 이런 제조 프로세스(800)를 통해, 구조 재료의 층(908)에 의해 캡슐화된 제 1 및 제 2 희생 폴리머 층들(904 및 906)의 부분들을 포함하는 통합된 앵커-스페이서 구조체가 제 1 기판(902) 상에 형성된다. 이들 단계들의 각각은 아래에 더 상세히 설명된다.
위에서 개시된 바와 같이, 제조 프로세스(800)는 제 1 기판(902) 상의 제 1 희생 폴리머 층(904)의 증착에 의해 시작된다(블록 802). MEMS-업 구성(MEMS-up configuration)으로 조립된 디스플레이들에 대하여, 제 1 기판(902)은 도 5에 도시된 광 변조 기판(504)과 같은 어퍼처 층일 수 있다. 멤-다운 구성(MEMS-down configuration)으로 조립된 디스플레이들에 대하여, 제 1 기판(902)은 도 7에 도시된 광 변조기 기판(2802)일 수 있다. 희생 폴리머 층(904)은, 예를 들면, 노볼락 에폭시(novolac epoxy)를 위한 감광성(photo-imagable) 에폭시와 같은 감광성 폴리머 레지스트, 또는 감광성 폴리이미드 재료로 형성될 수 있다. 제 1 희생 층으로서 사용될 수 있는 감광성 레지스트 형태로 준비될 수 있는 다른 폴리머 족들(families)은 폴리아릴렌(polyarylene), 파릴렌(parylene), 벤조사이클로부탄(benzocyclobutane), 퍼플루오로사이클로부탄(perfluorocyclobutane), 실세스퀴옥산(silsequioxane), 실리콘 폴리머(silicone polymer)들, 또는 이들의 임의의 조합을 포함한다. 일부 구현예들에서, 제 1 폴리머 층은 매사추세츠, 뉴턴에 본사가 있는 Microchem Corporation으로부터 구입가능한 Nano SU-8 재료로서 상업적으로 알려진 감광성 레지스트를 포함할 수 있다. 임프린트(imprint)에 사용되는 열가소성 수지 또는 열경화성 수지 폴리머들과 같은 다른 비-감광성 레지스트 또는 다른 포토리소그래피 프로세스들이 또한 채용될 수 있다.
제 1 기판(902) 상에 제 1 희생 폴리머 층(904)을 증착한 후(블록 802), 증착된 제 1 희생 층(904)은 패터닝 및 경화된다(블록 804). 일부 구현예들에서, 증착된 제 1 희생 층(904)은 건조 경화, UV 또는 자외선 경화, 열 경화, 또는 마이크로파 경화를 포함하는 많은 대안적인 유형들의 경화를 허용하도록 만들어진다. 일부 구현예들에서, 이런 폴리머들을 위한 경화 프로세스는 대략 섭씨 220도의 온도에서 수행된다. 패터닝 프로세스의 일부로서, 제 1 폴리머 층은 스페이서들 및 앵커들의 일부들을 형성하도록 패터닝된다. 패터닝 및 경화 단계(블록 804)의 결과가 도 9b에 도시되며, 여기서 제 1 스페이서 부분(942)이 형성된다.
조립체(900)의 제 1 희생 폴리머 층(904)을 패터닝 및 경화한 후(블록 804), 제 2 희생 폴리머 층(906)이 조립체(900) 상에 증착되고(블록 806), 그 결과의 조립체(900)가 도 9c에 도시된다. 제 2 희생 폴리머 층(906)은 그것이 조립체(900)의 노출된 표면들을 캡슐화하도록 증착될 수 있다. 제 2 희생 폴리머 층(906)은 제 1 희생 폴리머 층(904)을 형성하기 위해 사용될 수 있는 위에서 제공된 폴리머 재료들 중 하나 또는 둘 이상으로 형성된다. 일부 구현예들에서, 제 2 폴리머 층(906)은 제 1 희생 폴리머 층(904)을 형성하기 위해 사용된 동일한 폴리머 재료로 형성될 수 있다.
증착된 제 2 희생 폴리머 층(906)은 그 다음 패터닝 및 경화된다(블록 808). 특히, 제 2 희생 폴리머 층(906)은 제 2 스페이서 부분(944)을 형성하도록 패터닝된다. 제 2 희생 폴리머 층 패터닝 프로세스의 일부 구현예들에서, 제 2 스페이서 부분(944)은 그것이 제 1 스페이서 부분(942)을 캡슐화하지 않도록 패터닝된다(도 9d에 도시된 바와 같음). 이렇게 하여, 제 1 스페이서 부분(942)은 노출되는 적어도 하나의 표면(943)을 포함한다. 패터닝 프로세스의 일부 구현예들에서, 제 2 폴리머 층(906)은, 이하 더 상세하게 설명될 도 11에 대하여 도시된 바와 같이, 제 2 폴리머 층(906)이 제 1 폴리머 층(904)을 캡슐화하도록 패터닝된다. 제 2 희생 폴리머 층(906)은 제 1 희생 폴리머 층(904)을 경화하기 위해 채용된 경화 기법들과 유사한 경화 기법을 이용하여 경화될 수 있다.
제 2 희생 폴리머 층(906)의 패터닝 및 경화(블록 808) 직후, 구조 재료의 층(908)이 제 1 및 제 2 희생 폴리머 층들(904 및 906) 위에 증착된다(블록 810). 도 9e는 이런 프로세스의 결과를 도시한다. 구조 재료의 층(908)은 하나의 재료의 단일 층, 또는 몇몇 상이한 재료들의 복수의 층들을 포함할 수 있다. 일부 구현예들에서, 구조 재료의 층(908)은 구조 재료의 층(908)이 제 1 스페이서 부분(942)의 노출된 표면(943) 및 제 2 스페이서 폴리머 부분(944)의 노출된 표면(945)에 접촉하여 캡슐화하도록 증착된다. 구조 재료의 층을 형성하기 위해 사용된 특정 재료들에 따라, 구조 재료의 층(908)을 형성하는 재료의 층(들)은 원자층 증착(ALD), PECVD, 또는 다른 화학 기상 증착 기법들을 포함하는 다양한 증착 기법들을 이용하여 증착될 수 있다. 일부 구현예들에서, 구조 재료의 층은 반도체 층 및 금속 층을 포함할 수 있다. 특히, 일부 구현예들에서, 구조 재료의 층은 하나 또는 둘 이상의 실리콘(Si), 티타늄(Ti), 실리콘 질화물(SiN), 및 산질화물(OxNy)을 포함한다.
일부 애플리케이션들에서, 디스플레이의 명암은 구조 재료의 층(908) 상에 부딪히는 환경광의 반사를 감소시킴으로써 개선될 수 있다. 이와 같이, 일부 구현예들에서, 구조 재료의 층은 광 흡수성 재료로 만들어질 수 있다. 예를 들면, 구조 재료의 층은 구조 재료의 층 상에 부딪히는 광의 적어도 약 80%를 흡수할 수 있다. 광의 흡수시 효과적인 일부 금속 합금들은, 즉, 크롬-몰리브덴(MoCr), 몰리브덴-텅스텐(MoW), 몰리브덴-티타늄(MoTi), 몰리브덴-탄탈(MoTa), 티타늄-텅스텐(TiW), 및 티타늄-크롬(TiCr)을 포함하고, 이에 한정되지 않는다. 위의 합금들 또는 거친 표면들을 갖는 니켈(Ni) 및 크롬(Cr)과 같은 간단한 금속들로 형성된 금속 막들이 또한 광의 흡수시 효과적이다. 이런 막들은 높은 가스 압력들(20 밀리토르 초과의 스퍼터링 분위기들)에서의 스퍼터 증착에 의해 생성될 수 있다. 거친 금속 막들은 또한 금속 입자들의 분산의 액체 스프레이 또는 플라즈마 스프레이 애플리케이션에 의해 형성될 수 있고 열 소결 단계가 뒤따른다. 유전체 층(404)과 같은 유전체 층이 그 다음 금속 입자들의 스폴링(spalling) 또는 플레이킹(flaking)을 방지하도록 부가된다. 비정질 또는 다결정 실리콘(Si), 게르마늄(Ge), 카드뮴 텔루르화물(CdTe), 인듐 갈륨 비소(InGaAs), 콜로이드 그래파이트(탄소)와 같은 반도체 재료들 및 실리콘-게르마늄(SiGe)과 같은 합금들이 또한 광의 흡수시 효과적이다. 이런 재료들은 박막을 통한 광의 임의의 투과를 방지하기 위해 500㎚ 초과의 두께를 갖는 막들로 증착될 수 있다. 금속 산화물들 또는 질화물들이 또한 광의 흡수시 효과적이며, 구리 산화물(CuO), 니켈 산화물(NiO), 크롬(III) 산화물(Cr203), 은 산화물(AgO), 주석 산화물(SnO), 아연 산화물(ZnO), 티타늄 산화물(TiO), 탄탈 오산화물(Ta205), 몰리브덴 삼산화물(Mo03), 크롬 질화물(CrN), 티타늄 질화물(TiN), 또는 탄탈 질화물(TaN)을 포함하고, 이에 한정되지 않는다. 이들 산화물들 또는 질화물들의 흡수는 산화물들이 비-화학당량적 방식으로 준비되거나 증착되는 경우 - 종종 스퍼터링 또는 증발에 의해 - 특히, 증착 프로세스가 격자에서 산소의 결핍을 초래하는 경우 개선된다. 반도체들과 같이, 금속 산화물들은 막을 통한 광의 투과를 방지하기 위해, 예를 들면, 500㎚ 초과의 두께로 증착되어야 한다. 게다가, 재료들의 부류(class), 소위 서멧(cermet)들이 또한 광 흡수시 효과적이다. 서멧들은 전형적으로 산화물 또는 질화물 매트릭스에 매달린 작은 금속 입자들의 복합물들이다. 예시들은 Cr2O3를 포함하는 구조 재료에서의 Cr 입자들 또는 SiO2를 포함하는 구조 재료에서의 Cr 입자들을 포함한다. 구조 재료의 층에 매달린 다른 금속 입자들은 니켈(Ni), 티타늄(Ti), 금(Au), 은(Ag), 몰리브덴(Mo), 니오븀(Nb), 및 탄소(C)일 수 있다. 다른 매트릭스 물질들은 주석 이산화물(Ti02), 탄탈 오산화물(Ta205), 알루미늄 산화물(A1203), 및 실리콘 질화물(Si3N4)일 수 있다.
그것의 증착 후에, 구조 재료의 층(908)은 패터닝 및 식각되어(블록 812), 도 9f에 도시된 조립체(900)를 형성한다. 일부 구현예들에서, 구조 재료의 층(908)은 어그레시브 식각(aggressive etching) 프로세스를 이용하여 식각된다.
제 1 및 제 2 희생 폴리머 층들(904 및 906)의 부분들은 그 다음 릴리즈 단계에서 제거되고(블록 814), 도 9g에 도시된 통합된 스페이서 및 앵커 구조체(960)를 형성한다. 다양한 구현예들에서, 제 1 및 제 2 희생 폴리머 층들(904 및 906)은 스페이서 및 앵커 조립체(900)를 산소 플라즈마에 노출시킴으로써, 또는 일부 경우들에서 열 분해에 의해 제거된다. 일부 구현예들에서, 폴리머 층들은 수성 또는 용제-기반 스트리퍼(stripper) 화합물 또는 플라즈마 애싱 중 어느 하나로 제거될 수 있다. 통합된 스페이서 및 앵커 구조체(960)("스페이서-앵커(960)")는, 아래에 설명되는 도 12에 도시된 바와 같이, 하나 또는 둘 이상의 드라이브 빔들(1254a 또는 1254b) 또는 로드 빔(1256a 또는 1256b)을 통한 셔터(1270)를 기판(902) 위에 지지하기 위한 스페이서뿐만 아니라 앵커로서 모두 기능하는 단일 구조체이다. 특히, 스페이서-앵커(960)는 구조 재료의 층(950)에 의해 캡슐화된 제 1 및 제 2 폴리머 층들(942 및 944)의 부분들로 형성된 스페이서 부분(962)을 포함한다. 구조 재료의 층(908) 내에 캡슐화된 폴리머 재료(942 및 944)는 더 큰 구조적 지지를 스페이서-앵커(960)의 잔여부에 제공하고, 디스플레이의 동작 동안 또는 물리적 또는 환경적 응력들의 결과로서 그것이 휘는 것의 방지를 돕는다. 다양한 구현예들에서, 폴리머 재료는 스페이서-앵커 위치 및 스페이서-앵커(962)에 부착된 빔 또는 빔들이 그것으로부터 떨어져 연장하는 방향에 따라 앵커의 하나 또는 둘 이상의 측면들 아래에 캡슐화될 수 있다. 예를 들면, 일부 구현예들에서, 드라이브 빔 앵커는 3개의 측면들(예를 들면, 드라이브 빔들이 연장하는 측면 이외의 측면들의 각각)을 따라 폴리머를 캡슐화하는 직사각형 스페이서-앵커(960)로서 형성된다. 일부 다른 구현예들에서, 로드 빔 앵커는 2개의 측면들(예를 들면, 드라이브 빔 앵커에 대향하는 측면 및 셔터로부터 떨어져 대향하는 측면)을 따라 폴리머를 캡슐화하는 직사각형 스페이서-앵커(960)로서 형성된다.
도 10은 앵커 및 셔터 조립체(1000)의 대안적인 구성의 예시 단면도를 도시한다. 앵커 및 셔터 조립체(1000)는 통합된 스페이서 및 앵커 구조체(1060)를 포함하는데, 이는 도 9g의 스페이서 부분(962)과 유사한 스페이서 부분(1062), 및 더 낮은 앵커 구조체(1064)를 포함한다. 앵커 구조체(964)는 앵커 및 셔터 조립체(1000)와 함께 제조될 수 있는 대응하는 MEMS 구조체(미도시)를 지지할 수 있다. 통합된 스페이서 및 앵커 구조체(1060)는 통합된 스페이서 및 앵커 구조체(960)에 포함되는 하나의 앵커 벽의 상부 부분을 생략한다. 이런 벽들은, 의도된 바와 같이, 스페이서 부분(962)과는 대조적으로, 대향 기판으로부터 연장하는 스페이서들이 충분하게 오정렬되어 그것들이 앵커 벽과 접촉하는 파손의 위험에 직면한다. 벽은, 파손되면, 조립체(900)의 다른 컴포넌트들과 간섭할 수 있다. 도 10에 도시된 바와 같이, 이런 벽들을 제거함으로써, 이런 위험이 완화된다.
도 11은 앵커 및 셔터 조립체(1100)의 다른 대안적인 구성의 예시 단면도를 도시한다. 앵커 및 셔터 조립체(1100)는 스페이서 부분(1162)을 갖는 앵커 부분(1164)을 포함하는 통합된 스페이서 및 앵커 구조체(1160)("스페이서-앵커(1160)")를 포함한다. 스페이서 부분(1162)은, 스페이서 부분(1162)이 제 1 폴리머 층(904)으로 형성된 제 1 스페이서 부분(1142)을 캡슐화하는 제 2 폴리머 층(906)으로 형성된 제 2 스페이서 부분(1144)을 포함한다는 점에서, 도 9g에 도시된 스페이서 부분(962)과 상이하다. 다시 말하면, 제 2 스페이서 부분(1144)은 제 1 기판(1102)과 접촉하지 않은 제 1 스페이서 부분의 모든 표면에 접촉된다. 결국, 구조 재료의 층(1150)은 제 2 스페이서 부분(1144)에 접촉하지만, 제 1 스페이서 부분(1142)의 어떤 표면에도 접촉하지 않는다. 특히, 이런 구성을 제조하기 위해, 제 1 스페이서 부분(1142) 상에 증착되는 제 2 희생 폴리머 층(1106)은 제 1 스페이서 부분(1142)의 표면(1143)에 노출되지 않는 방식으로 패터닝된다.
도 12a는 앵커 및 셔터 조립체(1200)의 예시 단면도를 도시한다. 앵커 및 셔터 조립체(1200)는 셔터 조립체를 지지하도록 구성되는 제 1 통합된 스페이서 및 앵커 구조체(1260a) 및 제 2 통합된 스페이서 및 앵커 구조체(1260b)("스페이서-앵커들(1260a 및 1260b)")를 포함한다. 이런 구성에서, 스페이서-앵커들(1260a 및 1260b)은 도 9g에 도시된 스페이서-앵커(960)와 유사하다. 셔터 조립체는 셔터(1270), 제 1 드라이브 빔(1254a) 및 제 1 로드 빔(1256a), 및 제 2 드라이브 빔(1254b) 및 제 2 로드 빔(1256b)을 포함한다. 도 2a에 대하여 설명된 드라이브 및 로드 빔들과 유사하게, 드라이브 및 로드 빔들(1254a, 1254b, 1256a 및 1256b)은 셔터(1270)를 개방 및 폐쇄 위치 사이에서 이동하도록 구성된다.
도 12b는 앵커 및 셔터 조립체(1210)의 예시 단면도를 도시한다. 앵커 및 셔터 조립체(1210)는, 앵커 및 셔터 조립체(1210)가 유사한 드라이브 및 로드 빔들(1254a, 1254b, 1256a 및 1256b)을 각각 포함한다는 점에서, 도 12a에 도시된 앵커 및 스페이서 조립체(1200)와 유사하다. 그러나, 앵커 및 셔터 조립체(1210)는, 앵커 및 셔터 조립체(1210)가 셔터(1270)를 포함하는 셔터 조립체를 지지하도록 구성되는 제 1 통합된 스페이서 및 앵커 조립체(1280a) 및 제 2 통합된 스페이서 및 앵커 조립체(1280b)("스페이서-앵커들(1280a 및 1280b)")를 포함한다는 점에서, 앵커 및 셔터 조립체(1200)와 상이하다. 이런 구성에서, 스페이서-앵커들(1260a 및 1260b)은 도 11에 도시된 스페이서-앵커(1160)와 유사하다.
도 13은 단일 제조 프로세스에 의해 기판(1306) 상에 형성된 앵커(1302) 및 개별적인 스페이서(1304)의 예시 단면도를 도시한다. 도 12a 및 도 12b에 대하여 설명된 통합된 스페이서 및 앵커 구조체들(1262 및 1282)과 대조적으로, 앵커(1302) 및 스페이서(1304)는 연결되지 않는다. 당업자는 스페이서(1304)가 도 12a에 도시된 스페이서 부분(1262)과 유사하지만, 스페이서(1304)는 또한 도 12b에 도시된 스페이서 부분(1282)과 유사할 수 있음을 쉽게 이해할 수 있다. 스페이서들이 앵커들로부터 떨어져 위치될 일부 구현예들에서, 도 13에 도시된 구성은 사용을 위해 적합할 수 있다.
위에서 개시된 바와 같이, 유체들은 MEMS 광 변조기들과 같은 MEMS 디바이스의 이동 컴포넌트들을 침지하도록 사용될 수 있다. 그러나, 기계적 광 변조기들을 둘러싸는 유체의 포함은 일부 결점들을 초래할 수 있다. 특히, 디스플레이 표면상의 갑작스런 충격들은 디스플레이에 걸쳐 유체를 통하여 전파되고 있는 유체 흐름들 또는 압력파들을 초래할 수 있다. 이들 흐름들 또는 파들은 광 변조기들을 손상시킬 수 있다.
이런 위험으로부터 보호하기 위해, 유체 배리어들이 광 변조기들을 전파하는 파들 또는 유체 흐름들에 대해 차폐하기 위해 디스플레이에 통합될 수 있다. 일부 구현예들에서, 이들 유체 배리어들은 스페이서들로서 동작함으로써 부차적인 목적을 제공할 수 있다. 실제로, 유체 배리어들은 도 8에 대하여 설명된 스페이서들의 형성에 대하여 상술한 동일한 프로세스로 제조될 수 있다. 따라서, 유체 배리어들은 앵커들, 액추에이터들 또는 기계적 광 변조기의 다른 구조 컴포넌트들을 형성하기 위해 사용된 구조 재료의 층과 같은 구조 재료의 층에 의해 캡슐화된 복수의 패터닝된 폴리머 층들로 형성될 수 있다.
도 14a 내지 도 14d는 디스플레이 장치에서 사용하기 위한 예시 유체 배리어 구성들을 도시한다. 도 14a 내지 도 14d에 도시된 바와 같이, 셔터 조립체(1400)는 앵커(1404)와 같은 복수의 앵커들에 의해 지지되는 셔터(1402)와 같은 MEMS 디바이스를 포함한다. 이제 특히 도 14a를 참조하면, 4개의 유체 배리어 구조체들(1410a-1410d)을 포함하는 제 1 불연속 유체 배리어 구성은 셔터 조립체(1400)의 코너들에 위치된다. 일부 다른 구현예들에서, 대안적인 배리어 구조체(1412)와 같은 배리어 구조체들은 드라이브 앵커(1404) 및 로드 앵커(1405)와 같은 로드 앵커들 사이에 위치될 수 있다. 도 14b는 상이한 불연속 유체 배리어 구성을 도시하는데, 여기서, 유체 배리어 구조체들(1420)은 정상 동작 동안 셔터(1402)의 움직임의 방향에 평행한 셔터 조립체(1400)의 2개의 측면을 따라 4개의 코너들에 위치된다. 도 14c는 또 다른 불연속 유체 배리어 구성을 도시하는데, 여기서, 유체 배리어 구조체들(1430)은 셔터 조립체(1400)의 측면들 모두를 따라 4개의 코너들에 위치된다. 유체 배리어 구조체들(1430)의 각각은 그것을 통하여 유체가 인접한 셔터 조립체들로 유동할 수 있는 개구들에 의해 인접한 유체 배리어 구조체들로부터 격리된다. 도 14d는 연속한 유체 배리어 구성을 도시하는데, 여기서, 단일의 연속한 유체 배리어 구조체(1440)가 셔터 조립체(1400) 둘레에 위치된다. 유체 배리어가 대향 기판들 사이의 전체 높이를 연장하는 구현예들에 대하여, 유체는 유체 배리어 구조체(1440)에 의해 한정된 영역 내에서 계속 갇히게 된다. 구조체들은 대향 기판의 배치 및 정렬 이전에 유체를 구조체들에 적하시킴으로서(dropping), 충진된다. 일부 다른 구현예들에서, 유체 배리어는 적어도 셔터 조립체의 높이로 연장하지만, 기판들 사이의 갭의 전체 높이로 연장하지 않고, 채용된 유체 충진 프로세스에서 더 많은 가요성을 허용하면서 여전히 셔터 조립체들을 보호한다. 또 일부 다른 구현예들에서, 유체 배리어 구조체들(1410a-1410d)과 같은 유체 배리어 구조체들은 대향 기판 상에(즉, 기판은 셔터들 또는 다른 광 변조기들에 대향됨) 제조되고, 디바이스의 이동 컴포넌트들을 넘어서 연장된다. 일부 이런 구현예들에서, 유체 배리어 구조체들은 실질적으로 기판들 사이의 전체 거리를 연장한다. 일부 다른 구현예들에서, 유체 배리어들은 양 기판들로부터 서로 향하여 연장한다.
도 15a 내지 도15c는 디스플레이 장치에서 사용하기 위한 예시 유체 배리어 구성들을 도시한다. 도 15a 내지 도 15c에 도시된 바와 같이, 셔터 조립체(1500)는 앵커(1504)와 같은 복수의 앵커들에 의해 지지되는 셔터(1502)와 같은 MEMS 디바이스를 포함한다. 이제 특히 도 15a를 참조하면, 4개의 유체 배리어 구조체들(1510a-1510d)을 포함하는 제 1 불연속 유체 배리어 구성은 셔터 조립체(1500)의 코너들에 위치된다. 유체 배리어 구조체들의 각각은 인접한 유체 배리어 구조체들로 연장한다. 예를 들면, 도 15a에 도시된 바와 같이, 유체 배리어 구조체(1510a)는 셔터 조립체(1500)의 일측을 따라 유체 배리어 구조체들(1510b)로 연장하고, 셔터 조립체(1500)의 타측을 따라 유체 배리어 구조체들(1510c)로 연장한다. 유사하게, 유체 배리어 구조체(1510b)는 유체 배리어 구조체들(1510a)이 유체 배리어 구조체(1510b)로 연장하는 동일 측을 따라 유체 배리어 구조체들(1510a)로 연장한다. 2개의 유체 배리어 구조체들(1510a 및 1510b)은 유체 배리어 구조체들(1510a 및 1510b)의 길이보다 실질적으로 작은 개구(1512a)에 의해 격리된다. 유사하게, 유체 배리어들(1510a-1510d)은 개구들(1512a-1512d)에 의해 인접한 유체 배리어들(1510a-1510d)로부터 격리된다.
도 15b는 상이한 불연속 유체 배리어 구성을 도시하는데, 이는 셔터 조립체들(1500a 및 1500b)과 같은 2개의 MEMS 디바이스들 실질적으로 둘러싸도록 위치된 4개의 유체 배리어 구조체들(1520a-1520d)을 포함한다. 도 15a에 도시된 유체 배리어 구성과 유사하게, 유체 배리어 구조체들(1520a-1520d)의 각각은 인접한 유체 배리어 구조체들(1520a-1520d)로 연장한다. 예를 들면, 도 15b에 도시된 바와 같이, 유체 배리어 구조체(1520a)는 셔터 조립체(1500a)의 일측을 따라 유체 배리어 구조체들(1520b)로 연장하고, 셔터 조립체(1500a)의 타측을 따라 유체 배리어 구조체들(1520c)로 연장한다. 도 15a에 도시된 구성과 대조적으로, 유체 배리어 구조체들(1520a-1520d)은 유체 배리어 구조체(1510a)의 대응하는 측과 실질적으로 동일한 제 1 측을 갖지만, 유체 배리어 구조체(1510a)의 대응하는 측의 실질적으로 2배 길이인 제 2 측을 갖는다. 이는 유체 배리어들(1520a-1520d)이 2개의 셔터 조립체들(1500a 및 1500b)을 실질적으로 둘러싸도록 구성되기 때문이다. 일부 다른 구현예들에서, 불연속 유체 배리어 구성은 2개보다 많은 유체 배리어들을 둘러싸도록 구성될 수 있다. 유체 배리어들(1520a-1520d)은 개구들(1512a-1512d)에 의해 인접한 유체 배리어들(1520a-1520d)로부터 격리된다.
도 15c는 디스플레이 장치에서 사용하기 위한 예시 유체 배리어 구성을 도시한다. 이런 구성에서, 유체 배리어 구조체(1530)와 같은 복수의 불연속 유체 배리어 구조체들은 개구(1532)와 같은 개구들에 의해 인접한 유체 배리어 구조체들로부터 격리된다. 구역(1534a 및 1534b)은 셔터 조립체들과 같은 임의의 수의 MEMS 디바이스들을 포함할 수 있다. 따라서, 도 15a에 도시된 셔터 조립체들(1500) 및 도 15b에 도시된 셔터 조립체들(1500a-1500b)은 구역(1534a 및 1534b) 내에 위치될 수 있다. 일부 다른 구현예들에서, 2개보다 많은 셔터 조립체들이 구역(1534a 및 1534b) 내에 위치될 수 있다.
본 명세서에서 개시된 구현예들과 관련되어 설명된 다양한 예시적인 로직들, 로직 블록들, 모듈들, 회로들 및 알고리즘 프로세스들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로서 실시될 수 있다. 하드웨어 및 소프트웨어의 호환성은 기능성의 면에서 일반적으로 설명되었고, 상술한 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 프로세스들에 설명되었다. 이런 기능성이 하드웨어 또는 소프트웨어로 실시될지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제약들에 의존한다.
본 명세서에서 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직들, 로직 블록들, 모듈들 및 회로들을 실시하기 위해 사용된 하드웨어 및 데이터 처리 장치는 범용 단일- 또는 멀티-칩 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 또는 다른 프로그램 가능 로직 디바이스, 이산 게이트(discrete gate) 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 실시 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서, 또는, 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한, 연산 디바이스들의 조합, 예를 들면, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 또는 둘 이상의 마이크로프로세서들, 또는 임의의 다른 이런 구성으로 실시될 수 있다. 일부 구현예들에서, 특정 프로세스들 및 방법들은 주어진 기능에 특정한 회로망에 의해 수행될 수 있다.
하나 또는 둘 이상의 양상들에서, 설명된 기능들은 본 명세서 및 이의 구조적 등가물들에 개시된 구조체들을 포함하는 하드웨어, 디지털 전자 회로망, 컴퓨터 소프트웨어, 펌웨어, 또는 이의 임의의 조합으로 실시될 수 있다. 본 명세서에서 설명된 주제의 구현예들은 또한 하나 또는 둘 이상의 컴퓨터 프로그램들, 즉, 데이터 처리 장치에 의한 실행을 위해 또는 그의 동작을 제어하기 위해 컴퓨터 저장 매체 상에 인코딩된 컴퓨터 프로그램 명령들의 하나 또는 둘 이상의 모듈들로서 실시될 수 있다.
소프트웨어로 실시되는 경우, 기능들은 컴퓨터-판독 가능한 매체 상의 하나 또는 둘 이상의 명령 또는 코드들로서 저장되거나 전송될 수 있다. 본 명세서에서 개시된 방법 또는 알고리즘의 프로세스들은 컴퓨터-판독 가능한 매체 상에 상주할 수 있는 프로세서-실행 가능한 소프트웨어 모듈로 구현될 수 있다. 컴퓨터-판독 가능한 매체는 컴퓨터 저장 매체, 및 컴퓨터 프로그램을 한 장소에서 다른 장소로 전송하도록 가능할 수 있는 임의의 매체를 포함하는 통신 매체 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 예시로, 그리고 이에 한정되지 않게, 이런 컴퓨터-판독 가능한 매체는 RAM ,ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하기 위해 이용될 수 있고 컴퓨터에 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결이 적절하게 컴퓨터-판독 가능한 매체로 지칭된다. 디스크(Disk) 및 디스크(disc), 본 명세서에서 사용된 바와 같이, 콤팩트디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다기능 디스크(disc)(DVD), 플로피 디스크(disk), 및 블루-레이 디스크(disc)를 포함하고, 여기서, 디스크(disk)들은 통상 데이터를 자기적으로 재생하는 한편, 디스크들(disc)은 레이저들에 의해 광학적으로 데이터를 재생한다. 위의 조합들은 또한 컴퓨터-판독 가능한 매체의 범위 내에 포함되어야 한다. 추가적으로, 방법 또는 알고리즘의 동작들은 기계 판독 가능한 매체 상의 코드들 및 명령들 및 컴퓨터-판독 가능한 매체의 하나 또는 임의의 조합 또는 세트로서 상주할 수 있는데, 이는 컴퓨터 프로그램 물건에 통합될 수 있다.
본 발명에서 설명된 구현예들에 대한 다양한 변형예들은 당업자에게 용이하게 이해될 수 있고, 본 명세서에서 정의된 포괄적 원리들은 본 발명의 사상 또는 범위를 벗어나지 않고 다른 구현예들에 적용될 수 있다. 따라서, 청구범위는 본 명세서에서 도시된 구현예들에 한정되도록 의도되지 않지만, 본 발명과 일치하는 가장 넓은 범위, 명세서에 개시된 원리들 및 본 신규한 특징들에 부합된다.
추가적으로, 당업자는 용어들 "상부(upper)" 및 "하부(lower)"가 종종 도면들을 설명하는 경우에 대하여 사용되고, 적합하게 지향된 페이지 상에서 도면의 방향에 대응하는 상대적인 위치들을 나타내며, 구현된 바와 같이, 임의의 디바이스들의 적합한 방향을 반영하지 않을 수 있음을 쉽게 이해할 것이다.
개별 구현예들의 맥락에서 본 명세서에서 설명되는 어떤 특징들이 또한 단일 구현에서의 조합으로 실시될 수 있다. 반대로, 단일 구현예의 맥락에서 설명되는 다양한 특징들이 또한 복수의 구현예들 개별적으로, 또는 임의의 적합한 서브조합들로 실시될 수 있다. 게다가, 특징들이 어떤 조합들로 작용하는 것으로 위에서 설명될 수 있고, 심지어 이와 같이 초기에 청구될 수 있지만, 청구된 조합으로부터의 하나 또는 둘 이상의 특징들은 일부 경우들에서 조합들로부터 삭제될 수 있으며, 청구된 조합은 서브조합 또는 서브조합의 변형예들에 관한 것일 수 있다.
유사하게, 동작들이 특정 순서로 도면들에 도시되지만, 이는 원하는 결과를 달성하기 위해 이런 동작들이 도시된 특정 순서 또는 순차적 순서로 수행되고, 모든 도시된 동작이 수행될 필요가 있는 것으로 이해되지 않아야 한다. 게다가, 도면들은 흐름도의 형태로 하나 또는 둘 이상의 예시 프로세스들을 개략적으로 도시할 수 있다. 그러나, 도시되지 않은 다른 동작들이 개략적으로 도시되는 예시 프로세스들에 통합될 수 있다. 예를 들면, 하나 또는 둘 이상의 추가 동작들은 도시된 동작들의 이전, 이후, 동시, 또는 그 사이에 수행될 수 있다. 어떤 상황들에서, 멀티태스킹 및 병렬 처리가 유리할 수 있다. 게다가, 상술한 구현예들에서 다양한 시스템 컴포넌트들의 분리는 모든 구현예들에서 이런 분리가 필요한 것으로 이해되지 않아야 하고, 설명된 프로그램 컴포넌트들 및 시스템들이 일반적으로 단일 소프트웨어 물건에 함께 통합될 수 있거나 복수의 소프트웨어 물건들에 패키지될 수 있음이 이해되어야 한다. 추가적으로, 다른 구현예들은 다음의 청구범위의 범위 내이다. 일부 경우들에서, 청구범위에 인용된 동작들은 상이한 순서로 수행될 수 있고, 여전히 원하는 결과를 달성할 수 있다.

Claims (53)

  1. 디스플레이 장치로서,
    제 1 기판;
    상기 제 1 기판에 결합되고 구조 재료(structural material)로 형성되는 복수의 마이크로 전자기계 시스템(MEMS) 광 변조기들;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 제 1 기판으로부터 연장하는 복수의 스페이서들을 포함하고, 상기 스페이서들은,
    상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층;
    상기 제 1 기판과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들과 접촉하고, 상기 제 1 기판과 접촉하는 제 2 폴리머 층 ―상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않은 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화함 ―; 및
    상기 MEMS 광 변조기들을 형성하는 상기 구조 재료의 층을 포함하고,
    상기 구조 재료의 층은, 상기 제 1 폴리머 층과 접촉하지 않거나 상기 제 1 기판과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 복수의 스페이서들 중 적어도 하나는 상기 복수의 MEMS 광 변조기들 중 적어도 하나를 상기 제 1 기판 위에 매달리게 하기(suspending) 위한 앵커(anchor)를 포함하는,
    디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트(resist) 층으로서 사용될 수 있는 재료로 구성되는,
    디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 구조 재료의 층은 반도체 층 및 금속 층 중 적어도 하나를 포함하는, 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 구조 재료의 층은 실리콘(Si), 알루미늄(Al), 알루미늄 산화물(Al2O3), 티타늄(Ti), 실리콘 질화물(SiN), 및 산질화물(OxNy) 중 적어도 하나를 포함하는,
    디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 구조 재료의 층은 상기 구조 재료의 층 상에 부딪히는(impinging) 광의 적어도 80%를 흡수하는,
    디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 구조 재료의 층은 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층인,
    디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 복수의 스페이서들은, 상기 제 2 기판을 상기 복수의 광 변조기들로부터 떨어진 채로 유지하기 위한 크기로 만들어지는,
    디스플레이 장치.
  10. 디스플레이 장치로서,
    제 1 기판;
    구조 재료로 형성되고 상기 제 1 기판에 결합되는 적어도 하나의 마이크로 전자기계 시스템(MEMS) 디바이스;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 제 1 기판으로부터 연장하는 복수의 스페이서들을 포함하고,
    상기 스페이서들은 제 1 폴리머 층, 제 2 폴리머 층, 및 상기 MEMS 디바이스 형성하는 상기 구조 재료의 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층을 포함하고, 상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않은 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하고,
    상기 구조 재료의 PECVD-증착된 층은,
    상기 제 1 기판과 접촉하지 않거나 상기 제 2 폴리머 층과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들; 및
    상기 제 1 폴리머 층과 접촉하지 않거나 상기 제 1 기판과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  11. 디스플레이 장치로서,
    제 1 기판;
    구조 재료로 형성되고 상기 제 1 기판에 결합되는 적어도 하나의 마이크로 전자기계 시스템(MEMS) 디바이스;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 제 1 기판으로부터 연장하는 복수의 스페이서들을 포함하고,
    상기 스페이서들은 제 1 폴리머 층, 제 2 폴리머 층, 및 상기 MEMS 디바이스 형성하는 상기 구조 재료의 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층을 포함하고,
    상기 제 1 폴리머 층은 상기 제 1 기판과 접촉하는 표면을 포함하고;
    상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하고,
    상기 구조 재료의 PECVD-증착된 층은,
    상기 제 1 폴리머 층과 접촉하지 않거나 상기 제 1 기판과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  12. 디스플레이 장치로서,
    제 1 기판;
    구조 재료로 형성되고 상기 제 1 기판에 결합되는 적어도 하나의 마이크로 전자기계 시스템(MEMS) 디바이스;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 제 1 기판으로부터 연장하는 복수의 스페이서들을 포함하고,
    상기 스페이서들은 제 1 폴리머 층, 제 2 폴리머 층, 및 상기 MEMS 디바이스 형성하는 상기 구조 재료의 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층을 포함하고,
    상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하고,
    상기 구조 재료의 PECVD-증착된 층은,
    상기 제 1 폴리머 층과 접촉하지 않거나 상기 제 1 기판과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  13. 제 10 항에 있어서,
    상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층으로서 사용될 수 있는 재료로 구성되는,
    디스플레이 장치.
  14. 제 10 항에 있어서,
    상기 구조 재료의 층은 반도체 층 및 금속 층 중 적어도 하나를 포함하는,
    디스플레이 장치.
  15. 제 10 항에 있어서,
    상기 구조 재료의 층은 실리콘(Si), 티타늄(Ti), 실리콘 질화물(SiN), 및 산질화물(OxNy) 중 적어도 하나를 포함하는,
    디스플레이 장치.
  16. 제 10 항에 있어서,
    상기 구조 재료의 층은 상기 구조 재료의 층 상에 부딪히는 광의 적어도 80%를 흡수하는,
    디스플레이 장치.
  17. 제 10 항에 있어서,
    상기 복수의 스페이서들은, 상기 제 2 기판을 상기 MEMS 디바이스로부터 떨어진 채로 유지하기 위한 크기로 만들어지는,
    디스플레이 장치.
  18. 디스플레이 장치로서,
    제 1 기판;
    광 흡수 구조 재료로 형성되고 상기 제 1 기판 위에서 지지되는 적어도 하나의 마이크로 전자기계 시스템(MEMS) 디바이스;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 제 1 기판으로부터 연장하는 복수의 스페이서들을 포함하고,
    상기 복수의 스페이서들은,
    상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층;
    제 2 폴리머 층 ― 상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않은 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화함 ―; 및
    상기 MEMS 디바이스를 형성하는 상기 광 흡수 구조 재료의 층을 포함하고,
    상기 광 흡수 구조 재료의 층은,
    상기 제 1 기판과 접촉하지 않거나 상기 제 2 폴리머 층과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들; 및
    상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하고,
    상기 광 흡수 구조 재료의 층은 상기 광 흡수 구조 재료의 층 상에 부딪히는 광의 적어도 80%를 흡수하는,
    디스플레이 장치.
  19. 제 18 항에 있어서,
    상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층으로서 사용될 수 있는 재료로 구성되는,
    디스플레이 장치.
  20. 디스플레이 장치로서,
    제 1 기판;
    광 흡수 구조 재료로 형성되고 상기 제 1 기판 위에서 지지되는 적어도 하나의 마이크로 전자기계 시스템(MEMS) 디바이스;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 제 1 기판으로부터 연장하는 복수의 스페이서들을 포함하고,
    상기 복수의 스페이서들은,
    상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층;
    제 2 폴리머 층; 및
    상기 MEMS 디바이스를 형성하는 상기 광 흡수 구조 재료의 층을 포함하고,
    상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않은 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하고,
    상기 광 흡수 구조 재료의 층은,
    상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하고,
    상기 광 흡수 구조 재료의 층은 상기 광 흡수 구조 재료의 층 상에 부딪히는 광의 적어도 80%를 흡수하는,
    디스플레이 장치.
  21. 제 18 항에 있어서,
    상기 광 흡수 구조 재료의 층은 적어도 하나의 실리콘(Si), 티타늄(Ti), 실리콘 질화물(SiN), 및 산질화물(OxNy)을 포함하는,
    디스플레이 장치.
  22. 제 18 항에 있어서,
    상기 광 흡수 구조 재료의 층은 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층인,
    디스플레이 장치.
  23. 제 18 항에 있어서,
    상기 복수의 스페이서들은, 상기 제 2 기판을 상기 MEMS 디바이스로부터 떨어진 채로 유지하기 위한 크기로 만들어지는,
    디스플레이 장치.
  24. 디스플레이 장치로서,
    제 1 기판;
    구조 재료로 형성되고 상기 제 1 기판에 연결되는 적어도 하나의 마이크로 전자기계 시스템(MEMS) 디바이스;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 제 1 기판으로부터 연장하는 복수의 스페이서들을 포함하고,
    상기 복수의 스페이서들은,
    상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층;
    상기 제 1 폴리머 층과 접촉하는 표면 및 상기 제 1 기판과 접촉하는 표면을 갖는 제 2 폴리머 층; 및
    상기 MEMS 디바이스를 형성하는 상기 구조 재료의 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층을 포함하고,
    상기 구조 재료의 PECVD-증착된 층은, 상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  25. 제 24 항에 있어서,
    상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하는,
    디스플레이 장치.
  26. 제 24 항에 있어서,
    상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층으로서 사용될 수 있는 재료로 구성되는,
    디스플레이 장치.
  27. 제 24 항에 있어서,
    상기 구조 재료의 층은 반도체 층 및 금속 층 중 적어도 하나를 포함하는,
    디스플레이 장치.
  28. 제 24 항에 있어서,
    상기 구조 재료의 층은 실리콘(Si), 티타늄(Ti), 실리콘 질화물(SiN), 및 산질화물(OxNy) 중 적어도 하나를 포함하는,
    디스플레이 장치.
  29. 제 24 항에 있어서,
    상기 구조 재료의 층은 상기 구조 재료의 층 상에 부딪히는 광의 적어도 80%를 흡수하는,
    디스플레이 장치.
  30. 제 24 항에 있어서,
    상기 복수의 스페이서들은, 상기 제 2 기판을 상기 MEMS 디바이스로부터 떨어진 채로 유지하기 위한 크기로 만들어지는,
    디스플레이 장치.
  31. 디스플레이 장치로서,
    제 1 기판;
    상기 제 1 기판에 결합되고 구조 재료로 형성되는 복수의 마이크로 전자기계 시스템(MEMS) 광 변조기들;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 복수의 MEMS 광 변조기들 중 적어도 하나를 상기 제 1 기판 위에서 매달리게 하기 위한 적어도 하나의 앵커를 포함하고,
    상기 앵커는,
    상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층;
    상기 제 1 폴리머 층과 접촉하는 표면을 갖는 제 2 폴리머 층 ― 상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화함 ―; 및
    상기 MEMS 광 변조기들을 형성하는 상기 구조 재료의 층을 포함하고,
    상기 구조 재료의 층은,
    상기 제 1 기판과 접촉하지 않거나 상기 제 2 폴리머 층과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들; 및
    상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  32. 삭제
  33. 제 31 항에 있어서,
    상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트 층으로서 사용될 수 있는 재료로 구성되는,
    디스플레이 장치.
  34. 제 31 항에 있어서,
    상기 구조 재료의 층은 반도체 층 및 금속 층 중 적어도 하나를 포함하는,
    디스플레이 장치.
  35. 제 31 항에 있어서,
    상기 구조 재료의 층은 실리콘(Si), 알루미늄(Al), 알루미늄 산화물(Al2O3), 티타늄(Ti), 실리콘 질화물(SiN), 및 산질화물(OxNy) 중 적어도 하나를 포함하는,
    디스플레이 장치.
  36. 제 31 항에 있어서,
    상기 구조 재료의 층은 상기 구조 재료의 층 상에 부딪히는 광의 적어도 80%를 흡수하는,
    디스플레이 장치.
  37. 제 31 항에 있어서,
    상기 구조 재료의 층은 플라즈마 강화 화학 기상 증착(PECVD)-증착된 층인,
    디스플레이 장치.
  38. 디스플레이 장치로서,
    제 1 기판;
    구조 재료로 형성되고 상기 제 1 기판 위에 매달리는 복수의 마이크로 전자기계 시스템(MEMS) 광 변조기들;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 MEMS 광 변조기들 중 하나 이상이고 상기 복수의 MEMS 광 변조기들 모두보다는 적은 수의 MEMS 광 변조기들 둘러싸는 유체 배리어를 포함하고,
    상기 유체 배리어는 제 1 폴리머 층, 제 2 폴리머 층 및 상기 구조 재료의 층을 포함하고,
    상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하고,
    상기 구조 재료의 층은,
    상기 제 1 기판과 접촉하지 않거나 상기 제 2 폴리머 층과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들; 및
    상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하고,
    상기 유체 배리어는 상기 제 1 기판으로부터 연장하고, 상기 디스플레이에 걸쳐 상기 둘러싸여진 MEMS 광 변조기들로 향하는 유체의 흐름을 방해하도록 구성되는,
    디스플레이 장치.
  39. 제 38 항에 있어서,
    상기 유체 배리어는 상기 제 1 기판 위의 상기 복수의 MEMS 광 변조기들의 높이와 실질적으로 동일한 상기 제 1 기판 위의 높이를 갖는,
    디스플레이 장치.
  40. 제 38 항에 있어서,
    상기 유체 배리어는 그 사이의 개구들에 의해 격리되는 복수의 불연속 배리어 구조체들을 포함하는,
    디스플레이 장치.
  41. 제 40 항에 있어서,
    상기 복수의 불연속 배리어 구조체들 중 적어도 하나는,
    상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층;
    상기 제 1 기판과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들과 접촉하고, 상기 제 1 기판과 접촉하는 제 2 폴리머 층; 및
    상기 MEMS 광 변조기들을 형성하는 상기 구조 재료의 층을 포함하고, 상기 구조 재료의 층은, 상기 제 1 기판과 접촉하지 않고 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  42. 디스플레이 장치로서,
    제 1 기판;
    구조 재료로 형성되고 상기 제 1 기판 위에 매달리는 복수의 마이크로 전자기계 시스템(MEMS) 광 변조기들;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 MEMS 광 변조기들 중 하나 이상이고 상기 복수의 MEMS 광 변조기들 모두보다는 적은 수의 MEMS 광 변조기들 둘러싸는 유체 배리어를 포함하고,
    상기 유체 배리어는 제 1 폴리머 층, 제 2 폴리머 층 및 상기 구조 재료의 층을 포함하고,
    상기 제 2 폴리머 층은 상기 제 1 기판과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮고,
    상기 구조 재료의 층은,
    상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하고,
    상기 유체 배리어는 상기 제 1 기판으로부터 연장하고, 상기 디스플레이에 걸쳐 상기 둘러싸여진 MEMS 광 변조기들로 향하는 유체의 흐름을 방해하도록 구성되는,
    디스플레이 장치.
  43. 디스플레이 장치로서,
    제 1 기판;
    상기 제 1 기판에 연결되고, 구조 재료로 형성되는 복수의 마이크로 전자기계 시스템(MEMS) 디바이스들;
    상기 제 1 기판과 격리된 제 2 기판; 및
    제 1 폴리머 층, 제 2 폴리머 층 및 상기 MEMS 디바이스들을 형성하는 상기 구조 재료의 층을 포함하는 복수의 스페이서들을 포함하는 유체 배리어를 포함하고,
    상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하고,
    상기 구조 재료의 층은,
    상기 제 1 기판과 접촉하지 않거나 상기 제 2 폴리머 층과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들; 및
    상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는,
    디스플레이 장치.
  44. 제 43 항에 있어서,
    상기 복수의 스페이서들은 적어도 하나의 MEMS 디바이스 둘레에서 실질적으로 연속한 배리어를 형성하는,
    디스플레이 장치.
  45. 제 43 항에 있어서,
    상기 복수의 스페이서들은 하나보다 많은 MEMS 디바이스 및 상기 복수의 MEMS 디바이스들 중 일부를 실질적으로 둘러싸도록 구성되는,
    디스플레이 장치.
  46. 디스플레이 장치로서,
    제 1 기판;
    구조 재료로 형성되고 상기 제 1 기판에 의해 지지되는 복수의 마이크로 전자기계 시스템(MEMS) 디바이스들;
    상기 제 1 기판과는 격리된 제 2 기판; 및
    상기 복수의 MEMS 디바이스들 중 하나 이상이고 상기 복수의 MEMS 디바이스들 모두보다는 적은 수의 MEMS 디바이스들을 둘러싸도록 구성되는 복수의 스페이서들을 포함하는 유체 배리어를 포함하고,
    상기 스페이서들은,
    상기 제 1 기판과 접촉하는 표면을 갖는 제 1 폴리머 층,
    상기 제 1 기판과 접촉하고, 상기 제 1 기판과 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들과 접촉하는 제 2 폴리머 층, 및
    상기 제 1 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면들과 접촉하는 상기 구조 재료의 층을 포함하는,
    디스플레이 장치.
  47. 제 46 항에 있어서,
    상기 복수의 스페이서들은 적어도 하나의 MEMS 디바이스 둘레에서 실질적으로 연속한 배리어를 형성하는,
    디스플레이 장치.
  48. 제 46 항에 있어서,
    상기 복수의 MEMS 디바이스들은 구조 재료로 형성되는,
    디스플레이 장치.
  49. 제 48 항에 있어서,
    상기 제 2 폴리머 층은 상기 제 1 기판과 실질적으로 접촉하지 않는 상기 제 1 폴리머 층의 모든 표면들을 덮음으로써 상기 제 1 폴리머 층을 캡슐화하는,
    디스플레이 장치.
  50. 디스플레이 조립체를 제조하기 위한 방법으로서,
    제 1 투명 기판 상에 제 1 폴리머 층을 증착하고;
    상기 제 1 폴리머 층을 패터닝 및 경화하고(curing);
    상기 제 1 폴리머 층을 패터닝 및 경화한 이후, 제 2 폴리머 층을 상기 제 1 투명 기판 상에 그리고 상기 제 1 폴리머 층의 잔여부의 상부 상에 증착하고;
    상기 제 2 폴리머 층을 패터닝 및 경화하고;
    플라즈마 강화 화학 기상 증착(PECVD)을 이용하여 구조 재료의 층을 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 위에 증착하고;
    결합된 앵커 및 스페이서(combined anchor and spacer)를 형성하기 위해 상기 구조 재료의 층을 패터닝 및 식각함으로써 상기 결합된 앵커 및 스페이서를 형성하는 단계; 및
    상기 결합된 앵커 및 스페이서를 릴리즈(release)하기 위해 상기 제 1 폴리머 층 및 상기 제 2 폴리머 층의 잔여 부분들을 제거하는 단계를 포함하고,
    상기 결합된 앵커 및 스페이서의 스페이서는 상기 앵커를 형성하는 구조 재료 층을 포함하고,
    상기 구조 재료의 층은,
    상기 제 1 투명 기판과 접촉하지 않거나 상기 제 2 폴리머 층과 접촉하지 않는 상기 제 1 폴리머의 모든 표면; 및
    상기 제 1 투명 기판과 접촉하지 않거나 상기 제 1 폴리머 층과 접촉하지 않는 상기 제 2 폴리머 층의 모든 표면과 접촉하고,
    상기 제 2 폴리머 층을 상기 제 1 폴리머 층의 상기 잔여부의 상부 상에 증착하는 단계는, 상기 제 2 폴리머 층의 잔여 부분들이 상기 제 1 투명 기판과 접촉하지 않는 상기 제 1 폴리머 층의 모든 잔여부를 덮도록, 상기 제 1 투명 기판 상의 상기 제 2 폴리머 층을 상기 제 1 폴리머 층의 잔여부의 상부 상에 증착하는 단계를 포함하는,
    디스플레이 조립체를 제조하기 위한 방법.
  51. 제 50 항에 있어서,
    상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 중 적어도 하나는 레지스트를 포함하는,
    디스플레이 조립체를 제조하기 위한 방법.
  52. 제 50 항에 있어서,
    상기 구조 재료의 층은 상기 구조 재료의 층 상에 부딪히는 광의 적어도 80%를 흡수하는 광 흡수 재료를 포함하는,
    디스플레이 조립체를 제조하기 위한 방법.
  53. 삭제
KR1020167022231A 2011-05-20 2012-05-18 Ｍｅｍｓ 앵커 및 스페이서 구조 KR101843948B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161488574P 2011-05-20 2011-05-20
US61/488,574 2011-05-20
US13/474,532 US9213181B2 (en) 2011-05-20 2012-05-17 MEMS anchor and spacer structure
US13/474,532 2012-05-17
PCT/US2012/038611 WO2012162155A1 (en) 2011-05-20 2012-05-18 Mems anchor and spacer structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137034030A Division KR20140026566A (ko) 2011-05-20 2012-05-18 Ｍｅｍｓ 앵커 및 스페이서 구조

Publications (2)

Publication Number Publication Date
KR20160101208A KR20160101208A (ko) 2016-08-24
KR101843948B1 true KR101843948B1 (ko) 2018-05-14

Family

ID=47175121

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167022231A KR101843948B1 (ko) 2011-05-20 2012-05-18 Ｍｅｍｓ 앵커 및 스페이서 구조
KR1020137034030A KR20140026566A (ko) 2011-05-20 2012-05-18 Ｍｅｍｓ 앵커 및 스페이서 구조

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137034030A KR20140026566A (ko) 2011-05-20 2012-05-18 Ｍｅｍｓ 앵커 및 스페이서 구조

Country Status (8)

Country Link
US (1) US9213181B2 (ko)
EP (1) EP2712428A1 (ko)
JP (1) JP6051422B2 (ko)
KR (2) KR101843948B1 (ko)
CN (1) CN103547957B (ko)
IN (1) IN2013CN08433A (ko)
TW (1) TWI491958B (ko)
WO (1) WO2012162155A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175909A1 (en) * 2012-12-21 2014-06-26 Pixtronix, Inc. Systems and Methods for Supporting a Movable Element of an Electromechanical Device
US20140268273A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Integrated elevated aperture layer and display apparatus
US20140268274A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Display Apparatus Incorporating an Elevated Aperture Layer and Methods of Manufacturing the Same
US20140375538A1 (en) * 2013-06-19 2014-12-25 Pixtronix, Inc. Display apparatus incorporating constrained light absorbing layers
US9202821B2 (en) 2013-10-23 2015-12-01 Pixtronix, Inc. Thin-film transistors incorporated into three dimensional MEMS structures
US9547167B1 (en) * 2014-12-17 2017-01-17 Amazon Technologies, Inc. Fabrication method for top plate and spacers for an electrowetting display
KR101597210B1 (ko) * 2015-03-23 2016-02-24 가천대학교 산학협력단 비 포토리소그래피 기반의 랩온어칩용 마이크로채널 형성방법
US9611135B1 (en) * 2015-10-30 2017-04-04 Infineon Technologies Ag System and method for a differential comb drive MEMS
US11377345B2 (en) * 2020-07-08 2022-07-05 Wisconsin Alumni Research Foundation Tunable photonic device with liquid crystal elastomer microactuators and method of fabricating the same
US11796789B2 (en) 2020-09-01 2023-10-24 Wisconsin Alumni Research Foundation Pinned aperture light modulator and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216987A1 (en) 2005-02-23 2007-09-20 Pixtronix, Incorporated Methods and apparatus for actuating displays

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6741377B2 (en) 2002-07-02 2004-05-25 Iridigm Display Corporation Device having a light-absorbing mask and a method for fabricating same
ATE414971T1 (de) * 2005-02-23 2008-12-15 Pixtronix Inc Licht-modulator und verfahren zu seiner herstellung
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US7746529B2 (en) 2005-02-23 2010-06-29 Pixtronix, Inc. MEMS display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8526096B2 (en) * 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
DE102007001518B4 (de) 2007-01-10 2016-12-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Häusen eines mikromechanischen oder mikrooptoelektronischen Systems
JP2010534865A (ja) * 2007-07-25 2010-11-11 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Ｍｅｍｓ表示装置及び該ｍｅｍｓ表示装置の製造方法
US7570415B2 (en) * 2007-08-07 2009-08-04 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216987A1 (en) 2005-02-23 2007-09-20 Pixtronix, Incorporated Methods and apparatus for actuating displays

Also Published As

Publication number Publication date
IN2013CN08433A (ko) 2015-08-21
WO2012162155A1 (en) 2012-11-29
CN103547957A (zh) 2014-01-29
EP2712428A1 (en) 2014-04-02
TW201314309A (zh) 2013-04-01
KR20140026566A (ko) 2014-03-05
JP6051422B2 (ja) 2016-12-27
KR20160101208A (ko) 2016-08-24
JP2014522502A (ja) 2014-09-04
CN103547957B (zh) 2017-11-14
US20120295058A1 (en) 2012-11-22
TWI491958B (zh) 2015-07-11
US9213181B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
KR101843948B1 (ko) Ｍｅｍｓ 앵커 및 스페이서 구조
US9182587B2 (en) Manufacturing structure and process for compliant mechanisms
US9809445B2 (en) Electromechanical system structures with ribs having gaps
TWI522649B (zh) 具有多重高度的間隔物之顯示裝置
TWI479193B (zh) 結合電荷消散表面之裝置及減小靜電引力之方法
US9140900B2 (en) Displays having self-aligned apertures and methods of making the same
KR101323307B1 (ko) 공간적 광 변조를 위한 방법들 및 장치들
US9201236B2 (en) Display apparatus with stiction reduction features
US9063333B2 (en) Microelectromechanical device and method of manufacturing
US20140071142A1 (en) Display apparatus incorporating vertically oriented electrical interconnects

Legal Events

Date Code Title Description
A107 Divisional application of patent
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant