CN103547957A - Mems锚定器及间隔物结构 - Google Patents

Mems锚定器及间隔物结构 Download PDF

Info

Publication number
CN103547957A
CN103547957A CN201280023418.3A CN201280023418A CN103547957A CN 103547957 A CN103547957 A CN 103547957A CN 201280023418 A CN201280023418 A CN 201280023418A CN 103547957 A CN103547957 A CN 103547957A
Authority
CN
China
Prior art keywords
layer
substrate
polymer layer
polymeric layer
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280023418.3A
Other languages
English (en)
Other versions
CN103547957B (zh
Inventor
蒂莫西·J·布罗斯尼汉
马克·B·安德森
尤金·E·菲克三世
贾斯珀·洛德维克·斯泰恩
乔伊斯·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of CN103547957A publication Critical patent/CN103547957A/zh
Application granted granted Critical
Publication of CN103547957B publication Critical patent/CN103547957B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00039—Anchors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/038—Microengines and actuators not provided for in B81B2201/031 - B81B2201/037
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/052—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus
    • B81C2203/054—Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus using structural alignment aids, e.g. spacers, interposers, male/female parts, rods or balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24149—Honeycomb-like
    • Y10T428/24157—Filled honeycomb cells [e.g., solid substance in cavities, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24744—Longitudinal or transverse tubular cavity or cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明揭示一种显示设备，所述显示设备包含：第一衬底；多个微机电系统MEMS光调制器，其由耦合到所述第一衬底的结构材料形成；及第二衬底，其与所述第一衬底分离。多个间隔物从所述第一衬底延伸以保持所述第二衬底离开所述多个光调制器最小距离。所述间隔物包含：第一聚合物层，其具有接触所述第一衬底的表面；第二聚合物层，其囊封所述第一聚合物层；及结构材料层，其囊封所述第二聚合物层。所述间隔物可用作流体屏障且经配置以包围所述显示设备中一个以上但并非全部所述MEMS光调制器。

Description

MEMS锚定器及间隔物结构
相关申请案的交叉参考
本专利申请案主张2012年5月17日申请的标题为“MEMS锚定器及间隔物结构(MEMS Anchor and Spacer Structure)”的第13/474,532号美国专利申请案及2011年5月20日申请的标题为“用于MEMS集成间隔物的设备及方法(Apparatus and Methods ForMEMS-Integrated Spacer)”的第61/488,574号美国临时专利申请案的优先权。先前申请案的内容被视为本专利申请案的部分且以引用方式并入本专利申请案中。
技术领域
本发明涉及显示器领域。特定来说，本发明涉及一种微机电系统(MEMS)锚定器及间隔物结构的制作及使用。
背景技术
并入有机械光调制器的显示装置可包含数百、数千移动元件，或在一些情况中包含数百万移动元件。在一些装置中，元件的每一移动提供静态摩擦力停用所述元件中的一者或一者以上的机会。可通过将全部所述元件部分浸没在流体中且将所述流体密封在MEMS显示单元中的两个衬底之间的流体空间或间隙内来促进此移动。间隔物可用以维持显示装置的两个衬底(例如光调制器衬底及覆盖板)之间的间隙。在一些实施方案中，制作间隔物是昂贵的，这是因为其需要单独的制作工艺。
发明内容
本发明的系统、方法及装置各自具有若干创新方面，所述若干创新方面中的单一者不单独负责本文揭示的所要属性。
可在一种显示设备中实施本发明中描述的标的物的一个创新方面，所述显示设备具有：第一衬底；多个MEMS光调制器，其由耦合到所述第一衬底的结构材料形成；及第二衬底，其与所述第一衬底分离。多个间隔物从所述第一衬底延伸。所述间隔物包含：第一聚合物层，其具有接触所述第一衬底的表面；第二聚合物层，其囊封所述第一聚合物层；及结构材料层，其囊封所述第二聚合物层。在一些实施方案中，所述多个间隔物的大小经设定以使所述第二衬底与所述多个光调制器保持相距最小距离。在一些实施方案中，所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。在一些实施方案中，所述结构材料层通过覆盖所述第二聚合物层的未实质接触所述第一聚合物层或所述衬底的外部表面的全部表面而囊封所述第二聚合物层。在一些实施方案中，所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。在一些实施方案中，光吸收结构材料层包含半导体层及金属层。在一些实施方案中，所述结构材料层包含硅(Si)、钛(Ti)、铝(Al)、氧化铝(Al2O3)、氮化硅(SiN)及氮氧化物(OxNy)中的至少一者。在一些实施方案中，所述结构材料包含光吸收材料，所述光吸收材料吸收照射在所述光吸收材料上的光的至少约80％。在一些实施方案中，所述结构材料层为等离子增强型化学气相沉积(PECVD)沉积层。
可在一种设备中实施本发明中描述的标的物的另一创新方面，所述设备具有：第一衬底；至少一个MEMS装置，其耦合到所述第一衬底；及第二衬底，其与所述第一衬底分离。多个间隔物从所述第一衬底延伸。所述间隔物包含：第一聚合物层；第二聚合物层；及实质上囊封所述第一及第二聚合物层的所述结构材料的PECVD沉积层。在一些实施方案中，所述多个间隔物的大小经设定以使所述第二衬底与所述MEMS装置保持相距最小距离。在一些实施方案中，所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。在一些其它实施方案中，所述结构材料层通过覆盖所述第二聚合物层的未实质接触所述第一聚合物层或所述衬底的外部表面的全部表面而囊封所述第二聚合物层。在一些实施方案中，所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。在一些实施方案中，光吸收结构材料层包含半导体层及金属层。在一些实施方案中，所述结构材料层包含Si、Ti、SiN及OxNy中的至少一者。在一些实施方案中，所述结构材料可为光吸收材料，所述光吸收材料吸收照射在所述光吸收材料上的光的至少约80％。
可在一种设备中实施本发明中描述的标的物的另一创新方面，所述设备具有：第一衬底；至少一个MEMS装置，其由光吸收结构材料形成且被所述第一衬底支撑。第二衬底与所述第一衬底分离。多个间隔物从所述第一衬底延伸。所述间隔物包含：第一聚合物层，其具有接触所述第一衬底的表面；及第二聚合物层，其具有接触所述第一聚合物层的表面。所述间隔物还包含光吸收结构材料层，所述光吸收结构材料层实质上囊封所述第一聚合物层及所述第二聚合物层并吸收照射在所述光吸收结构材料层上的光的至少约80％。在一些实施方案中，所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。在一些实施方案中，所述多个间隔物的大小经设定以使所述第二衬底与所述MEMS装置保持相距最小距离。在一些实施方案中，所述光吸收结构材料层包含半导体层及金属层。在一些实施方案中，所述光吸收结构材料层包含Si、Ti、SiN及OxNy中的至少一者。在一些实施方案中，所述光吸收结构材料层为PECVD沉积层。
可在一种设备中实施本发明中描述的标的物的另一创新方面，所述设备具有：第一衬底；至少一个MEMS装置，其被所述第一衬底支撑；及第二衬底，其与所述第一衬底分离。多个间隔物从所述第一衬底延伸。所述间隔物包含：第一聚合物层，其具有接触所述第一衬底的表面；及第二聚合物层，其具有接触所述第一聚合物层的表面。所述间隔物还包含囊封所述第一聚合物层及所述第二聚合物层的PECVD沉积层。在一些实施方案中，所述多个间隔物的大小经设定以使所述第二衬底与所述MEMS装置保持相距最小距离。在一些实施方案中，所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。在一些实施方案中，所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。在一些实施方案中，结构材料层包含半导体层及金属层。在一些实施方案中，所述结构材料层包含Si、Ti、SiN及OxNy中的至少一者。在一些实施方案中，所述结构材料层包含光吸收材料，所述光吸收材料吸收照射在所述光吸收结构材料上的光的至少约80％。
可在一种显示设备中实施本发明中描述的标的物的另一创新方面，所述显示设备具有：第一衬底；多个MEMS光调制器，其由耦合到所述第一衬底的结构材料形成；及第二衬底，其与所述第一衬底分离。所述显示设备包含至少一个锚定器，其用于将所述多个MEMS光调制器中的至少一者悬置在所述第一衬底上方。所述锚定器包含：第一聚合物层，其具有接触所述第一衬底的表面；第二聚合物层，其具有接触所述第一聚合物层的表面；及结构材料层，其囊封所述第一聚合物层及所述第二聚合物层。在一些实施方案中，所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。在一些实施方案中，所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。在一些实施方案中，所述结构材料层包含半导体层及金属层。在一些实施方案中，所述结构材料层包含Si、Ti、SiN及OxNy中的至少一者。在一些实施方案中，所述结构材料包含光吸收材料，所述光吸收材料吸收照射在所述光吸收材料上的光的至少约80％。在一些实施方案中，所述结构材料层为PECVD沉积层。
可在一种显示设备中实施本发明中描述的标的物的另一创新方面，所述显示设备具有：第一衬底；多个MEMS光调制器，其由耦合到所述第一衬底的结构材料形成；及第二衬底，其与所述第一衬底分离。所述显示设备包含流体屏障，其实质上围封一个以上但并非所有所述MEMS光调制器。所述流体屏障从所述第一衬底延伸且经配置以干扰跨所述显示器流向所围封MEMS光调制器的流体。在一些实施方案中，所述流体屏障具有超过所述第一衬底的高度，所述高度实质上等于所述第一衬底上的所述多个MEMS光调制器的高度。在一些实施方案中，所述流体屏障包含通过开口分离的多个不连续屏障结构。在一些实施方案中，所述多个不连续屏障结构中的至少一者包含：第一聚合物层，其具有接触所述第一衬底的表面；第二聚合物层，其具有接触所述第一聚合物层的表面；及结构材料层，其囊封所述第一聚合物层及所述第二聚合物层。
可在一种设备中实施本发明中描述的标的物的另一创新方面，所述设备具有：第一衬底；多个MEMS装置，其由耦合到所述第一衬底的结构材料形成；及第二衬底，其与所述第一衬底分离。所述设备包含流体屏障，所述流体屏障包含多个间隔物。所述间隔物包含：第一聚合物层；第二聚合物层；及结构材料层。所述第一聚合物层被所述第一衬底及所述结构材料层囊封。在一些实施方案中，所述多个间隔物在至少一个MEMS装置周围形成实质上连续的屏障。在一些实施方案中，所述间隔物实质上围封一个以上但并非全部所述MEMS装置。
可在一种设备中实施本发明中描述的标的物的另一创新方面，所述设备具有：第一衬底；多个MEMS装置，其被所述第一衬底支撑；及第二衬底，其与所述第一衬底分离。所述设备包含流体屏障，所述流体屏障包含实质上围封一个以上但并非全部所述MEMS装置的多个间隔物。在一些实施方案中，所述多个间隔物在至少一个MEMS装置周围形成实质上连续的屏障。在一些实施方案中，所述MEMS装置由结构材料形成，且所述间隔物包含：第一聚合物层；第二聚合物层；及结构材料层。
可在用于制造显示器组合件的方法中实施本发明中描述的标的物的另一创新方面，所述方法包含形成锚定器及包含被结构材料层囊封的第一聚合物层及第二聚合物层的间隔物，其中形成所述锚定器及所述间隔物。形成所述锚定器及所述间隔物的过程包含：在第一透明衬底上沉积所述第一聚合物层；及接着图案化并固化所述第一聚合物层。在图案化并固化所述第一聚合物层之后，在所述第一透明衬底上及所述第一聚合物层的剩余部分的顶部上沉积所述第二聚合物层。接着图案化并固化所述第二聚合物层。接着使用PECVD在所述第一聚合物层及所述第二聚合物层上沉积结构材料层。接着图案化并固化所述结构材料层以形成所述锚定器及所述间隔物。接着移除所述第一聚合物层及所述第二聚合物层的剩余部分以释放所述锚定器及所述间隔物，使得所述间隔物包含实质上被所述结构材料层囊封的第一聚合物层及第二聚合物层。在一些实施方案中，所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂。在一些实施方案中，所述结构材料层包括吸收照射在所述结构材料层上的光的至少约80％的光吸收材料。在一些实施方案中，可在第一透明衬底上在所述第一聚合物层的剩余部分的顶部上沉积所述第二聚合物层，使得经固化第一聚合物层的部分被所述第二聚合物层的剩余部分囊封。
在附图及下列描述中陈述本说明书中描述的标的物的一个或一个以上实施方案的细节。虽然此发明内容中提供的实例主要依据基于MEMS的显示器而予以描述，但是本文提供的概念可应用于其它类型的显示器，例如LCD、OLED、电泳显示器及场发射显示器，且应用于其它非显示器MEMS装置，例如MEMS麦克风、传感器及光学开关。从所述描述、所述图式及技术方案将明白其它特征、方面及优点。注意下列图式的相对尺寸可能不按比例绘制。
附图说明
图1A展示直视基于MEMS的显示设备的实例示意图。
图1B展示主机装置的实例框图。
图2A展示说明性基于快门的光调制器的实例透视图。
图2B展示基于卷动式致动器快门的光调制器的横截面图。
图2C展示说明性非基于快门的MEMS光调制器的横截面图。
图2D展示基于电湿润法的光调制阵列的横截面图。
图3A展示控制矩阵的实例示意图。
图3B展示连接到图3A的控制矩阵的基于快门的光调制器的阵列的透视图。
图4A及图4B展示双致动器快门组合件的实例视图。
图5展示并入有基于快门的光调制器的显示设备的实例横截面图。
图6展示用于显示器的MEMS向下配置中的孔口板的结构的实例横截面图。
图7展示用于显示器的MEMS向下配置中的光调制器衬底及孔口板的横截面图。
图8展示用于在用于显示设备中的衬底上同时制作间隔物及锚定器的制作工艺的流程图。
图9A到图9G展示使用图8的制作工艺的实例间隔物及锚定器组合件的建构阶段的横截面图。
图10展示锚定器及快门组合件的替代配置的实例横截面图。
图11展示锚定器及快门组合件的另一替代配置的实例横截面图。
图12A及图12B展示连同MEMS装置的对应部分一起形成的两个锚定器及快门组合件的实例横截面图。
图13展示通过单一制作工艺在衬底上形成的锚定器及单独间隔物的实例横截面图。
图14A到图14D展示用于显示设备中的实例流体屏障配置。
图15A到图15C展示用于显示设备中的额外实例流体屏障配置。
具体实施方式
本发明涉及制作用于显示设备中的MEMS锚定器及间隔物结构。特定来说，可通过采用单一制作工艺在显示设备的光调制衬底上制作MEMS锚定器及间隔物结构。在一些实施方案中，集成式MEMS锚定器及间隔物结构可包含被结构材料层囊封的第一聚合物层及第二聚合物层。所述结构材料层可为吸收光的且可通过使用等离子增强型化学气相沉积(PECVD)技术来沉积。在一些实施方案中，所述第二聚合物层可囊封所述第一聚合物层，所述第二聚合物层又将被所述结构材料层囊封。此外，所述锚定器及间隔物结构可形成为集成式MEMS锚定器及间隔物结构。在这些实施方案中，所述锚定器的部分也用作间隔物。在一些实施方案中，所述间隔物可用作流体屏障。在一些实施方案中，所述流体屏障完全或实质上围封一个或一个以上但并非全部所述MEMS装置。在对应于显示设备的应用中，所述MEMS装置可为MEMS光调制器。
可实施本发明中描述的标的物的特定实施方案以实现下列潜在优点中的一者或一者以上。本文揭示的制作工艺允许同时形成锚定器及间隔物。所述过程减小制作MEMS显示器的成本及复杂性，其中通常用单独、额外的工艺来制作或添加间隔物。除通过仅使用单一制作工艺而实现成本减少外，采用单一制作工艺还导致制作具有足够弹性的锚定器，使得其也可用作间隔物。此外，在显示设备中使用所述间隔物作为包含包围机械光调制器的流体的流体屏障有助于防止损坏所述光调制器，所述损坏可由因对所述显示器的冲击而造成压力波通过所述流体跨所述显示设备传播而引起。
图1A展示直视基于MEMS的显示设备100的示意图。显示设备100包含布置在行与列中的多个光调制器102a到102d(大体上为“光调制器102”)。在显示设备100中，光调制器102a及102d处在打开状态中，从而允许光穿过。光调制器102b及102c处在闭合状态中，从而阻碍光穿过。通过选择性地设定光调制器102a到102d的状态，如果通过灯具或若干灯具105照明，那么显示设备100可用以形成背光显示器的图像104。在另一实施方案中，设备100可通过反射源自所述设备前方的周围光而形成图像。在另一实施方案中，设备100可通过反射来自位于所述显示器前方的灯具或若干灯具的光(即，通过使用正面光)而形成图像。
在一些实施方案中，每一光调制器102对应于图像104中的像素106。在一些其它实施方案中，显示设备100可使用多个光调制器以在图像104中形成像素106。例如，显示设备100可包含三个特定色彩光调制器102。通过选择性地打开对应于特定像素106的特定色彩光调制器102中的一者或一者以上，显示设备100可在图像104中产生彩色像素106。在另一实例中，显示设备100针对每个像素106包含两个或两个以上光调制器102以在图像104中提供照度级。关于图像，“像素”对应于通过图像的分辨率定义的最小图像元素。关于显示设备100的结构组件，术语“像素”指代用以调制形成图像的单一像素的光的组合机械及电组件。
显示设备100为直视显示器，其中显示设备100可能不包含通常在投影应用中发现的成像光学器件。在投影显示器中，形成于所述显示设备的表面上的图像被投影到屏幕上或墙壁上。所述显示设备实质上小于所投影图像。在直视显示器中，用户通过直接观看所述显示设备而看见所述图像，所述显示设备含有所述光调制器且任选地含有用于增强在所述显示器上看见的亮度及/或对比度的背光或正面光。
直视显示器可以透射或反射模式操作。在透射显示中，所述光调制器过滤或选择性地阻止源自位于所述显示器后面的灯具或若干灯具的光。来自所述灯具的光任选地注入到光导或“背光”中，使得可均匀照明每一像素。透射直视显示器通常建置在透明或玻璃衬底上以促进夹置组合件布置，其中含有所述光调制器的一个衬底直接位于所述背光的顶部上。
每一光调制器102可包含快门108及孔口109。为了照明图像104中的像素106，定位快门108以使得其允许光朝向观看者穿过孔口109。为使像素106保持未点亮，定位快门108以使得其阻碍光穿过孔口109。通过穿过每一光调制器102中的反射或光吸收材料图案化的开口来界定孔口109。
所述显示设备还包含连接到所述衬底并连接到所述光调制器以控制所述快门的移动的控制矩阵。所述控制矩阵包含一系列电互连件(例如，互连件110、112及114)，包含：每行像素至少一个写入启用互连件110(也称为“扫描线互连件”)；每一列像素一个数据互连件112；以及一个共同互连件114，所述共同互连件114提供共同电压给全部像素或至少提供给来自显示设备100中多列及多行的像素。响应于施加适当电压(“写入启用电压VWE”)，一行给定像素的写入启用互连件110准备所述行中的所述像素以接受新的快门移动指令。所述数据互连件112传达呈数据电压脉冲的形式的新的移动指令。在一些实施方案中，施加到数据互连件112的数据电压脉冲直接促成所述快门的静电移动。在一些其它实施方案中，所述数据电压脉冲控制开关，例如，控制将量值通常高于所述数据电压的单独致动电压施加到光调制器102的晶体管或其它非线性电路元件。施加这些致动电压接着导致快门108的静电驱动移动。
图1B展示主机装置(即，手机、智能电话、PDA、MP3播放器、平板计算机、电子书阅读器等等)的框图120的实例。所述主机装置包含显示设备128、主机处理器122、环境传感器124、用户输入模块126及电源。
显示设备128包含多个扫描驱动器130(也称为“写入启用电压源”)、多个数据驱动器132(也称为“数据电压源”)、控制器134、共同驱动器138、灯具140到146及灯具驱动器148。扫描驱动器130将写入启用电压施加到扫描线互连件110。数据驱动器132将数据电压施加到数据互连件112。
在显示设备的一些实施方案中，数据驱动器132经配置以将模拟数据电压提供给光调制器，尤其在将以模拟方式导出图像104的照度级的情况下。在模拟操作中，设计光调制器102以使得在通过数据互连件112施加中间电压的范围时，导致在快门108中产生中间打开状态的范围，且因此在图像104中产生中间照明状态或照度级的范围。在其它情况中，数据驱动器132经配置以仅将2、3或4数字电压电平的减小集合施加到数据互连件112。这些电压电平经设计而以数字方式设定快门108中的每一者的打开状态、闭合状态或其它离散状态。
扫描驱动器130及数据驱动器132连接到数字控制器电路134(也称为“控制器134”)。所述控制器以主要连续方式将按通过行及通过图像帧分组的预定序列组织的数据发送到数据驱动器132。数据驱动器132可包含串行-并行数据转换器、电平移位，且对于一些应用，其包含数/模电压转换器。
显示设备任选地包含一组共同驱动器138，也称为共同电压源。在一些实施方案中，共同驱动器138(例如)通过将电压供应给一系列共同互连件114而将DC共同电势提供给光调制器阵列内的全部光调制器。在一些其它实施方案中，遵循来自控制器134的命令的共同驱动器138向光调制器阵列发出电压脉冲(例如，能够驱动及/或起始所述阵列的多行及列中全部光调制器的同时致动的全局致动脉冲)或信号。
通过控制器134使用于不同显示功能的全部所述驱动器(例如，扫描驱动器130、数据驱动器132及共同驱动器138)时间同步。来自所述控制器的时序命令经由灯具驱动器148、像素阵列内的特定行的写入启用及定序、来自数据驱动器132的电压输出及实现光调制器致动的电压输出而协调红色、绿色、蓝色及白色灯具(分别为140、142、144及146)的照明。
控制器134确定快门108中的每一者可借此被重新设定为适用于新图像104的照明级的定序或寻址方案。可按周期性间隔设定新图像104。例如，对于视频显示器，按从10赫兹(Hz)到300赫兹(Hz)变化的频率刷新彩色图像104或视频帧。在一些实施方案中，图像帧到阵列的设定与灯具140、142、144及146的照明同步，使得用一系列交替色彩(例如红色、绿色及蓝色)照明交替图像帧。每一相应色彩的图像帧为称为彩色子帧。在称为场连续色彩方法的此方法中，如果彩色子帧按超过20Hz的频率交替，那么人脑将把所述交替帧图像平均到具有广泛且连续色彩范围的图像的感知中。在替代实施方案中，显示设备100中可使用具有原色的四个或四个以上灯具，采用除红色、绿色及蓝色外的原色。
在一些实施方案中，如先前所述，如果显示设备100经设计以在打开状态与闭合状态之间对快门108进行数字切换，那么控制器134通过分时灰度级的方法形成图像。在一些其它实施方案中，显示设备100可通过每像素使用多个快门108而提供灰度级。
在一些实施方案中，用于图像状态104的数据被控制器134通过也称为扫描线的个别行的循序寻址而加载到调制器阵列。对于所述序列中每一行或扫描线，扫描驱动器130将写入启用电压施加到所述阵列的所述行的写入启用互连件110，且随后数据驱动器132将对应于所要快门状态的数据电压供应给所选择行中的每一列。重复此过程，直到已针对所述阵列中的全部行加载了数据为止。在一些实施方案中，用于数据加载的所选择行的序列呈线性，从所述阵列的顶部进行到底部。在一些其它实施方案中，所选择行的序列为伪随机的，以最小化视觉假影。且在一些其它实施方案中，通过块组织所述定序，其中对于一块，(例如)通过依序仅每隔所述阵列的5行进行寻址而将图像状态104的仅某一部分的数据加载到所述阵列。
在一些实施方案中，将图像数据加载到阵列的过程在时间上与致动快门108的过程分离。在这些实施方案中，调制器阵列可包含所述阵列中每一像素的数据存储器元件，且控制矩阵可包含承载来自共同驱动器138的触发器信号以根据所述存储器元件中存储的数据来起始快门108的同时致动的全局致动互连件。
在替代性实施方案中，像素阵列及控制所述像素的控制矩阵可以除矩形行及列之外的配置而布置。例如，所述像素可布置在六边形阵列或曲线行及列中。一般而言，如本文使用，术语扫描线应指代共享写入启用互连件的任何多个像素。
主机处理器122通常控制主机的操作。例如，所述主机处理器可为用于控制便携式电子装置的通用或专用处理器。关于包含于主机装置120内的显示设备128，所述主机处理器输出图像数据以及关于所述主机的额外数据。此信息可包含来自环境传感器的数据，例如周围光或温度；关于所述主机的信息，包含(例如)所述主机的操作模式或所述主机的电源中剩余的电量；关于所述图像数据的内容的信息；关于所述图像数据类型的信息；及/或用于在选择成像模式中使用的用于显示设备的指令。
用户输入模块126直接或经由主机处理器122将用户的个人偏好传达给控制器134。在一些实施方案中，所述用户输入模块受到其中用户对个人偏好(例如“较深的色彩”、“较佳的对比度”、“较低功率”、“增加的亮度”、“运动”、“真人动作”或“动画”进行编程的软件控制。在一些其它实施方案中，使用例如开关或拨号盘的硬件将这些偏好输入到所述主机。到控制器134的所述多个数据输入引导所述控制器将对应于最优成像特性的数据提供给各种驱动器130、132、138及148。
还可包含环境传感器模块124作为主机装置的部分。所述环境传感器模块接收关于周围环境的数据，例如温度及/或周围光照条件。传感器模块124可经编程以区分装置是在室内或办公室环境中操作，还是在白天在室外环境中操作，还是在夜晚在室外环境中操作。所述传感器模块将此信息传送到显示控制器134，使得所述控制器可响应于周围环境而优化观看条件。
图2A展示说明性基于快门的光调制器200的透视图。所述基于快门的光调制器适合于并入于图1A的基于直视MEMS的显示设备100中。光调制器200包含耦合到致动器204的快门202。致动器204可由两个单独的顺应电极梁致动器205(“致动器205”)形成。快门202在一侧上耦合到致动器205。致动器205在实质上平行于表面203的运动平面中在表面203上横向移动快门202。快门202的相对侧耦合到弹簧207，弹簧207提供与通过致动器204施加的力相反的恢复力。
每一致动器205包含将快门202连接到负载锚定器208的顺应负载梁206。负载锚定器208连同顺应负载梁206一起用作机械支撑件，使快门202保持悬置在表面203附近。所述表面包含用于允许光穿过的一个或一个以上孔口211。负载锚定器208将顺应负载梁206及快门202物理连接到表面203且将负载梁206电连接到偏置电压，在一些实例中，连接到接地。
如果衬底不透明(例如硅)，那么通过穿过衬底204蚀刻孔阵列而在所述衬底中形成孔口211。如果衬底204透明(例如玻璃或塑料)，那么在沉积于衬底203上的光阻挡材料层中形成孔口211。孔口211的形状可为大体上圆形、椭圆形、多边形、蜿蜒状或不规则形状。
每一致动器205还包含位于每一负载梁206附近的顺应驱动梁216。驱动梁216在一端处耦合到在驱动梁216之间共享的驱动梁锚定器218。每一驱动梁216的另一端自由移动。每一驱动梁216弯曲，使得其在驱动梁216的自由端附近最接近负载梁206及负载梁206的锚定端。
在操作中，并入有光调制器200的显示设备经由驱动梁锚定器218将电势施加到驱动梁216。可将第二电势施加到负载梁206。驱动梁216与负载梁206之间的所得电势差朝向负载梁206的锚定端拉动驱动梁216的自由端，且朝向驱动梁216的锚定端拉动负载梁206的快门端，借此朝向驱动锚定器218横向驱动快门202。顺应部件206用作弹簧，使得在移除跨梁206及216电势的电压时，负载梁206将快门202推动回到其初始位置中，从而释放存储于负载梁206中的应力。
例如光调制器200的光调制器并入有用于使快门在移除电压后返回其静止位置的被动恢复力，例如弹簧。其它快门组合件可并入有用于使所述快门移动进入打开或闭合状态中的一组两个“打开”及“闭合”致动器及一组单独的“打开”及“闭合”电极。
存在可经由控制矩阵控制快门及孔口的阵列以产生具有适当照度级的图像(在许多情况中为移动图像)的多种方法。在一些情况中，通过连接到显示器的外围上的驱动器电路的行及列互连件的无源矩阵阵列来实现控制。在其它情况中，在所述阵列(所谓的有源矩阵)的每一像素内包含切换及/或数据存储元件是适当的，以改善所述显示器的照度级及/或功率耗散性能。
在替代性实施方案中，显示设备100包含除基于横向快门的光调制器之外的光调制器，例如上文描述的快门组合件200。例如，图2B展示基于卷动式致动器快门的光调制器220的横截面图。所述基于滚动式致动器快门的光调制器220适合于并入到图1A的基于MEMS的显示设备100的替代性实施方案中。基于滚动式致动器快门的光调制器包含可移动电极，所述可移动电极安置成与固定电极相对且在施加电场时经偏置以在特定方向上移动以用作快门。在一些实施方案中，光调制器220包含安置在衬底228与绝缘层224之间的平面电极226及具有附接到绝缘层224的固定端230的可移动电极222。当不存在任何施加电压时，可移动电极222的可移动端232自由朝向固定端230滚动以产生滚动状态。在电极222与226之间施加电压导致可移动电极222不滚动且导致可移动电极222与绝缘层224相抵地平放，借此可移动电极222用作阻止光行进穿过衬底228的快门。可移动电极222在移除所述电压之后通过静电恢复力返回到滚动状态。可通过制造可移动电极222以包含各向异性应力状态而实现朝滚动状态的偏置。
图2C展示说明性非基于快门的MEMS光调制器250的横截面图。所述光分接头调制器250适合于并入于图1A的基于MEMS的显示设备100的替代性实施方案中。光分接头根据受抑全内反射(TIR)的原理而工作。即，将光252被引入于光导254中，其中在无干扰的情况下，光252归因于TIR而大部分不能通过光导254的前表面或后表面逸出光导254。光分接头250包含分接头元件256，分接头元件256具有足够高的折射率，使得响应于分接头组件256接触光导254，照射在光导254与分接头元件256相邻的表面上的光252通过分接头元件256朝向观看者逸出光导254，借此促成图像的形成。
在一些实施方案中，分接头元件256形成为柔性、透明材料的梁258的部分。电极260涂布梁258的一侧的部分。在光导254上安置相对的电极262。通过跨电极260及262施加电压，可控制分接头元件256相对于光导254的位置以选择性地从光导254提取光252。
图2D展示基于电湿润法的光调制阵列270的实例横截面图。基于电湿润法的光调制阵列270适合于并入于图1A的基于MEMS显示设备100的替代性实施方案中。光调制阵列270包含在光学腔274上形成的多个基于电湿润法的光调制单元272a到272d(大体上为“单元272”)。光调制阵列270还包含对应于单元272的一组彩色滤光片276。
每一单元272包含水层(或其它透明导电或极性流体)278、光吸收油层280、透明电极282(例如，由氧化铟锡(ITO)制成)及位于光吸收油层280与透明电极282之间的绝缘层284。在本文描述的实施方案中，所述电极占据单元272的后表面的一部分。
单元272的后表面的剩余部分由形成光学腔274的前表面的反射孔口层286形成。反射孔口层286由例如形成电介质镜面的反射金属或薄膜堆叠的反射材料形成。对于每一单元272，在反射孔口层286中形成孔口以允许光穿过。在所述孔口中及在形成所述反射孔口层286的材料上方沉积用于所述单元的电极282，电极282通过另一电介质层分离。
光学腔274的剩余部分包含位于反射孔口层286附近的光导288及光导288的与反射孔口层286相对的一侧上的第二反射层290。在所述光导的后表面上、所述第二反射层附近形成一系列光改向器291。光改向器291可为漫反射器或镜面反射器。例如LED等一个或一个以上光导292将光294注入到光导288中。
在替代性实施方案中，在光导288与光调制阵列270之间定位额外的透明衬底(未展示)。在此实施方案中，在所述额外的透明衬底上而非在光导288的表面上形成反射孔口层286。
在操作中，将电压施加到单元(例如，单元272b或272c)的电极282导致所述单元中的光吸收油280聚集在单元272的一部分中。因此，光吸收油280不再阻碍光穿过形成于反射孔口层286中的孔口(参见(例如)单元272b及272c)。接着，逸出所述孔口处的背光的光能够通过所述单元及通过所述组彩色滤光片276中的对应彩色滤波片(例如，红色、绿色或蓝色)逸出以在图像中形成彩色像素。当电极282接地时，光吸收油280覆盖反射孔口层286中的孔口，从而吸收试图穿过所述孔口的任何光294。
当施加电压到单元272时，其下方聚集油280的区域构成与形成图像有关的浪费空间。无论是否施加电压，此区域皆不透射。因此，在不包含反射孔口层286的反射部分的情况中，此区域吸收原本可用于促成图像的形成的光。然而，由于包含反射孔口层286，将原本吸收的此光被反射回到光导290中以供未来通过不同孔口逸出。基于电湿润法的光调制阵列270并非适合于包含于本文描述的显示设备中的非基于快门的MEMS调制器的唯一实例。在不脱离本发明的范围的情况下，同样可通过本文描述的控制器功能的各种功能来控制非基于快门的MEMS调制器的其它形式。
图3A展示控制矩阵300的实例示意图。控制矩阵300适合于控制并入于图1A的基于MEMS的显示设备100中的光调制器。图3B展示连接到图3A的控制矩阵300的基于快门的光调制器的阵列320的透视图。控制矩阵300可寻址像素阵列320(“阵列320”)。每一像素301可包含受到致动器303控制的弹性快门组合件302，例如图2A的快门组合件200。每一像素还可包含孔口层322，孔口层322包含孔口324。
控制矩阵300被制作为在上面形成快门组合件302的衬底304的表面上的扩散或薄膜沉积电路。控制矩阵300包含用于控制矩阵300中的每一行像素301的扫描线互连件306及用于控制矩阵300中的每一列像素301的数据互连件308。每一扫描线互连件306将写入启用电压源307电连接到对应行的像素301中的像素301。每一数据互连件308将数据电压源309(“Vd源”)电连接到对应列的像素中的像素301。在所述控制矩阵300中，所述Vd源309提供用于致动快门组合件302的大部分能量。因此，数据电压源(Vd源)309也用作致动电压源。
参考图3A及图3B，对于像素阵列320中的每一像素301或对于像素阵列320中的每一快门组合件302，控制矩阵300包含晶体管310及电容器312。每一晶体管310的栅极电连接到其中定位像素301的阵列320中的行的扫描线互连件306。每一晶体管310的源极电连接到其对应的数据互连件308。每一快门组合件302的致动器303包含两个电极。每一晶体管310的漏极并联电连接到对应电容器312的一个电极，且连接到对应的致动器303的电极中的一者。电容器312的另一电极及快门组合件302中的致动器303的另一电极连接到共同或接地电势。在替代实施方案中，可用半导体二极管及/或金属-绝缘体-金属夹置类型切换元件取代晶体管310。
在操作中，为形成图像，所述控制矩阵300通过轮流施加Vwe到每一扫描线互连件306而依序写入启用阵列320中的每一行。对于写入启用行，施加Vwe到所述行中像素301的晶体管310的栅极允许电流通过晶体管310流过数据互连件308以将电势施加到所述快门组合件302的致动器303。当所述行被写入启用时，选择性地将电压Vd施加到数据互连件308。在提供模拟灰度级的实施方案中，与位于写入启用扫描线互连件306及数据互连件308的交叉处的像素301的所要亮度相关地改变施加到每一数据互连件308的数据电压。在提供数字控制方案的实施方案中，将所述数据电压选择为一相对较低的量值电压(即，近似接地的电压)或满足或超过Vat(致动阈值电压)。响应于将Vat施加到数据互连件308，对应的快门组合件中的致动器303致动，从而打开快门组合件302中的快门。即使在控制矩阵300停止将Vwe施加到一行之后，施加到数据互连件308的电压仍存储在像素301的电容器312中。因此，电压Vwe无须等待且在一行上保持达致动快门组合件302的足够长时间；此致动可在从所述行移除写入启用电压后进行。电容器312也用作阵列320内的存储器元件，从而存储用于照明图像帧的致动指令。
阵列320的像素301以及控制矩阵300形成于衬底304上。所述阵列包含安置在衬底304上的孔口层322，孔口层322包含用于阵列320中的相应像素301的一组孔口324。孔口324与每一像素中的快门组合件302对准。在一些实施方案中，衬底304由例如玻璃或塑料的透明材料制成。在一些其它实施方案中，衬底304由不透明材料制成，但是在所述衬底中蚀刻若干孔以形成孔口324。
可使快门组合件302连同致动器303一起为双稳态。即，所述快门可存在至少两个平衡位置(例如，打开或闭合)中，其中将所述快门保持在任一位置中需要极少功率或不需要功率。更特定来说，快门组合件302可为机械双稳态。一旦将快门组合件302的快门设定在适当位置，维持所述位置不需要电能或保持电压。快门组合件302的物理元件上的机械应力可使所述快门保持在合适位置中。
还可使快门组合件302连同致动器303一起为电双稳态。在电双稳态快门组合件中，存在低于所述快门组合件的致动电压的电压范围，如果将所述电压范围施加到闭合致动器(使得所述快门打开或闭合)，那么使所述致动器保持闭合且使所述快门保持在适当位置，即使将相反的力施加到所述快门也如此。可通过弹簧(例如图2A中描绘的基于快门的光调制器200中的弹簧207)施加所述相反的力，或可通过相反的致动器(例如“打开”或“闭合”致动器)施加所述相反的力。
光调制器阵列320被描绘为每个像素具有单一MEMS光调制器。其它实施方案是可能的，其中在每一像素中提供多个MEMS光调制器，借此在每一像素中提供多于仅仅二进制“开”或“关”光学状态的可能性。经译码分区灰度级的某些形式为可能的，其中在像素中提供多个MEMS光调制器，且其中与所述光调制器中的每一者相关联的孔口324具有不相等面积。
在一些其它实施方案中，可用光调制器阵列320内的快门组合件302取代基于辊的光调制器220、光分接头250或基于电湿润法的光调制阵列270以及其它基于MEMS的光调制器。
图4A及图4B展示双致动器快门组合件400的实例视图。如图4A中描绘的双致动器快门组合件处在打开状态中。图4B展示处于闭合状态中的双致动器快门组合件400。与快门组合件200相比，快门组合件400包含在快门406的任一侧上的致动器402及404。每一致动器402及404被独立控制。第一致动器(快门打开致动器402)用以打开快门406。第二相反致动器(快门闭合致动器404)用以闭合所述快门406。致动器402及404二者皆为顺应梁电极致动器。致动器402及404通过实质上在平行于其上悬置所述快门的孔口层407的平面中驱动快门406而打开及闭合所述快门406。通过附接到致动器402及404的锚定器408使快门406悬置于孔口层407上方一短距离处。包含沿快门406的移动轴附接到快门406的两端的支撑件减小了快门406的平面外运动并将所述运动实质上限制于平行于衬底的平面。通过类推图3A的控制矩阵300，适合用于与快门组合件400一起使用的控制矩阵可包含用于相反快门打开及快门闭合致动器402及404中的每一者的一个晶体管及一个电容器。
快门406包含可使光穿过的两个快门孔口412。孔口层407包含一组三个孔口409。在图4A中，快门组合件400处在打开状态中，且因此已致动快门打开致动器402，快门闭合致动器404处在其松弛位置中，且快门孔口412的中线与两个孔口层孔口409的中线重合。在图4B中，已将快门组合件400移动到闭合状态，且因此快门打开致动器402处在其松弛位置中，已致动快门闭合致动器404，且快门406的光阻挡部分现在处在适当位置以阻挡光透射通过孔口409(描绘为虚线)。
每一孔口在其外围附近具有至少一个边缘。例如，矩形孔口409具有四个边缘。在其中于孔口层407中形成圆形、椭圆形、扁圆形或其它弯曲孔口的替代性实施方案中，每一孔口可仅具有单一边缘。在一些其它实施方案中，在数学意义上，所述孔口无需分离或分开，而是可连接。即，当孔口的部分或塑形区段可维持与每一快门的对应时，这些区段中的若干区段可连接，使得所述孔口的单一连续周边由多个快门共享。
为允许具有多种出射角的光穿过处于打开状态中的孔口412及409，有利的是对快门孔口412提供大于孔口层407中的孔口409的对应宽度或大小的宽度或大小。为有效地阻挡光在闭合状态中逸出，优选的是快门406的光阻挡部分与孔口409重叠。图4B展示介于快门406中的光阻挡部分的边缘与形成于孔口层407中的孔口409的一个边缘之间的预定义重叠416。
静电致动器402及404经设计成使得其电压位移行为向快门组合件400提供双稳态特性。对于快门打开及快门闭合致动器中的每一者，存在低于致动电压的电压范围，如果当所述致动器处于闭合状态中时(使快门为打开或闭合)施加所述电压范围，那么即使在将致动电压施加到相反致动器之后，也将使所述致动器保持闭合且使所述快门保持在原位。与此相反力相抵地维持快门的位置所需的最小电压被称为维持电压Vm。
图5展示并入有基于快门的光调制器(快门组合件)502的显示设备500的实例横截面图。每一快门组合件并入有快门503及锚定器505。未展示的是顺应梁致动器，当顺应梁致动器连接于锚定器505与快门503之间时，其有助于将所述快门悬置在距离表面上方的一短距离处。在优选地由塑料或玻璃制成的透明衬底504上安置快门组合件502。安置在衬底504上的面向后的反射层(反射膜506)界定位于快门组合件502的快门503的闭合位置下方的多个表面孔口508。反射膜506将未穿过表面孔口508的光向后反射向显示设备500的后方。反射孔口层506可为不具备通过若干气相沉积技术(包含溅镀、蒸镀、离子镀敷、激光烧蚀或化学气相沉积)以薄膜方式形成的包含物的细颗粒状金属膜。在另一实施方案中，面向后的反射层506可由一镜面(例如电介质镜面)形成。电介质镜面可制作为在高折射率材料与低折射率材料之间交替的电介质薄膜的堆叠。使快门503与反射膜506分离的所述快门在其内自由移动的垂直间隙在0.5微米到10微米的范围中。所述垂直间隙的量值优选地小于快门503的边缘与处于闭合状态中的孔口508的边缘之间的横向重叠，例如图4B中描绘的重叠416。
显示设备500包含使衬底504与平面光导516分离的任选的漫射体512及/或任选的亮度增强膜514。所述光导包含透明(即，玻璃或塑料)材料。光导516通过一个或一个以上光源518照明，从而形成背光。光源518可为(例如且但不限于)白炽灯、荧光灯、激光或发光二极管(LED)。反射器519有助于朝向光导516引导来自灯具518的光。在所述背光516后面安置面向前的反射膜520，朝向快门组合件502反射光。例如来自所述背光的并未穿过快门组合件502中的一者的光线521等光线将返回到所述背光且再次从膜520反射。以此方式，无法离开所述显示器以在第一回合上形成图像的光可再循环且可用于透射穿过快门组合件502的阵列中的其它打开孔口。已展示此光再循环增加所述显示器的照明效率。
所述光导516包含使来自灯具518的光朝向孔口508且因此朝向所述显示器前面改向的一组几何光改向器或棱镜517。所述光改向器可模制于横截面形状可替代地为三角形、梯形或弯曲的光导516的塑料主体中。棱镜517的密度实质上随距离灯具518的距离的增加而增加。
在一些实施方案中，孔口层506可由光吸收材料制成，且在替代实施方案中，快门503的表面可涂布有光吸收材料或光反射材料。在一些其它实施方案中，可直接在光导516的表面上沉积孔口层506。在一些实施方案中，无须在与快门503及锚定器505相同的衬底上安置孔口层506(例如在下文描述的MEMS向下配置中)。
在一些实施方案中，光源518可包含不同色彩(例如，红色、绿色及蓝色)的灯具。可通过以足以使人脑将不同色彩的图像平均化为单一多色彩图像的速率使用不同色彩的灯具循序地照明图像来形成彩色图像。使用快门组合件502的阵列形成各种特定色彩的图像。在另一实施方案中，光源518包含具有三种以上不同色彩的灯具。例如，光源518可具有红色、绿色、蓝色及白色灯具或红色、绿色、蓝色及黄色灯具。
覆盖板522形成显示设备500的前端。可用黑色基质524覆盖覆盖板522的后侧以增加对比度。在替代实施方案中，所述覆盖板包含彩色滤光片，例如对应于快门组合件502中的不同快门的相异红色、绿色及蓝色滤光片。覆盖板522被支撑在与所述快门组合件502相距预定距离处，从而形成间隙526。通过机械支撑件或间隔物527及/或通过将覆盖板522附接到衬底504的粘着密封剂528来维持间隙526。
粘着密封剂528密封在流体530中。流体530经设计成具有优选地低于约10厘泊的粘度且具有优选地大于约2.0的相对介电常数及大于约104V/cm的电介质击穿强度。流体530也可用作润滑剂。在一些实施方案中，流体530为具有高表面湿润能力的疏水性液体。在替代实施方案中，流体530具有大于或小于衬底504的折射率的折射率。
并入有机械光调制器的显示器可包含数百、数千移动元件，或在一些情况中包含数百万移动元件。在一些装置中，元件的每一移动提供静态摩擦力停用所述元件中的一者或一者以上的机会。可通过将全部所述部分浸没在流体(也称为流体)中且将所述流体(例如，用粘着剂)密封在MEMS显示单元中的流体空间或间隙内来促进此移动。所述流体通常为具有低摩擦力为数、低粘度且长期具有最小降级效应的流体。当基于MEMS的显示器组合件包含用于流体530的液体时，所述液体至少部分地包围基于MEMS的光调制器的移动部分的一些。为减小致动电压，所述液体具有优选地低于70厘泊、更优选地低于10厘泊的粘度。具有低于70厘泊的粘度的液体可包含具有低分子量的材料：低于4000克/摩尔，或在一些情况中低于400克/摩尔。合适的流体530包含(非限于)去离子水、甲醇、乙醇或其它酒精、链烷烃、烯烃、醚、硅酮油、氟化硅酮油或其它自然或合成溶剂或润滑剂。有用的流体可为聚二甲基硅氧烷(PDMS)，例如六甲基二硅氧烷或八甲基三硅氧烷，或烷基甲基硅氧烷，例如已基五甲基二硅氧烷。有用的流体可为烷，例如辛烷或癸烷。有用的流体可为硝基烷，例如硝基甲烷。有用的流体可为芳香族化合物，例如甲苯或二乙基苯。有用的流体可为甲酮，例如丁酮或甲基异丁基酮。有用的流体可为氯碳化合物，例如氯苯。有用的流体可为氟氯碳化物，例如二氯氟乙烷或三氟氯乙烯。且针对这些显示器组合件考虑的其它流体包含乙酸丁酯、二甲基甲酰胺。用于这些显示器的又其它有用的流体包含氢氟醚、全氟聚醚、氢氟聚醚、戊醇、丁醇。实例合适的氢氟醚包含乙基九氟丁基醚及2-三氟甲基-3-乙氧基十二氟己烷。
金属片或模制塑料组合件托架532将覆盖板522、衬底504、背光516及其它组件部分一起固持在若干边缘周围。组合件托架532用螺丝钉或凹口突片紧固以增加组合显示设备500的刚性。在一些实施方案中，通过环氧树脂灌注化合物将光源518模制在合适位置。反射器536有助于使从光导516的边缘逸出的光返回到所述光导中。图5中未描绘的是将控制信号以及电力提供给快门组合件502及灯具518的电互连件。
在一些其它实施方案中，如图2A到图2D中描绘的基于辊的光调制器220、光分接头250或基于电湿润法的光调制阵列270以及其它基于MEMS的光调制器可用显示设备500内的快门组合件502取代。
显示设备500为称为MEMS向上(MEMS-up)配置，其中基于MEMS的光调制器形成于衬底504的前表面(即，面朝观看者的表面)上。快门组合件502直接建置在反射孔口层506的顶部上。在替代实施方案中，在与其上形成所述反射孔口层的衬底分离的衬底上安置被称为MEMS向下配置的快门组合件。其上形成界定多个孔口的反射孔口层的衬底在本文为称为孔口板。在所述MEMS向下配置中，承载基于MEMS的光调制器的衬底代替显示设备500中的覆盖板522且经定向成使得所述基于MEMS的光调制器位于顶部衬底的后表面(即，背向观看者且朝向背光516的表面)上。所述基于MEMS的光调制器借此经定位成直接与所述反射孔口层相对且跨越来自所述反射孔口层的间隙。可通过连接所述孔口板及其上形成MEMS调制器的衬底的一系列间隔物支柱来维持所述间隙。在一些实施方案中，所述间隔物安置在阵列中的每一像素内或每一像素之间。使所述MEMS光调制器与其对应孔口分离的间隙或距离优选地小于10微米或小于快门与孔口之间的重叠(例如重叠416)的距离。
图6展示用于MEMS向下配置中的孔口板的结构的实例横截面图。孔口板2700包含衬底2702、介电增强型金属镜面2704、光吸收层2706及间隔物支柱2708。所述介电增强型金属镜面及所述光吸收层已被图案化到孔口2709中。
衬底2702优选地为透明材料，例如玻璃或塑料。所述介电增强型金属镜面2704包含5层材料堆叠，包含(自衬底向上的顺序)氮化硅(Si3N4)的薄膜2710、二氧化硅(SiO2)的薄膜2712、Si3N4的另一薄膜2710、SiO2的另一薄膜2712及铝(Al)的薄膜2714。表格1中给出这些层的相对厚度及优选折射率。其它合适的替代性电介质包含氧化钛(TiO2)、五氧化二钽(Ta2O5)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化铝(Al2O3)及氧化钇(Y2O3)。
表格1：用于介电增强型金属镜面的膜厚度及折射率
薄膜材料 厚度 折射率
5.铝 200纳米或更小 不适用
4.SiO2 88纳米 1.46
3.Si3N4 64纳米 2.0
2.SiO2 88纳米 1.46
1.Si3N4 64纳米 2.0
光吸收层2706可由黑色铬的薄膜形成，所述黑色铬为悬浮在氧化物或氮化物基质中的铬金属颗粒的复合物。实例包含氧化铬(III)(Cr2O3)基质中的铬(Cr)颗粒或SiO2基质中的Cr颗粒。在其它实施方案中，黑色铬可由其上已生长或沉积CrOx(铬的亚氧化物)的薄膜的铬的薄金属膜形成。所述黑色铬的优选厚度为150纳米。关于图9揭示其它合适的光吸收材料。
可通过此项技术中已知的工艺(例如光刻及蚀刻)或通过光刻及提离由材料2704及2706的薄膜堆叠图案化孔口窗2709。在所述蚀刻工艺中，将光致抗蚀剂层添加到所述薄膜堆叠的顶部且接着使所述光致抗蚀剂层通过掩模暴露于UV光。在所暴露光致抗蚀剂层中显影孔口图案后，在孔口2709向下到衬底2702的区域中蚀刻整个堆叠。可通过浸没在湿化学物质中、通过干等离子或离子束蚀刻或上述任何组合来完成此蚀刻。在提离工艺中，在沉积所述薄膜堆叠、所述光致抗蚀剂显影为蚀刻掩模图案的相反物的图案之前将所述光致抗蚀剂层添加到玻璃。接着在所述光致抗蚀剂的顶部上方沉积所述薄膜堆叠，使得所述薄膜堆叠在除孔口2709的区域中之外的各处接触所述玻璃。在完成所述薄膜堆叠的沉积后，将所述衬底浸入在溶解或提离所述光致抗蚀剂以及沉积在所述光致抗蚀剂的顶部上的任何薄膜材料的化学品浴中。
间隔物支柱2708由例如光可成像环氧树脂(特定来说酚醛环氧树脂)或光可成像聚酰亚胺材料的光可成像聚合物形成。可以光可成像形式制备且可用于此应用的其它聚合物族包含聚伸芳基、聚对二甲苯基、苯并环丁烯、八氟环丁烷、倍半硅氧烷及硅酮聚合物。有用于间隔物应用的特定光可成像光致抗蚀剂为购自总部位于马萨诸塞州纽顿市的Microchem公司的Nano SU-8材料。
在已图案化孔口2709之后，聚合物间隔物材料最初被沉积为薄膜堆叠2704及2706的顶部上的厚膜。接着通过掩模使光可成像聚合物暴露于UV光。对准标记可有助于确保相对于孔口2709准确地定位所得间隔物支柱2708。例如，在蚀刻孔口2709的工艺期间可在显示器的外围上形成对准基准点(即，用于光学对准系统的辨识标记)。接着可将这些基准点与暴露掩模上的一组对应的基准点对准以确保间隔物支柱2708的准确定位。接着显影工艺有效地移除除暴露于所述UV光的聚合物之外的全部聚合物。在替代方法中，所述暴露掩模上的特征可直接对准于衬底2702上的显示特征，例如孔口2709。
在一些实施方案中，间隔物支柱2708可为8微米高。在一些其它实施方案中，间隔物高度的范围可从约2微米到约50微米，例如4微米或12微米。当在衬底2702的平面中进行横截时，所述间隔物可采用规则形状，例如圆柱形或宽度在2微米到50微米的范围中(例如4微米或12微米)的矩形。替代地，所述间隔物可具有经设计以最大化所述间隔物的接触面积同时在所述衬底的其它结构(例如孔口2709)之间配合的复杂的不规则横截面。在一些实施方案中，确定间隔物大小、形状及放置，使得所述间隔物不干扰有效MEMS组件的移动。
在另一实施方案中，间隔物支柱2708并未作为聚合物材料而提供，而是由热可回流接合材料(例如焊料合金)构成。所述焊料合金可穿过熔融块或回流块，所述熔融块或回流块允许所述焊料合金湿润或接合到相对衬底上的配合表面。所述焊料合金因此执行额外功能以作为孔口板与调制器衬底之间的接合材料。由于回流工艺，所述焊料合金通常松弛到被称为焊料凸块的扁形形状。可通过对所述焊料凸块中的材料的平均体积的控制来维持衬底之间的预定间隔。焊料凸块可通过薄膜沉积、通过穿过模板掩模的厚膜沉积或通过电镀施加到孔口板2700。
在另一实施方案中，孔口板2700在形成光学层2704及2706后可经受喷砂处理。喷砂具有使衬底表面在孔口2709的区域中选择性地变粗糙的效果。孔口2709处的粗糙表面表现为可为显示器提供较宽观看角度的益处的光学漫射体。在另一实施方案中，通过蚀刻工艺在孔口2709处提供漫射表面，其中在使光致抗蚀剂暴露于光掩模之后将所述蚀刻选择性地施加在孔口2709的区域中。通过所述光掩模的适当设计可产生蚀刻坑或沟槽，且可通过湿式或干式蚀刻工艺控制所述坑或沟槽的侧壁角度或深度。以此方式，可产生具有受控程度的漫射加宽的光学结构。以此方式，可在衬底表面处产生各向异性漫射体，所述漫射体使光沿优选光学轴偏转，从而产生椭圆形及/或多方向锥角的发射光。
在一些实施方案中，可在衬底2702中提供实质上沿孔口阵列2709的外围(即，有效显示区域的外围周围)包围显示器的蚀刻沟槽。所述蚀刻沟槽表现为机械定位结构以用于限制用以密封孔口板2700的粘着剂到相对衬底的运动或流动。
在一些实施方案中，需要针对衬底2702采用透明塑料材料。可应用的塑料包含(但不限于)聚甲基丙烯酸甲酯(PMMA)及聚碳酸脂。当使用塑料材料时，还可使用注射模制或冲压工艺来形成间隔物支柱2708。在此工艺中，首先在施加所述介电增强型金属镜面2704之前在模具或压模中形成所述间隔物支柱2708。接着在已包含间隔物支柱2708的衬底的顶部上循序沉积所述介电增强型金属镜面2704的全部层。在所述电介质镜面2704的顶部上沉积光吸收层2706。为图案化孔口窗2709，施加均匀涂布未受到间隔物支柱2708的存在破坏的薄膜的表面的特殊光致抗蚀剂。合适的光致抗蚀剂包含喷涂光致抗蚀剂及电镀光致抗蚀剂。替代地，施加悬涂光致抗蚀剂，之后施加在跨孔口2709的区域中的薄膜表面上提供均匀光致抗蚀剂厚度的回流块。接着如上所述般暴露光致抗蚀剂、显影及蚀刻薄膜层。在移除光致抗蚀剂之后，完成所述工艺。也可采用提离工艺以图案化如上所述的介电增强型镜面。使用模制或冲压工艺以形成间隔物支柱2708有助于减小制作孔口板2700所需要的材料成本。
在一些显示器实施方案中，孔口板与光导组合为一个实心体，在本文称为单件式或复合背光。上述用于形成介电增强型金属镜面2704、用于光吸收层2706及/或用于间隔物支柱2708的全部工艺可类似地应用到接合到所述光导或以其它方式不能与所述光导区分的衬底。其上施加薄膜的单件式背光的表面可为玻璃，或其可为塑料，包含已经模制以形成间隔物支柱的塑料。
在一些实施方案中，在孔口板对准调制器衬底之前，形成间隔物支柱2708或将其附接到孔口板2700。在替代性实施方案中，在对准光调制器衬底(例如图5的衬底504)与孔口板之前，在所述光调制器衬底的顶部上制作间隔物支柱2708且间隔物支柱2708可为所述光调制器衬底的部分。
图7展示用于显示器的MEMS向下配置中的光调制器衬底及孔口板的横截面图。显示器组合件2800包含调制器衬底2802及孔口板2804。显示器组合件2800还包含一组快门组合件2806及反射孔口层2808。反射孔口层2805包含孔口2810。通过所述组相对的间隔物2812及2814维持衬底2802与2804之间的预定间隙或间距。间隔物2812形成于调制器衬底2802上或形成为调制器衬底2802的部分。间隔物2814形成于孔口板2804上或形成为孔口板2804的部分。在组装期间，对准两个衬底2802及2804，使得调制器衬底2802上的间隔物2812接触其相应间隔物2814。
此说明性实例的间距或距离为8微米。为建立此间距，间隔物2812为2微米高且间隔物2814为6微米高。替代地，间隔物2812及2814二者皆可为4微米高，或间隔物2812可为6微米高，而间隔物2814为2微米高。实际上，可采用间隔物高度的任何组合，前提为其总高度建立所要间距H12。
关于材料及处理成本，在衬底2802及2804二者(其接着在组装期间对准或配合)上提供间隔物具有优势。提供例如大于8微米的极高间隔物可能极为昂贵，这是因为固化、暴露及显影光可成像聚合物需要相对较长时间。在显示器组合件2800中使用配合间隔物允许在所述衬底中的每一者上使用聚合物的较薄涂层。
在另一实施方案中，形成于调制器衬底2802上的间隔物2812可由用以形成快门组合件2806的相同材料及图案化块形成。例如，用于快门组合件2806的锚定器也可执行类似于间隔物2812的功能。在此实施方案中，无需单独施加聚合物材料以形成间隔物且无需用于所述间隔物的单独暴露掩模。
通常制作间隔物可能极为昂贵，这是因为其通常以与制作MEMS显示设备的机械特征的剩余部分的工艺分开的工艺来制作。这是因为所述间隔物必须皆足够狭窄，因为所述间隔物位于MEMS光调制器之间，且足够高，使得所述间隔物在所述两个衬底之间提供足够间隙。提供足够高的间隔物涉及繁琐的制作工艺，所述制作工艺包含长时间固化、暴露及显影光可成像牺牲聚合物材料。如果使用相同材料且用实质上类似于用以形成例如快门组合件的显示设备的其它部分的步骤的处理步骤形成间隔物，那么可实现用于形成间隔物的工艺的改进及成本降低。如将在下文进一步描述，可采用单一制作工艺以制作间隔物及MEMS锚定器结构二者。除通过仅使用单一制作工艺实现成本降低外，采用单一制作工艺还可导致制作具有足够弹性的锚定器，使得其也可用作间隔物。
图8为用于在用于显示设备中的衬底上同时制作间隔物及锚定器的制作工艺800的流程图。图9A到图9G展示下文所述使用图8的制作工艺800建构实例间隔物及锚定器组合件900的阶段的横截面图。
现在参考图8及图9A到图9G，制作工艺800开始于在第一衬底902上沉积第一牺牲聚合物层904(框802)。图案化并固化第一牺牲聚合物层904(框804)。在第一牺牲聚合物层904上沉积第二牺牲聚合物层906(框806)。图案化并固化所述第二牺牲聚合物层906(框808)。在第一牺牲聚合物层904及第二牺牲聚合物层906上沉积结构材料层908(框810)。接着图案化并蚀刻结构材料层908(框812)。接着移除剩余牺牲聚合物层的部分(框814)。通过此制作工艺800，在第一衬底902上形成包含被结构材料层908囊封的第一牺牲聚合物层904及第二牺牲聚合物层906的部分的集成式锚定器-间隔物结构。下文将进一步详细描述这些阶段的各者。
如上陈述，所述制作工艺800开始于在第一衬底902上沉积第一牺牲聚合物层904(框802)。对于用MEMS向上配置建置的显示器，第一衬底902可为孔口层，例如图5中描绘的光调制衬底504。对于用MEMS向下配置建置的显示器，第一衬底902可为图7中描绘的光调制器衬底2802。牺牲聚合物层904可由光可成像聚合物光致抗蚀剂(例如光可成像环氧树脂(例如，酚醛环氧树脂)或光可成像聚酰亚胺材料)形成。可以可用作所述第一牺牲层的光可成像光致抗蚀剂形式制备的其它聚合物族包含聚伸芳基、聚对二甲苯基、苯并环丁烯、八氟环丁烷、倍半硅氧烷、硅酮聚合物或其任何组合。在一些实施方案中，所述第一聚合物层可包含在商业上视为Nano SU-8材料(购自总部位于马萨诸塞州纽顿市的Microchem公司)。也可采用其它非光可成像光致抗蚀剂，例如压印或其它光刻工艺中使用的热塑性聚合物或热固性聚合物。
在第一衬底902上沉积第一牺牲聚合物层904(框802)后，图案化并固化所沉积第一牺牲层904(框804)。在一些实施方案中，配制所述所沉积第一牺牲层904以允许许多替代类型的固化，包含干燥固化、UV或紫外线固化、热固化或微波固化。在一些实施方案中，以近似摄氏220度的温度对此聚合物执行固化过程。作为图案化过程的部分，图案化所述第一聚合物层以形成间隔物及锚定器的部分。图9B中描绘图案化及固化步骤(框804)的结果，其中形成第一间隔物部分942。
在图案化并固化组合件900的第一牺牲聚合物层904(框804)之后，在组合件900上沉积第二牺牲聚合物层906(框806)，图9C中描绘所得组合件900。可沉积第二牺牲聚合物层906使得其囊封组合件900的暴露表面。第二牺牲聚合物层906为由上文提供的可用以形成第一牺牲聚合物层904的聚合物材料中的一者或一者以上形成。在一些实施方案中，第二聚合物层906可由用以形成第一牺牲聚合物层904的相同聚合物材料形成。
接着图案化并固化所沉积第二牺牲聚合物层906(框808)。特定来说，图案化第二牺牲聚合物层906以形成第二间隔物部分944。在所述第二牺牲聚合物图案化工艺的一些实施方案中，图案化第二间隔物部分944使得其未能囊封第一间隔物部分942(如图9D中描绘)。以此方式，第一间隔物部分942包含被暴露的至少一个表面943。如关于图11描绘，在图案化工艺的一些实施方案中，图案化所述第二聚合物层906使得第二聚合物层906囊封第一聚合物层904，此将在下文进一步详细描述。可使用类似于用于固化第一牺牲聚合物层904的固化技术的固化技术来固化第二牺牲聚合物层906。
在图案化并固化所述第二牺牲聚合物层(框808)后，即刻在第一牺牲聚合物层904及第二牺牲聚合物层906上方沉积结构材料层908(框810)。图9E展示此过程的结果。结构材料层908可包含一种材料的单一层或若干不同材料的多层。在一些实施方案中，沉积结构材料层908使得结构材料层908接触并囊封第一间隔物部分942的暴露表面943及第二间隔物聚合物层944的暴露表面945。取决于用以形成所述结构材料层的特定材料，可使用多种沉积技术(包含原子层沉积(ALD)、PECVD或其它化学气相沉积技术)沉积形成结构材料层908的材料层。在一些实施方案中，所述结构材料层可包含半导体层及金属层。更特定来说，在一些实施方案中，所述结构材料层包含一个或一个以上硅(Si)、钛(Ti)、氮化硅(SiN)及氮氧化物(OxNy)。
在一些应用中，可通过减小照射在结构材料层908上的周围光的反射来改善显示器的对比度。因此，在一些实施方案中，所述结构材料层可由光吸收剂材料制成。例如，所述结构材料层可吸收照射在所述结构材料层上的光的至少约80％。有效地吸收光的一些金属合金，即，包含(但不限于)铬钼(MoCr)、钨钼(MoW)、钛钼(Mo Ti)、钽钼(MoTa)、钛钨(TiW)及铬钛(TiCr)。由上述合金或简单金属(例如具有粗糙表面的镍(Ni)及铬(Cr))形成的金属膜可有效吸收光。在高气压(超过20毫托的溅镀氛围)中可通过溅镀沉积产生此类膜。也可通过金属颗粒的散布的液体喷涂或等离子喷涂应用紧接着通过热烧结块形成粗糙金属膜。接着添加例如电介质层404的电介质层以防止所述金属颗粒剥蚀(spalling)或片状剥落(flaking)。半导体材料(例如非晶硅(Si)或多晶硅(Si)、锗(Ge)、碲化镉(CdTe)、砷化铟镓(InGaAs)、胶态石墨(碳))及合金(例如硅化锗(SiGe))也有效吸收光。可在厚度超过500纳米的膜中沉积这些材料以防止光通过薄膜的任何透射。金属氧化物或氮化物也有效吸收光，金属氧化物或氮化物包含(但不限于)氧化铜(CuO)、氧化镍(NiO)、氧化铬(III)(Cr2O3)、氧化银(AgO)、氧化锡(SnO)、氧化锌(ZnO)、氧化钛(TiO)、五氧化二钽(Ta2O5)、三氧化钼(MoO3)、氮化铬(CrN)、氮化钛(TiN)或氮化钽(TaN)。如果通常通过溅镀或电镀以非化学计量方式制备或沉积氧化物(尤其在沉积过程导致晶格中的氧气缺乏的情况下)，那么改善氧化物或氮化物的吸收。与半导体一样，应将所述金属氧化物沉积到超过(例如)500纳米的厚度以防止光透射穿过所述膜。此外，材料类别(称为金属陶瓷(cermet))也效吸收光。金属陶瓷通常为悬浮在氧化物或氮化物基质中的小金属颗粒的复合物。实例包含结构材料(包含Cr2O3)中的Cr颗粒或结构材料(包含SiO2)中的Cr颗粒。悬浮在所述结构材料层中的其它金属颗粒可为镍(Ni)、钛(Ti)、金(Au)、银(Ag)、钼(Mo)、铌(Nb)及碳(C)。其它基质材料包含二氧化钛(TiO2)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)及氮化硅(Si3N4)。
在沉积结构材料层908之后，图案化并蚀刻结构材料层908(框812)，形成图9F中描绘的组合件900。在一些实施方案中，使用侵入性蚀刻工艺蚀刻结构材料层908。
接着在释放步骤中移除第一牺牲聚合物层904及第二牺牲聚合物层906的部分(框814)，从而形成图9G中描绘的集成式间隔物及锚定器结构960。在各种实施方案中，通过使间隔物及锚定器组合件900暴露于氧气等离子或在一些情况中通过热裂解来移除第一牺牲聚合物层904及第二牺牲聚合物层906。在一些实施方案中，可用含水或基于溶液的剥离剂化合物或等离子灰化来移除聚合物层。如下文描述的图12中描绘，所述集成式间隔物及锚定器结构960(“间隔物-锚定器960”为用作间隔物以及用于在衬底902上方经由载梁1256a或1256b支撑一个或一个以上驱动梁1254a或1254b或快门1270的锚定器二者的单一结构。更特定来说，间隔物-锚定器960包含由被结构材料层950囊封的第一聚合物层942及第二聚合物层944的部分形成的间隔物部分962。囊封在所述结构材料层908内的聚合物材料942及944将更好的结构支撑提供给所述间隔物-锚定器960的剩余部分，从而有助于防止间隔物-锚定器960的剩余部分在显示器的操作期间弯曲或由于物理或环境应力而弯曲。在各种实施方案中，取决于所述间隔物-锚定器位置及附接到间隔物-锚定器962的梁延伸远离所述间隔物-锚定器位置的方向，可将聚合物材料囊封在所述锚定器的一个或一个以上侧下方。例如，在一些实施方案中，驱动梁锚定器形成为沿三侧(例如，除驱动梁从其延伸的侧外的若干侧中的每一者)囊封聚合物的矩形间隔物-锚定器960。在一些其它实施方案中，负载梁锚定器形成为沿两侧(例如，面向驱动梁锚定器的一侧及背向远离快门的一侧)囊封聚合物的矩形间隔物-锚定器960。
图10展示锚定器及快门组合件1000的替代配置的实例横截面图。锚定器及快门组合件1000包含集成式间隔物及锚定器结构1060，其包含类似于图9G中描绘的间隔物部分962的间隔物部分1062及下部锚定器结构1064。锚定器结构964可支撑可与锚定器及快门组合件1000一起制作的对应的MEMS结构(未展示)。集成式间隔物及锚定器结构1060省略包含于集成式间隔物及锚定器结构960中的锚定器壁的上部部分。如所期望的，与间隔物部分962相比，如果从相对的衬底延伸的间隔物充分未对准以使得所述间隔物接触所述锚定器壁，那么此壁面临损坏的风险。如果损坏，那么所述壁可干扰组合件900的其它组件。通过如图10中描绘般除去所述壁，会减轻此风险。
图11展示锚定器及快门组合件1100的另一替代配置的实例横截面图。锚定器及快门组合件1100包含集成式间隔物及锚定器结构1160(“间隔物-锚定器1160”)，其包含具有间隔物部分1162的锚定器部分1164。间隔物部分1162与图9G中描绘的间隔物部分962不同之处在于：间隔物部分1162包含由囊封由第一聚合物层904形成的第一间隔物部分1142的第二聚合物层906形成的第二间隔物部分1144。换句话说，第二间隔物部分1144接触第一间隔物部分的未与第一衬底1102接触的每个表面。继而结构材料层1150接触第二间隔物部分1144，但未接触第一间隔物部分1142的任何表面。具体来说，为制作此配置，以使得不暴露第一间隔物部分1142的表面1143的方式图案化在第一间隔物部分1142上沉积的第二牺牲聚合物层1106。
图12A展示锚定器及快门组合件1200的实例横截面图。锚定器及快门组合件1200包含第一集成式间隔物及锚定器结构1260a及第二集成式间隔物及锚定器结构1260b(“间隔物-锚定器1260a及1260b”)，其经配置以支撑快门组合件。在此配置中，间隔物-锚定器1260a及1260b类似于图9G中描绘的间隔物-锚定器960。所述快门组合件包含快门1270、第一驱动梁1254a及第一负载梁1256a以及第二驱动梁1254a及第二负载梁1256b。类似于关于图2A描述的驱动及负载梁，驱动及负载梁1254a、1254b、1256a及1256b经配置以在打开位置与闭合位置之间移动快门1270。
图12B展示锚定器及快门组合件1210的实例横截面图。锚定器及快门组合件1210与图12A中描绘的锚定器及间隔物组合件1200类似之处在于：锚定器及快门组合件1210分别包含类似的驱动及负载梁1254a、1254b、1256a及1256b。然而，锚定器及快门组合件1210与锚定器及快门组合件1200不同之处在于：锚定器及快门组合件1210包含第一集成式间隔物及锚定器结构1280a及第二集成式间隔物及锚定器结构1280b(“间隔物-锚定器1280a及1280b”)，其经配置以支撑包含快门1270的快门组合件。在此配置中，间隔物-锚定器1260a及1260b类似于图11中描绘的间隔物-锚定器1160。
图13展示通过单一制作工艺在衬底1306上形成的锚定器1302及单独间隔物1304的实例横截面图。与关于图12A及图12B描述的集成式间隔物及锚定器结构1262及1282相比，锚定器1302与所述间隔物1304并未连接。所属领域的技术人员可容易明白，虽然间隔物1304类似于图12A中描绘的间隔物部分1262，但是间隔物1304也可类似于图12B中描绘的间隔物部分1282。在一些实施方案中，如果间隔物经定位成远离锚定器，那么图13中描绘的配置可适合使用。
如上陈述，可使用流体浸没MEMS装置的移动组件，例如MEMS光调制器。然而，包含包围机械光调制器的流体可引入一些缺点。特定来说，对显示器表面的突然冲击可导致流体流或压力波跨所述显示器传播穿过流体。这些流或波可损坏光调制器。
为防范此风险，可将流体屏障集成到显示器中以屏蔽光调制器使其不传播波或流体流。在一些实施方案中，这些流体屏障可通过用作间隔物而用作辅助目的。实际上，可在上文关于形成关于图8描述的间隔物描述的相同过程中制作所述流体屏障。因此，所述流体屏障可由被结构材料层(例如用以形成机械光调制器的锚定器、致动器或其它结构组件的结构材料层)囊封的多个图案化聚合物层形成。
图14A到图14D展示用于显示设备中的实例流体屏障配置。如图14A到图14D中所绘，快门组合件1400包含MEMS装置，例如被例如锚定器1404的多个锚定器支撑的快门1402。现在具体参考图14A，在快门组合件1400的隅角处定位包含四个流体屏障结构1410a到1410d的第一不连续流体屏障配置。在一些其它实施方案中，例如屏障结构1412的交替屏障结构可位于驱动锚定器1404与负载锚定器(例如负载锚定器1405)之间。图14B展示不同的不连续流体屏障配置，其中在快门组合件1400的四个隅角处且在正常操作期间沿快门组合件1400的平行于快门1402的移动方向的两侧定位流体屏障结构1420。图14C展示又另一不连续流体屏障配置，其中在快门组合件1400的四个隅角处且沿快门组合件1400的全部侧定位流体屏障结构1430。流体屏障结构1430中的每一者通过流体可借以流到相邻快门组合件的开口而与相邻流体屏障结构分离。图14D展示连续流体屏障配置，其中定位单一连续流体屏障结构1440以包围快门组合件1400。对于其中流体屏障在相对衬底之间延伸整个高度的实施方案，流体保持被截留在通过流体屏障结构1440界定的区域内。在布置并对准相对衬底之前通过使流体落入所述结构中来填充所述结构。在一些其它实施方案中，流体屏障延伸到快门组合件的至少所述高度，但并未延伸到所述衬底之间的间隙的整个高度，从而允许更灵活地采用流体填充过程，同时仍保护快门组合件。在又一些其它实施方案中，在相对的衬底(即，与快门或其它光调制器相对的衬底)上制作例如流体屏障结构1410a到1410d的流体屏障结构，且所述流体屏障结构延伸超出装置的移动组件。在一些此类实施方案中，流体屏障结构可延伸衬底之间的实质上整个距离。在一些其它实施方案中，流体屏障从两个衬底朝向彼此延伸。
图15A到图15C展示用于显示设备中的实例流体屏障配置。如图15A到图15C中所绘，快门组合件1500包含MEMS装置，例如被例如锚定器1504的多个锚定器支撑的快门1502。现在具体参考图15A，在快门组合件1500的隅角处定位包含四个流体屏障结构1510a到1510d的第一不连续流体屏障配置。所述流体屏障结构中的每一者朝向相邻流体屏障结构延伸。例如，如图15A中所描绘，流体屏障结构1510a沿快门组合件1500的一侧朝向流体屏障结构1510b延伸，且沿快门组合件1500的另一侧朝向流体屏障结构1510c延伸。类似地，流体屏障结构1510b沿流体屏障结构1510a朝向流体屏障结构1510b延伸的相同侧朝向流体屏障结构1510a延伸。两个流体屏障结构1510a及1510b被实质上小于流体屏障结构1510a及1510b的长度的开口1512a分离。类似地，流体屏障结构1510a到1510d通过开口1512a到1512d与相邻流体屏障1510a到1510d分离。
图15B展示不同的不连续流体屏障配置，其包含经定位以实质上包围两个MEMS装置(例如快门组合件1500a及1500b)的四个流体屏障结构1520a到1520d。类似于图15A中描绘的流体屏障配置，流体屏障结构1520a到1520d中的每一者朝向相邻流体屏障结构1520a到1520d延伸。例如，如图15B中所绘，流体屏障结构1520a沿快门组合件1500a的一侧朝向流体屏障结构1520b延伸，且沿快门组合件1500a的另一侧朝向流体屏障结构1520c延伸。与图15A中描绘的配置相比，流体屏障结构1520a到1520d具有实质上等于流体屏障结构1510a的对应侧的第一侧及实质上两倍于流体屏障结构1510a的对应侧的长度的第二侧。这是因为流体屏障1520a到1520d经配置以实质上包围两个快门组合件1520a及1520b。在一些其它实施方案中，不连续流体屏障配置可经配置以包围两个以上流体屏障。流体屏障1520a到1520d通过开口1512a到1512d与相邻流体屏障1520a到1520d分离。
图15C展示用于显示设备中的实例流体屏障配置。在此配置中，例如流体屏障结构1530的多个不连续流体屏障结构通过例如开口1532的开口与相邻流体屏障结构分离。区域1534a及1534b可包含任何数目的MEMS装置，例如快门组合件。因此，图15A中描绘的快门组合件1500及图15B中描绘的1500a到1500b可位于区域1534a及1534b内部。在一些其它实施方案中，两个以上快门组合件可位于区域1534a及1534b内部。
结合本文揭示的实施方案描述的各种说明性逻辑、逻辑块、模块、电路及算法过程可实施为电子硬件、计算机软件或所述二者的组合。已在功能性方面大体上描述且在上述各种说明性组件、组件、块、模块、电路及过程中说明硬件及软件的可互换性。是以硬件还是软件实施此功能性取决于特定应用及强加于整个系统的设计限制。
可使用以下每一者实施或执行用以实施结合本文揭示的方面进行描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备：通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文描述的功能的任何组合。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一个或一个以上微处理器或任何其它此配置。在一些实施方案中，可通过专用于给定功能的电路执行特定过程及方法。
在一个或一个以上方面中，可以硬件、数字电子电路、计算机软件、固件(包含本说明书中揭示的结构及其等效结构)中或其任何组合实施所描绘的功能。本说明书中描述的标的物的实施方案可实施为一个或一个以上计算机程序，即，在计算机存储媒体上编码以供数据处理设备执行或控制数据处理设备的操作的计算机程序指令的一个或一个以上模块。
如果以软件实施，那么功能可作为一个或一个以上指令或代码存储在计算机可读媒体上或经由所述计算机可读媒体传输。本文揭示的方法或算法的过程可在可驻留在计算机可读媒体上的处理器可执行软件模块中实施。计算机可读媒体包含计算机存储媒体及通信媒体二者，通信媒体包含可使计算机程序能够从一处传送到另一处的任何媒体。存储媒体可为任何可用媒体(可通过计算机存取)。举例而言(且不限于)，此计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以存储呈指令或数据结构的形式的所要程序代码及可由计算机存取的任何其它媒体。任何连接也可被适当地称为计算机可读媒体。如本文使用，磁盘及光盘包含压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中光盘通常磁性地复制数据而磁盘用激光光学地复制数据。上述组合应也包含于计算机可读媒体的范围内。此外，方法或算法的操作可作为代码与指令的一个或任何组合或集合驻留在机器可读媒体及计算机可读媒体上，所述机器可读媒体及计算机可读媒体可并入于计算机程序产品中。
所属领域的技术人员容易明白对本发明中描述的实施方案的各种修改，且本文界定的一般原理在不脱离本发明的精神及范围的情况中可应用于其它实施方案。因此，权利要求书无意受限于本文所示的实施方案，而是将被赋予与、本文揭示的本发明、原理及新颖特征一致的最广范围。
此外，所属领域的技术人员将容易了解，术语“上部”及“下部”有时为便于描述图式且指示对应于适当定向页面上的图式定向的相对位置而使用，且可能不反映如所实施的任何装置的适当定向。
于本说明书中在个别实施方案的背景内容中描述的某些特征也可在单一实施方案中组合实施。相反，在单一实施方案的背景中描述的各种特征也可在多项实施方案中单独实施或以任何适当子组合实施。此外，虽然上文可将特征描述为以某些组合起作用且即使最初如此主张，但在一些情况中，来自所主张的组合的一个或一个以上特征可从组合中切除且所主张的组合可针对于子组合或子组合的变体。
类似地，虽然在图式中以特定顺序描绘操作，但是此不应理解为需要以所展示的特定顺序或循序顺序执行此类操作，或执行所有经图解的操作以达成所要结果。此外，图式可以流程图的形式示意地描绘一个或一个以上实例过程。然而，未经描绘的其它操作可并入于经示意性图解的实例过程中。例如，可在经说明的操作中的任一者之前、之后、同时或之间执行一个或一个以上额外操作。在某些情况中，多重任务处理及并行处理可为有利的。此外，在上述实施方案中的各种系统组件的分离不应理解为在所有实施方案中皆需要此分离，且应理解为所描述的程序组件及系统通常可一起集成于单一软件产品中或可封装到多个软件产品中。此外，其它实施方案在所附权利要求书的范围内。在一些情况中，权利要求书中叙述的动作可以不同顺序执行且仍实现所要结果。

Claims (54)

1.一种显示设备，其包括：
第一衬底；
多个微机电系统MEMS光调制器，其由耦合到所述第一衬底的结构材料形成；
第二衬底，其与所述第一衬底分离；及
多个间隔物，其从所述第一延伸，所述间隔物包含：
第一聚合物层，其具有接触所述第一衬底的表面；
第二聚合物层，其囊封所述第一聚合物层；及
所述结构材料的层，其囊封所述第二聚合物层。
2.根据权利要求1所述的显示设备，其中所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。
3.根据权利要求1所述的显示设备，其中所述结构材料的所述层通过覆盖所述第一聚合物层的未实质接触所述第二聚合物层的外部表面的全部表面而囊封所述第二聚合物层。
4.根据权利要求1所述的显示设备，其中所述多个间隔物中的至少一者包括用于使所述多个MEMS光调制器中的至少一者悬置在所述第一衬底上方的锚定器。
5.根据权利要求1所述的显示设备，其中所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。
6.根据权利要求1所述的显示设备，其中所述结构材料的所述层包含半导体层及金属层中的至少一者。
7.根据权利要求1所述的显示设备，其中所述结构材料的所述层包括硅(Si)、铝(Al)、氧化铝(Al2O3)、钛(Ti)、氮化硅(SiN)及氮氧化物(OxNy)中的至少一者。
8.根据权利要求1所述的显示设备，其中所述金属层吸收照射在所述结构材料的所述层上的光的至少约80％。
9.根据权利要求1所述的显示设备，其中所述结构材料的所述层为等离子增强型化学气相沉积PECVD沉积层。
10.根据权利要求1所述的显示设备，其中所述多个间隔物的大小经设定以保持所述第二衬底离开所述多个光调制器至少最小距离。
11.一种设备，其包括：
第一衬底；
至少一个微机电系统MEMS装置，其由结构材料形成且耦合到所述第一衬底；
第二衬底，其与所述第一衬底分离；及
多个间隔物，其从所述第一衬底延伸，所述间隔物包含第一聚合物层、第二聚合物层及实质上囊封所述第一聚合物层及所述第二聚合物层的所述结构材料的等离子增强型化学气相沉积PECVD沉积层。
12.根据权利要求11所述的设备，其中：
所述第一聚合物层包含接触所述第一衬底的表面；及
所述第二聚合物层囊封所述第一聚合物层。
13.根据权利要求11所述的设备，其中所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。
14.根据权利要求11所述的设备，其中所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。
15.根据权利要求11所述的设备，其中所述结构材料的所述层包含半导体层及金属层中的至少一者。
16.根据权利要求11所述的设备，其中所述结构材料的所述层包括硅(Si)、钛(Ti)、氮化硅(SiN)及氮氧化物(OxNy)中的至少一者。
17.根据权利要求11所述的设备，其中所述金属层吸收照射在所述结构材料的所述层上的光的至少约80％。
18.根据权利要求11所述的设备，其中所述多个间隔物的大小经设定以保持所述第二衬底离开所述MEMS装置至少最小距离。
19.一种设备，其包括：
第一衬底；
至少一个微机电系统MEMS装置，其由光吸收结构材料形成且被支撑在所述第一衬底上方；
第二衬底，其与所述第一衬底分离；及
多个间隔物，其从所述第一衬底延伸，所述间隔物包含：
第一聚合物层，其具有接触所述第一衬底的表面；
第二聚合物层；及
所述光吸收结构材料的层，其囊封所述第一聚合物层及所述第二聚合物层，所述光吸收结构材料的所述层吸收照射在所述结构材料的所述光吸收剂层上的光的至少约80％。
20.根据权利要求19所述的设备，其中所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。
21.根据权利要求19所述的设备，其中所述第二聚合物层囊封所述第一聚合物层。
22.根据权利要求19所述的设备，其中所述结构材料的所述光吸收剂层包括硅(Si)、钛(Ti)、氮化硅(SiN)及氮氧化物(OxNy)中的至少一者。
23.根据权利要求19所述的设备，其中所述光吸收结构材料的所述层为等离子增强型化学气相沉积PECVD沉积层。
24.根据权利要求19所述的设备，其中所述多个间隔物的大小经设定以使所述第二衬底与所述MEMS装置保持相距至少最小距离。
25.一种设备，其包括：
第一衬底；
至少一个微机电系统MEMS装置，其由结构材料形成且连接到所述第一衬底；
第二衬底，其与所述第一衬底分离；及
多个间隔物，其从所述第一衬底延伸，所述多个间隔物包含：
第一聚合物层，其具有接触所述第一衬底的表面；
第二聚合物层，其具有接触所述第一聚合物层的表面；及
所述结构材料的等离子增强型化学气相沉积PECVD沉积层，其囊封所述第一聚合物层及所述第二聚合物层。
26.根据权利要求25所述的设备，其中所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。
27.根据权利要求25所述的设备，其中所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。
28.根据权利要求25所述的设备，其中所述结构材料的光吸收剂层包含半导体层及金属层中的至少一者。
29.根据权利要求25所述的设备，其中所述结构材料的所述层包括硅(Si)、钛(Ti)、氮化硅(SiN)及氮氧化物(OxNy)中的至少一者。
30.根据权利要求25所述的设备，其中所述结构材料的所述层吸收照射在所述结构材料的所述层上的光的至少约80％。
31.根据权利要求25所述的设备，其中所述多个间隔物的大小经设定以使所述第二衬底与所述MEMS装置保持相距至少最小距离。
32.一种显示设备，其包括：
第一衬底；
多个微机电系统MEMS光调制器，其由耦合到所述第一衬底的结构材料形成；
第二衬底，其与所述第一衬底分离；及
至少一个锚定器，其用于将所述多个MEMS光调制器中的至少一者悬置在所述第一衬底上方，所述锚定器包含：
第一聚合物层，其具有接触所述第一衬底的表面；
第二聚合物层，其具有接触所述第一聚合物层的表面；及
所述结构材料的层，其囊封所述第一聚合物层及所述第二聚合物层。
33.根据权利要求32所述的显示设备，其中所述第二聚合物层通过覆盖所述第一聚合物层的未实质接触所述第一衬底的全部表面而囊封所述第一聚合物层。
34.根据权利要求32所述的显示设备，其中所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂层。
35.根据权利要求32所述的显示设备，其中所述结构材料的所述层包含半导体层及金属层中的至少一者。
36.根据权利要求32所述的显示设备，其中所述结构材料的所述层包括硅(Si)、铝(Al)、氧化铝(Al2O3)、钛(Ti)、氮化硅(SiN)及氮氧化物(OxNy)中的至少一者。
37.根据权利要求32所述的显示设备，其中所述结构材料的所述层吸收照射在所述结构材料的所述层上的光的至少约80％。
38.根据权利要求32所述的显示设备，其中所述结构材料的所述层为等离子增强型化学气相沉积PECVD沉积层。
39.一种显示设备，其包括：
第一衬底；
多个微机电系统MEMS光调制器，其悬置在所述第一衬底上方；
第二衬底，其与所述第一衬底分离；及
流体屏障，其实质上围封一个以上但并非全部所述MEMS光调制器，其中所述流体屏障从所述第一衬底延伸且经配置以干扰流体跨所述显示器朝向所述所围封的MEMS光调制器流动。
40.根据权利要求39所述的显示设备，其中所述流体屏障具有超过所述第一衬底的高度，所述高度实质上等于所述第一衬底上方的所述多个MEMS光调制器的高度。
41.根据权利要求39所述的显示设备，其中所述流体屏障包括多个不连续屏障结构，所述多个不连续屏障结构通过其之间的开口分离。
42.根据权利要求39所述的设备，其中所述多个不连续屏障结构中的至少一者包括：
第一聚合物层，其具有接触所述第一衬底的表面；
第二聚合物层，其囊封所述第一聚合物层；及
所述结构材料的层，其囊封所述第二聚合物。
43.根据权利要求39所述的显示设备，其中所述第二聚合物层囊封所述第一聚合物层。
44.一种设备，其包括：
第一衬底；
多个微机电系统MEMS装置，其连接到所述第一衬底且由结构材料形成；
第二衬底，其与所述第一衬底分离；及
流体屏障，其包括多个间隔物，所述多个间隔物包括第一聚合物层、第二聚合物层，及所述结构材料的层，其中所述第一聚合物层被所述第一衬底及所述结构材料的所述层囊封。
45.根据权利要求44所述的设备，其中所述多个间隔物在至少一个MEMS装置周围形成实质上连续屏障。
46.根据权利要求44所述的设备，其中所述多个间隔物经配置以实质上围封一个以上MEMS装置但并非全部所述多个MEMS装置。
47.一种设备，其包括：
第一衬底；
多个微机电系统MEMS装置，其被所述第一衬底支撑；
第二衬底，其与所述第一衬底分离；及
流体屏障，其包括多个间隔物，所述多个间隔物经配置以实质上围封一个以上MEMS装置但并非全部所述多个MEMS装置。
48.根据权利要求47所述的设备，其中所述多个间隔物在至少一个MEMS装置周围形成实质上邻接屏障。
49.根据权利要求47所述的设备，其中所述多个MEMS装置由结构材料形成，且所述多个间隔物中的至少一者包括第一聚合物层、第二聚合物层及结构材料层。
50.根据权利要求49所述的设备，其中所述第二聚合物层囊封所述第一聚合物层。
51.一种用于制造显示器组合件的方法，其包括：
形成锚定器及间隔物，所述间隔物包含被结构材料层囊封的第一聚合物层及第二聚合物层，其中形成所述锚定器及所述间隔物包括
在第一透明衬底上沉积所述第一聚合物层；
图案化并固化所述第一聚合物层；
在图案化并固化所述第一聚合物层之后，在所述第一透明衬底上及所述第一聚合物层的剩余部分的顶部上沉积所述第二聚合物层；
图案化并固化所述第二聚合物层；
接着使用等离子增强型化学气相沉积PECVD在所述第一聚合物层及所述第二聚合物层上方沉积结构材料层；
图案化并蚀刻所述结构材料层以形成所述锚定器及所述间隔物；及
移除所述第一聚合物层及所述第二聚合物层的其余部分以释放所述锚定器及所述间隔物，使得所述间隔物包含实质上被所述结构材料层囊封的所述第一聚合物层及所述第二聚合物层。
52.根据权利要求51所述的方法，其中所述第一聚合物层及所述第二聚合物层中的至少一者包含光致抗蚀剂。
53.根据权利要求51所述的方法，其中所述结构材料层包括吸收照射在所述结构材料层上的光的至少约80％的光吸收材料。
54.根据权利要求51所述的方法，其中在所述第一聚合物层的所述剩余部分的顶部上沉积所述第二聚合物层包括：在所述第一透明衬底上在所述第一聚合物层的所述剩余部分的顶部上沉积所述第二聚合物层，使得通过所述第二聚合物层的其余部分囊封所述所固化的第一聚合物层的部分。
CN201280023418.3A 2011-05-20 2012-05-18 Mems锚定器及间隔物结构 Expired - Fee Related CN103547957B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161488574P 2011-05-20 2011-05-20
US61/488,574 2011-05-20
US13/474,532 2012-05-17
US13/474,532 US9213181B2 (en) 2011-05-20 2012-05-17 MEMS anchor and spacer structure
PCT/US2012/038611 WO2012162155A1 (en) 2011-05-20 2012-05-18 Mems anchor and spacer structure

Publications (2)

Publication Number Publication Date
CN103547957A true CN103547957A (zh) 2014-01-29
CN103547957B CN103547957B (zh) 2017-11-14

Family

ID=47175121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280023418.3A Expired - Fee Related CN103547957B (zh) 2011-05-20 2012-05-18 Mems锚定器及间隔物结构

Country Status (8)

Country Link
US (1) US9213181B2 (zh)
EP (1) EP2712428A1 (zh)
JP (1) JP6051422B2 (zh)
KR (2) KR101843948B1 (zh)
CN (1) CN103547957B (zh)
IN (1) IN2013CN08433A (zh)
TW (1) TWI491958B (zh)
WO (1) WO2012162155A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175909A1 (en) * 2012-12-21 2014-06-26 Pixtronix, Inc. Systems and Methods for Supporting a Movable Element of an Electromechanical Device
US20140268274A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Display Apparatus Incorporating an Elevated Aperture Layer and Methods of Manufacturing the Same
US20140268273A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Integrated elevated aperture layer and display apparatus
US20140375538A1 (en) * 2013-06-19 2014-12-25 Pixtronix, Inc. Display apparatus incorporating constrained light absorbing layers
US9202821B2 (en) 2013-10-23 2015-12-01 Pixtronix, Inc. Thin-film transistors incorporated into three dimensional MEMS structures
US9547167B1 (en) * 2014-12-17 2017-01-17 Amazon Technologies, Inc. Fabrication method for top plate and spacers for an electrowetting display
KR101597210B1 (ko) * 2015-03-23 2016-02-24 가천대학교 산학협력단 비 포토리소그래피 기반의 랩온어칩용 마이크로채널 형성방법
US9611135B1 (en) * 2015-10-30 2017-04-04 Infineon Technologies Ag System and method for a differential comb drive MEMS
US11377345B2 (en) * 2020-07-08 2022-07-05 Wisconsin Alumni Research Foundation Tunable photonic device with liquid crystal elastomer microactuators and method of fabricating the same
US11796789B2 (en) 2020-09-01 2023-10-24 Wisconsin Alumni Research Foundation Pinned aperture light modulator and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6741377B2 (en) 2002-07-02 2004-05-25 Iridigm Display Corporation Device having a light-absorbing mask and a method for fabricating same
US7675665B2 (en) 2005-02-23 2010-03-09 Pixtronix, Incorporated Methods and apparatus for actuating displays
US7746529B2 (en) 2005-02-23 2010-06-29 Pixtronix, Inc. MEMS display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
KR100991044B1 (ko) * 2005-02-23 2010-10-29 픽스트로닉스 인코포레이티드 디스플레이 장치들 및 그의 제조 방법들
US8526096B2 (en) * 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
DE102007001518B4 (de) 2007-01-10 2016-12-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Häusen eines mikromechanischen oder mikrooptoelektronischen Systems
JP2010534865A (ja) * 2007-07-25 2010-11-11 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Ｍｅｍｓ表示装置及び該ｍｅｍｓ表示装置の製造方法
US7570415B2 (en) * 2007-08-07 2009-08-04 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same

Also Published As

Publication number Publication date
KR101843948B1 (ko) 2018-05-14
US9213181B2 (en) 2015-12-15
TWI491958B (zh) 2015-07-11
IN2013CN08433A (zh) 2015-08-21
US20120295058A1 (en) 2012-11-22
CN103547957B (zh) 2017-11-14
WO2012162155A1 (en) 2012-11-29
JP6051422B2 (ja) 2016-12-27
JP2014522502A (ja) 2014-09-04
KR20160101208A (ko) 2016-08-24
EP2712428A1 (en) 2014-04-02
KR20140026566A (ko) 2014-03-05
TW201314309A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
CN103547957A (zh) Mems锚定器及间隔物结构
CN102203658B (zh) 用于顺性机构的制造结构和方法
CN103959131B (zh) 并有电荷消散表面的机电系统显示设备
US8358266B2 (en) Light turning device with prismatic light turning features
US20090080058A1 (en) Devices and methods for enhancing color shift of interferometric modulators
US9063333B2 (en) Microelectromechanical device and method of manufacturing
US9201236B2 (en) Display apparatus with stiction reduction features
CN103797399A (zh) 具有自对准的孔隙的显示器及其制造方法
CN104641284A (zh) 具有多重高度的间隔物的显示设备
CN104662465A (zh) 并有垂直定向的电互连件的显示设备
CN104903770A (zh) 具有致密堆积机电系统显示元件的显示设备
CN105102371A (zh) 低电压mems快门组合件
CN104995544A (zh) 在多高度模具上制造的快门组合件
CN103777344B (zh) 用于顺性机构的制造结构和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170113

Address after: American California

Applicant after: NUJIRA LTD.

Address before: American California

Applicant before: Pixtronix, Inc.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171114

Termination date: 20190518

CF01 Termination of patent right due to non-payment of annual fee