JP6051422B2 - Memsアンカー及びスペーサ構造 - Google Patents

Memsアンカー及びスペーサ構造 Download PDF

Info

Publication number
JP6051422B2
JP6051422B2 JP2014511587A JP2014511587A JP6051422B2 JP 6051422 B2 JP6051422 B2 JP 6051422B2 JP 2014511587 A JP2014511587 A JP 2014511587A JP 2014511587 A JP2014511587 A JP 2014511587A JP 6051422 B2 JP6051422 B2 JP 6051422B2
Authority
JP
Japan
Prior art keywords
substrate
polymer layer
layer
structural material
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014511587A
Other languages
English (en)
Other versions
JP2014522502A (ja
Inventor
ティモシー・ジェイ・ブロスニハン
マーク・ビー・アンダーソン
ユージン・イー・ファイク・サード
ジャスパー・ロデウィック・ステイン
ジョイス・ウー
Original Assignee
スナップトラック・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スナップトラック・インコーポレーテッド filed Critical スナップトラック・インコーポレーテッド
Publication of JP2014522502A publication Critical patent/JP2014522502A/ja
Application granted granted Critical
Publication of JP6051422B2 publication Critical patent/JP6051422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0067Packages or encapsulation for controlling the passage of optical signals through the package
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00039Anchors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/03Microengines and actuators
    • B81B2201/038Microengines and actuators not provided for in B81B2201/031 - B81B2201/037
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • B81B2201/047Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/05Aligning components to be assembled
    • B81C2203/052Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus
    • B81C2203/054Passive alignment, i.e. using only structural arrangements or thermodynamic forces without an internal or external apparatus using structural alignment aids, e.g. spacers, interposers, male/female parts, rods or balls
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/3413Details of control of colour illumination sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24149Honeycomb-like
    • Y10T428/24157Filled honeycomb cells [e.g., solid substance in cavities, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24744Longitudinal or transverse tubular cavity or cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本出願は、2012年5月17日に出願された、「MEMSアンカー及びスペーサ構造」と題する米国特許出願13/474532号及び2011年5月20日に出願された、「MEMS集積スペーサのための装置及び方法」と題する米国特許仮出願第61/488574号の優先権を主張する。これらの出願の開示は、本出願の一部として考慮され、参照によって本出願に組み込まれている。
本開示は、ディスプレイの分野に関連する。特に、本開示は、微小電気機械システム(MEMS)アンカー及びスペーサ構造の製造および使用に関連する。
機械的光変調器を組み込むディスプレイデバイスは、数百、数千、またはある場合には、数百万の可動要素を含むことができる。あるデバイスにおいては、要素の各動作は1つ以上の要素を不可能にする静摩擦の機会を提供する。この動作は、要素の全ての部分を液体中に浸漬し、MEMSディスプレイセルの2つの基板間の液体スペースまたは間隙内に液体を封止することによって可能とすることができる。スペーサは、ディスプレイデバイスの光変調器基板及びカバープレートのような2つの基板間の間隙を維持するのに用いることができる。ある実装例においては、別途製造プロセスを必要とするため、スペーサは製造が高価である。
本開示のシステム、方法及びデバイスは、それぞれいくつかの発明の側面を有し、どの1つも単一で本明細書に開示される望ましい特性に貢献しない。
本開示において説明される対象の1つの発明の側面は、第1の基板と、第1の基板に結合された構造的材料から形成された複数のMEMS光変調器と、第1の基板から離隔された第2の基板と、を有するディスプレイ装置に実装することが可能である。複数のスペーサーが第1の基板から延設する。スペーサーは、第1の基板と接触する表面を有する第1のポリマー層と、第1のポリマー層を封入する第2のポリマー層と、第2のポリマー層を封入する構造体材料の層と、を含む。いくつかの実装例において、複数のスペーサーは、第2の基板を複数の光変調器から最低限の距離だけ離隔された状態に保つような大きさである。いくつかの実装例において、第2のポリマー層は、第1の基板と実質的に接触しない第1のポリマーの全ての面を覆うことによって第1のポリマー層を封入する。いくつかの実装例において、構造的材料層は、第1のポリマー層または基板の外部表面と実質的に接触しない第2のポリマー層の全ての表面を覆うことによって第2のポリマー層を封入する。いくつかの実装例において、第1のポリマー層及び第2のポリマー層の少なくとも1つはレジスト層を含む。いくつかの実装例において、光吸収性構造的材料層は、半導体層及び金属層を含む。いくつかの実装例において、構造的材料層は、シリコン(Si)、チタン(Ti)、アルミニウム(Al)、酸化アルミニウム(Al)、窒化シリコン(SiN)及び酸窒化物(OxNy)の少なくとも1つを含む。いくつかの実装例において、構造的材料は、光吸収性材料を含み、光吸収性材料上に入射する光の少なくとも約80%を吸収する。いくつかの実装例において、構造的材料層は、プラズマ化学気相成膜(PECVD)で成膜された層である。
本開示において説明される対象の他の発明の側面は、第1の基板と、第1の基板に結合された少なくとも1つのMEMSデバイスと、第1の基板から離隔された第2の基板と、を有する装置に実装することができる。複数のスペーサーが、第1の基板から延設する。スペーサーは、第1のポリマー層と、第2のポリマー層と、第1及び第2のポリマー層を実質的に封入するPECVDで成膜された構造的材料層を含む。いくつかの実装例において、複数のスペーサーは、第2の基板をMEMSデバイスから最小限の距離だけ離隔された状態に保つような大きさである。いくつかの実装例において、第2のポリマー層は、第1の基板と実質的に接触しない第1のポリマー層の全ての表面を覆うことによって第1のポリマー層を封入する。いくつかの他の実装例において、構造的材料層は、第1のポリマー層または基板の外部表面と実質的に接触しない第2のポリマー層の全ての表面を覆うことによって第2のポリマー層を封入する。いくつかの実装例において、第1のポリマー層及び第2のポリマー層の少なくとも1つはレジスト層を含む。いくつかの実装例において、光吸収性構造的材料層は、半導体層及び金属層を含む。いくつかの実装例において、構造的材料層は、Si、Ti、SiN及びOxNyの少なくとも1つを含む。いくつかの実装例において、構造的材料は、光吸収性材料でありえ、光吸収性材料上に入射する光の少なくとも約80%を吸収する。
本開示において説明される対象の他の発明の側面は、第1の基板と、光を吸収する構造的材料から形成され第1の基板によって支持される少なくとも1つのMEMSデバイスとを有する装置に実装することができる。第2の基板は第1の基板から離隔される。複数のスペーサーは第1の基板から延設する。スペーサーは、第1の基板と接触する表面を有する第1のポリマー層及び第1のポリマー層と接触する表面を有する第2のポリマー層を含む。スペーサーはまた、光吸収性構造的材料層上に入射する光の少なくとも約80%を吸収し、第1及び第2のポリマー層を実質的に封入する光吸収性構造的材料層を含む。いくつかの実装例において、第1のポリマー層及び第2のポリマー層の少なくとも1つはレジスト層を含む。いくつかの実装例において、複数のスペーサーは第2の基板をMEMSデバイスから最小限の距離だけ離隔された状態に保つような大きさである。いくつかの実装例において、光吸収性構造的材料層は半導体層及び金属層を含む。いくつかの実装例において、光吸収性構造的材料層は、Si、Ti、SiN及びOxNyの少なくとも1つを含む。いくつかの実装例において、光吸収性構造的材料層は、PECVDで成膜された層である。
本開示において説明される対象の他の発明の側面は、第1の基板と、第1の基板によって支持された少なくとも1つのMEMSデバイスと、第1の基板から離隔された第2の基板とを有する装置に実装することができる。複数のスペーサーが、第1の基板から延設する。スペーサーは、第1の基板と接触する表面を有する第1のポリマー層及び第1のポリマー層と接触する表面を有する第2のポリマー層を含む。スペーサーはまた第1及び第2のポリマー層を封入するPECVDで成膜された層を含む。いくつかの実装例において、複数のスペーサーは第2の基板をMEMSデバイスから最小限の距離だけ離隔した状態に保つような大きさである。いくつかの実装例において、第2のポリマー層は、第1の基板と実質的に接触しない第1のポリマー層の全ての表面を覆うことによって第1のポリマー層を封入する。いくつかの実装例において、第1のポリマー層及び第2のポリマー層の少なくとも1つはレジスト層を含む。いくつかの実装例において、構造的材料層は半導体層及び金属層を含む。いくつかの実装例において、構造的材料層は、Si、Ti、SiN及びOxNyの少なくとも1つを含む。いくつかの実装例において、構造的材料は光吸収性材料を含み、光吸収性構造的材料上に入射する光の少なくとも約80%を吸収する。
本開示において説明される対象の他の発明の側面は、第1の基板と、第1の基板に結合された構造的材料から形成された複数のMEMS光変調器と、第1の基板から離隔された第2の基板と、を有するディスプレイ装置に実装することができる。ディスプレイ装置は第1の基板上に複数のMEMS光変調器の少なくとも1つを懸架するための少なくとも1つのアンカーを含む。アンカーは、第1の基板と接触する表面を有する第1のポリマー層と、第1のポリマー層と接触する表面を有する第2のポリマー層と、第1及び第2のポリマー層を封入する構造的材料層と、を含む。いくつかの実装例において、第2のポリマー層は、第1の基板と実質的に接触しない第1のポリマー層の全ての表面を覆うことによって第1のポリマー層を封入する。いくつかの実装例において、第1のポリマー層及び第2のポリマー層の少なくとも1つはレジスト層を含む。いくつかの実装例において、構造的材料層は半導体層及び金属層を含む。いくつかの実装例において、構造的材料層は、Si、Ti、SiN及びOxNyの少なくとも1つを含む。いくつかの実装例において、構造的材料は、光吸収性材料を含み、光吸収性材料上に入射する光の少なくとも約80%を吸収する。いくつかの実装例において、構造材料層はPECVDで成膜された層である。
本開示において説明される対象の他の発明の側面は、第1の基板と、第1の基板に結合された構造的材料から形成された複数のMEMS光変調器と、第1の基板から離隔された第2の基板と、を有するディスプレイ装置に実装することができる。ディスプレイ装置はMEMS光変調器のうち1つより多いが全てより少ないMEMS光変調器を実質的に閉じ込める液体バリアを含む。液体バリアは第1の基板から延設し、ディスプレイにわたって、閉じ込められたMEMS光変調器の方への液体の流動を妨げるように構成されている。いくつかの実装例において、液体バリアは第1の基板からの複数のMEMS光変調器の高さと実質的に等しい第1の基板からの高さを有する。いくつかの実装例において、液体バリアは開口部によって離隔された複数の不連続なバリア構造を含む。いくつかの実装例において、複数の不連続なバリア構造の少なくとも1つは、第1の基板と接触する表面を有する第1のポリマー層と、第1のポリマー層と接触する表面を有する第2のポリマー層と、第1及び第2のポリマー層を封入する構造的材料層と、を含む。
本開示において説明される対象の他の発明の側面は、第1の基板と、第1の基板に結合された構造的材料から形成された複数のMEMSデバイスと、第1の基板から離隔された第2の基板とを有する装置に実装することができる。この装置は複数のスペーサーを含む液体バリアを含む。スペーサーは第1のポリマー層と、第2のポリマー層と、構造的材料層と、を含む。第1のポリマー層は第1の基板及び構造的材料層によって封入される。いくつかの実装例において、複数のスペーサーは少なくとも1つのMEMSデバイスの周囲の実質的に連続的なバリアを形成する。いくつかの実装例において、スペーサーは実質的にMEMSデバイスのうち1つより多いが全てより少ないMEMSデバイスを封入する。
本開示において説明される対象の他の発明の側面は、第1の基板と、第1の基板によって支持された複数のMEMSデバイスと、第1の基板から離隔された第2の基板と、を有する装置に実装することができる。この装置はMEMSデバイスのうち1つより多いが全てより少ないMEMSデバイスを実質的に閉じ込める複数のスペーサーを含む液体バリアを含む。いくつかの実装例において、複数のスペーサーは少なくとも1つのMEMSデバイスの周囲に実質的に連続なバリアを形成する。いくつかの実装例において、MEMSデバイスは構造的材料から形成され、スペーサーは第1のポリマー層と、第2のポリマー層と、構造的材料層と、を含む。
本開示において説明される対象の他の発明の側面は、構造的材料層によって封入された第1のポリマー層及び第2のポリマー層を含むアンカー及びスペーサーを形成する段階を含むディスプレイアセンブリを製造するための方法に実装することができ、アンカー及びスペーサーを形成する。アンカー及びスペーサーを形成する段階のプロセスは、第1の透明基板上に第1のポリマー層を成膜する段階及び次いで第1のポリマー層をパターニングし硬化する段階を含む。第1のポリマー層をパターニングし硬化する段階の後、第2のポリマー層が第1の透明基板上及び第1のポリマー層の残りの部分上に成膜される。第2のポリマー層が次いでパターニングされ硬化される。構造的材料層がついで第1のポリマー層及び第2のポリマー層上にPECVDを用いて成膜される。構造的材料層が次いでパターニング及び硬化され、アンカー及びスペーサーを形成する。第1及び第2のポリマー層の残りの部分が次いで除去されてアンカー及びスペーサーがリリースされ、スペーサーは構造的材料層によって実質的に閉じ込められた第1のポリマー層及び第2のポリマー層を含む。いくつかの実装例において、第1のポリマー層及び第2のポリマー層の少なくとも1つはレジストを含む。いくつかの実装例において、構造的材料層は光吸収性材料を含み、構造的材料層上に入射する光の少なくとも約80%を吸収する。いくつかの実装例において、第2のポリマー層は第1のポリマー層の残りの部分上の第1の透明基板上に成膜されることができ、硬化された第1のポリマー層の部分は第2のポリマー層の残りの部分によって封入される。
本明細書において説明される対象の1つ以上の実装例の詳細は、添付される図面及び以下の説明に記述される。このまとめにおいて提供される例は第1にMEMSベースのディスプレイについて説明されているが、本明細書において提供される概念は他の種類のディスプレイ、例えばLCD、OLED、電気泳動、電界放出ディスプレイにも、同様にMEMSマイク、センサ及び光学スイッチのような非ディスプレイMEMSデバイスにも適用されうる。他の特徴、側面及び利点は明細書、図面及び特許請求の範囲から明らかになるであろう。以下の図の相対的な大きさは縮尺通りに描かれていないものでありうる。
直視型MEMSベースディスプレイ装置の一例の概略図を示す。 ホストデバイスの一例のブロック図を示す。 例示的なシャッタベース光変調器の一例の斜視図を示す。 巻回アクチュエータシャッタベース光変調器の断面図を示す。 例示的な非シャッタベースMEMS光変調器の断面図を示す。 エレクトロウェッティングベース光変調アレイの断面図を示す。 制御マトリックスの一例の概略図を示す。 図3Aの制御マトリックスに接続されるシャッタベース光変調器のアレイの斜視図を示す。 デュアルアクチュエータシャッタアセンブリの例示的な図を示す。 デュアルアクチュエータシャッタアセンブリの例示的な図を示す。 シャッタベース光変調器を組み込むディスプレイ装置の一例の断面図を示す。 ディスプレイの下部MEMSの構成に用いられる開口板の構造の一例の断面図を示す。 光変調器基板及びディスプレイの下部MEMSの構成に用いられるアパーチャプレートの断面図を示す。 ディスプレイ装置で用いるための基板上にスペーサー及びアンカーを同時に製造するための製造プロセスのフロー図を示す。 図8の製造プロセスを用いる一例のスペーサー及びアンカーアセンブリの製造の各段階の断面図を示す。 図8の製造プロセスを用いる一例のスペーサー及びアンカーアセンブリの製造の各段階の断面図を示す。 図8の製造プロセスを用いる一例のスペーサー及びアンカーアセンブリの製造の各段階の断面図を示す。 図8の製造プロセスを用いる一例のスペーサー及びアンカーアセンブリの製造の各段階の断面図を示す。 図8の製造プロセスを用いる一例のスペーサー及びアンカーアセンブリの製造の各段階の断面図を示す。 図8の製造プロセスを用いる一例のスペーサー及びアンカーアセンブリの製造の各段階の断面図を示す。 図8の製造プロセスを用いる一例のスペーサー及びアンカーアセンブリの製造の各段階の断面図を示す。 アンカー及びシャッタアセンブリを交互配置する構成の一例の断面図を示す。 アンカー及びシャッタアセンブリの他の交互配置する構成の断面図を示す。 MEMSデバイスの対応する部分に沿って形成された2つのアンカー及びシャッタアセンブリの一例の断面図を示す。 MEMSデバイスの対応する部分に沿って形成された2つのアンカー及びシャッタアセンブリの一例の断面図を示す。 単一の製造プロセスによって基板上に形成されたアンカー及び分離スペーサーの一例の断面図を示す。 ディスプレイ装置に用いるための一例の液体バリア構成を示す。 ディスプレイ装置に用いるための一例の液体バリア構成を示す。 ディスプレイ装置に用いるための一例の液体バリア構成を示す。 ディスプレイ装置に用いるための一例の液体バリア構成を示す。 ディスプレイ装置に用いるための追加的な例の液体バリア構成を示す。 ディスプレイ装置に用いるための追加的な例の液体バリア構成を示す。 ディスプレイ装置に用いるための追加的な例の液体バリア構成を示す。
この開示はディスプレイ装置に用いるためのMEMSアンカー及びスペーサー構造の製造に関連する。特に、MEMSアンカー及びスペーサー構造は、単一製造プロセスを採用することによってディスプレイ装置の光変調基板上に製造することができる。いくつかの実施形態において、統合されたMEMSアンカー及びスペーサー構造は、構造的材料層によって封入された第1のポリマー層及び第2のポリマー層を含むことができる。構造的材料層は、光吸収性であってもよく、プラズマ化学気相成膜(PECVD)技術を用いることによって成膜されるものであってもよい。いくつかの実装例において、第2のポリマー層は、第1のポリマー層を封入するものであってもよく、さらに第1のポリマー層は構造的材料層によって封入されることとなる。さらに、アンカー及びスペーサー構造は、統合されたMEMSアンカー及びスペーサー構造として形成されるものであってもよい。これらの実装例において、アンカーの部分もまたスペーサーとして働く。いくつかの実装例において、スペーサーは液体バリアとして働くものであってもよい。いくつかの実装例において、液体バリアは完全にまたは実質的に1つまたはそれ以上の、しかし全てではないMEMSデバイスを閉じ込める。ディスプレイ装置に対応する応用例において、MEMSデバイスはMEMS光変調器であることができる。
本開示において説明される対象の特定の実装例は、以下の潜在的な利点の一つ以上を実現するように実装することができる。本明細書で開示される製造プロセスは、アンカー及びスペーサーを同時に形成することを可能にする。このプロセスは、スペーサーが典型的には分離された追加的なプロセスで製造または追加されるMEMSディスプレイの製造のコスト及び複雑さを低減する。単一製造プロセスのみを用いることによってコスト低減を達成するのに加えて、単一の製造プロセスを採用することにより、十分に弾力性がありスペーサーとしても働きうるアンカーの製造ができることとなる。さらに、機械的光変調器を取り囲む液体を含むディスプレイ装置における液体バリアとして働くスペーサーの使用は、ディスプレイへの衝撃に起因するディスプレイ装置にわたって液体を通して伝搬する圧力波によって引き起こされうる光変調器への損傷を防ぐ助けとなる。
図1Aは、直視型MEMSベースディスプレイ装置100の概略図を示す。ディスプレイ装置100は、行および列に配置された複数の光変調器102a〜102d(一般的に「光変調器120」)を含む。ディスプレイ装置100において、光変調器102a及び102dは開状態であり、光を通過させることができる。光変調器102b及び102cは閉状態にあり、光の通過を妨げる。選択的に光変調器102a〜102dの状態を設定することにより、ディスプレイ装置100は1つまたは複数のランプ105によって照射されている場合には、バックライトディスプレイに関する画像104を形成するのに利用することができる。他の実装例では、装置100は装置前方からの環境光の反射によって画像を形成するものであってよい。他の実装例において、装置100はディスプレイ前方に位置する1つまたは複数のランプからの光の反射によって、すなわちフロントライトの使用によって画像を形成するものであってよい。
いくつかの実装例において、光変調器102のそれぞれは画像104の画素106に対応する。いくつかの他の実装例において、ディスプレイ装置100は画像104内の画素106を形成するための複数の光変調器を利用するものであってもよい。例えば、ディスプレイ装置100は、3色個別の光変調器102を含むものであってもよい。特定の画素106に対応する1つ以上の色別の光変調器102を選択的に開くことによって、ディスプレイ装置100は画像104内のカラー画素106を生成することができる。他の例において、ディスプレイ装置100は、画素106ごとに2つ以上の光変調器102を含み、画像104に輝度階調を提供する。画像に関して、「画素」は画像の解像度によって定義される最小の画像要素に対応する。ディスプレイ装置100の構造的構成要素に関して、「画素」という用語は画像の単一の画素を形成する光を変調するのに利用される結合された機械的及び電気的構成要素を指す。
ディスプレイ装置100は、典型的にはプロジェクション用途で見られる画像光学系を含まないものでありうる直視型ディスプレイである。プロジェクションディスプレイにおいて、ディスプレイ装置の表面上に形成される画像はスクリーン上または壁上に投射される。ディスプレイ装置は投射される画像よりも実質的に小さい。直視型ディスプレイにおいて、使用者は光変調器並びに任意にディスプレイ上の輝度及び/またはコントラストを改善するためのバックライトまたはフロントライトを含むディスプレイ装置を直接見ることによって画像を見る。
直視型ディスプレイは、透過または反射モードのいずれかで動作するものであってもよい。透過型ディスプレイにおいて、光変調器はディスプレイの背後に位置する1つまたは複数のランプから発生した光をフィルターしまたは選択的に遮断する。ランプからの光は、任意に光ガイドまたは「バックライト」に導入されて各画素が均一に照射されることができる。透過直視型ディスプレイはしばしば透明またはガラス基板上に形成されて光変調器を含む1つの基板がバックライトの上に直接位置するサンドイッチ型アセンブリ配置を容易にする。
各光変調器102はシャッタ108及びアパーチャ109を含むことができる。画像104内の画素106を照射するために、シャッタ108は光を観察者の方向へアパーチャ109を通過できるように位置される。画素106を発光しない状態に維持するためには、シャッタ108はアパーチャ109を通した光の通過を妨げるように位置される。アパーチャ109は、各光変調器102内の反射性または光吸収性材料を通してパターニングされた開口によって画定される。
ディスプレイ装置はまた基板及び光変調器に接続されてシャッタの移動を制御する制御マトリックスを含む。制御マトリックスは、画素の行ごとの少なくとも1つの書き込み許可相互接続110(「走査ライン相互接続」としても参照される)と、画素の列ごとに1つのデータ相互接続112と、ディスプレイ装置100内の全ての画素または少なくとも複数の列および複数の行の両方の画素へ共通電圧を提供する共通相互接続114と、を含む一連の電気的相互接続(例えば、相互接続110、112、114)を含む。適切な電圧(「書き込み許可電圧、VWE」)の印加に応じて、所定の画素の行に関する書き込み許可相互接続110は行内の画素を新しいシャッタ移動命令を受け入れるように準備する。データ相互接続112は、新しい動作命令をデータ電圧パルスの形で伝達する。いくつかの実装例において、データ相互接続112に印加されるデータ電圧パルスは、直接シャッタの静電的な移動に寄与する。いくつかの他の実装例において、データ電圧パルスは、スイッチ、例えばデータ電圧より典型的には高い個別の作動電圧の光変調器102への印加を制御するトランジスタまたは非線形回路素子を制御する。これらの作動電圧の印加はこのときシャッタ108の静電的に駆動される移動となる。
図1Bは、ホストデバイス(すなわち、携帯電話、スマートフォン、PDA、MP3プレイヤー、タブレット、eリーダーなど)のブロック図120の一例を示す。ホストデバイスはディスプレイ装置128、ホストプロセッサ122、環境センサ124、ユーザー入力モジュール126及び電源を含む。
ディスプレイ装置128は、複数の走査ドライバ130(「書き込み許可電圧源」としても参照される)、複数のデータドライバ132(「データ電圧源」としても参照される)、コントローラ134、共通ドライバ138、ランプ140〜146及びランプドライバ148を含む。走査ドライバ130は、書き込み許可電圧を走査ライン相互接続110に印加する。データドライバ132はデータ電圧をデータ相互接続112に印加する。
ディスプレイ装置のいくつかの実装例において、特に画像104の照射レベルがアナログ的に導き出される場合には、データドライバ132はアナログデータ電圧を光変調器に提供するように構成される。アナログ動作においては、光変調器102は中間電圧の範囲がデータ相互接続112を通して印加される場合にはシャッタ108の中間開状態の範囲、そのため画像104の中間照射状態または照射レベルの範囲となるように設計される。他の場合には、データドライバ132はデータ相互接続112に2、3または4のデジタル電圧レベルの減少された組み合わせのみを印加するように構成される。これらの電圧レベルはデジタル的に、シャッタ108ごとに開状態、閉状態またはその他の個別の状態を設定するように設計される。
走査ドライバ130及びデータドライバ132は、デジタルコントローラ回路134(「コントローラ134」としても参照される)に接続される。コントローラはデータをデータドライバ132にほとんどの場合、行ごとに及び画像フレームごとにグループ化された所定の順序に編成されてシリアル的に送信する。データドライバ132は一連のパラレルデータ変換部、レベル遷移、及びいくつかの応用例に関してはデジタルからアナログへの電圧変換部を含むことができる。
ディスプレイ装置は、任意に共通電圧源としても参照される共通ドライバ138を含む。いくつかの実装例において、共通ドライバ138は光変調器のアレイ内の全ての光変調器に、例えば一連の共通相互接続114に電圧を供給することによってDC共通電位を提供する。いくつかの他の実装例において、コントローラ134からのコマンドをフォローする共通ドライバ138は、電圧パルスまたは信号、例えばアレイの複数の行および列の全ての光変調器の同時作動を駆動し及び/または初期化することが可能な大域作動パルスを光変調器のアレイに発行する。
異なるディスプレイ機能に関してドライバの全て(例えば走査ドライバ130、データドライバ132及び共通ドライバ138)は、コントローラ134によって時間的に同期される。コントローラからのタイミング命令はランプドライバ148を介した赤、緑、青及び白色ランプ(それぞれ140、142、144、146)の照射、画素のアレイ内の特定の行の書き込み許可及び並び替え、データドライバ132からの電圧の出力、並びに光変調器の作動のために提供する電圧の出力を統合する。
コントローラ134は、シャッタ108のそれぞれが新しい画像104に対して適切な照射レベルにリセットされることによって並び替えまたは位置指定の配列を決定する。新しい画像104は、周期的な間隔で設定することができる。例えば、ビデオディスプレイについて、ビデオのカラー画像104またはフレームは10から300ヘルツ(Hz)の範囲の周波数で更新される。いくつかの実装例において、アレイへの画像フレームの設定は、ランプ140、142、144及び146の照射で同期されて、交代する画像フレームは赤、緑、青のような交代する一連の色で照射される。それぞれの色に関する画像フレームは、カラーサブフレームとして参照される。フィールドシーケンシャルカラー法として参照されるこの方法において、カラーサブフレームが20Hzを超える周波数で交代されると、人間の脳は交代するフレーム画像を幅広く連続的な色の範囲を有する画像の認識に平均化することとなる。代替的な実装例では、原色を有する4つ以上のランプがディスプレイ装置100に適用されることができ、赤、緑及び青以外の原色を採用する。
ディスプレイ装置100が開状態及び閉状態の間でシャッタ108のデジタル的な切り替えをするように設計されたいくつかの実装例において、コントローラ134は、前述のように時間分割されたグレイスケールの方法によって画像を形成する。いくつかの他の実装例において、ディスプレイ装置100は画素ごとに複数のシャッタ108の使用を通してグレイスケールを提供することができる。
いくつかの実装例において、画像状態104に関するデータは、コントローラ134によって変調器アレイに走査ラインとしても参照される個別の行の順次位置決定によって読み出される。順序内の各行または走査ラインに関して、走査ドライバ130は書き込み許可電圧をアレイのその行に関する書き込み許可相互接続110に印加し、次いでデータドライバ132は所望のシャッタ状態に対応するデータ電圧を選択された行の各列に対して供給する。このプロセスはデータがアレイの全ての行に関して読み出されるまで繰り返す。いくつかの実装例において、データ読み出しに関して選択された行の順序は線形的であり、アレイの上部から下部まで進行する。いくつかの他の実装例において、選択された行の順序は、視覚アーティファクトを最小化できるように疑似ランダム化されている。またいくつかの他の実装例において順序はブロックによって配列されており、1つのブロックに関して、画像状態104の特定の分割のみに関するデータがアレイに、例えば順序内のアレイの5番目の行ごとのみを位置指定することによって読みだされる。
いくつかの実装例において、画像データをアレイに読み込むためのプロセスは、シャッタ108を作動するプロセスから時間的に分割されている。これらの実装例において、変調器アレイはアレイ内の画素ごとにデータメモリ素子を含むものであってもよく、制御マトリックスはメモリ素子内に蓄積されたデータに従ってシャッタ108の同時作動を初期化するためのトリガ信号を共通ドライバ138から実施するための大域作動相互接続を含むものであってもよい。
代替的な実装例において、画素のアレイ及び画素を制御する制御マトリックスは、長方形の行および列以外の構成で配置されてもよい。例えば、画素は六角形アレイまたは曲線状の行および列で配列されることができる。一般的には、本明細書で用いられているように、走査ラインという用語は、書き込み許可相互接続を共有するどの複数の画素も参照するものである。
ホストプロセッサ122は一般的にホストの動作を制御する。例えば、ホストプロセッサは携帯電子デバイスを制御するための汎用または特殊用途プロセッサであってもよい。ホストデバイス120に含まれるディスプレイ装置128に関して、ホストプロセッサは、画像データをホストに関する追加的なデータも同様に出力する。そのような情報は環境光または温度のような環境センサからのデータ、例えばホストの動作モードまたはホストの電源に残る電力量を含むホストについての情報、画像データの内容に関する情報、画像データの種類に関する情報、及び/または画像モードの選択に使用するためのディスプレイ装置に関する命令を含むものであってもよい。
ユーザー入力モジュール126は、使用者の個人的な選択をコントローラ134に直接またはホストプロセッサ122を介して伝達する。いくつかの実装例において、ユーザー入力モジュールは使用者が「より深い色」、「よりよいコントラスト」、「より低電力」、「向上した輝度」、「スポーツ」、「ライブアクション」または「アニメーション」のような個人的な選択をプログラムするソフトウェアによって制御される。いくつかの他の実施形態において、これらの選択はスイッチやダイアルのようなハードウェアを使用するホストへの入力である。コントローラ134への複数のデータ入力は、コントローラに最適な画像特性に対応する様々なドライバ130、132、138及び148へデータを提供するように指示する。
環境センサモジュール124もまたホストデバイスの部分として含まれることができる。環境センサモジュールは、温度及び/または環境照明条件のような周囲の環境についてのデータを受け取る。センサモジュール124は、デバイスが室内または職場環境で動作しているか、明るい日光の外部環境で動作しているか、または夜間の外部環境で動作しているかを判別するようにプログラムすることができる。センサモジュールは、この情報をディスプレイコントローラ134に伝達し、コントローラは周囲の環境に応じて視覚条件を最適化することができる。
図2Aは、例示的なシャッタベースの光変調器200の斜視図を示す。シャッタベースの光変調器は、図1Aの直視型MEMSベースのディスプレイ装置に組み込むのに適している。光変調器200は、アクチュエータ204に結合されたシャッタ202を含む。アクチュエータ204は、2つの分離した柔軟な電極ビームアクチュエータ205(「アクチュエータ205」)から形成することができる。シャッタ202は、1つの側面でアクチュエータ205に結合する。アクチュエータ205は表面203に実質的に平行な運動の平面内で、表面203上を横方向にシャッタ202を動かす。シャッタ202の反対の側面はアクチュエータ204によって発生した力と反対の復元力を提供するバネ207と結合する。
各アクチュエータ205はシャッタ202をロードアンカー208に接続する柔軟なロードビーム206を含む。柔軟なロードビーム206に沿ったロードアンカー208は、機械的支持として働き、シャッタ202を表面203に近接して懸架された状態に保つ。表面は光の通過を認めるための1つ以上のアパーチャ孔211を含む。ロードアンカー208は、柔軟なロードビーム206及びシャッタ202を表面203に物理的に接続し、ロードビーム206をバイアス電圧、いくつかの例ではグラウンドに電気的に接続する。
シリコンのように基板が不透明な場合、アパーチャ孔211は基板に基板204を貫通する穴のアレイをエッチングすることによって形成される。ガラスやプラスチックのように基板204が透明な場合、アパーチャ孔211は基板203上に成膜された光遮断性材料の層で形成される。アパーチャ孔211は一般的には円形、楕円形、多角形、蛇行形、または不規則な形状であることができる。
各アクチュエータ205もまた各ロードビーム206と隣接して位置する柔軟な駆動ビーム216を含む。駆動ビーム216は、駆動ビーム216間で共有される駆動ビームアンカー216に一端で結合する。各駆動ビーム216の他端は自由に動く。各駆動ビーム216は曲線状であり、駆動ビーム216の自由端及びロードビーム206のアンカーされた端部に近い側でロードビーム206に最も近接する。
動作時には、光変調器200を組み込むディスプレイ装置は駆動ビーム216に駆動ビームアンカー218を介して電位を印加する。第2の電位がロードビーム206に印加されてもよい。駆動ビーム216とロードビーム206との間に結果的に生じる電位差は駆動ビーム216の自由端をロードビーム206のアンカーされた端部の方へ引き寄せ、ロードビーム206のシャッタ側端部を駆動ビーム216のアンカーされた端部の方へ引き寄せ、それによってシャッタ202を駆動アンカー218の方へ横方向に駆動する。柔軟な部材206はバネとして働き、ビーム206、216の電圧電位が除去されると、ロードビーム206はシャッタ202を初期位置に押し戻し、ロードビーム206に蓄積された応力を解放する。
光変調器200のような光変調器は、電圧が除去された後にシャッタを緩和位置に戻すためのバネのような受動復元力を組み込む。その他のシャッタアセンブリは、シャッタを開または閉状態に移動するための「開」及び「閉」アクチュエータの2つの組み合わせ及び「開」及び「閉」電極の分離した組み合わせを組み込むことができる。
シャッタ及びアパーチャのアレイが制御マトリックスを介して画像、多くの場合動画を適切な照明レベルで生成するように制御可能である様々な方法が存在する。いくつかの場合、制御はディスプレイの周辺部上の駆動回路に接続された行および列相互接続の受動マトリックスアレイによって実行される。他の場合、速度、照射レベル及び/またはディスプレイの電力消費性能を改善するためにアレイの画素内にスイッチング及び/またはデータ蓄積素子を含む(いわゆる能動マトリックス)のが好適である。。
代替的な実装例において、ディスプレイ装置100は、上述したシャッタアセンブリ200のような横方向へのシャッタベースの光変調器以外の光変調器を含む。例えば、図2Bは巻回アクチュエータシャッタベースの光変調器220の断面図を示す。巻回アクチュエータシャッタベースの光変調器220は、図1AのMEMSベースのディスプレイ装置100の代替的な実装例に組み込むのに適している。巻回アクチュエータベースの光変調器は、固定電極と対向して配置され、特定の方向に移動するようにバイアスされた、電場の印加によってシャッタとして機能する可動電極を含む。いくつかの実装例において、光変調器220は基板228と絶縁層224との間に配置された平面電極226及び絶縁層224に取り付けられた固定端230を有する可動電極222を含む。いかなる電圧も印加されていない場合、可動電極222の可動端232は固定端230の方へ自由に巻回し、巻回状態を生成する。電極222、226間の電圧の印加は、可動電極222を巻回せず絶縁層224に対して平らになり、それによって基板228を通して伝搬する光を遮るシャッタとして働く。可動電極222は電圧除去後は弾性復元力によって巻回状態に戻る。巻回状態へのバイアスは異方性応力状態を含むように可動電極222を製造することによって達成されうる。
図2Cは、例示的な非シャッタベースのMEMS光変調器250の断面図を示す。光タップ変調器250は図1AのMEMSベースのディスプレイ装置100の代替的な実装例に組み込むのに適している。光タップは、妨害型内部全反射(TIR)の原理に従って働く。すなわち、光252は光ガイド254内に導入され、妨害がなければ、光252はその大部分がTIRによって前面または背面を通して光ガイド254から脱出することができない。光タップ250は、十分高い屈折率を有するタップ要素256を含み、タップ素子256が光ガイド254に接触するのに応じて、タップ要素256に隣接する光ガイド254の表面上に入射する光252がタップ要素256を通して観察者の方へ光ガイド254を脱出し、それによって画像の形成に寄与する。
いくつかの実装例において、タップ要素256は柔軟な透明材料のビーム258の部分として形成される。電極260はビーム258の一端の部分を覆う。対向電極262は光ガイド254上に配置される。電極260、262に電圧を印加することによって、光ガイド254に対するタップ要素256の位置は光ガイド254から選択的に光252を抽出するように制御されることが可能である。
図2Dは、エレクトロウェッティングベースの光変調アレイ270の1例の断面図を示す。エレクトロウェッティングベースの光変調アレイ270は、図1AのMEMSベースのディスプレイ装置100の代替的な実装例に組み込むのに適している。光変調アレイ270は、光学キャビティ274上に形成された複数のエレクトロウェッティングベースの光変調セル272a〜d(一般的に「セル272」)を含む。光変調アレイ270はまたセル272に対応する1組のカラーフィルターを含む。
各セル272は、水(またはその他の透明な導電性または極性液体)の層278、光吸収性オイルの層280、透明電極282(例えば、インジウムスズ酸化物(ITO)からなる)及び光吸収性オイルの層280と透明電極282との間に位置する絶縁層284を含む。本明細書で説明される実装例において、電極はセル272の背面の一部を占める。
セル272の背面の残りの部分は、光学キャビティ274の前面を形成する反射性アパーチャ層286から形成される。反射性アパーチャ層286は、反射性金属または誘電体ミラーを形成する薄膜の積層のような反射性材料から形成される。それぞれのセル272において、アパーチャは反射性アパーチャ層286内に形成され、光が通過することができる。セルに関する電極282はアパーチャ内及び他の誘電体層によって分離された反射性アパーチャ層286を形成する材料の上方に成膜される。
光学キャビティ274の残りの部分は反射性アパーチャ層286に近接して位置する光ガイド288及び反射性アパーチャ層286に対向する光ガイド288の側部上の第2の反射層290を含む。一連の光再偏向部291は光ガイドの背面上に形成され、第2の反射層に近接する。光再偏向部291は拡散反射部または鏡面反射部であってもよい。LEDのような1つ以上の光源292は光294を光ガイド288に導入する。
代替的な実装例において、追加的な透明基板(図示されない)が光ガイド288及び光変調アレイ270の間に位置する。この実装例において、反射性アパーチャ層286は光ガイド288の表面上ではなく追加的な透明基板上に形成される。
使用時には、セル(例えばセル272bまたは272c)の電極282への電圧の印加は、セル内の光吸収性オイル280をセル272の一部内に集める。結果として、光吸収性オイル280は、反射性アパーチャ層286内に形成されたアパーチャを通過する光を妨げることはなくなる(例えば、セル272b、272cを参照)。アパーチャの部分でバックライトを脱出する光は、このときセル及び画像内にカラー画素を形成するためのカラーフィルターのセット276の対応するカラーフィルター(例えば、赤、緑または青)を通して脱出することができる。電極282が接地されている場合、光吸収性オイル282は反射性アパーチャ層286のアパーチャを覆い、通過しようとするどのような光294も吸収する。
電圧がセル272に印加されるときにオイル280が集まる領域は、画像形成に関して使用されない空間を構成する。この領域は電圧が印加されているか否かにかかわらず非透過性である。そのため、反射性アパーチャ層286の反射部を含めない場合、この領域はそうでなければ画像を形成するのに寄与するのに用いられることができた光を吸収する。しかしながら、反射性アパーチャ層286を含めることにより、そうでなければ吸収されていたこの光は光ガイド290に反射して戻され、その後異なるアパーチャを通して脱出する。エレクトロウェッティングベースの光変調アレイ270は、本明細書で説明されるディスプレイ装置に含めるのに適した非シャッタベースMEMS変調器のただ1つの例ではない。非シャッタベースのMEMS変調器の他の形状は、本開示の範囲から逸脱することなく本明細書で説明されたコントローラの機能のうち様々なものによって同様に制御されることができる。
図3Aは、制御マトリックス300の一例の概略図を示す。制御マトリックス300は、図1AのMEMSベースのディスプレイ装置100に組み込まれた光変調器を制御するのに適している。図3Bは、図3Aの制御マトリックス300に接続されたシャッタベースの光変調器のアレイ320の斜視図を示す。制御マトリックス300は画素のアレイ320(「アレイ320」)を位置指定するものであってもよい。各画素301は、図2Aのシャッタアセンブリ200のようなアクチュエータ303で制御される弾性シャッタアセンブリ302を含むことができる。各画素はまたアパーチャ324を含むアパーチャ層322を含むことができる。
制御マトリックス300は、シャッタアセンブリ302が形成された基板304の表面上に拡散された電気回路または薄膜成膜された電気回路として製造される。制御マトリックス300は、制御マトリックス300内の画素301の行ごとの走査ライン相互接続306及び制御マトリックス300内の画素301の列ごとのデータ相互接続308を含む。各走査ライン相互接続306は、書き込み許可電圧源307を画素301の対応する行内の画素301に電気的に接続する。各データ相互接続308は、データ電圧源309(「V源」)を画素の対応する列内の画素301に電気的に接続する。制御マトリックス300内で、V源309はシャッタアセンブリ302の作動に用いられるエネルギーの大部分を提供する。そのため、データ電圧源、V源309もまた作動電圧源として働く。
画素のアレイ320内の各画素301または各シャッタアセンブリ302に関して図3A及び3Bを参照すると、制御マトリックス300は、トランジスタ310及びキャパシタ312を含む。各トランジスタ310のゲートは画素301が位置するアレイ320の行の走査ライン相互接続306に電気的に接続される。各トランジスタ310のソースは対応するデータ相互接続308に電気的に接続される。各シャッタアセンブリ302のアクチュエータ303は2つの電極を含む。各トランジスタ310のドレインは、対応するキャパシタ312の電極の1つ及び対応するアクチュエータ303の電極の1つに並列に電気的に接続される。キャパシタ312の他の電極及びシャッタアセンブリ302内のアクチュエータ303の他の電極は、共通または接地電位に接続される。代替的な実装例において、トランジスタ310は、半導体ダイオード及び/または金属−絶縁体−金属サンドイッチ型スイッチング素子で置き換えることができる。
動作時には、画像を形成するために、制御マトリックス300は、Vweを今度は各走査ライン相互接続306に印加することによって順にアレイ320の各行を書き込み可能とする。書き込み可能となった行について、行内の画素301のトランジスタ310のゲートへのVweの印加は、シャッタアセンブリ302のアクチュエータ303に電位を印加するためのトランジスタ310を通したデータ相互接続308を通る電流を可能とする。行が書き込み可能となる間、データ電圧Vはデータ相互接続308に選択的に印加される。アナロググレースケールを提供する実装例において、各データ相互接続308に印加されるデータ電圧は、書き込み許可走査ライン相互接続306とデータ相互接続308との交差部に位置する画素301の所望の輝度に関連して変更される。デジタル制御方式を提供する実装例において、データ電圧は比較的低い大きさの電圧(すなわち接地に近い電圧)またはVat(作動閾電圧)と合致するもしくは超える電圧のいずれかであるように選択される。データ相互接続308へのVatの印加に応じて、対応するシャッタアセンブリのアクチュエータ303が作動し、シャッタアセンブリ302内のシャッタを開ける。データ相互接続308に印加される電圧は、制御マトリックス300が行へのVweの印加を中断した後でさえも、画素301のキャパシタ312内に蓄積されたままである。そのため、電圧Vweはシャッタアセンブリ302が作動するのに十分な長さの時間だけ行を待機し、維持する必要はなく、そのような作動は書き込み許可電圧が行から除去された後でも実行可能である。キャパシタ312はまた、画像フレームの照射のための作動命令を蓄積する、アレイ320内のメモリ素子としても機能する。
アレイ320の制御マトリックス300と同様に画素301も基板304上に形成される。アレイは基板304上に配置された、アレイ320内のそれぞれの画素301のためのアパーチャ324のセットを含むアパーチャ層322を含む。アパーチャ324は各画素内のシャッタアセンブリ302と位置合わせされる。いくつかの実装例において、基板304はガラスやプラスチックのような透明な材料からなる。いくつかの他の実装例において、基板304は不透明だが穴がエッチングされてアパーチャ324を形成する材料からなる。
シャッタアセンブリ302は、アクチュエータ303とともに双安定に形成することができる。すなわち、シャッタはいずれかの位置にそれらを維持するのにほとんどまたはまったく電力を必要としない少なくとも2つの平衡な位置(例えば開または閉)で存在可能である。より具体的には、シャッタアセンブリ302は機械的に双安定であることができる。シャッタアセンブリ302のシャッタが位置にセットされると、その位置を維持するのに電気的なエネルギーまたは維持電圧を全く必要としない。シャッタアセンブリ32の物理的要素の機械的な応力がシャッタをその位置に維持することができる。
シャッタアセンブリ302はアクチュエータ303とともに電気的に双安定な状態にすることもできる。電気的に双安定なシャッタアセンブリにおいて、シャッタアセンブリの作動電圧より低い電圧の範囲が存在し、閉じられたアクチュエータ(シャッタは開または閉である)に印加されれば、対向する力がシャッタに加えられていたとしてもアクチュエータを閉じられた状態に保ち、シャッタをその位置に保つ。対向する力は図2Aに示されたシャッタベースの光変調器におけるバネ207のようなバネによって加えられるものであってもよく、または反対方向の力が「開」または「閉」アクチュエータのような対向するアクチュエータによって加えられてもよい。
光変調器アレイ320は、画素ごとに単一のMEMS光変調器を有するものとして示されている。複数の光変調器が各画素に提供される他の実装例も可能であり、それによって各画素に「オン」または「オフ」の単なる2つの光学状態以上の可能性を提供する。画素内に複数のMEMS光変調器が提供され、各光変調器に関連したアパーチャ324が等しくない領域を有する、コードされた領域分割グレースケールの特定の形態が可能である。
いくつかの他の実装例において、巻回ベースの光変調器220、光タップ250、またはエレクトロウェッティングベースの光変調アレイ270も、他のMEMSベースの光変調器と同様に、光変調器アレイ320内のシャッタアセンブリ302と置換することができる。
図4A及び4Bは、デュアルアクチュエータシャッタアセンブリ400の例示的な図を示す。デュアルアクチュエータシャッタアセンブリは、図4Aに示されるように、開状態にある。図4Bは、閉状態にあるデュアルアクチュエータシャッタアセンブリ400を示す。シャッタアセンブリ200と対照的に、シャッタアセンブリ400はシャッタ406の各側面にアクチュエータ402及び404を含む。各アクチュエータ402、404は独立に制御される。第1のアクチュエータ、シャッタ開アクチュエータ402は、シャッタ406を開く働きをする。第2の対向するアクチュエータ、シャッタ閉アクチュエータ404は、シャッタ406を閉じる働きをする。両方のアクチュエータ402、404は柔軟なビーム電極アクチュエータである。アクチュエータ402及び404はシャッタ406をシャッタが懸架されるアパーチャ層407と実質的に平行な面内に駆動することによってシャッタ406を開閉する。シャッタ406はアクチュエータ402、404に取り付けられたアンカー408によってアパーチャ層407上に短い距離で懸架される。移動軸に沿ってシャッタ406の両端に取り付けられた支持部を含めることで、シャッタ406の面外への移動を低減し、基板に実質的に平行な面内の動きを確実にする。図3Aの制御マトリックス300との類推によって、シャッタアセンブリ400とともに使用するのに適した制御マトリックスは対向するシャッタ開及びシャッタ閉アクチュエータ402、404のそれぞれに対して1つのトランジスタ及び1つのキャパシタを含むものであってもよい。
シャッタ406は、光が通過できる2つのシャッタアパーチャ412を含む。アパーチャ層407は3つのアパーチャ409の組を含む。図4Aにおいて、シャッタアセンブリ400は開状態にあり、シャッタ開アクチュエータ402は作動されており、シャッタ閉アクチュエータ404は緩和位置にあり、シャッタアパーチャ412の中心線は2つのアパーチャ層アパーチャ409の中心線と合致する。図4Bにおいてシャッタアセンブリ400は、閉状態に移動しており、シャッタ開アクチュエータ402は緩和位置にあり、シャッタ閉アクチュエータ404は作動され、シャッタ406の光遮断部はこのときアパーチャ409(点線で示される)を通る光の透過を遮断する位置にある。
各アパーチャは周囲に少なくとも1つの端部を有する。例えば、長方形のアパーチャ409は4つの端部を有する。円形、楕円形、長円形、またはその他の曲線アパーチャがアパーチャ層407に形成された代替的な実装例では、各アパーチャは単一の端部のみを有するものでありうる。いくつかの他の実装例において、アパーチャは数学的な意味で分離されまたは非接続の状態である必要はないが、そのかわりに接続されることができる。すなわち、アパーチャの部分またはある形状の区画が各シャッタに対応した状態のままであり得る一方で、これらの区画のいくつかは接続されてもよく、アパーチャの単一の連続する周縁部が複数のシャッタによって共有される。
様々な出射角を有する光が開状態におけるアパーチャ412、409を通過できるように、アパーチャ層407のアパーチャ409の対応する幅または大きさよりも大きなシャッタアパーチャ412の幅または大きさを提供することは有利である。閉状態において効果的に光が脱出しないようにするために、シャッタ406の光遮断部がアパーチャ409に重なることは好適である。図4Bは、シャッタ406内の光遮断部の端部とアパーチャ層407に形成されたアパーチャ409の1つの端部との間のあらかじめ画定された重畳部416を示す。
静電アクチュエータ402、404は、その電圧偏移の振る舞いがシャッタアセンブリ400に双安定特性を提供するように設計される。シャッタ開アクチュエータ及びシャッタ閉アクチュエータのそれぞれに関して、作動電圧より低い電圧の範囲が存在し、アクチュエータが閉状態にある(シャッタは開または閉のいずれかである)間に印加されると、作動電圧が対向するアクチュエータに印加された後でさえも、アクチュエータを閉状態に保持し、シャッタをその位置に維持する。そのような対向する力に対してシャッタの位置を維持するのに必要な最小電圧は、維持電圧Vとして参照される。
図5はシャッタベースの光変調器(シャッタアセンブリ)502を組み込むディスプレイ装置500の一例の断面図を示す。各シャッタアセンブリは、シャッタ503及びアンカー505を組み込む。アンカー505とシャッタ503との間を接続する図示されていない柔軟なビームアクチュエータは、シャッタを表面から短い距離だけ懸架する助けとなる。シャッタアセンブリ502は好適にはプラスチックまたはガラスからなる透明な基板504上に配置される。基板504上に配置された背面に面する反射層、反射フィルム506は、シャッタアセンブリ502のシャッタ503の閉位置に隣接して位置する複数の表面アパーチャ508を画定する。反射フィルム506は、表面アパーチャ508を通過しない光をディスプレイ装置500の背面に向けて反射して戻す。反射性アパーチャ層506は、スパッタリング、蒸着、イオンプレーティング、レーザーアブレーションまたは化学気相成膜を含む多くの気相成膜技術によって薄膜状態に形成された、含有物のない粒子の小さな金属膜であることができる。他の実装例において、背面に面する反射層506は、誘電体鏡のような鏡から形成することができる。誘電体鏡は高い屈折率及び低い屈折率の材料間で交互配置する誘電体薄膜の積層体として形成することができる。シャッタがその中で自由に動くことができるシャッタ503を反射フィルム506から離隔する垂直な間隙は、0.5から10ミクロンの範囲である。垂直な間隙の大きさは、好適には図4Bに示された重畳部416のような閉状態におけるシャッタ503の端部とアパーチャ508の端部との間の水平方向の重畳部よりも小さい。
ディスプレイ装置500は基板504を平面光ガイド516から離隔する光学拡散部512及び/または任意の輝度向上フィルム514を含む。光ガイドは透明、すなわちガラスまたはプラスチック材料を含む。光ガイド516は、バックライトを形成する1つ以上の光源518で照射される。光源518は、例えば及び限定なく、白熱ランプ、蛍光ランプ、レーザーまたは発光ダイオード(LED)であることができる。反射部519は、ランプ518からの光を光ガイド516へ向ける助けとなる。前面を向く反射フィルム520は、バックライト516の背後に配置され、シャッタアセンブリ502に向かって光を反射する。シャッタアセンブリ502の1つを通過しないバックライトからの光線521のような光線はバックライトへ戻され、フィルム520から再び反射されることとなる。このようにして、1回目の通過でディスプレイから離れて画像を形成することができない光は再利用することができ、シャッタアセンブリ502のアレイ内の他の開アパーチャを通して透過して利用することができる。そのような光の再利用は、ディスプレイの照射効率を向上させることが示されている。
光ガイド516は、ランプ518からの光をアパーチャ508の方へ、すなわちディスプレイの前方へ再び指向する幾何学的光再指向部またはプリズム517の組を含む。光再指向部は、光ガイド516のプラスチック体内に埋め込むことができ、代替的に三角形、台形または曲線断面が可能な形状を有する。プリズム517の密度は一般にランプ518からの距離につれて増加する。
いくつかの実装例において、アパーチャ層506は、光吸収性材料からなることができ、代替的な実装例においてシャッタ503の表面は光吸収性または光反射性の材料のいずれかでコートすることができる。いくつかの他の実装例において、アパーチャ層506は、光ガイド516の表面上に直接成膜することができる。いくつかの実装例において、アパーチャ層506はシャッタ503及びアンカー505と同じ基板上に配置される必要はない(以下に説明する下部MEMS構成におけるように)。
いくつかの実装例において、光源518は異なる色、例えば赤、緑及び青の色のランプを含むことができる。カラー画像は人間の脳が異なる色の画像を単一の複数色の画像に平均化するのに十分な速度で異なる色のランプで画像を順次照射することによって形成することができる。様々な色を有する画像が、シャッタアセンブリ502のアレイを用いて形成される。他の実装例において、光源518は3色以上の異なる色を有するランプを含む。例えば、光源518は赤、緑、青及び白色ランプ、または赤、緑、青及び黄色のランプを有するものであってもよい。
カバープレート522は、ディスプレイ装置500の前面を形成する。カバープレート522の背面は、コントラストを向上させるブラックマトリックス524で覆うことができる。代替的な実装例において、カバープレートはカラーフィルタ、例えばシャッタアセンブリ502のそれぞれに対応する個別の赤、緑、青色のフィルタを含む。カバープレート522はシャッタアセンブリ502から所定の距離で支持されて間隙526を形成する。間隙526は機械的支持またはスペーサ527によって及び/またはカバープレート522を基板504に取り付ける接着シール528によって維持される。
接着シール528は液体530を密封する。液体530は好適には約10センチポアズより低い粘度、好適には約2.0より大きな比誘電率及び10V/cmより大きな誘電破壊強度を有してなされる。液体530はまた、潤滑剤としても働くことができる。いくつかの実装例において、液体530は高い表面濡れ性を有する疎水性液体である。代替的な実装例において、液体530は基板504よりも大きなまたは小さな屈折率を有する。
機械的な光変調器を組み込むディスプレイは、数百、数千またある場合には数百万の可動素子を含むことができる。いくつかのデバイスにおいて、素子のどの動きも1つ以上の素子を動作不可能とする静摩擦の可能性を提供する。この動きは全ての部分を液体(液体としても参照される)に浸漬し、MEMSディスプレイセル内の液体空間または間隙内に液体を密封する(例えば接着剤で)ことによって可能となる。液体は通常長期間にわたって低い摩擦係数、低粘度、最小の分解効果を有するものである。MEMSベースのディスプレイアセンブリが液体530として液体を含む場合、液体は少なくとも部分的にMEMSベースの光変調器の可動部のいくつかを取り囲む。作動電圧を低減するために、液体は好適には70センチポアズより小さい、より好適には10センチポアズより小さい粘度を有する。70センチポアズより小さい粘度を有する液体は、低い分子量、4000グラム/モルまたはいくつかの場合には400グラム/モルより小さい材料を含むことができる。適切な液体530は、限定するものではなく、脱イオン化水、メタノール、エタノールおよびその他のアルコール、パラフィン、オレフィン、エーテル、シリコーンオイル、フッ化シリコーンオイルまたはその他の自然のまたは合成溶剤または潤滑剤を含む。利用できる液体はヘキサメチルジシロキサンやオクタメチルトリシロキサンのようなポリジメチルシロキサン(PDMS)、ヘキシルペンタメチルジシロキサンのようなアルキルメチルシロキサンであることができる。利用可能な液体はオクタンやデカンのようなアルカンであることができる。利用可能な液体はニトロメタンのようなニトロアルカンであることができる。利用可能な液体は、トルエンやジエチルベンゼンのような芳香性化合物であることができる。利用可能な液体はブタノンやメチルイソブチルケトンのようなケトンであることができる。利用可能な液体はクロロベンゼンのようなクロロカーボンであることができる。利用可能な液体はジクロロフルオロエタンやクロロトリフルオロエチレンのようなクロロフルオロカーボンであることができる。またこれらのディスプレイアセンブリのために考えられる他の液体は、ブチルアセテート、ジメチルホルムアミドを含む。さらにこれらのディスプレイのための他の利用可能な液体はハイドロフルオロエーテル、パーフルオロポリエーテル、ハイドロフルオロポリエーテル、ペンタノール、ブタノールを含む。例示的な好適なハイドロフルオロエーテルは、エチルノナフルオロブチルエーテルや2トリフルオロメチル3エトキシドデカフルオロヘキサンを含む。
シート金属またはモールドされたプラスチックのアセンブリブラケット532は、カバープレート522、基板504、バックライト516及び他の構成要素の部分をエッジ周囲にともに保持する。アセンブリブラケット532はネジまたはくぼみのあるタブで締め付けられ、組み合わされたディスプレイ装置500に剛性を付与する。いくつかの実装例において、光源518はエポキシ埋め込み化合物によって定位置に埋め込まれる。反射部536は、光ガイド516のエッジから脱出する光を光ガイド内に戻す助けとなる。図5には図示されていないが電気的相互接続がシャッタアセンブリ502及びランプ518への電力と同様に制御信号を提供する。
いくつかの他の実装例において、図2A〜2Dに図示されるような巻回ベースの光変調器220、光タップ250またはエレクトロウェッティングベースの光変調器アレイ270も他のMEMSベースの光変調器と同様に、ディスプレイ装置500内のシャッタアセンブリ502で置き換えることができる。
ディスプレイ装置500は、上部MEMS構成として参照され、MEMSベースの光変調器が基板表面504の前面、すなわち観察者の方に面した表面上に形成される。シャッタアセンブリ502は、反射性アパーチャ層506の上部に直接設けられる。下部MEMS構成として参照される代替的な実装例において、シャッタアセンブリは反射性アパーチャ層が形成される基板から離隔された基板上に配置される。複数のアパーチャを画定する反射性アパーチャ層が形成される基板は、本明細書ではアパーチャプレートとして参照される。下部MEMS構成において、MEMSベースの光変調器を載せる基板はディスプレイ装置500のカバープレート522の場所をとり、MEMSベースの光変調器が上部基板の背面、すなわち観察者から離れバックライト516の方に面する表面上に位置するように方向を向けられる。MEMSベースの光変調器はそれによって反射性アパーチャ層に直接対向し反射性アパーチャ層から間隙を隔てて位置する。間隙はアパーチャプレート及びMEMS変調器が形成される基板に接続する一連のスペーサーポストによって維持されることができる。いくつかの実装例において、スペーサーはアレイ内の各画素内または間に配置される。MEMS光変調器をその対応するアパーチャから離隔する間隔または距離は好適には10ミクロンより小さく、または重畳部416のようなシャッタとアパーチャの間の重畳部よりも小さい距離である。
図6は下部MEMS構成に用いるためのアパーチャプレートの構造の一例の断面図を示している。アパーチャプレート2700は、基板2702と、誘電的に強化された金属ミラー2704と、光吸収層2706と、スペーサーポスト2708とを含む。誘電的に強化された金属ミラー及び光吸収層はアパーチャ2709にパターニングされている。
基板2702は好適には透明な材料、例えばガラスまたはプラスチックである。誘電的に強化された金属ミラー2704は基板から上方向に、窒化シリコン(Si)の薄膜2710、二酸化シリコン(SiO)の薄膜2712、さらなるSiの薄膜2710、さらなるSiOの薄膜2712、及びアルミニウム(Al)の薄膜2714を含む材料の5層積層体を含む。これらの層の相対的な厚さ及び好適な屈折率は、表1に示される。他の適した代替的な誘電体は、酸化チタン(TiO)、五酸化タンタル(Ta)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)、酸化アルミニウム(Al)及び酸化イットリウム(Y)を含む。
光吸収層2706は、酸化物または窒化物マトリックス内に保持されたクロム金属粒子の複合物質である黒色クロムの薄膜から形成することができる。例には、酸化クロム(III)(Cr)マトリックス内のクロム(Cr)粒子またはSiOマトリックス内のCr粒子を含む。その他の実装例において、黒色クロムは、CrO(クロムの亜酸化物)薄膜が成長されまたは成膜されるクロムの金属薄膜から形成することができる。黒色クロムの好適な厚さは150nmである。その他の好適な光吸収性材料は図9に関連して開示される。
アパーチャウィンドウ2709は、フォトリソグラフィ及びエッチングまたはフォトリソグラフィ及びリフトオフのような、既知の技術のプロセスによって材料2704及び2706の薄膜積層体からパターニングすることができる。エッチングプロセスにおいて、フォトレジストの層は薄膜積層体の最上部に追加され、次いでマスクを通してUV光に露光される。フォトレジストの露光された層内にアパーチャパターンを現像したのち、積層体全体がアパーチャ2709の領域内で基板2702までエッチングされる。そのようなエッチングは、湿式化学物質内に浸漬することによって、乾式プラズマまたはイオンビームエッチングによって、またはそれらの様々な組み合わせによって実施されうる。リフトオフプロセスにおいて、フォトレジストの層は薄膜積層体の成膜前にガラスに追加され、レジストはエッチングマスクパターンの反対であるパターンに現像されている。薄膜積層体は次いでフォトレジストの頂部上に成膜され、薄膜積層体はアパーチャ2709の領域を除いてすべての場所でガラスに接触する。薄膜積層体の成膜が完了したのち、基板はフォトレジストの頂部に成膜されたあらゆる薄膜材料とともにフォトレジストを溶解しまたはリフトオフする化学物質浴内に浸される。
スペーサーポスト2708は、光現像可能なエポキシ(例えばノボラックエポキシ)または光現像可能なポリイミド材料のような光現像可能なポリマーから形成される。光現像可能な形に準備可能でありこの用途に有用なその他のポリマー族は、ポリアリレン、パリレン、ベンゾシクロブタン、パーフルオロシクロブタン、シルセスキオキサン、及びシリコーンポリマーを含む。スペーサー用途に有用な具体的な光現像可能なレジストは、マサチューセッツ州ニュートンに本社を置くマイクロケム社から市販されるNano SU−8材料である。
ポリマースペーサー材料はアパーチャ2709がパターニングされた後に、まず薄膜積層体2704、2706の頂部上に厚い膜として成膜される。光現像可能なポリマーは次いでマスクを通してUV光で露光される。アライメントマスクは、結果物であるスペーサーポスト2708がアパーチャ2709に対して確実に正しく位置するのを助けることができる。例えば、アライメント基準(すなわち光学アライメントシステムに関する認識マーク)を、アパーチャ2709のエッチングプロセスの間、ディスプレイの周辺部上に形成することができる。これらの基準は次いで露光マスク上の対応する1組の基準と位置合わせされてスペーサーポスト2708を確実に正確な位置とする。次いで現像プロセスがUV光で露光されていた部分を除いて効果的に全てのポリマーを除去する。代替的な方法では、露光マスク上の特徴体は基板2702上のアパーチャ2709のようなディスプレイ特徴体に直接位置合わせされるものであってもよい。
いくつかの実装例において、スペーサーポスト2708は8ミクロンの高さとすることができる。いくつかの他の実装例において、スペーサーの高さは4または12ミクロンのような約2ミクロンから約50ミクロンの範囲とするものであってもよい。基板2702の平面で断面とすると、スペーサーは4または12ミクロンのような2から50ミクロンの範囲の幅を有する円筒または長方形のような規則的な形状をとりうる。代替的に、これらはアパーチャ2709のような基板上の他の構造間に一致する一方でスペーサの接触領域を最大化するように設計された複雑で不規則な断面を有することができる。いくつかの実装例において、スペーサーの大きさ、形状及び位置はスペーサーが能動的なMEMS構成要素の移動と干渉しないように決定される。
他の実装例において、スペーサーポスト2708はポリマー材料として提供されるのではなくそのかわりにはんだ合金のような熱リフロー可能な接着材料からなる。はんだ合金は、はんだ合金を対向する基板上の合致する表面に濡れさせまたは接合することを可能にする溶融またはリフローブロックを通過することができる。そのためはんだ合金はアパーチャプレートと変調器基板との間の接続材料としての追加的な機能を果たす。リフロープロセスのために、はんだ合金は典型的にははんだバンプとして参照される扁平な形状に緩和する。基板間の所定の間隔は、はんだバンプ内の材料の平均体積を制御することによって維持することができる。はんだバンプは、薄膜成膜によって、ステンシルマスクを通じた厚い膜の成膜によって、または電気めっきによってアパーチャプレート2700に適用することができる。
他の実装例において、アパーチャプレート2700は、光学層2704、2706を形成したのちにサンドブラスト処理を行うことができる。サンドブラストは、選択的にアパーチャ2709の領域内の基板表面を粗面化する効果を有する。アパーチャ2709の部分で粗面化された表面はディスプレイのより幅広い視野角という利点を提供することができる光学拡散部として働く。他の実装例において、アパーチャ2709の拡散表面は、エッチングプロセスによって提供され、エッチングはフォトレジストのフォトマスクへの露光後のアパーチャ2709の領域内に選択的に適用される。各ピットまたはトレンチはフォトマスクの適切な設計によって作ることができ、ピットまたはトレンチの側壁の角度または深さはウェットまたはドライエッチングプロセスのいずれかによって制御することができる。このようにして、拡散性の広がる制御された角度を有する光学構造を作ることができる。このようにして、光を好適な光学軸に沿って偏向する異方性拡散部を基板表面に形成することができ、放出光の楕円形及び/または複数の方向の円錐を作り出すことができる。
いくつかの実装例において、エッチングされたトレンチをアパーチャ2709のアレイの周辺部に沿って(すなわち能動ディスプレイ領域の周辺部の周囲)ディスプレイを実質的に取り囲む基板2702に提供することができる。エッチングされたトレンチは、対向する基板にアパーチャプレート2700を密封するのに用いられる接着剤の動きまたは流れを制限する機械的な位置決め構造として働く。
いくつかの実装例において、基板2702として透明なプラスチック材料を採用することが望ましい。適用可能なプラスチックは、限定することなく、ポリメチルメタクリレート(PMMA)及びポリカーボネートを含む。プラスチック材料が用いられる場合、スペーサーポスト2708の形成にインジェクションモールディングまたはスタンププロセスを利用することもまた可能となる。そのようなプロセスにおいて、スペーサーポスト2708は、誘電的に強化された金属ミラー2704の適用前にモールドまたはスタンパー内にまず形成される。誘電的に強化された金属ミラー2704の全ての層が次いですでにスペーサーポスト2708を含む基板の上部に順次成膜される。光吸収層2706は誘電体ミラー2704の上部に成膜される。アパーチャウィンドウ2709をパターニングすることができるように、特殊なフォトレジストが適用されて薄膜の表面にスペーサーポスト2708の存在によって妨げられることなく均一に塗布する。適切なフォトレジストは、スプレーオンフォトレジスト及び電気めっきされたフォトレジストを含む。代替的に、スピンオンレジストが適用され、次いでアパーチャ2709の領域において薄膜表面にわたって等しいレジスト厚さを提供するリフローブロックが行われる。レジストの露光、現像、及び薄膜層のエッチングが次いで前述のように実施される。フォトレジストの除去後、プロセスが完了する。リフトオフプロセスも誘電的に強化されたミラーを前述のようにパターニングするために適用することができる。スペーサーポスト2708の形成のためのモールディングまたはスタンピングプロセスの使用は、アパーチャプレート2700の形成に必要な材料のコストを低減する助けとなる。
いくつかのディスプレイ実装例において、アパーチャプレートは光ガイドと結合されて1つの固体部となり、本明細書では単一のまたは複合的なバックライトとして参照される。誘電的に強化された金属ミラー2704の形成、光吸収層2706及び/またはスペーサーポスト2708のための前述のプロセスの全てが光ガイドに接合されたまたは光ガイドから分離できない基板に同様に適用されることがかのうである。薄膜が適用される単一バックライトの表面はガラスとすることができ、またはスペーサーポストを形成するためにモールドされたプラスチックを含むプラスチックとすることができる。
いくつかの実装例において、スペーサーポスト2708は、アパーチャプレートが変調器基板に位置合わせされる前にアパーチャプレート2700に形成されまたは取り付けられる。代替的な実装例において、スペーサーポスト2708は、光変調器基板がアパーチャプレートに位置合わせされる前に図5の基板504のような光変調器基板の上及び一部として形成される。
図7は、ディスプレイの下部MEMS構成に用いるための光変調器基板及びアパーチャプレートの断面図を示す。ディスプレイアセンブリ2800は、変調器基板2802及びアパーチャプレート2804を含む。ディスプレイアセンブリ2800は、1組のシャッタアセンブリ2806及び反射性アパーチャ層2808も含む。反射性アパーチャ層2805はアパーチャ2810を含む。基板2802、2804間の所定の間隙または分離間隔は、スペーサ2812、2814の対向するセットによって維持される。スペーサ2812は変調器基板2802上または変調器基板2802の一部として形成される。スペーサ2814はアパーチャプレート2804上またはアパーチャプレート2804の一部として形成される。アセンブリの間、2つの基板2802、2804は、変調器基板2802上のスペーサ2812がそれぞれのスペーサ2814と接触するように位置合わせされる。
この例示的な例の分離間隔または距離は8ミクロンである。この分離間隔を確立するため、スペーサ2812は高さ2ミクロンであり、スペーサ2814は高さ6ミクロンである。代替的に、両スペーサ2812、2814は4ミクロンの高さであることができ、またはスペーサ2814が2ミクロンの高さである一方でスペーサ2812は6ミクロンの高さであることができる。実際に、スペーサの高さのどのような組み合わせも、その合計の高さが所望の分離間隔H12を確立する限り、採用されることができる。
このときアセンブリの間に位置合わせされまたは合致される基板2802、2804の両方上のスペーサを提供することは、材料及び工程コストに関して利点を有する。8ミクロンのスペーサより大きいような非常に高い構成は、光現像可能なポリマーの硬化、露光及び現像に相対的に長い時間を要する可能性があるため、コストが大きくなる可能性がある。ディスプレイアセンブリ2800内のように合致するスペーサの使用は、基板それぞれへポリマーのより薄いコーティングの使用を可能とする。
他の実装例において、変調器基板2802上に形成されるスペーサ2812は、シャッタアセンブリ2806を形成するのに用いられたのと同一の材料及びパターニングブロックから形成することができる。例えば、シャッタアセンブリ2806に採用されるアンカーもまた、スペーサ282と類似した機能を実施することができる。この実装例においてスペーサを形成するためのポリマー材料の個別の適用は必要とされず、スペーサのための個別の露光マスクは必要とされない。
スペーサは典型的にはMEMSディスプレイ装置の機械的特徴体の残りの部分を製造するのに用いられるものとは分離したプロセスで製造されるため、典型的にはスペーサは製造が高価となる可能性がある。これは、スペーサがMEMS光変調器間に位置されるために十分細くなければならず、2つの基板間に十分な間隙を提供するように十分高くなければならないためである。十分高いスペーサを提供することは、光現像可能な犠牲ポリマー材料の硬化、露光及び現像のための長い時間を含む扱いにくい製造プロセスを伴う。スペーサを形成するプロセスの改善及びコスト低減は、スペーサがシャッタアセンブリのようなディスプレイ装置のほかの部分を形成するのに用いられるのと同じ材料及び実質的に類似の工程段階を用いて形成されれば実現可能である。これからさらに以下に説明するように、単一の製造プロセスを、スペーサ及びMEMSアンカー構造の両方を製造するのに採用することができる。単一の製造工程のみを用いることによってコスト低減を達成するのに加えて、単一の製造工程を採用することは、スペーサとしても働きうる十分に弾力のあるアンカーの製造ができることとなる。
図8は、ディスプレイ装置に用いるために、基板上にスペーサ及びアンカーを同時に製造するための製造プロセス800のフロー図である。図9A〜9Gは、以下に説明される図8の製造プロセス800を用いる一例のスペーサ及びアンカーアセンブリ900の製造の各段階の断面図を示す。
ここで図8及び9A〜9Gを参照すると、製造プロセス800は、第1の犠牲ポリマー層904を第1の基板902上に成膜する(ブロック802)ことから始まる。第1の犠牲ポリマー層904は、パターニングされ硬化される(ブロック804)。第2の犠牲ポリマー層906は、第1の犠牲ポリマー層904上に成膜される(ブロック806)。第2の犠牲ポリマー層906は、パターニングされ硬化される(ブロック808)。構造的材料層908は、第1及び第2の犠牲ポリマー層904、906上に成膜される(ブロック810)。次いで、構造的材料層908は、パターニングされエッチングされる(ブロック812)。次いで犠牲ポリマー層の残りの部分が除去される(ブロック814)。この製造プロセス800によって、構造的材料層908によって封入された第1及び第2の犠牲ポリマー層904、906の部分を含む統合されたアンカースペーサ構造が第1の基板902上に形成される。これらの段階のそれぞれは以下にさらに詳細に説明される。
前述したように、製造プロセス800は、第1の基板902上への第1の犠牲ポリマー層904の成膜で始まる(ブロック802)。上部MEMS構成で形成されるディスプレイに関して、第1の基板902は図5に図示された光変調基板504のようなアパーチャ層であることができる。下部MEMS構成で形成されるディスプレイに関して、第1の基板902は図7に図示された光変調器基板2802であることができる。犠牲ポリマー層904は、例えばノボラックエポキシのような光現像可能なエポキシや光現像可能なポリイミド材料のような光現像可能なポリマーレジストから形成することができる。光現像可能なレジスト内に準備することができる、ポリアリレン、パリレン、ベンゾシクロブタン、パーフルオロシクロブタン、シルセスキオキサン、シリコーンポリマーまたはそれらのどのような組み合わせも含む第1の犠牲層として用いられうるその他のポリマー族が形成する。いくつかの実装例において、第1のポリマー層はマサチューセッツ州ニュートンに本社を置くマイクロケム社から市販されるNano SU−8材料として知られる光現像可能なレジストを含むことができる。インプリントまたはその他のリソグラフィプロセスで使用される熱プラスチックまたは熱硬化ポリマーのような他の非光現像可能なレジストもまた採用されうる。
第1の基板902上へ第1の犠牲ポリマー層904を成膜(ブロック802)した後、成膜された第1の犠牲層904がパターニングされ硬化される(ブロック804)。いくつかの実装例において、成膜された第1の犠牲層904は、乾燥硬化、UVまたは紫外硬化、熱硬化またはマイクロ波硬化を含む多くの代替的な種類の硬化を可能にするよう策定される。いくつかの実装例において、このポリマーのための硬化プロセスは、約220℃の温度で実施される。パターニングプロセスの一部として、第1のポリマー層がパターニングされてスペーサ及びアンカーの部分を形成する。パターニング及び硬化段階(ブロック804)の結果は図9Bに示されており、第1のスペーサー部942が形成される。
アセンブリ900の第1の犠牲ポリマー層904をパターニング及び硬化(ブロック804)した後、第2の犠牲ポリマー層906がアセンブリ900上に成膜され(ブロック806)、その結果のアセンブリ900は図9Cに図示されている。第2の犠牲ポリマー層906は、アセンブリ900の露出された表面を封入するように成膜することができる。第2の犠牲ポリマー層906が、第1の犠牲ポリマー層904を形成するのに用いられることができるように上に提供される1つ以上のポリマー材料から形成される。いくつかの実装例において、第2のポリマー層906は、第1の犠牲ポリマー層904を形成するのに用いられるのと同じポリマー材料から形成されるものであってもよい。
次いで成膜された第2の犠牲層ポリマー906がパターニングされ硬化される(ブロック808)。特に、第2の犠牲ポリマー層906がパターニングされて第2のスペーサー部944を形成する。第2の犠牲ポリマー層パターニングプロセスのいくつかの実装例において、第2のスペーサー部944が、第1のスペーサー部942を封入しないように(図9Dに示されるように)パターニングされる。このようにして、第1のスペーサー部942は露出された少なくとも1つの表面943を含む。パターニングプロセスのいくつかの他の実装例において、第2のポリマー層906がパターニングされて第2のポリマー層906が第1のポリマー層904を、図11に関して図示されるように封入し、これは以下にさらに詳細が説明される。第2の犠牲ポリマー層906は、第1の犠牲ポリマー層904を硬化するのに採用される硬化技術に類似した硬化技術を用いて硬化されるものであってもよい。
第2の犠牲ポリマー層をパターニング及び硬化(ブロック808)した後、構造的材料層908が第1及び第2の犠牲層904、906上に成膜される(ブロック810)。図9Eはこのプロセスの結果を示している。構造的材料層908は、1つの材料の単一の層またはいくつかの異なる材料の複数の層を含むことができる。いくつかの実装例において、構造的材料層908は、構造的材料層908が第1のスペーサー部942の露出された表面943及び第2のスペーサーポリマー部944の露出された表面945に接触し封入するように成膜される。構造的材料層を形成するために用いられる特定の材料に応じて、構造的材料層908を形成する材料の層は、原子層成膜(ALD)、PECVDまたはその他の化学気相成膜技術を含む様々な成膜技術を用いて成膜することができる。いくつかの実装例において、構造的材料層は、半導体層及び金属層を含むことができる。より具体的には、いくつかの実装例において、構造的材料層は、シリコン(Si)、チタン(Ti)、窒化シリコン(SiN)及び酸窒化物(OxNy)の1つ以上を含む。
いくつかの応用例において、ディスプレイのコントラストは、構造的材料層908上に入射する環境光の反射を低減することによって改善することができる。そのようにして、いくつかの実装例において、構造的材料層は光吸収性材料から形成することができる。例えば、構造的材料層は、構造的材料層上に入射する光の少なくとも約80%を吸収することができる。光を吸収するのに効果的ないくつかの金属合金は、すなわち、限定されることなく、クロム−モリブデン(MoCr)、モリブデン−タングステン(MoW)、モリブデン−チタン(MoTi)、モリブデン−タンタル(MoTa)、チタン−タングステン(TiW)及びチタン−クロム(TiCr)を含む。上述の合金またはニッケル(Ni)及びクロム(Cr)のような単一の金属から形成された粗い表面を有する金属膜もまた光を吸収するのに効果的であることができる。そのような膜は高いガス圧力でのスパッタ成膜(20ミリトルを超える圧力でのスパッタリング)によって、製造することができる。粗い金属膜はまた、分散された金属粒子の液体スプレーまたはプラズマスプレー及び次いで熱焼結ブロックによって形成することもできる。次いで誘電層404のような誘電層が追加されて金属粒子の破片化または剥片化を防止する。アモルファスまたは多結晶シリコン(Si)、ゲルマニウム(Ge)、カドミウムテルル(CdTe)、インジウムガリウムヒ素(InGaAs)、コロイド状黒鉛(炭素)及びシリコン−ゲルマニウムのような合金などの半導体材料もまた、光を吸収するのに効果的である。これらの材料は、薄膜を通した光の透過を防ぐために、500nmを超える厚さを有する薄膜に成膜することができる。限定されることなく、酸化銅(CuO)、酸化ニッケル(NiO)、酸化クロム(III)(Cr)、酸化銀(AgO)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化チタン(TiO)、五酸化タンタル(Ta)、三酸化モリブデン(MoO)、窒化クロム(CrN)、窒化チタン(TiN)、窒化タンタル(TaN)を含む金属酸化物または窒化物もまた光を吸収するのに効果的であることができる。酸化物が非化学等量的に、しばしばスパッタリングまたは蒸着によって準備されまたは成膜される場合、特に、成膜プロセスが格子内で酸素が不足するようにする場合に、これらの酸化物または窒化物の吸収が向上する。半導体と同様に、金属酸化物は膜を通して光が透過するのを防ぐために、例えば500nmを超える厚さで成膜されるべきである。さらに、サーメットと呼ばれる種類の材料もまた光を吸収するのに効果的である。サーメットは典型的には酸化物または窒化物マトリックス内に保持された小さな金属粒子の複合物である。例として、Crを含む構造的材料内のCr粒子またはSiOを含む構造的材料内のCr粒子を含む。構造的材料層内に保持されるその他の金属粒子は、ニッケル(Ni)、チタン(Ti)、金(Au)、銀(Ag)、モリブデン(Mo)、ニオブ(Nb)及び炭素(C)であることができる。その他のマトリックス材料は、酸化スズ(TiO)、五酸化タンタル(Ta)、酸化アルミニウム(Al)及び窒化シリコン(Si)を含む。
その成膜後、構造的材料層908がパターニング及びエッチング(ブロック812)されて、図9Fに示されたアセンブリ900を形成する。いくつかの実装例において、構造的材料層908が、強いエッチングプロセスを用いてエッチングされる。
次いで第1及び第2の犠牲ポリマー層904、906の部分がリリース段階で除去され(ブロック814)、図9Gに示される統合されたスペーサー及びアンカー構造960を形成する。様々な実装例において、第1及び第2の犠牲ポリマー層904、906がスペーサー及びアンカーアセンブリ900を酸素プラズマにさらすことによって、またはいくつかの場合には熱分解によって除去される。いくつかの実装例において、ポリマー層は水溶液または溶剤系除去化合物またはプラズマアッシングのいずれかで除去されるものであってもよい。統合されたスペーサー及びアンカー構造960(「スペーサー−アンカー960」)は、以下で説明される図12に示されるように、ロードビーム1256aまたは1256bを介して、1つ以上の駆動ビーム1254aもしくは1254bまたはシャッタ1270を基板902上に支持するためのアンカーと同様にスペーサーとしても働く単一構造である。より具体的には、スペーサー−アンカー960は、構造的材料層950によって封入された第1及び第2のポリマー層942、944の部分から形成されたスペーサー部962を含む。構造的材料908の層内に封入されたポリマー材料942、944は、スペーサー−アンカー960の残りの部分へより大きな構造的支持を提供し、ディスプレイの動作の際にまたは物理的なもしくは環境的な応力の結果として曲がるのを防ぐ助けとなる。様々な実装例において、ポリマー材料はアンカーの1つ以上の側部の下で、スペーサーアンカーの位置及びスペーサー−アンカー962に取り付けられる1つまたは複数のビームがそれから離れるように延長する方向に応じて封入されうる。例えば、いくつかの実装例において、駆動ビームアンカーは3つの側部(例えば駆動ビームが延設する側部以外の各側部)に沿ってポリマーを封入するを封入する長方形スペーサー−アンカー960として形成される。いくつかの他の実装例においてロードビームアンカーは2つの側部(例えば、駆動ビームアンカーに対面する側部及びシャッタから離れる方向に対面する側部)に沿ってポリマーを封入する長方形スペーサー−アンカー960として形成される。
図10は、アンカー及びシャッタアセンブリ1000の代替的な構成の一例の断面図を示す。アンカー及びシャッタアセンブリ1000は、統合されたスペーサー及びアンカー構造1060を含みこれは図9Gに示されたスペーサー部962に類似したスペーサー部1062及び下部アンカー構造1064を含む。アンカー構造964は、アンカー及びシャッタアセンブリ1000とともに形成することが可能である対応するMEMS構造(図示されない)を支持することができる。統合されたスペーサー及びアンカー構造1060は、統合されたスペーサー及びアンカー構造960に含まれる1つのアンカー壁の上部を不要とする。対向する基板から延設するスペーサーが位置合わせに失敗して意図されるようなスペーサー部962ではなくアンカー壁に接触するようになる場合に、この壁は、破損する危険性がある。もし破損すれば、この壁はアセンブリ900の他の構成要素に干渉する可能性がある。図10に示されるように、この壁を除去することにより、この危険性が軽減される。
図11は、アンカー及びシャッタアセンブリ1100の他の代替的な構成の一例の断面図を示す。アンカー及びシャッタアセンブリ1100は、スペーサー部1162を有するアンカー部1164を含む統合されたスペーサー及びアンカー構造1160(「スペーサー−アンカー1160」)を含む。スペーサー部1162は、図9Gに示されたスペーサー部962とは異なり、スペーサー部1162は第1のポリマー層904から形成された第1のスペーサー部1142を封入する第2のポリマー層906から形成される第2のスペーサー部1144を含む。換言すれば、第2のスペーサー部1144は、第1の基板1102と接触しない第1のスペーサー部の各表面と接触する。さらに、構造的材料層1150は第2のスペーサー部1144と接触するが、第1のスペーサ部1142のどの表面とも接触しない。特に、このような構成を製造するために、第1のスペーサー部1142上に成膜された第2の犠牲ポリマー層1106は、第1のスペーサー部1142の表面1143を露出しないようにパターニングされる。
図12Aは、アンカー及びシャッタアセンブリ1200の一例の断面図を示している。アンカー及びスペーサーアセンブリ1200は、シャッタアセンブリを支持するように構成された第1の統合されたスペーサー及びアンカー構造1260a及び第2の統合されたスペーサー及びアンカー構造1260b(「スペーサー−アンカー1260a、1260b」)を含む。この構成において、スペーサー−アンカー1260a、1260bは、図9Gで示されたスペーサー−アンカー960と類似している。シャッタアセンブリはシャッタ1270、第1の駆動ビーム1254a及び第1のロードビーム1256a並びに第2の駆動ビーム1254a及び第2のロードビーム1256bを含む。図2Aに関連して説明された駆動及びロードビームに類似して、駆動及びロードビーム1254a、1254b、1256a、1256bは、開位置と閉位置との間でシャッタ1270を移動するように構成されている。
図12Bは、アンカー及びシャッタアセンブリ1210の一例の断面図を示している。アンカー及びシャッタアセンブリ1210は図12Aに示されたアンカー及びスペーサーアセンブリ1200に類似しており、アンカー及びスペーサーアセンブリ1210がそれぞれ類似した駆動及びロードビーム1254a、1254b、1256a、1256bを含む。しかしながら、アンカー及びシャッタアセンブリ1210は、アンカー及びシャッタアセンブリ1210が、シャッタ1270を含むシャッタアセンブリを支持するように構成された第1の統合されたスペーサー及びアンカーアセンブリ1280a及び第2の統合されたスペーサー及びアンカーアセンブリ1280b(「スペーサー−アンカー1280a、1280b」)を含む点でアンカー及びシャッタアセンブリ1200と異なる。この構成において、スペーサー−アンカー1260a、1260bは図11に示されたスペーサー−アンカー1160と類似している。
図13は、単一の製造プロセスで基板1306上に形成されたアンカー1302及び分離したスペーサー1304の一例の断面図を示している。図12A、12Bに関連して説明された統合されたスペーサー及びアンカー構造1262、1282と対照的に、アンカー1302及びスペーサー1304は接続されていない。当業者であれば、スペーサー1304が図12Aに示されたスペーサー部1262と類似しているにもかかわらず、スペーサー1304が図12Bに示されたスペーサー部1282とも類似することが可能であることを容易に了解するであろう。スペーサーがアンカーから離れて位置するようないくつかの実装例において、図13に示された構成が使用に適しているものであってもよい。
上述のように、液体を、MEMS光変調器のようなMEMSデバイスの移動する構成要素を浸漬するのに用いることができる。機械的光変調器を取り囲む液体を含むことは、しかしながらいくつかの欠点を導入することになりうる。特に、ディスプレイの表面上への突然の衝撃は、ディスプレイにわたる液体を通して伝搬される液体の流動または圧力波を発生させることになる可能性がある。これらの流動または波は光変調器を損傷する可能性がある。
この危険性から保護するために、液体バリアがディスプレイ内に集積されて光変調器を伝搬する波または液体の流動に対して遮断することができる。いくつかの実装例において、これらの液体バリアは、スペーサーとして働くことによって2次的な目的を果たすことができる。実際に、液体バリアは図8に関して説明されたスペーサーの形成に関して上述したように同一のプロセスで形成することができる。そのため、液体バリアは機械的光変調器のアンカー、アクチュエータまたはその他の構造的構成要素を形成するのに用いられる構造的材料層のような構造的材料層によって封止される、複数のパターニングされたポリマー層から形成することができる。
図14A〜14Dは、ディスプレイ装置に用いる液体バリア構成の例を示している。図14A〜14Dに示されるように、シャッタアセンブリ1400は、アンカー1404のような複数のアンカーによって支持されるシャッタ1402のようなMEMSデバイスを含む。ここで特に図14Aを参照すると、4つの液体バリア構造1410a〜1410dを含む第1の不連続な液体バリア構成が、シャッタアセンブリ1400の角の部分に位置している。いくつかの他の実装例において、バリア構造1412のような交互に配置されたバリア構造は、駆動アンカー1404とロードアンカー1405のようなロードアンカーとの間に位置することができる。図14Bは、異なる不連続な液体バリア構成を示しており、液体バリア構造1420は4つの角の部分であって通常の使用時にシャッタ1402の移動方向と平行なシャッタアセンブリ1400の2つの側部に沿って位置する。図14Cは、さらなる他の不連続な液体バリア構成を示しており、液体バリア構造1430は4つの角部であってシャッタアセンブリ1400の側部の全てに沿って位置する。液体バリア構造1430のそれぞれは、隣接する液体バリア構造から、液体が隣接するシャッタアセンブリへ流動することができる開口部によって離隔されている。図14Dは、連続的な液体バリア構成を示しており、単一の連続的な液体バリア構造1440が、シャッタアセンブリ1400を取り囲むように位置している。液体バリアが対向する基板の間の高さ全体にわたって延設する実装例に関して、液体は液体バリア構造1440によって画定された領域内に捉えられている。この構造は対向する基板の配置及び位置合わせに先立って構造内に液体を滴下することによって満たされる。いくつかの他の実装例において、液体バリアはシャッタアセンブリの少なくとも高さだけ延設するが、基板間の間隙の高さ全体までは延設しておらず、採用される液体充填プロセスにおいてシャッタアセンブリを依然として保護する一方で、より柔軟性を許容する。さらにいくつかの他の実装例において、液体バリア構造1410a〜1410dのような液体バリア構造が、対向する基板(すなわち、シャッタまたは他の光変調器と対向する基板)上に形成され、デバイスの移動する構成要素を超えて延設する。いくつかのそのような実装例において、液体バリア構造は、実質的に基板間の距離全体に延設するものであってもよい。いくつかの他の実装例において、液体バリアは両方の基板から互いに向かって延設するものであってもよい。
図15A〜15Cは、ディスプレイ装置に用いるための液体バリア構成の例を示している。図15A〜15Cに示されるように、シャッタアセンブリ1500は、アンカー1504のような複数のアンカーによって支持されるシャッタ1502のようなMEMSデバイスを含む。ここで特に図15Aを参照すると、4つの液体バリア構造1510a〜1510dを含む第1の不連続な液体バリア構成が、シャッタアセンブリ1500の角の部分に位置している。液体バリア構造のそれぞれは隣接する液体バリア構造に向かって延設している。例えば、図15Aに示されるように、液体バリア構造1510aは液体バリア構造1510bの方向にシャッタアセンブリ1500の1つの側部に沿って延設し、液体バリア構造1510cに向かってシャッタアセンブリ1500の他の側部に沿って延設している。同様に、液体バリア構造1510bは、液体バリア構造1510aに向かって、液体バリア構造1510bに向かって延設する液体バリア構造1510aの同一の側面に沿って延設している。2つの液体バリア構造1510a、1510bは液体バリア構造1510a、1510bの長さよりも実質的に小さい開口部1512aによって離隔されている。同様に、液体バリア1510a〜1510dは、隣接する液体バリア1510a〜1510dから開口部1512a〜1512dによって離隔されている。
図15Bは、異なる不連続な液体バリア構成を示しており、シャッタアセンブリ1500a、1500bのような2つのMEMSデバイスを実質的に取り囲んで位置する4つの液体バリア1520a〜1520dを含む。図15Aに示された液体バリア構成と同様に、液体バリア構造1520a〜1520dのそれぞれは、隣接する液体バリア構造1520a〜1520dに向かって延設する。例えば、図15Bに示されるように、液体バリア構造1520aは液体バリア構造1520bに向かってシャッタアセンブリ1500aの1つの側部に沿って延設し、液体バリア構造1520cに向かってシャッタアセンブリ1500aの他の側部に沿って延設する。図15Aに示された構成と対照的に、液体バリア構造1520a〜1520dは液体バリア構造1510aの対応する側部と実質的に等しい第1の側部を有するが、液体バリア構造1510aの対応する側部の長さの実質的に2倍の長さである第2の側部を有する。これは、液体バリア1520a〜1520dが2つのシャッタアセンブリ1520a、1520bを実質的に取り囲むように構成されているためである。いくつかの他の実装例において、不連続な液体バリア構成は2つより多くの液体バリアを取り囲むように構成することができる。液体バリア1520a〜1520dは、開口部1512a〜1512dによって隣接する液体バリア1520a〜1520dから離隔されている。
図15Cは、ディスプレイ装置に用いるための一例の液体バリア構成を示している。この構成において、液体バリア構造1530のような複数の不連続な液体バリア構造が、開口部1532のような開口部によって隣接する液体バリア構造から離隔される。領域1534a及び1534bは、シャッタアセンブリのようなMEMSデバイスを、どのような数でも含むものであってもよい。従って、図15Aに示されたシャッタアセンブリ1500及び図15Bに示された1500a〜1500bは、領域1534a、1534bの内側に位置するものであってもよい。いくつかの他の実装例において、2つより多いシャッタアセンブリが、領域1534a、1534bの内側に位置することができる。
本明細書に開示された実装例に関連して説明される様々な例示的なロジック、論理ブロック、モジュール、回路及びアルゴリズムプロセスが、電子的なハードウェア、コンピュータソフトウェアまたは両者の結合として実装されてもよい。ハードウェアおよびソフトウェアの相互交換性は一般的に、機能の点で説明されており、上述された様々な例示的な構成要素、ブロック、モジュール、回路及びプロセスで示されている。そのような機能がハードウェアで実装されるかソフトウェアで実装されるかは、具体的な用途及びシステム全体にわたって課される設計制約に依存する。
本明細書に開示される側面に結合して説明される様々な例示的なロジック、論理ブロック、モジュール及び回路を実装するのに用いられるハードウェアおよびデータ処理装置は、本明細書で説明された機能を発揮するように設計された汎用の単一チップまたは複数のチップのプロセッサ、デジタル信号プロセッサ(DSP)、特定用途集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)またはその他のプログラム可能なロジックデバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成要素またはそれらのどのような組み合わせでも実装されまたは実施されうる。汎用プロセッサはマイクロプロセッサまたはどのような既存のプロセッサ、コントローラ、マイクロコントローラまたはステートマシンであってもよい。プロセッサはまたコンピューティングデバイスの組み合わせ、例えばDSPとマイクロプロセッサ、複数のマイクロプロセッサ、DSPコアと結合した1つ以上のマイクロプロセッサまたはその他どのような構成として実装されるものであってもよい。いくつかの実装例において、特定のプロセスおよび方法は、所定の機能に特化した回路によって実施されるものであってもよい。
1つ以上の側面において、説明された機能は、本明細書に開示された構造及びそれらと構造的に等価な構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらのどのような組み合わせも含んで実装されるものであってもよい。本明細書で説明される対象の実装例はまた、1つ以上のコンピュータプログラム、すなわちデータ処理装置によってまたはデータ処理装置の動作を制御するための実行のためにコンピュータ蓄積媒体上にエンコードされたコンピュータプログラムの命令の1つ以上のモジュールとして実装することが可能である。
ソフトウェア内に実装される場合、機能はコンピュータ可読媒体上の1つ以上の命令またはコードとして蓄積されまたは送信されるものであってもよい。本明細書に開示された方法またはアルゴリズムの処理は、コンピュータ可読媒体上に存在しうるプロセッサ実行可能なソフトウェアモジュールに実装されうる。コンピュータ可読媒体は、コンピュータ蓄積媒体及びコンピュータプログラムを1つの場所から他の場所へ送信することを可能にすることができるどのような媒体も含む通信媒体のいずれも含む。蓄積媒体は、コンピュータによってアクセスされうるどのような利用可能な媒体であってもよい。例として、また限定されることなく、そのようなコンピュータ可読媒体はRAM、ROM、EEPROM、CD−ROMもしくはその他の光学ディスクストレージ、磁気ディスクストレージもしくはその他の磁気ストレージデバイス、または命令もしくはデータ構造の形態で所望のプログラムコードを蓄積するのに用いられコンピュータによってアクセスされうるその他どのような媒体も含みうる。また、どのような接続も適切に名づけられたコンピュータ可読媒体であることができる。ディスク(disk)及びディスク(disc)は、本明細書で用いられるように、コンパクトディスク(CD)、レーザーディスク、光学ディスク、デジタル多用途ディスク(DVD)、フロッピーディスク、及びブルーレイディスクを含み、ディスク(disk)は通常データを磁気的に再生するものであり、その一方ディスク(disc)はデータを光学的にレーザーで再生するものである。上述の組み合わせもまたコンピュータ可読媒体の範囲に含まれるべきである。さらに、方法またはアルゴリズムの動作は、機械可読媒体及びコンピュータ可読媒体上のコード及び命令の1つまたはどのような結合または組み合わせとして存在するものであってもよく、コンピュータプログラム製品に組み込まれたものであってもよい。
本開示で説明された実装例に対する様々な改変が、当業者にとって容易に明らかなものであり得、本明細書で規定される一般的な原理は本開示の思想または範囲から逸脱することなく他の実装例に応用されるものであってもよい。そのため、特許請求の範囲は本明細書に示された実装例に限定されることを意図するものではなく、本開示で構成されるもっとも広い範囲、原理及び本明細書に開示される新規の特徴に一致するものである。
さらに、当業者であれば「上方の」及び「下方の」という用語は図の説明を容易にするために用いられることがあり、適切な方向のページでの図の方向と対応する相対的な位置を示しており、実装されるようなどのようなデバイスの適切な方向も反映しないものでありうる。
個別の実装例の内容で本明細書において説明された特定の特徴は、単一の実装例に組み合わされて実装されることも可能である。反対に、単一の実装例の内容で説明された様々な特徴が、複数の実装例に別々に、またはどのような適切な下位の組み合わせで実装されることも可能である。さらに、特徴が特定の組み合わせで働くように上記で説明されそのように初めに主張されていても、主張された組み合わせからの1つ以上の特徴がいくつかの場合において組み合わせから除外されることが可能であり、主張される組み合わせは下位の組み合わせまたは下位の組み合わせの変形に指向されるものであってもよい。
同様に、動作が特定の順序で図に示されているが、これは所望の結果を達成するために、そのような動作が示された特定の順序でまたは順序通りに実施され、または全ての示された動作が実施されることを必要とするとして理解されるべきではない。さらに、図は1つ以上の例示的なプロセスをフロー図の形で概略的に示しているものでありうる。しかしながら、示されていない他の動作が、概略的に図示された例示的なプロセスに組み込まれることが可能である。例えば、1つ以上の追加的な動作が図示された動作のどれの前、後、同時または間に実施されることも可能である。特定の環境において、マルチタスクおよび並列処理が有利でありうる。さらに、上述された実施形態において様々なシステム構成要素の分離は、全ての実装例においてそのような分離が必要であるとして理解されるべきではなく、示されたプログラム構成要素及びシステムが一般的に単一のソフトウェア製品にともに統合されまたは複数のソフトウェア製品にパッケージされたものとすることが可能である。さらに、他の実装例は以下の特許請求の範囲内にある。いくつかの場合、特許請求の範囲に記載された動作は異なる順序で実施され、依然として所望の結果を達成することが可能である。
100 直視型MEMSベースディスプレイ装置
102a〜102d 光変調器
104 画像
106 画素
108 シャッタ
109 アパーチャ
110 書き込み許可相互接続
112 データ相互接続
114 共通相互接続
120 光変調器
122 ホストプロセッサ
124 環境センサ
126 ユーザー入力モジュール
128 ディスプレイ装置
130 走査ドライバ
132 データドライバ
134 コントローラ
138 共通ドライバ
140〜146 ランプ
148 ランプドライバ
200 シャッタベースの光変調器
202 シャッタ
203 基板
204 アクチュエータ
205 電極ビームアクチュエータ
206 ロードビーム
207 バネ
208 ロードアンカー
211 アパーチャ孔
216 駆動ビーム
218 駆動ビームアンカー
220 巻回アクチュエータベースの光変調器
222 可動電極
224 絶縁層
226 平面電極
228 基板
230 固定端
232 可動端
250 非シャッタベースのMEMS光変調器
252 光
254 光ガイド
256 タップ要素
258 ビーム
260 電極
262 対向電極
270 エレクトロウェッティングベースの光変調アレイ
272a〜d 光変調セル
274 光学キャビティ
278 水の層
280 光吸収性オイルの層
282 透明電極
284 絶縁層
286 反射性アパーチャ層
288 光ガイド
290 第2の反射層
291 光再偏向部
292 光源
294 光
300 制御マトリックス
301 画素
302 弾性シャッタアセンブリ
303 アクチュエータ
304 基板
306 走査ライン相互接続
307 書き込み許可電圧源
308 データ相互接続
309 データ電圧源
310 トランジスタ
312 キャパシタ
320 アレイ
322 アパーチャ層
324 アパーチャ
400 デュアルアクチュエータシャッタアセンブリ
402 アクチュエータ
404 アクチュエータ
406 シャッタ
407 アパーチャ層
408 アンカー
409 アパーチャ
412 シャッタアパーチャ
416 重畳部
500 ディスプレイ装置
502 シャッタベースの光変調器
503 シャッタ
504 基板
505 アンカー
506 反射フィルム
508 表面アパーチャ
512 光学拡散部
514 輝度向上フィルム
516 平面光ガイド
517 プリズム
518 光源
519 反射部
520 反射フィルム
522 カバープレート
524 ブラックマトリックス
526 間隙
527 スペーサ
528 接着シール
530 液体
532 アセンブリブラケット
800 製造プロセス
900 アンカーアセンブリ
902 基板
904 第1の犠牲ポリマー層
906 第2の犠牲ポリマー層
908 構造的材料層
942 第1のスペーサー部
944 第2のスペーサー部
945 表面
960 スペーサー−アンカー
1000 アンカー及びシャッタアセンブリ
1060 スペーサー及びアンカー構造
1062 スペーサー部
1064 下部アンカー構造
1100 アンカー及びシャッタアセンブリ
1142 第1のスペーサー部
1143 表面
1144 第2のスペーサー部
1150 構造的材料層
1160 スペーサー及びアンカー構造
1162 スペーサー部
1164 アンカー部
1200 アンカー及びシャッタアセンブリ
1210 アンカー及びシャッタアセンブリ
1254a、b 駆動ビーム
1256a、b ロードビーム
1260a、b スペーサーおよびアンカー構造
1270 シャッタ
1280a、b スペーサーおよびアンカーアセンブリ
1302 アンカー
1304 スペーサー
1306 基板
1400 シャッタアセンブリ
1402 シャッタ
1404 アンカー
1405 ロードアンカー
1410a〜d 液体バリア構造
1430 液体バリア構造
1440 液体バリア構造
1500 シャッタアセンブリ
1504 アンカー
1510a〜d 液体バリア構造
1512a〜d 開口部
1520a〜d 液体バリア構造
1530 液体バリア構造
1532 開口部
1534a、b 領域
2700 アパーチャプレート
2702 基板
2704 金属ミラー
2706 光吸収層
2708 スペーサーポスト
2709 アパーチャ
2710 窒化シリコンの薄膜
2712 二酸化シリコンの薄膜
2714 アルミニウムの薄膜
2800 ディスプレイアセンブリ
2802 変調器基板
2804 アパーチャプレート
2806 シャッタアセンブリ
2808 反射性アパーチャ層
2810 アパーチャ
2812 スペーサ
2814 スペーサ

Claims (51)

  1. 第1の基板と、
    前記第1の基板と結合された構造的材料から形成される複数の微小電気機械システム(MEMS)光変調器と、
    前記第1の基板から離隔された第2の基板と、
    前記第1の基板から延設する複数のスペーサと、を含むディスプレイ装置であって、
    前記スペーサが、
    前記第1の基板と接触する表面を有する第1のポリマー層と、
    前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触する第2のポリマー層と、
    前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する前記構造的材料の層と、を含む、ディスプレイ装置。
  2. 前記第2のポリマー層が、実質的に前記第1の基板と接触しない前記第1のポリマー層の全ての表面を覆うことによって前記第1のポリマー層を封入する、請求項1に記載のディスプレイ装置。
  3. 前記複数のスペーサの少なくとも1つが、前記第1の基板上の前記複数のMEMS光変調器の少なくとも1つを懸架するためのアンカーを含む、請求項1に記載のディスプレイ装置。
  4. 前記第1のポリマー層及び前記第2のポリマー層の少なくとも1つが、レジスト層として使用可能な材料からなる、請求項1に記載のディスプレイ装置。
  5. 前記構造的材料層が、半導体層及び金属層の少なくとも1つを含む、請求項1に記載のディスプレイ装置。
  6. 前記構造的材料層が、シリコン(Si)、アルミニウム(Al)、酸化アルミニウム(Al)、チタン(Ti)、窒化シリコン(SiN)、及び酸窒化物(OxNy)の少なくとも1つを含む、請求項1に記載のディスプレイ装置。
  7. 前記構造的材料層が、前記構造的材料層上に入射する光の少なくとも約80%を吸収する、請求項1に記載のディスプレイ装置。
  8. 前記構造的材料層が、プラズマ化学気相成膜(PECVD)によって成膜された層である、請求項1に記載のディスプレイ装置。
  9. 前記複数のスペーサが、前記第2の基板を、前記複数の光変調器から離隔した状態に保つような大きさである、請求項1に記載のディスプレイ装置。
  10. 第1の基板と、
    構造的材料から形成され前記第1の基板と結合された少なくとも1つの微小電気機械システム(MEMS)デバイスと、
    前記第1の基板から離隔された第2の基板と、
    前記第1の基板から延設する複数のスペーサと、を含む装置であって、
    前記スペーサが、第1のポリマー層と、第2のポリマー層と、前記第2のポリマー層及び前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触し、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する、プラズマ化学気相成膜(PECVD)によって成膜された前記構造的材料の層と、を含む、装置。
  11. 第1の基板と、
    構造的材料から形成され前記第1の基板と結合された少なくとも1つの微小電気機械システム(MEMS)デバイスと、
    前記第1の基板から離隔された第2の基板と、
    前記第1の基板から延設する複数のスペーサと、を含む装置であって、
    前記スペーサが、前記第1の基板と接触する表面を含む第1のポリマー層と、前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触する第2のポリマー層と、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する、プラズマ化学気相成膜(PECVD)によって成膜された前記構造的材料の層と、を含む、装置。
  12. 前記第1のポリマー層及び前記第2のポリマー層の少なくとも1つが、レジスト層として使用可能な材料からなる、請求項10または11に記載の装置。
  13. 前記構造的材料層が、半導体層及び金属層の少なくとも1つを含む、請求項10または11に記載の装置。
  14. 前記構造的材料層が、シリコン(Si)、チタン(Ti)、窒化シリコン(SiN)及び酸窒化物(OxNy)の少なくとも1つを含む、請求項10または11に記載の装置。
  15. 前記構造的材料層が、前記構造的材料層上に入射する光の少なくとも約80%を吸収する、請求項10または11に記載の装置。
  16. 前記複数のスペーサーが、前記第2の基板を前記MEMSデバイスから離隔された状態に保つ大きさである、請求項10または11に記載の装置。
  17. 第1の基板と、
    光吸収性構造的材料から形成され、前記第1の基板上に支持される少なくとも1つの微小電気機械システム(MEMS)デバイスと、
    前記第1の基板から離隔された第2の基板と、
    前記第1の基板から延設する複数のスペーサーと、を含む装置であって、
    前記スペーサーが、
    前記第1の基板と接触する表面を有する第1のポリマー層と、
    第2のポリマー層と、
    前記第2のポリマー層及び前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触し、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する、光吸収性構造的材料層と、を含み、
    前記光吸収性構造的材料層が、前記光吸収性構造的材料層上に入射する光の少なくとも約80%を吸収する、装置。
  18. 前記第1のポリマー層及び前記第2のポリマー層の少なくとも1つがレジスト層として使用可能な材料からなる、請求項17に記載の装置。
  19. 前記第2のポリマー層が前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触する、請求項17に記載の装置。
  20. 前記光吸収性構造的材料層が、シリコン(Si)、チタン(Ti)、窒化シリコン(SiN)及び酸窒化物(OxNy)の少なくとも1つを含む、請求項17に記載の装置。
  21. 前記光吸収性構造的材料層が、プラズマ化学気相成膜(PECVD)で成膜された層である、請求項17に記載の装置。
  22. 前記複数のスペーサーが、前記第2の基板を前記MEMSデバイスから離隔された状態に保つような大きさである、請求項17に記載の装置。
  23. 第1の基板と、
    構造的材料から形成され前記第1の基板と接続された少なくとも1つの微小電気機械システム(MEMS)デバイスと、
    前記第1の基板から離隔された第2の基板と、
    前記第1の基板から延設する複数のスペーサーと、を含む装置であって、
    前記複数のスペーサーが、
    前記第1の基板と接触する表面を有する第1のポリマー層と、
    前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触する表面を有する第2のポリマー層と、
    前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する、プラズマ化学気相成膜(PECVD)によって成膜された前記構造的材料の層を含む、装置。
  24. 前記第2のポリマー層が、前記第1の基板と実質的に接触しない前記第1のポリマー層の全ての表面を覆うことによって前記第1のポリマー層を封入する、請求項23に記載の装置。
  25. 前記第1のポリマー層及び前記第2のポリマー層の少なくとも1つがレジスト層として使用可能な材料からなる、請求項23に記載の装置。
  26. 前記構造的材料層が、半導体層及び金属層の少なくとも1つを含む、請求項23に記載の装置。
  27. 前記構造的材料層が、シリコン(Si)、チタン(Ti)、窒化シリコン(SiN)及び酸窒化物(OxNy)の少なくとも1つを含む、請求項23に記載の装置。
  28. 前記構造的材料層が、前記構造的材料層上に入射する光の少なくとも約80%を吸収する、請求項23に記載の装置。
  29. 前記複数のスペーサーが、前記第2の基板を前記MEMSデバイスから離隔された状態に保つような大きさである、請求項23に記載の装置。
  30. 第1の基板と、
    前記第1の基板と結合された構造的材料から形成された複数の微小電気機械システム(MEMS)光変調器と、
    前記第1の基板から離隔された第2の基板と、
    前記第1の基板上に前記複数のMEMS光変調器の少なくとも1つを懸架するための少なくとも1つのアンカーと、を含むディスプレイ装置であって、
    前記アンカーが、
    前記第1の基板と接触する表面を有する第1のポリマー層と、
    前記第1のポリマー層と接触する表面を有する第2のポリマー層と、
    前記第2のポリマー層及び前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触し、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する、前記構造的材料の層と、を含む、ディスプレイ装置。
  31. 第1の基板と、
    前記第1の基板と結合された構造的材料から形成された複数の微小電気機械システム(MEMS)光変調器と、
    前記第1の基板から離隔された第2の基板と、
    前記第1の基板上に前記複数のMEMS光変調器の少なくとも1つを懸架するための少なくとも1つのアンカーと、を含むディスプレイ装置であって、
    前記アンカーが、
    前記第1の基板と接触する表面を有する第1のポリマー層と、
    前記第1の基板と実質的に接触しない前記第1のポリマー層の全ての表面を覆うことによって前記第1のポリマー層を封入する、第2のポリマー層と、
    前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する、前記構造的材料の層と、を含む、ディスプレイ装置。
  32. 前記第1のポリマー層及び前記第2のポリマー層の少なくとも1つがレジスト層として使用可能な材料からなる、請求項30または31に記載のディスプレイ装置。
  33. 前記構造的材料層が、半導体層及び金属層の少なくとも1つを含む、請求項30または31に記載のディスプレイ装置。
  34. 前記構造的材料層が、シリコン(Si)、アルミニウム(Al)、酸化アルミニウム(Al)、チタン(Ti)、窒化シリコン(SiN)及び酸窒化物(OxNy)の少なくとも1つを含む、請求項30または31に記載のディスプレイ装置。
  35. 前記構造的材料層が、前記構造的材料層上に入射する光の少なくとも約80%を吸収する、請求項30または31に記載のディスプレイ装置。
  36. 前記構造的材料層が、プラズマ化学気相成膜(PECVD)で成膜された層である、請求項30または31に記載のディスプレイ装置。
  37. 第1の基板と、
    構造的材料から形成され、前記第1の基板上に懸架された複数の微小電気機械システム(MEMS)光変調器と、
    前記第1の基板から離隔された第2の基板と、
    前記MEMS光変調器のうち1つより多く全てより少ないMEMS光変調器を実質的に閉じ込める液体バリアと、を含むディスプレイ装置であって、
    前記液体バリアが、第1のポリマー層と、第2のポリマー層と、前記第2のポリマー層及び前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触し、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する、前記構造的材料の層と、を含み、
    前記液体バリアが、前記第1の基板から延設し、前記ディスプレイにわたって前記閉じ込められたMEMS光変調器へ向かう液体の流動を妨げるように構成された、ディスプレイ装置。
  38. 前記液体バリアが、前記複数のMEMS光変調器の前記第1の基板からの高さと実質的に等しい前記第1の基板からの高さを有する、請求項37に記載のディスプレイ装置。
  39. 前記液体バリアが、間に位置する開口部によって離隔された複数の不連続なバリア構造を含む、請求項37に記載のディスプレイ装置。
  40. 第1の基板と、
    構造的材料から形成され、前記第1の基板上に懸架された複数の微小電気機械システム(MEMS)光変調器と、
    前記第1の基板から離隔された第2の基板と、
    前記MEMS光変調器のうち1つより多く全てより少ないMEMS光変調器を実質的に閉じ込める液体バリアと、を含むディスプレイ装置であって、
    前記液体バリアが、間に位置する開口部によって離隔された複数の不連続なバリア構造を含み、
    前記複数の不連続なバリア構造の少なくとも1つが、
    前記第1の基板と接触する表面を有する第1のポリマー層と、
    前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触する第2のポリマー層と、
    前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマーの全ての表面と接触する構造的材料の層と、を含む、ディスプレイ装置。
  41. 第1の基板と、
    前記第1の基板に接続され構造的材料から形成される複数の微小電気機械システム(MEMS)デバイスと、
    前記第1の基板から離隔された第2の基板と、
    第1のポリマー層、第2のポリマー層及び、前記第2のポリマー層及び前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触し、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する前記構造的材料の層を含む複数のスペーサーを含む液体バリアと、を含む、装置。
  42. 前記複数のスペーサーが、少なくとも1つのMEMSデバイスの周囲に連続的な前記液体バリアを形成する、請求項41に記載の装置。
  43. 前記複数のスペーサーが、前記複数のMEMSデバイスの1つより多く全てより少ないMEMSデバイスを実質的に閉じ込めるように構成された、請求項41に記載の装置。
  44. 第1の基板と、
    構造的材料から形成され、前記第1の基板によって支持された複数の微小電気機械システム(MEMS)デバイスと、
    前記第1の基板から離隔された第2の基板と、
    前記複数のMEMSデバイスの1つより多く全てより少ないMEMSデバイスを実質的に閉じ込めるように構成された複数のスペーサーを含む液体バリアと、
    を含む装置であって、
    前記スペーサーが、前記第1の基板と接触する表面を有する第1のポリマー層と、前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触する第2のポリマー層と、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する前記構造的材料の層と、を含む、装置。
  45. 前記複数のスペーサーが、少なくとも1つのMEMSデバイスの周囲に連続な前記液体バリアを形成する、請求項44に記載の装置。
  46. 前記複数のMEMSデバイスが構造的材料から形成され、前記複数のスペーサーの少なくとも1つが、第1のポリマー層、第2のポリマー層及び構造的材料層を含む、請求項44に記載の装置。
  47. 前記第2のポリマー層が、前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触する、請求項46に記載の装置。
  48. 第1の透明基板上に第1のポリマー層を成膜する段階と、
    前記第1のポリマー層をパターニング及び硬化する段階と、
    前記第1のポリマー層のパターニング及び硬化後、前記第1の透明基板上及び前記第1のポリマー層の残された部分上に第2のポリマー層を成膜する段階と、
    前記第2のポリマー層をパターニング及び硬化する段階と、
    前記第1のポリマー層及び前記第2のポリマー層上にプラズマ化学気相成膜(PECVD)を用いて構造的材料層を成膜する段階と、
    前記構造的材料層をパターニング及びエッチングして複合されたアンカー及びスペーサーを形成する段階と、を含む複合されたアンカー及びスペーサーを形成する段階と、
    前記第1及び第2のポリマー層の残りの部分を除去して、複合されたアンカー及びスペーサーのうちスペーサーが、前記第2のポリマー層及び前記第1の基板に対して非接触である前記第1のポリマー層の全ての表面と接触し、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する前記構造的材料層を含むように、複合されたアンカー及びスペーサーをリリースする段階と、によって複合されたアンカー及びスペーサを形成する段階を含む、ディスプレイアセンブリを製造する方法。
  49. 前記第1のポリマー層及び前記第2のポリマー層の少なくとも1つがレジストを含む、請求項48に記載の方法。
  50. 前記構造的材料層が、前記構造的材料層上に入射する光の少なくとも約80%を吸収する光吸収材料を含む、請求項48に記載の方法。
  51. 第1の透明基板上に第1のポリマー層を成膜する段階と、
    前記第1のポリマー層をパターニング及び硬化する段階と、
    前記第1のポリマー層のパターニング及び硬化後、前記第1の透明基板上及び前記第1のポリマー層の残された部分上に、前記第1の透明基板に対して非接触である前記第1のポリマー層の残りの部分の全てを覆うように、第2のポリマー層を成膜する段階と、
    前記第2のポリマー層をパターニング及び硬化する段階と、
    前記第1のポリマー層及び前記第2のポリマー層上にプラズマ化学気相成膜(PECVD)を用いて構造的材料層を成膜する段階と、
    前記構造的材料層をパターニング及びエッチングして複合されたアンカー及びスペーサーを形成する段階と、を含む複合されたアンカー及びスペーサーを形成する段階と、
    前記第1及び第2のポリマー層の残りの部分を除去して、複合されたアンカー及びスペーサーのうちスペーサーが、前記第1のポリマー層及び前記第1の基板に対して非接触である前記第2のポリマー層の全ての表面と接触する前記構造的材料層を含むように、複合されたアンカー及びスペーサーをリリースする段階と、によって複合されたアンカー及びスペーサを形成する段階を含む、ディスプレイアセンブリを製造する方法。
JP2014511587A 2011-05-20 2012-05-18 Memsアンカー及びスペーサ構造 Active JP6051422B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161488574P 2011-05-20 2011-05-20
US61/488,574 2011-05-20
US13/474,532 2012-05-17
US13/474,532 US9213181B2 (en) 2011-05-20 2012-05-17 MEMS anchor and spacer structure
PCT/US2012/038611 WO2012162155A1 (en) 2011-05-20 2012-05-18 Mems anchor and spacer structure

Publications (2)

Publication Number Publication Date
JP2014522502A JP2014522502A (ja) 2014-09-04
JP6051422B2 true JP6051422B2 (ja) 2016-12-27

Family

ID=47175121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014511587A Active JP6051422B2 (ja) 2011-05-20 2012-05-18 Memsアンカー及びスペーサ構造

Country Status (8)

Country Link
US (1) US9213181B2 (ja)
EP (1) EP2712428A1 (ja)
JP (1) JP6051422B2 (ja)
KR (2) KR101843948B1 (ja)
CN (1) CN103547957B (ja)
IN (1) IN2013CN08433A (ja)
TW (1) TWI491958B (ja)
WO (1) WO2012162155A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175909A1 (en) * 2012-12-21 2014-06-26 Pixtronix, Inc. Systems and Methods for Supporting a Movable Element of an Electromechanical Device
US20140268274A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Display Apparatus Incorporating an Elevated Aperture Layer and Methods of Manufacturing the Same
US20140268273A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Integrated elevated aperture layer and display apparatus
US20140375538A1 (en) * 2013-06-19 2014-12-25 Pixtronix, Inc. Display apparatus incorporating constrained light absorbing layers
US9202821B2 (en) 2013-10-23 2015-12-01 Pixtronix, Inc. Thin-film transistors incorporated into three dimensional MEMS structures
US9547167B1 (en) * 2014-12-17 2017-01-17 Amazon Technologies, Inc. Fabrication method for top plate and spacers for an electrowetting display
KR101597210B1 (ko) * 2015-03-23 2016-02-24 가천대학교 산학협력단 비 포토리소그래피 기반의 랩온어칩용 마이크로채널 형성방법
US9611135B1 (en) * 2015-10-30 2017-04-04 Infineon Technologies Ag System and method for a differential comb drive MEMS
US11377345B2 (en) * 2020-07-08 2022-07-05 Wisconsin Alumni Research Foundation Tunable photonic device with liquid crystal elastomer microactuators and method of fabricating the same
US11796789B2 (en) 2020-09-01 2023-10-24 Wisconsin Alumni Research Foundation Pinned aperture light modulator and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6741377B2 (en) 2002-07-02 2004-05-25 Iridigm Display Corporation Device having a light-absorbing mask and a method for fabricating same
US7675665B2 (en) 2005-02-23 2010-03-09 Pixtronix, Incorporated Methods and apparatus for actuating displays
US7746529B2 (en) 2005-02-23 2010-06-29 Pixtronix, Inc. MEMS display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
KR100991044B1 (ko) * 2005-02-23 2010-10-29 픽스트로닉스 인코포레이티드 디스플레이 장치들 및 그의 제조 방법들
US8526096B2 (en) * 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
DE102007001518B4 (de) 2007-01-10 2016-12-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Häusen eines mikromechanischen oder mikrooptoelektronischen Systems
JP2010534865A (ja) * 2007-07-25 2010-11-11 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Mems表示装置及び該mems表示装置の製造方法
US7570415B2 (en) * 2007-08-07 2009-08-04 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same

Also Published As

Publication number Publication date
KR101843948B1 (ko) 2018-05-14
US9213181B2 (en) 2015-12-15
TWI491958B (zh) 2015-07-11
IN2013CN08433A (ja) 2015-08-21
US20120295058A1 (en) 2012-11-22
CN103547957B (zh) 2017-11-14
WO2012162155A1 (en) 2012-11-29
JP2014522502A (ja) 2014-09-04
CN103547957A (zh) 2014-01-29
KR20160101208A (ko) 2016-08-24
EP2712428A1 (en) 2014-04-02
KR20140026566A (ko) 2014-03-05
TW201314309A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
JP6051422B2 (ja) Memsアンカー及びスペーサ構造
TWI522649B (zh) 具有多重高度的間隔物之顯示裝置
JP5788601B2 (ja) ギャップを有するリブを伴う電気機械システム構造体
JP2014527641A (ja) セルフアラインされたアパーチャを有するディスプレイ及びその製造方法
JP5689803B2 (ja) コンプライアントメカニズム用の製造構造およびプロセス
JP5911596B2 (ja) 電荷散逸表面を組み込んだ電気機械システムディスプレイ装置
KR101323307B1 (ko) 공간적 광 변조를 위한 방법들 및 장치들
JP6246798B2 (ja) マイクロ電気機械デバイスおよび製造方法
US9201236B2 (en) Display apparatus with stiction reduction features

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20161116

R150 Certificate of patent or registration of utility model

Ref document number: 6051422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250