KR20070099845A - Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 - Google Patents
Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 Download PDFInfo
- Publication number
- KR20070099845A KR20070099845A KR1020060031134A KR20060031134A KR20070099845A KR 20070099845 A KR20070099845 A KR 20070099845A KR 1020060031134 A KR1020060031134 A KR 1020060031134A KR 20060031134 A KR20060031134 A KR 20060031134A KR 20070099845 A KR20070099845 A KR 20070099845A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- region
- capacitor
- tft
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 115
- 239000010410 layer Substances 0.000 claims abstract description 92
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005401 electroluminescence Methods 0.000 claims abstract 2
- 239000003989 dielectric material Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 70
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 TFT 패널의 TFT 영역 및 캐패시터 영역의 층간 절연막의 유전율을 달리할 수 있는 TFT 패널 및 이의 제조 방법, 그리고 이를 구비하는 유기 전계 발광 표시 장치에 관한 것으로, 본 발명의 TFT 패널은 TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판의 TFT 영역 상에 형성되며, 소스/드레인 영역을 구비하는 활성층과; 상기 TFT 영역의 게이트 절연막 상에 형성된 게이트 전극과, 상기 캐패시터 영역의 게이트 절연막 상에 형성된 캐패시터 하부 전극과; 상기 게이트 전극 및 캐피시터 하부 전극을 구비하는 절연 기판 전면에 형성된 층간 절연막과; 상기 TFT 영역의 층간 절연막 상에 형성되어 상기 활성층의 소스/드레인 영역과 전기적으로 연결되는 소스/드레인 전극과, 상기 캐패시터 영역의 상기 층간 절연막 상에 형성되어 상기 캐패시터 하부 전극과 대응하는 캐패시터 상부 전극을 구비하며, 상기 층간 절연막은 상기 TFT 영역과 캐패시터 영역에서의 유전율가 다르게 형성되어 있다.
유기 전계 발광 표시 장치. TFT 패널, 유전층, 유전율
Description
도 1은 종래의 유기 전계 발광 표시 장치를 설명하기 위한 단면도.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하하기 위한 공정 단면도.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하기 위한 공정 단면도.
*도면의 주요 부위에 대한 부호의 설명*
200, 400; TFT 패널 210, 410; 절연 기판
220, 420; 버퍼층 230, 430; 활성층
240, 440; 게이트 절연막 251, 451; 게이트 전극
257, 457; 캐패시터 하부 전극 260, 460; 층간 절연막
261, 461; 제 1 절연막 261a, 461a; 제 1 절연막 패턴
265, 465; 제 2 절연막 271, 471; 소스 전극
275, 475; 드레인 전극 277, 477; 캐패시터 상부 전극
280, 480; 보호막 300, 500; EL 소자
310, 510; 하부 전극 320, 520; 화소 정의막
330, 530; 유기막 340, 540; 상부 전극
본 발명은 TFT 패널 및 이의 제조 방법, 그리고 이를 구비하는 유기 전계 표시 장치에 관한 것으로, 더욱 상세하게는 TFT 패널의 TFT 영역 및 캐패시터 영역의 층간 절연막의 유전율을 달리할 수 있는 TFT 패널 및 이의 제조 방법, 그리고 이를 구비하는 유기 전계 발광 표시 장치에 관한 것이다.
일반적으로, 평판 표시 장치 중 하나인 유기 전계 발광 표시 장치는 전자(electron) 주입 전극(cathode)과 정공(hole) 주입 전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하는 발광 표시 장치이다.
이러한 원리로 인해 종래의 박막 액정 표시 소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
또한, 상기 유기 전계 발광 표시 장치는 구동하는 방식에 따라 패시브 매트릭스형(passive matrix type)과 액티브 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 패시브 매트릭스형 유기 전계 발광 표시 장치는 그 구성이 단순하여 제조 방법 또한 단순 하나 높은 소비 전력과 표시 소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할수록 개구율이 저하되는 단점이 있다.
따라서, 소형의 표시 소자에 적용할 경우에는 상기 패스브 매트릭스형 유기 전계 발광 표시 장치를 사용하는 반면, 대면적의 표시 소자에 적용할 경우에는 상기 액티브 매트릭스형 유기 전계 발광 표시 장치를 사용한다.
이하 첨부된 도면을 참조하여, 종래의 전면 발광 유기 전계 발광 표시 장치를 설명한다.
도 1은 종래의 유기 전계 발광 표시 장치를 설명하기 위한 단면도로서, 하나의 박막 트랜지스터(TFT, Thin Film Transistor, 이하에서는 "TFT"라 칭함.) 및 화소 전극과 캐패시터에 대응되는 부분에 한정하여 도시한 것이다.
도 1을 참조하면, 종래의 일반적인 유기 전계 발광 표시 장치는 TFT 및 캐패시터를 구비하는 TFT 패널 및 상기 TFT 패널 상부에 형성된 유기 EL을 구비하는 구조로 이루어진다.
하기에서는, 개략적인 제조 공정을 통하여 종래의 유기 전계 발광 표시 장치의 구조를 설명한다.
우선, TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판(100)상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 소스/드레인 영역(122, 125)을 구비한 활성층(120)을 형성하며, 게이트 절연막(130) 상에 게이트 전극(141) 및 캐패시터(C)의 하부 전극(147)을 형성한다. 그런 다음, 층간 절연막(150) 상에는 콘택 홀(151, 155)을 통해 상기 소스/드레인 영역(122, 125)과 연결되는 소스/드레인 전극(161, 165)과, 캐패시터(C)의 상부 전극(167)을 형성하여 TFT 및 캐패시터를 형성한다. 그런 다음, 상기 절연 기판(100)의 전면에 보호막(170)을 형성하여, 상기 TFT 패널을 형성한다.
상기 TFT 패널을 형성한 후, 상기 보호막(170) 상에 비아 홀(175)을 통해 상기 소스/드레인 전극(161, 165) 중 어느 하나, 예를 들어 드레인 전극(165)에 연결되는 EL소자의 애노드 전극으로써 화소 전극인 하부 전극(180)을 형성한다. 그런 다음, 상기 하부 전극(180)을 일부분을 노출시키는 개구부(189)를 구비하는 화소 정의막(185)을 형성하고, 상기 개구부(189)내의 하부 전극(180)상에 유기막(190)이 형성하며, 상기 유기막(190) 상의 절연 기판(100) 전면에 캐소드 전극으로 작용하는 상부 전극(195)이 형성하여, 상기 TFT 패널의 TFT와 전기적으로 연결되는 유기 EL 소자를 형성한다.
한편, 최근에는 상기 TFT 패널에서 캐패시터의 충전 용량을 증가시키기 위하여 상기 층간 절연막(150)에 사용되는 절연 물질로 유전율가 큰 물질을 적용하는 기술이 연구되고 있다.
그러나, 유전율가 큰 물질을 사용함으로써, 상기 TFT 패널의 TFT 내에서 기생 캡 효과가 크게 발생하여, TFT의 소자 특성에 영향을 미치는 등의 악영향이 발생하고 있는 실정이다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 본 발명은 TFT 패널의 TFT 영역 및 캐패시터 영역의 층간 절연막의 유전율을 달리할 수 있는 TFT 패널 및 이의 제조 방법, 그리고 이를 구비하는 유기 전계 발광 표시 장치를 제공하는 데에 그 목적이 있다.
보다 궁극적으로, 본 발명은 TFT 패널 캐패시터 영역에 고 유전율의 층간 절연막을 적용하여 캐패시터 충전 용량이 향상된 TFT 패널 및 이의 제조 방법, 그리고 이를 구비하는 유기 전계 발광 표시 장치를 제공하는 데에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 TFT 패널은 TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판의 TFT 영역 상에 형성되며, 소스/드레인 영역을 구비하는 활성층과; 상기 TFT 영역의 게이트 절연막 상에 형성된 게이트 전극과, 상기 캐패시터 영역의 게이트 절연막 상에 형성된 캐패시터 하부 전극과; 상기 게이트 전극 및 캐피시터 하부 전극을 구비하는 절연 기판 전면에 형성된 층간 절연막과; 상기 TFT 영역의 층간 절연막 상에 형성되어 상기 활성층의 소스/드레인 영역과 전기적으로 연결되는 소스/드레인 전극과, 상기 캐패시터 영역의 상기 층간 절연막 상에 형성되어 상기 캐패시터 하부 전극과 대응하는 캐패시터 상부 전극을 구비하며, 상기 층간 절연막은 상기 TFT 영역과 캐패시터 영역에서의 유전율가 다르게 형성되어 있다.
바람직하게는 상기 캐패시터 영역에서의 층간 절연막의 유전율은 상기 TFT 영역에서의 층간 절연막의 유전율보다 크다.
상기 층간 절연막은 상기 캐패시터 하부 전극 상에 형성된 제 1 절연막 패턴 과; 상기 캐패시터 하부 전극 상의 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함할 수 있다.
상기 층간 절연막은 상기 TFT 영역에서는 상기 게이트 전극 상부가 제거되며, 상기 캐패시터 영역에서는 상기 캐패시터 하부 전극 상에 형성된 제 1 절연막 패턴과; 상기 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함할 수 있다.
상기 제 1 절연막은 상기 제 2 절연막보다 고유전 물질로 이루어지며, 바람직하게는 상기 제 1 절연막은 Ta2O5, TiO2, SiNx 또는 Al2O3로 이루어질 수 있다.
상기 제 2 절연막은 SiO2, SiNx, SiON 중 선택되는 어느 하나로 이루어질 수 있다.
상기 소스/드레인 전극 및 캐패시터 상부 전극을 구비하는 절연 기판 전면에 형성된 보호막을 더 구비할 수 있다.
또한, 본 발명의 TFT 패널의 제조 방법은 TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판의 TFT 영역 상에 소스/드레인 영역을 구비하는 활성층을 형성하는 단계와; 상기 절연 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 TFT 영역에는 게이트 전극을, 캐패시터 영역에는 캐패시터 하부 전극을 형성하는 단계와; 상기 게이트 전극 및 캐패시터 하부 전극을 구비하는 절연 기판 상에 층간 절연막을 형성하는 단계와; 상기 활성층의 소스/드레인 영역과 전기적으로 연결되는 소스/드레인 전극을, 상기 캐패시터 영역에는 캐패시터 상부 전극을 형성하는 단계를 포함하며, 상기 층간 절연막은 상기 TFT 영역과 캐패시터 영역 에서의 유전율가 다르도록 형성한다.
상기 층간 절연막을 형성하는 단계는 상기 캐패시터 상부 전극을 구비하는 절연 기판 전면에 제 1 절연막을 형성하고 패터닝하여, 상기 캐패시터 상부 전극 상에 제 1 절연막 패턴을 형성하는 단계와; 상기 제 1 절연막 패턴을 구비하는 절연 기판 전면에 저유전 물질을 도포하여 제 2 절연막을 형성하는 단계를 포함할 수 있다.
상기 층간 절연막을 형성하는 단계는 상기 캐패시터 상부 전극을 구비하는 절연 기판 전면에 제 1 절연막을 형성하고 패터닝하여, 상기 게이트 전극의 상부는 제거되며, 상기 캐패시터 상부 전극 상에는 잔류하는 제 1 절연막 패턴을 형성하는 단계와; 상기 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함할 수 있다.
상기 소스/드레인 전극 및 캐패시터 상부 전극을 구비하는 절연 기판 전면에 보호막을 형성하는 단계를 더 구비할 수 있다.
또한, 본 발명의 유기 전계 발광 표시 장치는 TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판의 TFT 영역 상에 형성되며, 소스/드레인 영역을 구비하는 활성층과; 상기 TFT 영역의 게이트 절연막 상에 형성된 게이트 전극과, 상기 캐패시터 영역의 게이트 절연막 상에 형성된 캐패시터 하부 전극과; 상기 게이트 전극 및 캐피시터 하부 전극을 구비하는 절연 기판 전면에 형성된 층간 절연막과; 상기 TFT 영역의 층간 절연막 상에 형성되어 상기 활성층의 소스/드레인 영역과 전기적으로 연결되는 소스/드레인 전극과, 상기 캐패시터 영역의 상기 층간 절연막 상에 형성되어 상기 캐패시터 하부 전극과 대응하는 캐패시터 상부 전극과; 상기 소스/드레인 전극 및 캐패시터 상부 전극을 구비하는 절연 기판 전면에 형성된 보호막과; 상기 소스/드레인 전극 중 어느 하나와 전기적으로 연결되는 EL 소자를 구비하며, 상기 층간 절연막은 상기 TFT 영역과 캐패시터 영역에서의 유전율가 다르게 형성되어 있다.
이하 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하하기 위한 공정 단면도로써, 캐패시터와, 하나의 TFT 및 상기 TFT에 연결되는 EL소자에 한정하여 도시한 것이다.
도 2a 내지 도 2f를 참조하면, 본 발명의 일 실시예에 따른 TFT 패널(200) 및 유기 전계 발광 표시 장치는 TFT 패널(200)의 TFT 영역과 캐패시터 영역의 층간 절연막(26)의 유전율가 다르다.
이하에서는, 도면과 함께 제조 공정을 통하여 본 발명의 일 실시예를 보다 상세히 설명한다.
도 2a를 참조하면, TFT 영역 및 캐패시터 영역으로 구분되며, 버퍼층(220)이 형성된 절연 기판(210) 상에 소스/드레인 영역(231, 235)을 구비하는 활성층(230)을 형성한다. 이때, 상기 활성층(230)의 소스/드레인 영역(231, 235) 사이의 영역은 TFT의 채널 영역으로 작용한다.
상기 활성층(230)을 형성한 후, 상기 절연 기판(210) 상에 게이트 절연막(240)을 형성하고, 소정의 전도성 물질을 도포하고 패터닝하여, TFT 패널(200)의 TFT영역에는 게이트 전극(251)을, 캐패시터 영역에는 캐패시터의 하부 전극(257)을 형성한다.
도 2b를 참조하면, 상기 게이트 전극(251) 및 캐패시터의 하부 전극(257)을 형성한 후, 상기 절연 기판(210) 전면에 고 유전 물질로 이루어지는 제 1 절연막(261)을 형성한다.
이때, 상기 제 1 절연막(261)을 이루는 고 유전 물질은 Ta2O5, TiO2, SiNx 또는 Al2O3로 이루어지는 것이 바람직하다.
도 2c를 참조하면, 상기 제 1 절연막(261)을 형성한 후, 상기 제 1 절연막(261)을 패터닝하여, 상기 제 1 절연막(261)이 상기 캐패시터 영역의 캐패시터 하부 전극(257) 상에만 잔류하는 제 1 절연막 패턴(261a)을 형성한다. 즉, 상기 제 1 절연막(261)이 패터닝되어, 캐패시터의 유전층으로 작용할 수 있도록 여타의 부분을 제거하는 것이다.
도 2d를 참조하면, 상기 제 1 절연막 패턴(261a)을 형성한 후, 상기 절연 기(210)판 전면에 제 2 절연막(265)을 형성하여, 층간 절연막(260)을 형성한다.
이때, 상기 제 2 절연막(265)은 일반적인 절연막으로 사용되는 SiO2, SiNx, SiON 및 이의 등가물로 이루어지는 것이 바람직하다. 즉, 상기 제 2 절연막(265)은 제 1 절연막(261)에 비하여 상대적으로 저 유전율를 구비하는 물질로 이루어지는 것이 바람직하다.
도 2e를 참조하면, 상기 제 2 절연막(265)을 형성하여 층간 절연막(260)을 형성한 후, 상기 활성층(230)의 소스/드레인 영역(231, 225)의 일부를 노출시키는 콘택 홀(267)을 형성한다.
상기 콘택 홀(267)을 형성한 후, 소정의 전도성 물질을 증착하고 패터닝하여, 상기 TFT 영역에는 상기 콘택 홀(267)을 통하여 상기 소스/드레인 영역(231, 225)과 전기적으로 연결되는 소스/드레인 전극(271, 275)과, 상기 캐패시터 영역에는 캐패시터 상부 전극(277)을 형성한다.
상기 소스/드레인 전극(271, 275) 및 캐패시터 상부 전극(277)을 형성한 후, 상기 절연 기판(210) 전면에 소정의 보호막(280)을 형성하여, TFT 패널을 형성한다.
도 2f를 참조하면, 상기 보호막(280)을 형성한 후, 상기 보호막(280)을 패터닝하여, 상기 소스/드레인 전극(271, 275) 중 어느 하나, 예를 들면, 드레인 전극(275)의 일부를 노출시키는 비아 홀(285)을 형성한다.
상기 비아 홀(285)을 형성한 후, 상기 비아 홀(285)을 통하여 상기 소스/드레인 전극(271, 275) 중 어느 하나, 예를 들면, 상기 드레인 전극(275)과 전기적으로 연결되는 EL 소자(300)를 형성한다.
상기 EL 소자(300)를 예를 들어 보다 상세히 설명하면, 상기 비아 홀(285)을 형성한 후, 소정의 도전막, 예를 들면, ITO 등의 투명한 도전성 물질로 이루어지는 도전막을 형성하고 패터닝하여, 상기 비아 홀을 통하여 상기 소스/드레인 전극(271, 275) 중 어느 하나, 예를 들면 드레인 전극(275)과 전기적으로 연결되는 화소 전극인 EL 소자(300)의 하부 전극(310)을 형성한다.
상기 하부 전극(310)을 형성한 후, 상기 하부 전극(310)의 일부분을 노출시 키는 개구부(325)가 형성된 화소 정의막(320)을 형성한다.
그런 다음, 상기 개구부(325)에 의하여 노출된 하부 전극(310)의 상부를 커버하도록 상기 개구부(325)에 유기막(330)을 형성한다.
상기 유기막(330)은 그 기능에 따라 여러 층으로 구성될 수 있는데, 정공 주입층(HIL), 정공 전달층(HTL), 발광층(Emitting Layer), 정공 저지층(HBL), 전자 수송층(ETL), 전자 주입층(EIL) 중 적어도 상기 발광층을 포함하여 하나 이상의 층으로 이루어진다.
또한, 본 발명의 일 실시예에서는, 도면상에 도시하지 않았으나, 상기 유기막(330)은 정공 주입층(HIL), 정공 전달층(HTL) 등을 상기 절연 기판 전면에 형성하고, 상기 개구부에 발광층(Emitting Layer)을 형성한 후, 상기 절연 기판 전면에 정공 저지층(HBL), 전자 수송층(ETL), 전자 주입층(ETL)을 형성하여 형성된다.
상기 유기막(330)을 형성한 후, 상기 절연 기판(210) 전면에 EL 소자(300)의 상부 전극(340)을 형성하여 EL 소자(340)를 형성한다.
이후에는 일반적인 유기 전계 발광 표시 장치의 제조 공정, 즉, 봉지 등의 공정을 통하여, 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치를 완성한다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치의 제조 공정을 설명하기 위한 공정 단면도로써, 캐패시터와, 하나의 TFT 및 상기 TFT에 연결되는 EL소자에 한정하여 도시한 것이다.
도 3a 내지 도 3d를 참조하면, 본 발명의 다른 실시예에 따른 TFT 패널(400) 및 유기 전계 발광 표시 장치는 도 2a 내지 도 2f에 도시된 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치와 유사하다. 다만, 층간 절연막(460)의 제 1 절연막 패턴(461a)이 TFT 영역에 일부 잔류하는 구조만이 다르다.
이하, 도면을 통하여 본 발명의 다른 실시예에 대하여 보다 상세히 설명한다.
도 3a를 참조하면, 버퍼층(420)이 형성된 절연 기판(410) 상에 소스/드레인 영역(431, 435)을 구비하는 활성층(430)을 형성하고, 상기 절연 기판(410) 상에 게이트 절연막(440)을 형성하고, 소정의 전도성 물질을 도포하고 패터닝하여, TFT 패널(400)의 TFT 영역에는 게이트 전극(451)을, 캐패시터 영역에는 캐패시터 하부 전극(457)을 형성한다. 이때, 상기 활성층(430)의 소스/드레인 영역(431, 435) 사이의 영역은 TFT의 채널 영역(433)으로 작용한다.
상기 게이트 전극(451) 및 캐패시터 하부 전극(457)을 형성한 후, 상기 절연 기판(410) 전면에 고 유전 물질로 이루어지는 제 1 절연막(461)을 형성한다.
이때, 상기 제 1 절연막(461)을 이루는 고 유전 물질은 Ta2O5, TiO2, SiNx 또는 Al2O3로 이루어지는 것이 바람직하다.
도 3b를 참조하면, 상기 제 1 절연막(461)을 형성한 후, 상기 제 1 절연막(461)을 패터닝하여, 상기 TFT 영역 중 상기 활성층(430)의 상부 일부와, 상기 캐패시터 하부 전극(457)의 상부를 제외한 상기 제 1 절연막(461)을 제거하여 제 1 절연막 패턴(461a)을 형성한다. 보다 바람직하게는 상기 제 1 절연막(461)의 패터 닝은 TFT 영역의 상기 활성층(430) 상부 중 게이트 전극(451) 상부의 제 1 절연막(461)을 제거하며, 또한, 여타 금속 배선 이외의 부분 상부의 제 1 절연막(461)을 제거하여 상기 제 1 절연막 패턴(461a)을 형성하는 것이다.
도 3c를 참조하면, 상기 제 1 절연막 패턴(461a)을 형성한 후, 상기 절연 기판(410) 전면에 제 2 절연막(465)을 형성한다. 이때, 상기 제 2 절연막(465)은 일반적인 절연막으로 사용되는 SiO2, SiNx, SiON 및 이의 등가물로 이루어지는 것이 바람직하다. 즉, 상기 제 2 절연막(465)은 제 1 절연막(461)에 비하여 상대적으로 저 유전 물질로 이루어지는 것이 바람직하다.
상기 제 2 절연막(465)을 형성한 후, 상기 활성층(430)의 소스/드레인 영역(431, 435)의 일부를 노출시키는 콘택 홀(467)을 형성하고, 소정의 전도성 물질을 증착하고 패터닝하여, 상기 TFT 영역에는 상기 콘택 홀(467)을 통하여 상기 소스/드레인 영역(431, 435)과 전기적으로 연결되는 소스/드레인 전극(471, 475)과, 상기 캐패시터 영역에는 상기 캐패시터 상부 전극(477)을 형성한다.
상기 소스/드레인 전극(471, 475) 및 캐패시터 상부 전극(477)을 형성한 후, 상기 절연 기판(410) 전면에 소정의 보호막(480)을 형성하여, TFT 패널(400)을 형성한다.
도 3d를 참조하면, 상기 TFT 패널(400)을 형성한 후, 상기 보호막(480)을 패터닝하여, 상기 소스/드레인 전극(471, 475) 중 어느 하나, 예를 들면, 드레인 전극()의 일부를 노출시키는 비아 홀(485)을 형성하고, 상기 비아 홀(485)을 통하여 상기 소스/드레인 전극(471, 475) 중 어느 하나, 예를 들면, 상기 드레인 전 극(475)과 전기적으로 연결되는 EL 소자(500)를 형성한다.
이후에는 일반적인 유기 전계 발광 표시 장치의 제조 공정, 즉, 봉지 등의 공정을 통하여, 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치를 완성한다.
상기한 바와 같이 본 발명에 따르면, 본 발명은 TFT 패널의 TFT 영역 및 캐패시터 영역의 층간 절연막의 유전율을 달리할 수 있는 TFT 패널 및 이의 제조 방법, 그리고 이를 구비하는 유기 전계 발광 표시 장치를 제공할 수 있다.
보다 궁극적으로, 본 발명은 TFT 패널 캐패시터 영역에 고 유전율의 층간 절연막을 적용하여 캐패시터 충전 용량이 향상된 TFT 패널 및 이의 제조 방법, 그리고 이를 구비하는 유기 전계 발광 표시 장치를 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (22)
- TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판의 TFT 영역 상에 형성되며, 소스/드레인 영역을 구비하는 활성층과;상기 TFT 영역의 게이트 절연막 상에 형성된 게이트 전극과, 상기 캐패시터 영역의 게이트 절연막 상에 형성된 캐패시터 하부 전극과;상기 게이트 전극 및 캐피시터 하부 전극을 구비하는 절연 기판 전면에 형성된 층간 절연막과;상기 TFT 영역의 층간 절연막 상에 형성되어 상기 활성층의 소스/드레인 영역과 전기적으로 연결되는 소스/드레인 전극과, 상기 캐패시터 영역의 상기 층간 절연막 상에 형성되어 상기 캐패시터 하부 전극과 대응하는 캐패시터 상부 전극을 구비하며,상기 층간 절연막은 상기 TFT 영역과 캐패시터 영역에서의 유전율가 다른 것을 특징으로 하는 TFT 패널.
- 제 1항에 있어서,상기 캐패시터 영역에서의 층간 절연막의 유전율는 상기 TFT 영역에서의 층간 절연막의 유전율보다 큰 것을 특징으로 하는 TFT 패널.
- 제 1항에 있어서,상기 층간 절연막은상기 캐패시터 하부 전극 상에 형성된 제 1 절연막 패턴과;상기 캐패시터 하부 전극 상의 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함하는 것을 특징으로 하는 TFT 패널.
- 제 1항에 있어서,상기 층간 절연막은상기 TFT 영역에서는 상기 게이트 전극 상부가 제거되며, 상기 캐패시터 영역에서는 상기 캐패시터 하부 전극 상에 형성된 제 1 절연막 패턴과;상기 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함하는 것을 특징으로 하는 TFT 패널.
- 제 3항 및 제 4항 중 어느 하나의 항에 있어서,상기 제 1 절연막은 상기 제 2 절연막보다 고유전 물질로 이루어지는 것을 특징으로 하는 TFT 패널.
- 제 3항 및 제 4항 중 어느 하나의 항에 있어서,상기 제 1 절연막은 Ta2O5, TiO2, SiNx 또는 Al2O3로 이루어지는 것을 특징으로 하는 TFT 패널.
- 제 3항 및 제 4항 중 어느 하나의 항에 있어서,상기 제 2 절연막은 SiO2, SiNx, SiON 중 어느 하나로 이루어지는 것을 특징으로 하는 TFT 패널.
- 제 1항에 있어서,상기 소스/드레인 전극 및 캐패시터 상부 전극을 구비하는 절연 기판 전면에 형성된 보호막을 더 구비하는 것을 특징으로 하는 TFT 패널.
- TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판의 TFT 영역 상에 소스/드레인 영역을 구비하는 활성층을 형성하는 단계와;상기 절연 기판 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 TFT 영역에는 게이트 전극을, 캐패시터 영역에는 캐패시터 하부 전극을 형성하는 단계와;상기 게이트 전극 및 캐패시터 하부 전극을 구비하는 절연 기판 상에 층간 절연막을 형성하는 단계와;상기 활성층의 소스/드레인 영역과 전기적으로 연결되는 소스/드레인 전극을, 상기 캐패시터 영역에는 캐패시터 상부 전극을 형성하는 단계를 포함하며,상기 층간 절연막은 상기 TFT 영역과 캐패시터 영역에서의 유전율가 다른 것을 특징으로 하는 TFT 패널의 제조 방법.
- 제 9항에 있어서,상기 캐패시터 영역에서의 층간 절연막의 유전율는 상기 TFT 영역에서의 층간 절연막의 유전율보다 큰 것을 특징으로 하는 TFT 패널의 제조 방법.
- 제 9항에 있어서,상기 층간 절연막을 형성하는 단계는상기 캐패시터 상부 전극을 구비하는 절연 기판 전면에 제 1 절연막을 형성하고 패터닝하여, 상기 캐패시터 상부 전극 상에 제 1 절연막 패턴을 형성하는 단계와;상기 제 1 절연막 패턴을 구비하는 절연 기판 전면에 저유전 물질을 도포하여 제 2 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT 패널의 제조 방법.
- 제 9항에 있어서,상기 층간 절연막을 형성하는 단계는상기 캐패시터 상부 전극을 구비하는 절연 기판 전면에 제 1 절연막을 형성하고 패터닝하여, 상기 게이트 전극의 상부는 제거되며, 상기 캐패시터 상부 전극 상에는 잔류하는 제 1 절연막 패턴을 형성하는 단계와;상기 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함하는 것을 특징으로 하는 TFT 패널의 제조 방법.
- 제 11항 및 제 12항 중 어느 하나의 항에 있어서,상기 제 1 절연막은 상기 제 2 절연막보다 고유전 물질로 이루어지는 것을 특징으로 하는 TFT 패널의 제조 방법.
- 제 11항 및 제 12항 중 어느 하나의 항에 있어서,상기 제 1 절연막은 Ta2O5, TiO2, SiNx 또는 Al2O3로 이루어지는 것을 특징으로 하는 TFT 패널의 제조 방법.
- 제 11항 및 제 12항 중 어느 하나의 항에 있어서,상기 제 2 절연막은 SiO2, SiNx, SiON 중 어느 하나로 이루어지는 것을 특징으로 하는 TFT 패널의 제조 방법.
- 제 9항에 있어서,상기 소스/드레인 전극 및 캐패시터 상부 전극을 구비하는 절연 기판 전면에 보호막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 TFT 패널의 제조 방법.
- TFT 영역 및 캐패시터 영역으로 구분되는 절연 기판의 TFT 영역 상에 형성되며, 소스/드레인 영역을 구비하는 활성층과;상기 TFT 영역의 게이트 절연막 상에 형성된 게이트 전극과, 상기 캐패시터 영역의 게이트 절연막 상에 형성된 캐패시터 하부 전극과;상기 게이트 전극 및 캐피시터 하부 전극을 구비하는 절연 기판 전면에 형성된 층간 절연막과;상기 TFT 영역의 층간 절연막 상에 형성되어 상기 활성층의 소스/드레인 영역과 전기적으로 연결되는 소스/드레인 전극과, 상기 캐패시터 영역의 상기 층간 절연막 상에 형성되어 상기 캐패시터 하부 전극과 대응하는 캐패시터 상부 전극과;상기 소스/드레인 전극 및 캐패시터 상부 전극을 구비하는 절연 기판 전면에 형성된 보호막과;상기 소스/드레인 전극 중 어느 하나와 전기적으로 연결되는 EL 소자를 구비하며,상기 층간 절연막은 상기 TFT 영역과 캐패시터 영역에서의 유전율가 다른 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 17항에 있어서,상기 캐패시터 영역에서의 층간 절연막의 유전율는 상기 TFT 영역에서의 층간 절연막의 유기 전계 발광 표시 장치.
- 제 17항에 있어서,상기 층간 절연막은상기 캐패시터 하부 전극 상에 형성된 제 1 절연막 패턴과;상기 캐패시터 하부 전극 상의 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 17항에 있어서,상기 층간 절연막은상기 TFT 영역에서는 상기 게이트 전극 상부가 제거되며, 상기 캐패시터 영역에서는 상기 캐패시터 하부 전극 상에 형성된 제 1 절연막 패턴과;상기 제 1 절연막을 구비하는 절연 기판 전면에 형성된 제 2 절연막을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 19항 및 제 20항 중 어느 하나의 항에 있어서,상기 제 1 절연막은 상기 제 2 절연막보다 고유전 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 17항에 있어서,상기 소스/드레인 전극 및 캐패시터 상부 전극을 구비하는 절연 기판 전면에 형성된 보호막을 더 구비하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060031134A KR100782461B1 (ko) | 2006-04-05 | 2006-04-05 | Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 |
| US11/783,097 US8053779B2 (en) | 2006-04-05 | 2007-04-05 | Thin film transistor panel, method of fabricating the same, and organic light emitting display device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060031134A KR100782461B1 (ko) | 2006-04-05 | 2006-04-05 | Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070099845A true KR20070099845A (ko) | 2007-10-10 |
| KR100782461B1 KR100782461B1 (ko) | 2007-12-05 |
Family
ID=38575828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060031134A KR100782461B1 (ko) | 2006-04-05 | 2006-04-05 | Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8053779B2 (ko) |
| KR (1) | KR100782461B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140088733A (ko) * | 2013-01-03 | 2014-07-11 | 삼성디스플레이 주식회사 | 평판표시장치용 백플레인 및 그의 제조 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100964227B1 (ko) * | 2008-05-06 | 2010-06-17 | 삼성모바일디스플레이주식회사 | 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법 |
| KR102097932B1 (ko) | 2009-07-31 | 2020-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| KR101073565B1 (ko) * | 2010-02-08 | 2011-10-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시장치 및 이의 제조방법 |
| KR101084198B1 (ko) * | 2010-02-24 | 2011-11-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| JP6019329B2 (ja) * | 2011-03-31 | 2016-11-02 | 株式会社Ｊｏｌｅｄ | 表示装置および電子機器 |
| KR101810047B1 (ko) * | 2011-07-28 | 2017-12-19 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| KR102014169B1 (ko) * | 2012-07-30 | 2019-08-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR102060536B1 (ko) * | 2013-04-26 | 2019-12-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20150003581A (ko) | 2013-07-01 | 2015-01-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102103960B1 (ko) * | 2013-08-16 | 2020-04-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR102327087B1 (ko) * | 2014-10-14 | 2021-11-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN104409413B (zh) * | 2014-11-06 | 2017-12-08 | 京东方科技集团股份有限公司 | 阵列基板制备方法 |
| KR102446890B1 (ko) * | 2015-06-11 | 2022-09-26 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조 방법 |
| KR20170143082A (ko) * | 2016-06-17 | 2017-12-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR102654289B1 (ko) * | 2018-10-05 | 2024-04-03 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724037B2 (en) * | 2000-07-21 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and semiconductor device |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| KR100699987B1 (ko) * | 2001-08-06 | 2007-03-26 | 삼성에스디아이 주식회사 | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 |
| US6794262B2 (en) | 2002-09-23 | 2004-09-21 | Infineon Technologies Ag | MIM capacitor structures and fabrication methods in dual-damascene structures |
| KR20040059362A (ko) | 2002-12-28 | 2004-07-05 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그의 제조 방법 |
| JP2004296802A (ja) | 2003-03-27 | 2004-10-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100635066B1 (ko) * | 2004-06-03 | 2006-10-16 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그의 제조 방법 |
| US8278818B2 (en) * | 2004-06-04 | 2012-10-02 | Samsung Mobile Display Co., Ltd. | Electroluminescent display device and method of fabricating the same |
| KR100600878B1 (ko) * | 2004-06-29 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| KR100683678B1 (ko) * | 2004-07-07 | 2007-02-15 | 삼성에스디아이 주식회사 | 유기 발광 소자 |
| KR100696518B1 (ko) * | 2005-05-02 | 2007-03-19 | 삼성에스디아이 주식회사 | 평판표시장치 |
-
2006
- 2006-04-05 KR KR1020060031134A patent/KR100782461B1/ko active IP Right Grant
-
2007
- 2007-04-05 US US11/783,097 patent/US8053779B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140088733A (ko) * | 2013-01-03 | 2014-07-11 | 삼성디스플레이 주식회사 | 평판표시장치용 백플레인 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100782461B1 (ko) | 2007-12-05 |
| US20070238227A1 (en) | 2007-10-11 |
| US8053779B2 (en) | 2011-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100782461B1 (ko) | Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 | |
| KR102015846B1 (ko) | 유기전계 발광소자 | |
| KR102130139B1 (ko) | 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| KR101920766B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
| US8455893B2 (en) | Light-emitting apparatus and production method thereof | |
| US8729538B2 (en) | Organic light emitting diode device and method for fabricating the same | |
| KR101781532B1 (ko) | 유기 발광 표시 장치와 그 제조방법 | |
| CN104716091A (zh) | 阵列基板的制备方法、阵列基板和有机发光显示器件 | |
| KR100685841B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| JP6868676B2 (ja) | 電界発光表示装置およびその製造方法 | |
| KR102062912B1 (ko) | 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| US11758786B2 (en) | Array substrate, fabricating method therefor and display panel | |
| WO2023280110A1 (zh) | 显示基板及其制备方法 | |
| US20140097418A1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| KR100728129B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR102053440B1 (ko) | 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| KR101101109B1 (ko) | 유기전계발광 표시 장치 | |
| JP2010287634A (ja) | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 | |
| KR102355605B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR20060124337A (ko) | 디스플레이 장치와 그 제조방법 | |
| KR20160084546A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20070056626A (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR101404159B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
| US20190006625A1 (en) | Light-emitting element and display device having the light-emitting element | |
| KR100708863B1 (ko) | 유기 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 13 |