KR20060124337A - 디스플레이 장치와 그 제조방법 - Google Patents
디스플레이 장치와 그 제조방법 Download PDFInfo
- Publication number
- KR20060124337A KR20060124337A KR1020050046205A KR20050046205A KR20060124337A KR 20060124337 A KR20060124337 A KR 20060124337A KR 1020050046205 A KR1020050046205 A KR 1020050046205A KR 20050046205 A KR20050046205 A KR 20050046205A KR 20060124337 A KR20060124337 A KR 20060124337A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- organic light
- emitting layer
- hole injection
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005192 partition Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims description 51
- 239000007924 injection Substances 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 claims description 6
- 229940005642 polystyrene sulfonic acid Drugs 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 119
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 5
- 238000001035 drying Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007900 aqueous suspension Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 229920001600 hydrophobic polymer Polymers 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/917—Electroluminescent
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 디스플레이 장치와 그 제조방법에 관한 것이다. 본 발명에 따른 디스플레이 장치는 기판 소재 상에 형성되어 있는 박막트랜지스터와; 상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극과; 인접한 상기 화소전극 간을 구획하는 친수성 격벽과; 상기 화소전극과 상기 격벽을 덮고 있으며 순차적으로 형성되어 있는 정공주입층 및 제1유기발광층과; 상기 제1유기발광층을 부분적으로 덮고 있는 제2유기발광층 및 제3유기발광층을 포함하는 것을 특징으로 한다. 이에 의하여 정공 주입 효율이 개선된 디스플레이 장치가 제공된다.
Description
도 1은 본발명의 제1실시예에 따른 디스플레이 장치의 단면도이고,
도 2a 내지 도 2e는 본발명의 제1실시예에 따른 디스플레이 장치의 제조방법을 순차적으로 도시한 단면도이고,
도 3은 본발명의 제2실시예에 따른 디스플레이 장치의 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
10 : 기판소재 20 : 박막트랜지스터
31 : 보호막 32 : 화소전극
41 : 친수성 격벽 51 : 정공주입층
61, 62, 63 : 유기발광층 71 : 공통전극
본 발명은, 디스플레이 장치와 그 제조방법에 관한 것으로서, 더 자세하게는, 친수성 격벽 상에 정공주입층을 형성하여 정공 주입 효율을 개선시킨 디스플레이 장치와 그 제조방법에 관한 것이다.
평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 OLED(organic light emitting diode)가 각광 받고 있다. OLED는 구동방식에 따라 수동형(passive matrix)과 능동형(active matrix)으로 나누어진다. 이중 수동형은 제조과정은 간단하지만 디스플레이 면적과 해상도가 증가할수록 소비전력이 급격히 증가하는 문제가 있다. 따라서 수동형은 주로 소형 디스플레이에 응용되고 있다. 반면 능동형은 제조과정은 복잡하지만 대화면과 고해상도를 실현할 수 있는 장점이 있다.
능동형 OLED는 박막트랜지스터가 각 화소 영역마다 연결되어, 각 화소 영역별로 유기발광층의 발광을 제어한다. 각 화소 영역에는 화소전극이 위치하고 있는데, 각 화소전극은 독립된 구동을 위해 인접한 화소전극과 전기적으로 분리되어 있다. 또한 화소 영역간에는 화소전극보다 더 높은 격벽이 형성되어 있는데, 이 격벽은 화소전극 간의 단락을 방지하고 화소 영역 간을 분리하는 역할을 한다. 격벽 사이의 화소전극 상에는 정공주입층과 유기발광층이 순차적으로 형성되어 있다.
정공주입층은 통상 수상 서스펜션(aqueous suspension) 상태로 화소영역에 잉크 젯팅된 후 건조과정을 거쳐 형성된다. 그런데 격벽은 통상 소수성(hydrophobic)인 폴리아미드와 같은 고분자 물질로 이루어지기 때문에 격벽 주변에서 디웨팅(dewetting) 현상이 발생하여 격벽 주변에서 정공주입층의 두께가 얇아지게 된다. 이로 인해 격벽 주변에서 정공 주입 효율이 감소하여 휘도가 감소하는 문제가 있다.
따라서 본 발명의 목적은 정공 주입 효율이 우수한 디스플레이 장치를 제공하는 것이다.
또한 본 발명의 다른 목적은 정공 주입 효율이 우수한 디스플레이 장치의 제조방법을 제공하는 것이다.
상기 본발명의 목적은 기판 소재상에 형성되어 있는 박막트랜지스터와; 상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극과; 인접한 상기 화소전극 간을 구획하는 친수성 격벽과; 상기 화소전극과 상기 격벽을 덮고 있으며 순차적으로 형성되어 있는 정공주입층 및 제1유기발광층과; 상기 제1유기발광층을 부분적으로 덮고 있는 제2유기발광층 및 제3유기발광층을 포함하는 것에 의하여 달성될 수 있다.
상기 친수성 격벽은 실리콘 옥사이드로 만들어진 것이 바람직하다.
상기 화소전극 상에서 상기 제1유기발광층은 상기 친수성 격벽보다 높게 위치하는 것이 바람직하다.
상기 친수성 격벽의 두께는 1000 내지 1500Å일 수 있다.
상기 정공주입층 및 상기 제1유기발광층은 각각 연속적으로 도포되어(continuous coating) 있는 것이 바람직하다.
상기 제1유기발광층은 청색을 발광하는 것일 수 있으며, 상기 제2유기발광층과 상기 제3유기발광층 중 어느 하나는 적색을 발광하며, 다른 하나는 녹색을 발광하는 것일 수 있다.
상기 제2유기발광층과 상기 제3유기발광층은 상기 화소전극 상에 위치하는 것이 바람직하다.
상기 정공주입층은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산을 포함하는 것이 바람직하다.
상기 유기발광층들은 고분자 물질인 것이 바람직하다.
상기 박막트랜지스터의 채널부는 비정질 실리콘으로 이루어진 것일 수 있다.
상기 친수성 격벽은 상부로 갈수록 단면적이 작아지는 형태인 것이 바람직하다.
상기 유기발광층들 상에 형성되어 있는 공통전극을 더 포함하는 것이 바람직하다.
상기 본발명의 다른 목적은 기판 상에 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극을 형성하는 단계; 인접한 상기 화소전극 간을 구획하는 친수성 격벽을 형성하는 단계; 상기 화소전극과 상기 친수성 격벽을 덮도록 정공주입층 및 제1유기발광층을 순차적으로 형성하는 단계; 상기 제1유기발광층을 부분적으로 덮도록 제2유기발광층 및 제3유기발광층을 형성하는 단계를 포함하는 디스플레이 장치의 제조방법에 의하여 달성될 수 있다.
상기 친수성 격벽을 형성하는 단계는, 화학기상증착을 통해 실리콘 옥사이드층을 증착하는 단계와 상기 실리콘 옥사이드층을 패터닝하는 단계를 포함하는 것이 바람직하다.
상기 정공주입층과 상기 제1유기발광층은 슬릿 코팅법을 사용하여 연속적으로 도포되는 것이 바람직하다.
상기 화소전극 상에 위치하는 상기 제1유기발광층이 상기 격벽보다 높도록 형성하는 것이 바람직하다.
상기 정공주입층을 형성하는 단계는 물과 혼합된 정공주입물질을 도포하는 단계를 포함하는 것이 바람직하다.
상기 정공주입물질은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산을 포함하는 것이 바람직하다.
상기 제2유기발광층과 상기 제3유기발광층의 형성은 잉크젯 방법을 이용하여 수행되는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
도1은 본발명의 제1실시예에 따른 디스플레이 장치를 나타낸 단면도이다.
본 발명에 따른 디스플레이 장치(1)는 기판 소재(10) 상에 형성되어 있는 박막트랜지스터(20), 박막트랜지스터(20)에 전기적으로 연결되어 있는 화소전극(32), 화소전극(32) 간을 구획하는 친수성 격벽(41), 친수성 격벽(41) 상에 형성되어 있는 정공주입층(51)과 유기발광층(60), 유기발광층(60) 상에 형성되어 있는 공통전극(71)을 포함한다.
제1실시예에서는 비정질 실리콘을 사용한 박막트랜지스터(20)를 예시하였으나 폴리실리콘을 사용하는 박막트랜지스터를 사용할 수 있음은 물론이다.
제1실시예에 따른 박막트랜지스터(20)를 자세히 살펴보면 다음과 같다.
유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 기판 소재(10) 상에 게이트 전극(21)이 형성되어 있다.
기판 소재(10)과 게이트 전극(21) 위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(22)이 형성되어 있다. 게이트 전극(21)이 위치한 게이트 절연막(22) 상에는 비정질 실리콘으로 이루어진 반도체층(23)과 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(24)이 순차적으로 형성되어 있다. 여기서, 저항성 접촉층(24)은 게이트 전극(21)을 중심으로 양쪽으로 분리되어 있다.
저항 접촉층(24) 및 게이트 절연막(22) 위에는 소스 전극(25)과 드레인 전극(26)이 형성되어 있다. 소스 전극(25)과 드레인 전극(26)은 게이트 전극(21)을 중심으로 분리되어 있다.
소스 전극(25)과 드레인 전극(26) 및 이들이 가리지 않는 반도체층(23)의 상부에는 보호막(31)이 형성되어 있다. 보호막(31)은 실리콘 질화물(SiNx) 또는/그리고 유기막으로 이루어질 수 있다. 보호막(31)에는 드레인 전극(26)을 드러내는 접촉구(27)가 형성되어 있다.
보호막(31)의 상부에는 화소전극(32)이 형성되어 있다. 화소전극(32)은 음극(anode)라고도 불리며 유기발광층(60)에 정공을 공급한다. 화소전극(32)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어져 있다.
각 화소전극(32) 간에는 친수성 격벽(41)이 형성되어 있다. 친수성 격벽(41)은 화소전극(32) 간을 구분하여 화소영역을 정의하며 박막트랜지스터(20)와 접촉구(27) 상에 형성되어 있다. 친수성 격벽(41)은 박막트랜지스터(20)의 소스 전극(25)과 드레인 전극(26)이 공통전극(71)과 단락되는 것을 방지하는 역할도 한다.
친수성 격벽(41)은 소수성인 고분자 물질 대신 친수성인 물질, 예를 들어, 실리콘 질화물이나 실리콘 산화물과 같은 무기물로 이루어질 수 있다. 친수성 격벽(41)은 상부로 갈수록 단면적이 감소하는 형태를 가지고 있다.
친수성 격벽(41)과 친수성 격벽(41)이 가리지 않은 화소전극(32) 상에는 정공주입층(51, hole injecting layer)이 형성되어 있다. 정공주입층(51)은 화소전극(32)과 격벽(41) 표면을 모두 덮도록 연속적으로 코팅(continuous coating)되어 있다. 즉 정공주입층(51)은 화소전극(32)은 물론 격벽(41)의 측면과 상면도 모두 덮고 있는 것이다. 또한 정공주입층(51)은 화소전극(32)과 접하는 부분, 격벽(41)과 인접한 부분, 격벽(41)과 접촉하는 부분 모두 실질적으로 동일한 두께를 가지고 있다. 이와 같이 화소영역 전체에 정공주입층(51)이 균일한 두께로 형성되어 있기 때문에 정공 주입 효율이 우수하다.
정공주입층(51)은 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)과 폴리스티렌술폰산(PSS)과 같은 정공 주입 물질로 이루어져 있으며, 이들 정공 주입 물질을 물에 혼합시켜 수상 서스펜션 상태에서 잉크젯 방식으로 형성될 수 있다.
정공주입층(51)의 상부에는 제1유기발광층(61)이 형성되어 있다. 제1유기발광층(61)은 정공주입층(51)과 실질적으로 동일한 영역에 형성되어 있다. 이에 따라 화소전극(32)과 격벽(41)은 순차적으로 형성되어 있는 정공주입층(51)과 제1유기 발광층(61)으로 덮여 있게 된다. 제1유기발광층(61)도 정공주입층(51)과 같이 모든 부분에서 실질적으로 동일한 두께를 가지고 있다.
화소전극(32)에서 전달된 정공과 공통전극(71)에서 전달된 전자는 유기발광층(60)에서 결합하여 여기자(exciton)가 된 후, 여기자의 비활성화 과정에서 빛을 발생시킨다. 유기발광층(60)은 고분자 물질로 이루어져 있으며 제1유기발광층(60)은 청색을 발광하는 물질로 이루어져 있다.
여기서 제1유기발광층(61)은 친수성 격벽(41)보다 높게 형성되어 있다. 즉 친수성 격벽(41)의 두께(d1)는 정공주입층(51)의 두께(d2)와 제1유기발광층(61)의 두께(d3)의 합보다 작은 것이다. 친수성 격벽(41)의 두께(d1)는 1000 내지 1500Å일 수 있다. 친수성 격벽(41)이 낮게 형성되어 있으며 상부로 단면적이 좁아지는 형상을 가지므로 정공주입층(51) 및 제1유기발광층(61)이 연속적으로 형성되기 용이하며 친수성 격벽(41)의 측면에서 완만한 프로파일을 가질 수 있다.
제1유기발광층(61) 상에는 녹색을 발하는 제2유기발광층(62)과 적색을 발하는 제3유기발광층(63)이 형성되어 있다. 제2유기발광층(62)과 제3유기발광층(63)은 일정한 패턴으로 마련되며, 화소전극(32)에 대응하게 위치하고 있다. 제2유기발광층(62)과 제3유기발광층(63)은 전자는 공통전극(71)으로부터 직접 받지만 정공은 제1유기발광층(61)을 통해 전달받는다.
청색 발광층과 녹색 발광층이 같이 존재할 경우 에너지가 낮은 녹색이 발광되며 이때 청색 발광층은 에너지를 전달(energy transfer)하는 역할을 한다고 알려져 있다. 청색 발광층과 적색 발광층이 같이 존재하는 경우에도 에너지가 낮은 적색 빛이 생성된다.
따라서 제2유기발광층(62)이 형성된 화소영역에서는 청색을 발하는 제1유기발광층(61)이 존재하지만 녹색을 발광하게 된다. 한편 제3유기발광층(63)이 형성된 화소영역에서는 적색을 발광하게 된다.
유기발광층(60)의 상부에는 공통전극(71)이 위치한다. 공통전극(71)은 양극(cathode)이라고도 불리며 유기발광층(60)에 전자를 공급한다. 공통전극(71)은 알루미늄과 같은 불투명한 재질로 만들어 질 수 있으며, 이 경우 유기발광층(60)에서 발광된 빛은 기판 소재(11) 방향으로 출사되며 이를 바텀 에미션(bottom emission) 방식이라 한다.
도시하지는 않았지만 디스플레이장치(1)는 유기발광층(60)과 공통전극(71) 사이에 전자수송층(electron transfer layer)과 전자주입층(electron injection layer)을 더 포함할 수 있다. 또한 공통전극(71)의 보호를 위한 보호막, 유기발광층(60)으로의 수분 및 공기 침투를 방지하기 위한 봉지부재를 더 포함할 수 있다.
이상의 제1실시예에 따른 디스플레이 장치(1)에서 정공주입층(51)은 실질적으로 동일한 두께를 가지고 연속적으로 형성되어 있다. 이에 의해 화소영역 전체에 걸쳐 정공을 효율적으로 공급할 수 있게 되어 휘도가 상승한다.
이하에서는 본발명의 제1실시예에 따른 디스플레이 장치의 제조방법을 도 2a 내지 도 2e를 참조하여 설명한다.
먼저 도 2a와 같이 기판소재(10) 상에 박막트랜지스터(20)를 형성한다. 박막트랜지스터(20)는 채널부가 비정질 실리콘으로 이루어져 있으며 공지의 방법으로 제조될 수 있다. 박막트랜지스터(20) 형성 후 박막트랜지스터(20) 상에 보호막(31)을 형성한다. 보호막(31)이 실리콘 질화물인 경우 화학기상증착법을 사용할 수 있다. 이 후 보호막(31)을 사진식각하여 드레인 전극(26)을 드러내는 접촉구(27)를 형성한다. 접촉구(27)를 형성한 후 접촉구(27)를 통해 드레인 전극(26)과 연결되어 있는 화소전극(32)을 형성한다. 화소전극(32)은 ITO를 스퍼터링 방식으로 증착한 후 패터닝하여 형성할 수 있다.
그 후 도 2b와 같이 인접한 화소전극(32) 간에 친수성 격벽(41)을 형성한다. 친수성 격벽(41)이 실리콘 질화물로 이루어진 경우 친수성 격벽(41)은 화학기상증착에 의한 실리콘 질화물층의 증착 및 사진 식각을 통해 형성될 수 있다. 친수성 격벽(41)은 상부로 갈수록 단면적이 좁아지게 형성되며 박막트랜지스터(20)와 접촉구(27) 상에 위치하고 있다.
그 후 도 2c와 같이 친수성 격벽(41)과 친수성 격벽(41)이 가리지 않는 화소전극(32) 상에 정공주입층(51)을 형성한다. 정공주입층(51)은 정공주입물질을 물과 섞어 노즐 코팅(nozzle coating) 또는 스핀 코팅(spin coating) 방법을 이용하여 형성할 수 있다. 친수성 격벽(41)의 친수성으로 인해 정공주입층(51)은 젖음성(wettability)이 증가하여 격벽(41) 전체에 걸쳐 균일한 두께로 형성될 수 있다. 또한 친수성 격벽(41)이 비교적 낮게 형성되어 있으며 상부로 갈수록 단면적이 좁아지기 때문에 친수성 격벽(41)의 측면(A)에서도 우수한 프로파일을 가질 수 있다. 노즐 코팅 또는 스핀 코팅 후 물을 제거하기 위한 건조 공정이 실시될 수 있다.
그 후 도 2d와 같이 정공주입층(51) 상에 제1유기발광층(61)을 형성한다. 제1유기발광층(61)은 발광 고분자를 유기용제에 녹인 후 노즐 코팅 또는 스핀 코팅 방법을 이용하여 형성할 수 있다. 제1유기발광층(61)은 정공주입층(51)과 같은 영역에 형성되며, 화소 영역에서의 제1유기발광층(61)은 친수성 격벽(41)보다 높게 위치한다. 노즐 코팅 또는 스핀 코팅 후 유기용제를 제거하기 위한 건조 공정이 실시될 수 있다. 건조 공정에서는 진동, 열처리, 질소 가스의 플로우 등이 사용될 수 있다.
이상의 정공주입층(51)과 제1유기발광층(61)의 형성은 잉크 젯 방법을 사용하지 않고 노즐 코팅 또는 스핀 코팅 방법을 사용하기 때문에 제조공정이 간단하다.
그 후 도 2e와 같이 제1유기발광층(61) 상에 제2유기발광층(62)과 제3유기발광층(63)을 형성한다. 제2유기발광층(62)과 제3유기발광층(63)은 잉크젯 방식을 사용하여 형성될 수 있다. 이때 제2유기발광층(62)과 제3유기발광층(63)이 형성될 부분은 친수성 격벽(41)에 의해 다소 함몰되어 있어 잉크젯 방식을 적용하기 용이하다.
이후 유기발광층(60)상에 공통전극(71)을 형성하면 도 1과 같은 디스플레이 장치가 완성된다.
이하 도 3을 참조하여 본발명의 제2실시예에 따른 디스플레이 장치에 대하여 설명하며, 제1실시예에 따른 디스플레이 장치와 다른 점을 중심으로 설명한다.
제2실시예에 따른 디스플레이 장치(1)에 있어서, 화소 영역 내에 있는 제1유기발광층(61)은 친수성 격벽(41)보다 낮게 위치한다. 즉 친수성 격벽(41)의 두께(d1)는 정공주입층(51)의 두께(d2)와 제1유기발광층(61)의 두께(d3)의 합보다 크다. 제2실시예에 따르면 박막트랜지스터(20)와 공통전극(71)사이에 충분한 거리가 확보되어 불필요한 용량형성이 억제된다.
비록 본발명의 몇몇 실시예들이 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 정공 주입 효율이 우수한 디스플레이 장치가 제공된다. 또한 정공 주입 효율이 우수한 디스플레이 장치의 제조방법이 제공된다.
Claims (20)
- 기판 소재상에 형성되어 있는 박막트랜지스터와;상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극과;인접한 상기 화소전극 간을 구획하는 친수성 격벽과;상기 화소전극과 상기 격벽을 덮고 있으며 순차적으로 형성되어 있는 정공주입층 및 제1유기발광층과;상기 제1유기발광층을 부분적으로 덮고 있는 제2유기발광층 및 제3유기발광층을 포함하는 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 친수성 격벽은 실리콘 옥사이드로 만들어진 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 화소전극 상에서 상기 제1유기발광층은 상기 친수성 격벽보다 높게 위치하는 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 친수성 격벽의 두께는 1000 내지 1500Å인 것을 특징으로 하는 디스플 레이 장치.
- 제 1항에 있어서,상기 정공주입층 및 상기 제1유기발광층은 각각 연속적으로 도포되어(continuous coating) 있는 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 제1유기발광층은 청색을 발광하는 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 제2유기발광층과 상기 제3유기발광층 중 어느 하나는 적색을 발광하며, 다른 하나는 녹색을 발광하는 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 제2유기발광층과 상기 제3유기발광층은 상기 화소전극 상에 위치하는 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 정공주입층은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산을 포 함하는 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 유기발광층들은 고분자 물질인 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 박막트래지스터의 채널부는 비정질 실리콘으로 이루어진 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 친수성 격벽은 상부로 갈수록 단면적이 작아지는 형태인 것을 특징으로 하는 디스플레이 장치.
- 제 1항에 있어서,상기 유기발광층들 상에 형성되어 있는 공통전극을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
- 기판 상에 박막트랜지스터를 형성하는 단계;상기 박막트랜지스터와 전기적으로 연결되어 있는 화소전극을 형성하는 단계;인접한 상기 화소전극 간을 구획하는 친수성 격벽을 형성하는 단계;상기 화소전극과 상기 친수성 격벽을 덮도록 정공주입층 및 제1유기발광층을 순차적으로 형성하는 단계;상기 제1유기발광층을 부분적으로 덮도록 제2유기발광층 및 제3유기발광층을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
- 제14항에 있어서,상기 친수성 격벽을 형성하는 단계는,화학기상증착을 통해 실리콘 옥사이드층을 증착하는 단계와 상기 실리콘 옥사이드층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
- 제14항에 있어서,상기 정공주입층과 상기 제1유기발광층은 슬릿 코팅법을 사용하여 연속적으로 도포되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
- 제14항에 있어서,상기 화소전극 상에 위치하는 상기 제1유기발광층이 상기 격벽보다 높도록 형성하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
- 제14항에 있어서,상기 정공주입층을 형성하는 단계는 물과 혼합된 정공주입물질을 도포하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
- 제18항에 있어서,상기 정공주입물질은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.
- 제14항에 있어서,상기 제2유기발광층과 상기 제3유기발광층의 형성은 잉크젯 방법을 이용하여 수행되는 것을 특징으로 하는 디스플레이 장치의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050046205A KR101160840B1 (ko) | 2005-05-31 | 2005-05-31 | 디스플레이 장치와 그 제조방법 |
US11/408,378 US7649312B2 (en) | 2005-05-31 | 2006-04-21 | Display device with improved hole injection efficiency and method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050046205A KR101160840B1 (ko) | 2005-05-31 | 2005-05-31 | 디스플레이 장치와 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060124337A true KR20060124337A (ko) | 2006-12-05 |
KR101160840B1 KR101160840B1 (ko) | 2012-06-29 |
Family
ID=37462474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050046205A KR101160840B1 (ko) | 2005-05-31 | 2005-05-31 | 디스플레이 장치와 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7649312B2 (ko) |
KR (1) | KR101160840B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080058909A (ko) * | 2006-12-22 | 2008-06-26 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070053060A (ko) * | 2005-11-19 | 2007-05-23 | 삼성전자주식회사 | 표시장치와 이의 제조방법 |
KR101810047B1 (ko) * | 2011-07-28 | 2017-12-19 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
KR101945930B1 (ko) * | 2012-01-05 | 2019-02-11 | 삼성디스플레이 주식회사 | 유기 발광 소자 |
CN115394237A (zh) * | 2021-05-21 | 2022-11-25 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734441B2 (ja) * | 1996-01-29 | 1998-03-30 | 日本電気株式会社 | 有機薄膜el素子 |
JP3601716B2 (ja) | 1998-03-17 | 2004-12-15 | セイコーエプソン株式会社 | 有機el装置の製造方法 |
US7339317B2 (en) * | 2000-06-05 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having triplet and singlet compound in light-emitting layers |
JP3628997B2 (ja) | 2000-11-27 | 2005-03-16 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置の製造方法 |
JP3823916B2 (ja) * | 2001-12-18 | 2006-09-20 | セイコーエプソン株式会社 | 表示装置及び電子機器並びに表示装置の製造方法 |
KR100467553B1 (ko) * | 2002-05-21 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 고분자 유기전기발광 디스플레이 소자와 그 제조방법 |
KR100491146B1 (ko) * | 2002-11-04 | 2005-05-24 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 및 그의 제조방법 |
JP4216572B2 (ja) * | 2002-11-20 | 2009-01-28 | 株式会社東芝 | 有機el素子及び有機el表示装置 |
JP2004200146A (ja) * | 2002-12-05 | 2004-07-15 | Seiko Epson Corp | エレクトロルミネッセンス表示装置及びその製造方法並びに電子機器 |
JP2004319119A (ja) | 2003-04-11 | 2004-11-11 | Toshiba Matsushita Display Technology Co Ltd | 表示装置及びその製造方法 |
US7423373B2 (en) * | 2004-03-26 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
TWI367686B (en) * | 2004-04-07 | 2012-07-01 | Semiconductor Energy Lab | Light emitting device, electronic device, and television device |
KR100635066B1 (ko) * | 2004-06-03 | 2006-10-16 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그의 제조 방법 |
-
2005
- 2005-05-31 KR KR1020050046205A patent/KR101160840B1/ko active IP Right Grant
-
2006
- 2006-04-21 US US11/408,378 patent/US7649312B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080058909A (ko) * | 2006-12-22 | 2008-06-26 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
KR101586673B1 (ko) * | 2006-12-22 | 2016-01-20 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20060267489A1 (en) | 2006-11-30 |
KR101160840B1 (ko) | 2012-06-29 |
US7649312B2 (en) | 2010-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10665811B2 (en) | Electroluminescent display device | |
US7764013B2 (en) | Display device and manufacturing method | |
JP4374073B2 (ja) | 有機elディスプレイパネル | |
KR101990116B1 (ko) | 유기발광장치 및 그것의 제조방법 | |
KR101152140B1 (ko) | 디스플레이 장치와 디스플레이 장치의 제조방법 | |
CN100346481C (zh) | 有机电致发光显示器及其制造方法 | |
KR101296656B1 (ko) | 유기 발광 표시장치 및 그의 제조 방법 | |
KR100782461B1 (ko) | Tft패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 | |
KR20060125303A (ko) | 디스플레이장치 및 그 제조방법 | |
KR20120042068A (ko) | 유기 발광 표시 장치 | |
KR102568516B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
KR101160840B1 (ko) | 디스플레이 장치와 그 제조방법 | |
KR100661642B1 (ko) | 표시장치의 제조방법과 이에 의한 표시장치 | |
KR100900550B1 (ko) | 표시장치와 그 제조방법 | |
KR100746163B1 (ko) | 디스플레이장치 및 그 제조방법 | |
KR20180061777A (ko) | 유기발광다이오드 표시장치 | |
JP5540503B2 (ja) | 電子機器の製造方法及び短絡体 | |
KR101221184B1 (ko) | 유기 전계 발광 표시 장치 및 이의 제조 방법 | |
KR20070025032A (ko) | 디스플레이 장치와 디스플레이 장치의 제조방법 | |
KR100601371B1 (ko) | 유기 전계발광 표시 소자 및 이의 형성 방법 | |
JP5515488B2 (ja) | 発光装置、発光装置の製造方法及び電子機器 | |
JP5152115B2 (ja) | 発光パネルの製造方法及び発光パネルの製造装置 | |
KR20050063159A (ko) | 유기 전계발광 소자 및 그의 제조방법 | |
KR20080080974A (ko) | 표시 장치와 그 제조 방법 | |
KR20070073097A (ko) | 표시장치와 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 8 |