KR102060536B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102060536B1
KR102060536B1 KR1020130046776A KR20130046776A KR102060536B1 KR 102060536 B1 KR102060536 B1 KR 102060536B1 KR 1020130046776 A KR1020130046776 A KR 1020130046776A KR 20130046776 A KR20130046776 A KR 20130046776A KR 102060536 B1 KR102060536 B1 KR 102060536B1
Authority
KR
South Korea
Prior art keywords
driving
gate insulating
layer
semiconductor layer
transistor
Prior art date
Application number
KR1020130046776A
Other languages
English (en)
Other versions
KR20140128079A (ko
Inventor
강창욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130046776A priority Critical patent/KR102060536B1/ko
Priority to US14/074,921 priority patent/US9305987B2/en
Priority to CN201410166472.4A priority patent/CN104124267B/zh
Publication of KR20140128079A publication Critical patent/KR20140128079A/ko
Application granted granted Critical
Publication of KR102060536B1 publication Critical patent/KR102060536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 서로 이격되어 있는 스위칭 반도체층 및 구동 반도체층을 포함하는 반도체층, 상기 반도체층을 덮고 있는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 형성되어 있으며 상기 스위칭 반도체층과 중첩하고 있는 스위칭 게이트 전극, 상기 스위칭 게이트 전극을 덮고 있는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 형성되어 있으며 상기 구동 반도체층과 중첩하고 있는 구동 게이트 전극, 상기 구동 게이트 전극 및 제2 게이트 절연막을 덮고 있는 층간 절연막을 포함하고, 상기 제2 게이트 절연막은 상기 제1 게이트 절연막 위에 형성되어 있는 제2 하부 게이트 절연막, 상기 제2 하부 게이트 절연막 위에 형성되어 있는 크랙 차단막, 상기 크랙 차단막 위에 형성되어 있는 제2 상부 게이트 절연막을 포함할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터(Capacitor)가 형성되어 있다. 복수개의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다.
유기 발광 다이오드에 흐르는 구동 전류(Id)에 따라 유기 발광 다이오드가 발광하는 빛이 검은색(black)에서 흰색(white)으로 표현될 때, 검은색을 표현하는 게이트 전압과 흰색을 표현하는 게이트 전압간의 간격을 게이트 전압의 구동 범위로 정의한다. 유기 발광 표시 장치는 고해상도로 갈수록 하나의 화소의 크기가 작아지므로 화소당 흐르는 전류량이 감소하여 구동 트랜지스터의 게이트 전극에 인가되는 게이트 전압의 구동 범위(driving range)가 좁아지게 된다. 따라서, 풍부한 계조를 가지도록 구동 트랜지스터에 인가되는 게이트 전압(Vgs)의 크기를 조절하는 것은 어렵게 된다.
이를 방지하기 위해 구동 트랜지스터의 게이트 전극과 반도체층 사이에 제1 게이트 절연막 및 제2 게이트 절연막을 형성하여 구동 트랜지스터에 인가되는 게이트 전압의 구동 범위를 넓혀 풍부한 계조를 표현하는 구동 범위 확장 구조가 제안되었다. 그러나, 플렉서블 유기 발광 표시 장치에서 반도체층 하부의 폴리이미드막(Polyimide layer, PI) 또는 배리어막(Barrier layer) 형성하는 경우, 폴리이미드막 또는 배리어막은 점성이 높은 액상으로 증착한 후 경화시키므로 파티클(particle)이 발생할 확률이 높다. 이 경우, 단일막인 제2 게이트 절연막이 스토리지 커패시터의 유전체로 형성되는 경우 파티클에 의한 크랙(crack)이 스토리지 커패시터의 유전체인 제2 게이트 절연막까지 전달되어 스토리지 캡 누설 경로(capacitance leakage pass)가 형성될 수 있으며, 이 경우 오프 불량으로 발현할 수 있다.
본 발명은 전술한 배경 기술의 문제점을 해결하기 위한 것으로서, 구동 트랜지스터의 게이트 전극과 반도체층 사이에 제1 게이트 절연막 및 제2 게이트 절연막을 형성한 구동 범위 확장 구조에서 스토리지 캡 누설 경로의 발생을 방지하는 유기 발광 표시 장치에 관한 것이다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 서로 이격되어 있는 스위칭 반도체층 및 구동 반도체층을 포함하는 반도체층, 상기 반도체층을 덮고 있는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 형성되어 있으며 상기 스위칭 반도체층과 중첩하고 있는 스위칭 게이트 전극, 상기 스위칭 게이트 전극을 덮고 있는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 형성되어 있으며 상기 구동 반도체층과 중첩하고 있는 구동 게이트 전극, 상기 구동 게이트 전극 및 제2 게이트 절연막을 덮고 있는 층간 절연막을 포함하고, 상기 제2 게이트 절연막은 상기 제1 게이트 절연막 위에 형성되어 있는 제2 하부 게이트 절연막, 상기 제2 하부 게이트 절연막 위에 형성되어 있는 크랙 차단막, 상기 크랙 차단막 위에 형성되어 있는 제2 상부 게이트 절연막을 포함할 수 있다.
상기 기판은 폴리이미드막을 포함할 수 있고, 상기 기판과 상기 반도체층 사이에는 배리어막이 형성되어 있을 수 있다.
상기 제1 게이트 절연막 위에 형성되어 있는 제1 스토리지 축전판, 상기 제1 스토리지 축전판을 덮고 있는 상기 제2 게이트 절연막 위에 형성되어 있으며 상기 제1 스토리지 축전판과 중첩하고 있는 제2 스토리지 축전판을 포함하는 스토리지 커패시터를 더 포함할 수 있다.
상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선, 상기 스캔선과 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선, 상기 스캔선 및 상기 데이터선과 연결되어 있으며 상기 스위칭 반도체층 및 스위칭 게이트 전극을 포함하는 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 스위칭 드레인 전극과 연결되어 있으며 상기 구동 반도체층 및 구동 게이트 전극을 포함하는 구동 트랜지스터, 상기 구동 트랜지스터의 구동 드레인 전극에 연결되어 있는 유기 발광 다이오드를 더 포함할 수 있다.
상기 크랙 차단막은 자연 산화막을 포함할 수 있다.
본 발명에 따르면, 구동 트랜지스터의 게이트 전극과 반도체층 사이에 제1 게이트 절연막 및 제2 게이트 절연막을 형성한 구동 범위 확장 구조에서, 제2 게이트 절연막은 제2 하부 게이트 절연막, 크랙 차단막 및 제2 상부 게이트 절연막을 차례로 적층하여 형성함으로써, 폴리이미드막으로 이루어진 기판 또는 배리어막 증착 시 발생하는 파티클(particle)에 의한 크랙(crack)이 크랙 차단막에서 차단되도록 하여 스토리지 커패시터에 스토리지 캡 누설 경로가 형성되는 것을 방지할 수 있다.
따라서, 크랙에 기인한 오프 불량을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이다.
도 3은 도 2의 하나의 화소의 구체적인 배치도이다.
도 4는 도 3의 유기 발광 표시 장치를 IV-IV선을 따라 자른 단면도이다.
도 5는 도 3의 유기 발광 표시 장치를 V-V'선 및 V'-V"선을 따라 자른 단면도이다.
도 6은 도 5의 A 부분을 확대도시한 단면도로서, 크랙 차단막이 크랙을 차단하는 상태를 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 대하여 도 1 내지 도 6을 참고로 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소(1)는 복수의 신호선(121, 122, 123, 124, 171, 172), 복수의 신호선에 연결되어 있는 복수개의 트랜지스터(T1, T2, T3, T4, T5, T6), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
트랜지스터는 구동 트랜지스터(driving thin film transistor)(T1), 스위칭 트랜지스터(switching thin film transistor)(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)를 포함한다.
신호선은 스캔 신호(Sn)를 전달하는 스캔선(121), 초기화 트랜지스터(T4)에 이전 스캔 신호(Sn-1)를 전달하는 이전 스캔선(122), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(123), 스캔선(121)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(124)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(121)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(121)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 커패시터(Cst)의 일단(Cst1), 초기화 트랜지스터(T4)의 드레인 전극(D4) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 이전 스캔선(122)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(124)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 스토리지 커패시터(Cst)의 일단(Cst1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(S2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 구동 전압(ELVDD)이 유기 발광 다이오드(OLED)에 전달되어 유기 발광 다이오드(OLED)에 구동 전류(Id)가 흐르게 된다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 다이오드(OLED)는 구동 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.
이하에서 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 상세히 설명한다.
우선, 초기화 기간 동안 이전 스캔선(122)을 통해 로우 레벨(low level)의 이전 스캔 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(124)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴 온된다.
이 때, 구동 트랜지스터(T1)는 턴 온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극에 인가된다.
스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(En)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온된다.
그러면, 구동 트랜지스터(T1)의 게이트 전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(OLED)에 공급된다. 발광 기간동안 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다.
그러면 도 1에 도시한 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 2 내지 도 6을 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이고, 도 3은 도 2의 하나의 화소의 구체적인 배치도이고, 도 4는 도 3의 유기 발광 표시 장치를 IV-IV선을 따라 자른 단면도이고, 도 5는 도 3의 유기 발광 표시 장치를 V-V'선 및 V'-V"선을 따라 자른 단면도이고, 도 6은 도 5의 A 부분을 확대도시한 단면도로서, 크랙 차단막이 크랙을 차단하는 상태를 도시한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 스캔 신호(Sn), 이전 스캔 신호(Sn-1), 발광 제어 신호(En) 및 초기화 전압(Vint)을 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(121), 이전 스캔선(122), 발광 제어선(123) 및 초기화 전압선(124)을 포함하고, 스캔선(121), 이전 스캔선(122), 발광 제어선(123) 및 초기화 전압선(124) 모두와 교차하고 있으며 화소에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다.
또한, 화소에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)가 형성되어 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 반도체층(131)을 따라 형성되어 있으며, 반도체층(131)은 다양한 형상으로 굴곡되어 형성되어 있다. 이러한 반도체층(131)은 폴리 실리콘 또는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. 반도체층(131)이 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
반도체층(131)은 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 영역과, 채널 영역의 양 옆에 형성되어 있으며 채널 영역에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다.
이하에서 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구체적인 평면상 구조에 대해 우선 상세히 설명하고, 도 4 및 도 5를 참조하여 구체적인 단면상 구조에 대해 상세히 설명한다.
우선, 도 2 및 도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)를 포함하며, 이들 트랜지스터(T1, T2, T3, T4, T5, T6)는 반도체층(131)을 따라 형성되어 있으며, 이러한 반도체층(131)은 구동 트랜지스터(T1)에 형성되는 구동 반도체층(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 반도체층(131b), 보상 트랜지스터(T3)에 형성되는 보상 반도체층(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 반도체층(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 반도체층(131e) 및 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 반도체층(131f)을 포함한다.
구동 트랜지스터(T1)는 구동 반도체층(131a), 구동 게이트 전극(125a), 구동 소스 전극(176a) 및 구동 드레인 전극(177a)을 포함한다. 구동 소스 전극(176a)은 구동 반도체층(131a)에서 불순물이 도핑된 구동 소스 영역(176a)에 해당하고, 구동 드레인 전극(177a)은 구동 반도체층(131a)에서 불순물이 도핑된 구동 드레인 영역(177a)에 해당한다. 구동 게이트 전극(125a)은 구동 반도체층(131a)과 중첩하고 있으며, 구동 반도체층(131a)보다 넓은 면적을 차지하고 있다.
구동 게이트 전극(125a)은 스캔선(121), 이전 스캔선(122), 스위칭 게이트 전극(125b), 보상 게이트 전극(125c), 초기화 게이트 전극(125d) 및 제2 스토리지 축전판(127)과 동일한 물질로 동일한 층에 형성되어 있다.
스위칭 트랜지스터(T2)는 스위칭 반도체층(131b), 스위칭 게이트 전극(125b), 스위칭 소스 전극(176b) 및 스위칭 드레인 전극(177b)을 포함한다. 스위칭 소스 전극(176b)은 데이터선(171)에서 돌출된 부분이며, 스위칭 드레인 전극(177b)은 스위칭 반도체층(131b)에서 불순물이 도핑된 스위칭 드레인 영역(177b)에 해당한다.
보상 트랜지스터(T3)는 보상 반도체층(131c), 보상 게이트 전극(125c), 보상 소스 전극(176c) 및 보상 드레인 전극(177c)을 포함하고, 보상 소스 전극(176c)은 보상 반도체층(131c)에서 불순물이 도핑된 보상 소스 영역(176c)에 해당하고, 보상 드레인 전극(177c)은 연결 부재(174)에서 돌출된 부분이다.
초기화 트랜지스터(T4)는 초기화 반도체층(131d), 초기화 게이트 전극(125d), 초기화 소스 전극(176d) 및 초기화 드레인 전극(177d)을 포함한다. 초기화 소스 전극(176d)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 연속으로 형성된 접촉 구멍(61)을 통해 초기화 전압선(124) 및 초기화 반도체층(131d)과 동시에 연결되어 있으며, 초기화 드레인 전극(177d)은 연결 부재(174)의 타단으로서, 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 연속으로 형성된 접촉 구멍(63)을 통해 초기화 반도체층(131d)과 연결되어 있다.
동작 제어 트랜지스터(T5)는 동작 제어 반도체층(131e), 동작 제어 게이트 전극(125e), 동작 제어 소스 전극(176e) 및 동작 제어 드레인 전극(177e)을 포함한다. 동작 제어 소스 전극(176e)은 구동 전압선(172)의 일부분이며 접촉 구멍(71)을 통해 동작 제어 소스 영역(132e)과 연결되고, 동작 제어 드레인 전극(177e)은 동작 제어 반도체층(131e)에서 불순물이 도핑된 동작 제어 드레인 영역(177e)에 해당한다.
발광 제어 트랜지스터(T6)는 발광 제어 반도체층(131f), 발광 제어 게이트 전극(125f), 발광 제어 소스 전극(176f) 및 발광 제어 드레인 전극(177f)을 포함한다. 발광 제어 소스 전극(176f)은 발광 제어 반도체층(131f)에서 불순물이 도핑된 발광 제어 소스 영역(176f)에 해당한다.
구동 트랜지스터(T1)의 구동 반도체층(131a)의 일단은 스위칭 반도체층(131b) 및 동작 제어 반도체층(131e)과 연결되어 있으며, 구동 반도체층(131a)의 타단은 보상 반도체층(131c) 및 발광 제어 반도체층(131f)과 연결되어 있다. 따라서, 구동 소스 전극(176a)은 스위칭 드레인 전극(177b) 및 동작 제어 드레인 전극(177e)과 연결되고, 구동 드레인 전극(177a)은 보상 소스 전극(176c) 및 발광 제어 소스 전극(176f)과 연결된다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 축전판(126)과 제2 스토리지 축전판(127)을 포함한다. 여기서, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 축전판(126, 127) 사이의 전압에 의해 스토리지 캐패시턴스(Storage Capacitance)가 결정된다.
제1 스토리지 축전판(126)은 스캔선(121), 발광 제어선(123), 초기화 전압선(124), 스위칭 게이트 전극(125b), 보상 게이트 전극(125c), 동작 제어 게이트 전극(125e) 및 발광 제어 게이트 전극(125f)과 동일한 물질로 동일한 층에 형성되어 있고, 제2 스토리지 축전판(127)은 이전 스캔선(122), 구동 게이트 전극(125a) 및 초기화 게이트 전극(125d)과 동일한 물질로 동일한 층에 형성되어 있다. 이러한 제1 스토리지 축전판(126)과 제2 스토리지 축전판(127)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), Al-Ni-La 합금 및 Al-Nd 합금 중 하나 이상의 금속을 포함하는 게이트 배선으로 형성할 수 있다. 따라서, 스토리지 커패시터(Cst)의 어느 하나의 축전판을 반도체층으로 형성하는 구조에 비해 스토리지 캐패시턴스를 향상시킬 수 있다.
또한, 스토리지 커패시터(Cst)와 중첩하며 지나가는 구동 전압선(172)은 초기화 전압선(124), 이전 스캔선(122) 및 초기화 트랜지스터(T4)와 교차하며 지나간다. 구동 전압선(172)의 일부는 동작 제어 소스 전극(176e)에 해당되며 접촉 구멍(71)을 통해 동작 제어 소스 영역(132e)과 연결되어 있고, 구동 전압선(172)의 다른 일부는 층간 절연막(160)에 형성된 접촉 구멍(66)을 통해 제2 스토리지 축전판(127)과 연결되어 있다.
구동 전압선(172)과 평행하게 동일한 층에 연결 부재(174)가 형성되어 있다. 연결 부재(174)는 구동 게이트 전극(125a)과 제1 스토리지 축전판(126)을 연결하고 있다. 연결 부재(174)의 일단(174a)은 층간 절연막(160)에 형성된 접촉 구멍(67)을 통해 구동 게이트 전극(125a)과 연결되어 있고, 연결 부재(174)의 타단(177d)은 초기화 트랜지스터(T4)의 초기화 드레인 전극(177d)에 해당하며, 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 연속하여 형성된 접촉 구멍(63)을 통해 초기화 트랜지스터(T4)의 초기화 반도체층(131d)과 연결되어 있다. 또한, 연결 부재(174)의 중간 돌출부(177c)는 보상 트랜지스터(T3)의 보상 드레인 전극(177c)에 해당하며, 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 연속하여 형성된 접촉 구멍(68)을 통해 보상 트랜지스터(T3)의 보상 반도체층(131c)과 연결되어 있다. 또한, 연결 부재(174)의 중간 돌출부(177c)는 스토리지 개구부(127a) 내부에 위치하고 있는 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(68)을 통해 제1 스토리지 축전판(126)과 연결되어 있다.
따라서, 스토리지 커패시터(Cst)의 제1 스토리지 축전판(126)은 연결 부재(174)의 중간 돌출부(177c) 및 타단(177d)을 통해 각각 보상 반도체층(125c) 및 초기화 반도체층(125d)과 연결되어 있으며, 연결 부재(174)의 일단(174a)을 통해 구동 게이트 전극(125a)과 연결되어 있다. 그리고, 스토리지 커패시터(Cst)의 제2 스토리지 축전판(127)은 층간 절연막(160)에 형성된 접촉 구멍(66)을 통해 구동 전압선(172)과 연결되어 있다. 이 때, 제2 스토리지 축전판(127)에는 연결 부재(174)의 중간 돌출부(177c)와 제1 스토리지 축전판(126)을 연결하기 위한 스토리지 개구부(127a)가 형성되어 있다.
따라서, 스토리지 커패시터(Cst)는 구동 전압선(172)을 통해 전달된 구동 전압(ELVDD)과 구동 게이트 전극(125a)의 게이트 전압간의 차에 대응하는 스토리지 캐패시턴스가 저장된다.
한편, 스위칭 트랜지스터(T2)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(125b)은 스캔선(121)에 연결되어 있고, 스위칭 소스 전극(176b)은 데이터선(171)에 연결되어 있으며, 스위칭 드레인 전극(177b)은 구동 트랜지스터(T1) 및 동작 제어 트랜지스터(T5)와 연결되어 있다. 그리고, 발광 제어 트랜지스터(T6)의 발광 제어 드레인 전극(177f)은 보호막(180)에 형성된 접촉 구멍(181)를 통해 유기 발광 다이이드(70)의 화소 전극(191)과 직접 연결되어 있다.
이하, 도 4 및 도 5를 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
이 때, 구동 트랜지스터(T1), 스위칭 트랜지스터(T2) 및 발광 제어 트랜지스터(T6)를 중심으로 트랜지스터의 구조에 대해 설명한다. 그리고 보상 트랜지스터(T3)는 스위칭 트랜지스터(T2)의 적층 구조와 대부분 동일하고, 초기화 트랜지스터(T4)는 구동 트랜지스터(T1)의 적층 구조와 대부분 동일하고, 동작 제어 트랜지스터(T5)는 발광 제어 트랜지스터(T6)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.
기판(110) 위에는 배리어막(120)이 형성되어 있고, 기판(110)은 플라스틱, 폴리이미드막 등의 플렉서블 기판으로 형성되어 있다.
배리어막(120) 위에는 구동 반도체층(131a), 스위칭 반도체층(131b), 발광 제어 반도체층(131f)이 형성되어 있다. 구동 반도체층(131a)은 구동 채널 영역(131a1) 및 구동 채널 영역(131a1)을 사이에 두고 서로 마주보는 구동 소스 영역(176a) 및 구동 드레인 영역(177a)을 포함하고, 스위칭 반도체층(131b)은 스위칭 채널 영역(131b1) 및 스위칭 채널 영역(131b1)을 사이에 두고 서로 마주보는 스위칭 소스 영역(132b) 및 스위칭 드레인 영역(177b)을 포함하며, 발광 제어 트랜지스터(T6)는 발광 제어 채널 영역(131f1), 발광 제어 소스 영역(176f) 및 발광 제어 드레인 영역(133f)을 포함한다.
스위칭 반도체층(131a), 구동 반도체층(131b), 발광 제어 반도체층(131f) 위에는 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성된 제1 게이트 절연막(141)이 형성되어 있다.
제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(125b) 및 보상 게이트 전극(125c)을 포함하는 스캔선(121), 동작 제어 게이트 전극(125e) 및 발광 제어 게이트 전극(125f)을 포함하는 발광 제어선(123), 초기화 전압선(124) 및 제1 스토리지 축전판(126)을 포함하는 제1 게이트 배선(121, 123, 124, 125b, 125c, 125e, 125f, 126)이 형성되어 있다.
제1 게이트 배선(121, 123, 124, 125b, 125c, 125e, 125f, 126) 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 형성되어 있다. 제2 게이트 절연막(142)은 제1 게이트 절연막(141) 위에 형성되어 있는 제2 하부 게이트 절연막(1421), 제2 하부 게이트 절연막(1421) 위에 형성되어 있는 크랙 차단막(1423), 크랙 차단막(1423) 위에 형성되어 있는 제2 상부 게이트 절연막(1422)을 포함한다.
제2 하부 게이트 절연막(1421) 및 제2 상부 게이트 절연막(1422)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성되어 있으며, 크랙 차단막(1423)은 자연 산화막으로 형성되어 있다.
크랙 산화막(1423)은 제2 하부 게이트 절연막(1421)과 제2 상부 게이트 절연막(1422)의 형성 공정 사이에 시간 간격을 두어 자연 산화막으로 형성할 수 있다.
도 6에 도시한 바와 같이, 크랙 차단막은 폴리이미드막으로 이루어진 기판 또는 배리어막(120) 증착 시 발생하는 파티클(1)에 의한 크랙(C)이 스토리지 커패시터까지 전달되는 것을 차단한다. 따라서, 스토리지 캡 누설 경로가 형성되는 것을 방지하여 크랙에 기인한 오프 불량을 감소시킬 수 있다.
제2 게이트 절연막(142) 위에는 구동 게이트 전극(125a), 이전 스캔선(122) 및 제2 스토리지 축전판(127)을 포함하는 제2 게이트 배선(122, 125a, 127)이 형성되어 있다.
이와 같이, 구동 반도체층(131a)과 구동 게이트 전극(125a) 사이에는 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)이 형성되어 있어 구동 반도체층(131a)과 구동 게이트 전극(125a) 사이의 간격은 넓어지게 된다. 따라서, 모든 계조를 표현하기 위해 구동 게이트 전극(125a)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다.
제2 게이트 배선(122, 125a, 127) 및 제2 게이트 절연막(142) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 제1 게이트 절연막(141)과 마찬가지로, 질화 규소(SiNx) 또는 산화 규소(SiO2) 등의 세라믹(ceramic) 계열의 소재를 사용하여 만들어진다.
층간 절연막(160) 위에는 스위칭 소스 전극(176b)를 포함하는 데이터선(171), 초기화 드레인 전극(177d) 및 보상 드레인 전극(177c)를 포함하는 연결 부재(174), 발광 제어 드레인 전극(177f), 구동 제어 소스 전극(176e)을 포함하는 구동 전압선(172)을 포함하는 데이터 배선이 형성되어 있다.
그리고 발광 제어 드레인 전극(177f)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(72)을 통해 발광 제어 반도체층(131f)의 발광 제어 드레인 영역(133f)과 연결되어 있다. 그리고, 연결 부재(174)의 중간 돌출부(177c)는 제2 게이트 절연막(142) 및 층간 절연막(160)에 연속하여 형성된 접촉 구멍(68)을 통해 제1 스토리지 축전판(126)과 연결되어 있고, 연결 부재(174)의 중간 돌출부(177c)는 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 연속하여 형성된 접촉 구멍(68)을 통해 보상 트랜지스터(T3)의 보상 반도체층(131c)과 연결되어 있다.
층간 절연막(160) 상에는 데이터 배선(171, 172, 174, 177f)을 덮는 보호막(180)이 형성되어 있고, 보호막(180) 위에는 화소 전극(191)이 형성되어 있다. 보호막(180)에 형성된 접촉 구멍(81)을 통해 화소 전극(191)은 발광 제어 드레인 전극(177f)과 연결된다.
화소 전극(191)의 가장자리 및 보호막(180) 위에는 격벽(350)이 형성되어 있고, 격벽(350)은 화소 전극(191)을 드러내는 격벽 개구부(351)를 가진다. 격벽(350)은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.
격벽 개구부(351)로 노출된 화소 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 공통 전극(270)이 형성된다. 이와 같이, 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함하는 유기 발광 다이오드(70)가 형성된다.
여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 발명에 따른 일 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
유기 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어진다. 또한, 유기 발광층(370)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
공통 전극(270) 상에는 유기 발광 소자(70)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(110)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 공통 전극(270) 상에 무기막과 유기막을 증착하여 봉지 박막층을 형성할 수도 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
121: 스캔선 122: 이전 스캔선
123: 발광 제어선 124: 초기화 전압선
125a: 구동 게이트 전극 125b: 스위칭 게이트 전극
131a: 구동 반도체층 131b: 스위칭 반도체층
141: 제1 게이트 절연막 142: 제2 게이트 절연막
1421: 제2 하부 게이트 절연막 1422: 제2 상부 게이트 절연막
1423: 크랙 차단막 171: 데이터선
172: 구동 전압선

Claims (6)

  1. 기판,
    상기 기판 위에 형성되어 있으며 서로 이격되어 있는 스위칭 반도체층 및 구동 반도체층을 포함하는 반도체층,
    상기 반도체층을 덮고 있는 제1 게이트 절연막,
    상기 제1 게이트 절연막 위에 형성되어 있으며 상기 스위칭 반도체층과 중첩하고 있는 스위칭 게이트 전극,
    상기 스위칭 게이트 전극을 덮고 있는 제2 게이트 절연막,
    상기 제2 게이트 절연막 위에 형성되어 있으며 상기 구동 반도체층과 중첩하고 있는 구동 게이트 전극,
    상기 구동 게이트 전극 및 제2 게이트 절연막을 덮고 있는 층간 절연막
    을 포함하고,
    상기 제2 게이트 절연막은
    상기 제1 게이트 절연막 위에 형성되어 있는 제2 하부 게이트 절연막,
    상기 제2 하부 게이트 절연막 위에 형성되어 있는 크랙 차단막,
    상기 크랙 차단막 위에 형성되어 있는 제2 상부 게이트 절연막을 포함하고,
    상기 크랙 차단막은 상기 제2 하부게이트 절연막의 자연 산화막인 유기 발광 표시 장치.
  2. 제1항에서,
    상기 기판은 폴리이미드막을 포함하는 유기 발광 표시 장치.
  3. 제1항에서,
    상기 기판과 상기 반도체층 사이에는 배리어막이 형성되어 있는 유기 발광 표시 장치.
  4. 제1항에서,
    상기 제1 게이트 절연막 위에 형성되어 있는 제1 스토리지 축전판, 상기 제1 스토리지 축전판을 덮고 있는 상기 제2 게이트 절연막 위에 형성되어 있으며 상기 제1 스토리지 축전판과 중첩하고 있는 제2 스토리지 축전판을 포함하는 스토리지 커패시터
    를 더 포함하는 유기 발광 표시 장치.
  5. 제4항에서,
    상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선,
    상기 스캔선과 교차하며 데이터 신호 및 구동 전압을 각각 전달하는 데이터선 및 구동 전압선,
    상기 스캔선 및 상기 데이터선과 연결되어 있으며 상기 스위칭 반도체층 및 스위칭 게이트 전극을 포함하는 스위칭 트랜지스터,
    상기 스위칭 트랜지스터의 스위칭 드레인 전극과 연결되어 있으며 상기 구동 반도체층 및 구동 게이트 전극을 포함하는 구동 트랜지스터,
    상기 구동 트랜지스터의 구동 드레인 전극에 연결되어 있는 유기 발광 다이오드
    를 더 포함하는 유기 발광 표시 장치.
  6. 삭제
KR1020130046776A 2013-04-26 2013-04-26 유기 발광 표시 장치 KR102060536B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130046776A KR102060536B1 (ko) 2013-04-26 2013-04-26 유기 발광 표시 장치
US14/074,921 US9305987B2 (en) 2013-04-26 2013-11-08 Organic light emitting diode display
CN201410166472.4A CN104124267B (zh) 2013-04-26 2014-04-23 有机发光二极管显示器和像素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130046776A KR102060536B1 (ko) 2013-04-26 2013-04-26 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20140128079A KR20140128079A (ko) 2014-11-05
KR102060536B1 true KR102060536B1 (ko) 2019-12-31

Family

ID=51769618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130046776A KR102060536B1 (ko) 2013-04-26 2013-04-26 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US9305987B2 (ko)
KR (1) KR102060536B1 (ko)
CN (1) CN104124267B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502435B2 (en) * 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
KR102404573B1 (ko) * 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
CN107507834B (zh) * 2016-06-14 2020-06-12 群创光电股份有限公司 显示装置及显示装置的制造方法
KR102324219B1 (ko) * 2017-04-24 2021-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11508804B2 (en) 2017-11-29 2022-11-22 Ordos Yuansheng Optoelectronics, Co., Ltd. Organic light emitting display device
CN113035926A (zh) * 2017-11-29 2021-06-25 京东方科技集团股份有限公司 有机发光显示装置
CN108336118B (zh) * 2018-02-28 2020-12-15 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109300948A (zh) * 2018-09-28 2019-02-01 昆山国显光电有限公司 一种显示装置及其柔性oled面板
CN109728064B (zh) * 2019-01-08 2021-04-23 云谷（固安）科技有限公司 可拉伸显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192370B1 (ko) * 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685831B1 (ko) 2005-04-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
JP2007139851A (ja) 2005-11-15 2007-06-07 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
KR100782461B1 (ko) * 2006-04-05 2007-12-05 삼성에스디아이 주식회사 Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치
US8822995B2 (en) * 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US8318572B1 (en) * 2010-02-19 2012-11-27 Intermolecular, Inc. Inexpensive electrode materials to facilitate rutile phase titanium oxide
KR101097344B1 (ko) * 2010-03-09 2011-12-23 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
KR101182445B1 (ko) 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
TWI615920B (zh) * 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
KR20120042037A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 장치 및 그 제조 방법
KR101896703B1 (ko) * 2012-02-17 2018-10-04 리쿠아비스타 비.브이. 전기 습윤 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192370B1 (ko) * 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법

Also Published As

Publication number Publication date
US20140319480A1 (en) 2014-10-30
US9305987B2 (en) 2016-04-05
CN104124267A (zh) 2014-10-29
CN104124267B (zh) 2018-10-12
KR20140128079A (ko) 2014-11-05

Similar Documents

Publication Publication Date Title
KR102494729B1 (ko) 유기 발광 표시 장치
KR102083432B1 (ko) 유기 발광 표시 장치
KR102060536B1 (ko) 유기 발광 표시 장치
KR102143924B1 (ko) 유기 발광 표시 장치
KR102072215B1 (ko) 유기 발광 표시 장치
KR102060732B1 (ko) 유기 발광 표시 장치
KR102157762B1 (ko) 유기 발광 표시 장치
KR102271115B1 (ko) 유기 발광 표시 장치
KR102107565B1 (ko) 유기 발광 표시 장치
KR101985298B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102006352B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102132781B1 (ko) 유기 발광 표시 장치
KR101992339B1 (ko) 유기 발광 표시 장치
KR20150054210A (ko) 유기 발광 표시 장치
KR102060013B1 (ko) 유기 발광 표시 장치
KR102300884B1 (ko) 유기 발광 표시 장치
KR20140127048A (ko) 유기 발광 표시 장치
KR102433316B1 (ko) 유기 발광 표시 장치
KR20160055546A (ko) 유기 발광 표시 장치
KR102175811B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102136992B1 (ko) 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR102343656B1 (ko) 유기 발광 표시 장치
KR102326313B1 (ko) 유기 발광 표시 장치
KR20150097856A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150057753A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant