KR20070096951A - 반도체 장치의 제조 방법 및 액침 리소그래피 시스템 - Google Patents

반도체 장치의 제조 방법 및 액침 리소그래피 시스템 Download PDF

Info

Publication number
KR20070096951A
KR20070096951A KR1020070029242A KR20070029242A KR20070096951A KR 20070096951 A KR20070096951 A KR 20070096951A KR 1020070029242 A KR1020070029242 A KR 1020070029242A KR 20070029242 A KR20070029242 A KR 20070029242A KR 20070096951 A KR20070096951 A KR 20070096951A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
film
inspection
wafer
film peeling
Prior art date
Application number
KR1020070029242A
Other languages
English (en)
Other versions
KR100838921B1 (ko
Inventor
다이스께 가와무라
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20070096951A publication Critical patent/KR20070096951A/ko
Application granted granted Critical
Publication of KR100838921B1 publication Critical patent/KR100838921B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70916—Pollution mitigation, i.e. mitigating effect of contamination or debris, e.g. foil traps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece

Landscapes

  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Atmospheric Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

액침 노광 장치를 이용한 반도체 장치의 제조 방법을 개시한다. 이 제조 방법은, 액침 노광 공정의 후부터, 적어도 반도체 기판의 단부의 막 구조가 액침 노광 공정 시점부터 변화되는 공정과의 사이에 이하의 공정을 포함한다. 반도체 기판의 단부 측면, 및 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사한다. 이 검사 결과에 기초하여, 반도체 기판의 단부 측면, 및 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정한다. 이 판정에서, 막 박리, 및 파티클 부착 중 적어도 한쪽이 발생하였다라고 판정되었을 때에는, 소정의 대응 처리를 실시한다.
액침 노광 장치, 반도체 기판, 단부, 막 박리, 파티클

Description

반도체 장치의 제조 방법 및 액침 리소그래피 시스템{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND IMMERSION LITHOGRAPHY SYSTEM}
도 1은 액침 노광 장치를 도시한 개략도.
도 2는 웨이퍼 내의 노광 순서를 도시한 도면.
도 3은 웨이퍼 내의 노광 순서 및 보호막 박리부와 파티클 잔류부의 관계를 도시한 도면.
도 4는 액침 리소그래피 장치의 일례를 도시한 블록도(보호막을 사용하지 않는 경우).
도 5는 웨이퍼 단부의 막 구조의 예를 도시한 단면도(보호막 없음, 레지스트 엣지 컷 있음).
도 6은 웨이퍼 단부의 막 구조의 예를 도시한 단면도(보호막 없음, 레지스트 엣지 컷 없음).
도 7은 액침 리소그래피 장치의 일례를 도시한 블록도(보호막을 사용하는 경우).
도 8은 웨이퍼 단부의 막 구조의 예를 도시한 단면도(보호막 있음).
도 9는 본 발명의 제1 실시 형태에 따른 패턴 노광 전에 검사를 하는 경우의 일례를 나타내는 흐름도.
도 10은 본 발명의 제4 실시 형태에 따른 액침 리소그래피 시스템의 일례를 도시한 블록도.
도 11은 비교예에 따른 액침 리소그래피 시스템의 클리닝 사이클을 도시한 도면.
도 12는 제4 실시 형태에 따른 액침 리소그래피 시스템의 클리닝 사이클의 일례를 도시한 도면.
도 13은 리워크 공정의 제1예를 나타내는 흐름도.
도 14는 리워크 공정의 제2예를 나타내는 흐름도.
도 15는 패턴 결함 검사, 또는 리워크 처리에 돌리는 웨이퍼의 제1예를 도시한 도면.
도 16은 패턴 결함 검사, 또는 리워크 처리에 돌리는 웨이퍼의 제2예를 도시한 도면.
도 17은 패턴 결함 검사, 또는 리워크 처리에 돌리는 웨이퍼의 제3예를 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
102:로드용 인터페이스(IN)
104:액침 노광 장치
106:검사 장치
108:판정 장치
110:세정 장치
112:언로드용 인터페이스(OUT)
114:현상 장치
116:패턴 결함 검사 장치
[비특허 문헌 1] Lin john C. H., "193-㎚ immersion lithography for 65-㎚ node and below" (oral presentation), p.24. 2nd International Symposium on Immersion Lithography, 12-15 September 2005
[비특허 문헌 2] 제26회 도쿄오카 세미나 2005년 12월 6일 배포 자료 Ching-Yu Chang et al. "Advanced Lithography Material Needs for Immersion and Beyond" THE 26th TOKYO OHKA SEMINAR, December 6. 2005
[비특허 문헌 3] D. Kawamura. et. al. "Influence of the Watermark in Immersion Lithography Process", Proc. SPIE vol.5753, pp.818-826(2005)
본 출원은 2006년 3월 27일에 출원된 일본 특허출원 번호 2006-085664을 기초로 우선권을 주장하는 것이며, 이 출원의 전체 내용은 본 출원에 원용된다.
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히, 액침 리소그래피를 이용하는 반도체 장치의 제조 방법 및 액침 리소그래피 시스템에 관한 것이다.
193㎚ 리소그래피의 차세대 리소그래피 기술로서, 193㎚의 액침 리소그래피 의 개발이 진행되고 있다. 액침 노광 장치의 개략도를 도 1에 도시한다.
도 1에 도시한 바와 같이, 액침 리소그래피에서는, 노광 장치의 대물 렌즈의 최종 요소와 결상 대상인 레지스트막을 형성한 반도체 기판(웨이퍼)의 사이를 공기보다도 굴절률이 높은 액체(액침액)로 채운다. 193㎚ 액침 리소그래피에서는, 액침액은 굴절률이 약 1.44인 순수가 검토되고 있다. 액침액을 반도체 기판 상에 유지하는 구조(이하, 샤워 헤드)는 투영 렌즈 주위에 고정되어 있다. 반도체 기판을 유지하는 웨이퍼 스테이지를 구동함으로써, 반도체 기판 상의 원하는 위치를 노광한다. 반도체 기판 주변부에 존재하고 있는 단위 노광 영역(이하, 샷)의 노광, 혹은 웨이퍼 출납, 오버레이 마크를 위한 반도체 기판 상의 마크 검출 등의 동작에서, 샤워 헤드로 유지된 액침액은, 반도체 기판의 단부를 통과한다. 기판 주변부의 샷의 노광 동작에서, 액침액을 유지하기 위해서, 반도체 기판을 둘러싸도록 웨이퍼 스테이지의 상부에는 반도체 기판 상면과 높이를 개략 맞춘 보조판이 설치된다.
반도체 기판에 대한 샤워 헤드의 상대적인 이동 경로의 일례를 도 2에 도시한다.
반도체 기판 상에 형성된 막과 반도체 기판의 밀착성이 불충분한 경우, 액침액이 반도체 기판의 단부를 통과할 때에, 막이 박리되는 경우가 있다. 이 사정은, 문헌 1에 기재된다. 액침액과 반도체 기판의 상대 이동에 의해, 액침액과 접촉할 가능성이 있는 반도체 기판 상면측, 어느 정도의 액침액류의 혼란이 상정되는 반도 체 기판 측면에서, 반도체 기판의 단부의 막 박리가 발생한다고 생각된다.
문헌 1에도 기재되어 있는 바와 같이, 박리된 막이 파티클로 되어, 액침액 내에 유지되어 광로 상에 존재하여, 반도체 기판 상의 패턴에 전사되는 경우가 있다. 또한, 박리된 막이 파티클 형상으로 둥글게 되지 않고 박편을 유지하였다고 하더라도, 액침액과의 굴절률의 차가 있는 점, 및 복수의 회절광에 대하여 개개에 수직일 수는 없는 점 때문에, 어쨌든 패턴 결함의 전사원으로 될 수 있다.
또한, 액침 노광 장치에서의 웨이퍼 스테이지의 이동을 생각한 경우, 임의의 반도체 기판의 단부에서 발생한 파티클은, 액침액과 반도체 기판의 상대 이동에 수반하여, 반도체 기판 상의 파티클 발생 개소와는 반도체 기판 상의 서로 다른 위치에 수송되어 잔류한다. 한편, 샷 노광 순서에서 나중에 위치 결정된 샷의 노광 동작에서 파티클 잔류 위치를 액침액이 통과한 경우, 다시 액침액 내에 잔류하고 있었던 파티클이 액침액에 들어가서, 또다시 상이한 위치에 결함이 전사할 가능성이 있다.
또한, 액침액 내에 들어간 파티클이 웨이퍼 스테이지의 보조판 상, 및 기판 측면과의 공극부인 보조판 측면에 잔류하는 경우도 있다. 이 경우에도 반도체 기판 상에 잔류한 경우와 마찬가지로, 재차의 액침액의 상대적인 통과에 의해, 파티클이 액침액 내에 들어가서, 다시 반도체 기판 상의 서로 다른 위치에 결함을 전사하거나, 혹은 반도체 기판 상에 파티클이 잔류한다. 웨이퍼 스테이지 보조판 상에 잔류한 파티클이 영향을 미치는 반도체 기판은, 파티클의 잔류 위치나 샤워 헤드 내의 액침액의 흐름 등에 따라, 막 박리와 동일 반도체 기판 상인 경우도 있고, 혹 은 후속의 반도체 기판인 경우도 있을 수 있다.
도 3에, 파티클 발생원인 막 박리 위치(검은 별표), 파티클이 전사되는 결함의 위치(×표), 파티클이 반도체 기판에 잔류하는 위치(흰 별표), 재차 해당 파티클이 액침액에 들어가서 전사된 결함(흰 삼각표), 파티클이 웨이퍼 스테이지 상에 잔류하는 위치(검은 마름모꼴표), 웨이퍼 스테이지 상에 잔류한 파티클이 다시 웨이퍼 내에 들어가서 전사된 결함의 위치(＋표)의 예를 나타낸다.
또한, 문헌 2에는, 파티클의 형성 원리(Particle formation mechanism), 및 툴 클리닝에 관한 것(Tool Cleaning Concern)에 대해서 기재되어 있다. 그러나, 문헌 2에는, 툴 클리닝을 실시하는 타이밍, 및 그 클리닝을 실시시키는 트리거에 대해서는 하등 기재되어 있지 않다.
또한, 문헌 3에는, 반도체 기판 상에 잔류한 액침액이 워터마크를 형성하고, 패턴 결함으로 되는 것이 본건 발명자를 포함하는 연구 멤버에 의해 보고되어 있다.
본 발명의 제1 관점에 따른 반도체 장치의 제조 방법은, 소자 제조 공정 중의 리소그래피 공정에 액침 노광 장치를 이용하는 반도체 장치의 제조 방법으로서, 상기 액침 노광 장치에 의한 액침 노광 공정의 후부터, 적어도 반도체 기판의 단부의 막 구조가 상기 액침 노광 공정 시점부터 변화되는 공정과의 사이에, (A) 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 것과, (B) 상기 (A)에서의 검사 결과에 기초하여, 상기 반도체 기판의 단 부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 것과, (C) 상기 (B)에서, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다고 판정되었을 때, 소정의 대응 처리를 실시하는 것을 포함한다.
본 발명의 제2 관점에 따른 액침 리소그래피 시스템은, 반도체 기판을 액침 노광하는 액침 노광 장치와, 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 검사 기구와, 상기 검사 기구로부터의 검사 결과에 기초하여, 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 판정 기구와, 상기 판정 기구가, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다고 판정하였을 때, 소정의 대응 처리를 실시하는 대응 처리 기구를 구비한다.
<발명의 실시 형태>
배경 기술의 란에서도 설명한 바와 같이, 막 박리가 발생한 경우에는, 어쨌든, 수율은 저하한다. 또한, 막 박리가 발생한 경우, 그 영향은 누적적으로 축적될 가능성이 높다고 생각된다.
특히, 액침 리소그래피에서는, 액침 노광 장치에서 액침액을 유지하는 노즐이 반도체 기판의 단부를 통과할 때에, 액침액과 반도체 기판의 속도차 때문에 반도체 기판 상의 막이 박리될 위험성이 높다. 박리된 막은, 액침 노광 장치 내부, 특히 웨이퍼 스테이지 상의 액침액이 통과하는 영역에 체류하여, 반도체 기판 상에 의 노광시에 액침액 내에 재차 말려 들어감으로써 전사 결함의 발생원으로 된다. 액침 리소그래피에서는, 상기 전사 결함은, 해당 반도체 기판뿐만 아니라, 후속 반도체 기판에서도 발생하는 경우도 있다.
따라서, 액침 리소그래피 공정에서의 수율을 향상시키기 위해서는, 해당 사실을 검출하고, 웨이퍼 스테이지의 청소 등의 처치를 행할 필요가 있다.
이하에 설명되는 실시 형태는, 액침 노광 장치에 의한 노광 전후에 반도체 기판의 단부의 상태를 검사하고, 액침 노광 후에 반도체 기판의 단부에서의 반도체 기판 상의 막 박리, 혹은 파티클 부착 중 적어도 한쪽이 인식된 경우에, 소정의 대응 처리를 실시하는 것을 포함하는 것이다. 대응 처리의 구체적인 예는, 몇 가지 있지만, 대표적인 것을 예를 든다고 하면, 액침 노광 장치의 웨이퍼 스테이지의 청소, 해당 반도체 기판의 처리의 중지, 해당 반도체 기판에 대한 부대적인 검사의 실시 등이다.
실시 형태의 설명에 앞서, 본 발명의 실시 형태의 참고예를 설명한다. 이 참고예는, 본 발명의 실시 형태를 적용할 수 있는 액침 리소그래피 공정의 예로서, 본 발명의 실시 형태의 일부를 구성하는 것이다.
(참고예 1)
참고예 1은, 일반적인 액침 리소그래피 공정의 일례이다.
일반적으로, 액침 리소그래피 시스템은, 도포 현상 장치와 액침 노광 장치를 포함하여 구성되고, 일반적으로는 도포 현상 장치측에 양자를 연결하는 인터페이스부(이하, I/F부)가 존재한다. 시스템의 블록도를 도 4에 도시한다.
도 4 중에 나타내는 원숫자는, 후술하는 액침 리소그래피 공정에서의 공정 순서이다. 또한, 도포 전의 온도 제어 공정(Chill Plate), 가열 공정 후의 냉각 공정(Cooling Plate), 밀착성 향상 공정 등은 생략하고 있다. 마찬가지로, 노광 전 세정, 노광 후 세정 등도 생략하고 있다. 또한, 후술하는 바와 같이, 하층 반사 방지막이 SiN(질화 실리콘) 등과 같이, 도포 현상 장치 이외로 형성할 수 있는 경우에는, 반사 방지막 도포 유닛, 및 반사 방지막 가열 유닛은 불필요해진다.
다음으로, 공정 순서에 따라 상세 내용을 설명한다.
반도체 기판 상에 하층 반사 방지막, 레지스트막을 형성한다.
하층 반사 방지막은, 이하의 여러 가지의 막종이 있을 수 있다. 차광막과 간섭막으로 이루어지는 2층 반사 방지막의 경우도 있다. 2층 반사 방지막의 차광막으로서는, 유기막, 스퍼터 카본막, 아몰퍼스 Si막, 혹은 폴리 Si막 등이 있고, 간섭막으로서는 SiO막, SiN막, SiON막, SOG막, 유기 BARC 등이 있다. 또한, 비화학양론적 조성이 막 두께 방향에서 연속적 혹은 비연속적으로 변화되고 있는 SiONH계의 하드마스크인 경우도 있다.
레지스트막, 혹은 도포형의 반사 방지막의 전형적인 형성 방법은, 회전 도포에 의한 액막의 형성 및 가열 공정이다. 회전 도포 공정에서는, 필요에 따라 백 린스 및 엣지 린스를 행한다. 또한, 하층 방지막, 레지스트막 등의 형성에서, 필요에 따라, HMDS(Hexamethyldisilazane) 처리 등의 밀착성 향상 처리를 행하여도 된다.
도 5에 반도체 기판의 단부에서의 적층 구조의 예로서, 엣지 린스(및 백 린 스)에 의해 레지스트막이 반도체 기판의 단부부터 소정량까지의 제거(엣지 컷)가 실시되어 있는 예를 나타낸다. 도 6에 반도체 기판의 단부에서의 적층 구조의 다른 예로서, 레지스트막이 엣지 컷되지 않고, 반도체 기판의 단부의 상부까지 형성되어 있는 경우를 나타낸다.
대물 렌즈와 반도체 기판의 사이가 공기인 종래의 노광(이하, Dry 노광)에서는, 해당 노광 공정에서 형성된 레지스트 패턴을 마스크로 한 가공 공정에서의 제약 때문에, 적절한 엣지 컷트량을 실시하는 것이 일반적이다. 한편, 액침 노광에서는, 액침액을 반도체 기판의 단부가 통과할 때에 반도체 기판 표면의 물질이 서로 다른 경우 및 반도체 기판 표면에 단차가 존재하는 경우에서, 해당 부위에 액침액이 잔류하고, 또한 잔류한 액침액 주위에 비산하는 것이 생각된다. 반도체 기판 상에 잔류한 액침액은 워터마크를 형성하고, 패턴 결함으로 되는 것이 본건 발명자를 포함하는 연구 멤버의 검토로부터 판명되어 있다(비특허 문헌 3). 이 때문에, 액침 노광에서는, 도 6에 도시한 바와 같이, 반도체 기판 표면을 모두 레지스트막으로 피복하는 것도 유효하다고 생각된다.
레지스트막을 형성한 후의 반도체 기판에 대하여, 필요에 따라, 주변 노광 공정을 행하여도 된다. 주변 노광 공정은, 해당 리소그래피 공정의 현상 후에서의 반도체 기판의 단부의 레지스트막의 경계를 매끄럽게 하는 것을 목적으로 한다. 또한, 주변 노광 공정은, 패턴 노광 공정 후에 실시하여도 된다.
레지스트막이 형성된 반도체 기판에 대하여, 도 1에 예시한 액침 노광 장치를 이용하여, 원하는 패턴을 형성하기 위한 패턴화된 노광광을 조사하는 패턴 노광 공정을 행한다. 전형적으로는, 원하는 패턴이 형성된 포토마스크를 통하여 전사한다.
패턴화된 노광광이 조사된 레지스트막에 대하여, 노광 후 가열 공정(Post Exposure Bake, 이하, PEB 공정)을 행한다. 193㎚용 레지스트로서는, 포지티브형 화학 증폭형 레지스트가 전형이지만, 일부에는 네가티브 레지스트도 존재한다. 포지티브형 화학 증폭형 레지스트는, 함유 성분인 광산발생제가 노광광으로 분해함으로써 산이 발생한다. PEB 공정에서 광발생산이 레지스트 수지 내의 용해 억지기와 반응하여, 나중에 행하는 현상 공정에 대한 용해성이 부여된다. 그 결과, 노광 부위가 현상액에 대하여 용해 제거되는 포지티브형 레지스트로서의 특성을 나타낸다.
PEB 공정을 거친 레지스트막에 대하여, 일반적으로는 TMAH 현상액에 의한, 현상 공정을 행하여, 레지스트 패턴을 얻는다.
상기 액침 노광 공정에서, 배경 기술의 란에서도 설명한 바와 같이, 액침액의 상대적인 통과에 의해 반도체 기판 상의 막, 전형적으로는 반도체 기판의 단부에, 막 박리가 발생하는 경우가 있다. 박리된 막은, 파티클로 되어, 액침액 내에 유지되어 광로 상에 존재하여, 반도체 기판 상의 패턴에 전사되는 경우가 있다. 박리된 막이 파티클 형상으로 둥글게 되지 않고 박편을 유지하였다고 하더라도, 액침액과의 굴절률의 차가 있는 점 및, 복수의 회절광에 대하여 개개에 수직일 수는 없는 점으로부터, 어쨌든 패턴 결함의 전사원으로 된다.
또한, 액침 노광 장치에서의 웨이퍼 스테이지의 이동을 생각한 경우, 임의의 반도체 기판의 단부에서 발생한 파티클은, 액침액과 반도체 기판의 상대 이동에 수 반하여, 반도체 기판 상의 발생 개소와는 서로 다른 위치에 수송되어 잔류한다. 한편, 샷 노광 순서에서 나중에 위치 결정된 샷의 노광 동작에서 파티클 잔류 위치를 액침액이 통과한 경우, 재차 액침액 내에 잔류하고 있었던 파티클이 들어가서, 또다시 상이한 위치에 결함이 전사할 가능성이 있다.
또한, 액침액 내에 들어간 파티클이 웨이퍼 스테이지의 보조판 상, 혹은 기판 측면과 보조판의 공극(이하, 이들을 총칭하여 보조판 상이라고 함)에 잔류하는 경우도 있다. 이 경우에도 반도체 기판 상에 잔류한 경우와 마찬가지로, 재차의 액침액의 상대적인 통과에 의해, 액침액 내에 들어가서, 다시 반도체 기판 상의 서로 다른 위치에 결함을 전사하거나, 혹은 반도체 기판 상에 파티클이 잔류한다. 웨이퍼 스테이지 보조판 상에 잔류한 파티클이 영향을 미치는 반도체 기판은, 잔류 위치나 샤워 헤드 내의 액침액의 흐름 등에 따라, 막 박리와 동일 반도체 기판 상인 경우도 있고, 혹은 후속의 반도체 기판인 경우도 있을 수 있다. 보호막 박리부와 파티클 잔류부의 관계는, 배경 기술의 란에서 설명한 도 3을 참조 바란다.
어쨌든, 막 박리가 발생한 경우에는 수율의 저하를 억제하는 처치를 행하여야만 한다. 또한, 실시 형태의 모두에서 설명한 바와 같이, 전술한 내용으로부터도 유추할 수 있는 바와 같이, 막 박리가 발생한 경우, 그 영향은, 예를 들면, 액침액 내나 액침 노광 장치의 웨이퍼 스테이지의 보조판의 표면 등에 누적적으로 축적될 가능성이 높다고 생각된다.
따라서, 액침 리소그래피 공정에서의 수율 향상을 도모하기 위해서는, 해당 사실을 검출하고, 웨이퍼 스테이지의 청소 등의 처치를 행할 필요가 있다.
(참고예 2)
참고예 2는, 일반적인 액침 리소그래피 공정을 개량한 것으로, 특히, 레지스트를 보호막에 의해 피복하는 예이다.
이 경우의 액침 리소그래피 시스템의 블록도를 도 7에 도시한다. 후술하는 현상액 박리형의 보호막을 사용하는 경우에는, 보호막 박리 유닛은 불필요해진다. 도 7 내의 원숫자는 후술하는 액침 리소그래피 프로세스에서의 공정 순서이다. 또한, 도포 전의 온도 제어 공정(Chill Plate), 가열 공정 후의 냉각 공정(Cooling Plate), 밀착성 향상 공정 등은 생략되어 있다. 마찬가지로, 노광 전 세정, 노광 후 세정 등은 생략하고 있다. 또한, 후술하는 바와 같이, 하층 반사 방지막이 SiN 등과 같이 도포 현상 장치 이외로 형성되는 경우에는, 반사 방지막 도포 유닛 및 반사 방지막 가열 유닛은 불필요해진다.
이하의 설명은, 참고예 3에 기재한 보호막을 이용하지 않는 경우에 대한 보충만으로 한다.
보호막 재료에는, 전용의 용제를 이용하여 통상은 PEB 공정과 현상 공정의 사이에 보호막의 박리 공정이 가해지는 용제 박리형(예를 들면, 도쿄오카공업 제조 TSP-3A, TSRC-002), TMAH 현상액에 의해 레지스트의 현상에 앞서 연속적으로 박리하는 현상액 박리형(예를 들면, 도쿄오카공업 제조 TILC 시리즈, JSR 주식회사 제조 TCX 시리즈, 신에츠화학공업주식회사 IOC 시리즈 등)의 2종류가 있다.
전형적으로는 회전 도포, 가열 공정에 의해 형성한 레지스트막 상에, 회전 도포 및 가열에 의해 보호막을 형성한다.
보호막은, 주로 2가지 목적을 위해서 사용된다. 하나는, 액침액과 반도체 기판의 상대 이동에서, 반도체 기판 표면의 활수성을 개선하여, 반도체 기판 상에 액침액을 잔류시키지 않는 것에 있다. 이는 참고예 1 중에 기재한 워터마크에 기인하는 결함의 방지로 이어진다. 다른 하나는, 레지스트막 내의 광산발생제, 혹은 광발생산, 산의 켄처로서의 염기 등의 레지스트막, 혹은 더욱 하층막 중 성분이 액침액 내에 용출하여, 투영 렌즈의 최종 요소를 오염시키는 것을 방지, 혹은 완화하는 것이다.
따라서, 레지스트, 보호막 등의 레지스트 단부에서의 도포 상태로서 바람직한 상태는, 도 8에 도시한 바와 같이 보호막이 적어도 레지스트막을 피복하는 상태이다.
보호막의 형성 후에, 필요에 따라 레지스트의 주변 노광 공정을 실시한 후에, 액침 노광 장치에 의한 패턴 형성을 실시한다.
용제 박리형 보호막에서는, PEB 공정의 실시 후에, 전용의 용제(상기 도쿄오카공업 제조 TSP-3A 등의 경우에는, 도쿄오카공업 제조 TSP-3 Remover)를 이용하여, 해당 보호막의 박리를 행한다. 보호막 박리 후의 레지스트막에 대하여, 일반적으로는 TMAH 현상액에 의한 현상 공정을 실시하여, 레지스트 패턴을 얻는다.
현상액 박리형 보호막에서는, PEB 공정의 실시 후에, TMAH 현상액에 의해, 레지스트 패턴의 현상에 앞서 연속적으로 보호막의 박리를 행하여, 레지스트 패턴을 얻는다.
본 참고예에 나타내는 보호막을 이용하는 경우에도, 참고예 1에 기재한 보호 막을 이용하지 않는 경우와 마찬가지로, 박리된 막에 기인하는 패턴 결함이 레지스트 패턴에 전사된다.
또한, 보호막은, 자연 산화막이 붙은 Si(실리콘) 반도체 기판, SiOx(산화 실리콘)막 등의 반도체 기판의 표층 구조에 대한 밀착성이 낮기 때문에, 액침 노광 장치에서의 액침액의 상대적인 이동에 의한 박리에 대한 우려가 증가한다.
이하, 본 발명의 실시 형태를, 도면을 참조하여 상세하게 설명한다. 이 설명 시에, 전체 도면에 걸쳐, 공통되는 부분에는 공통되는 참조 부호를 붙인다.
(제1 실시 형태)
참고예 1, 2에 기재한 액침 노광 장치 내에서, 액침액의 상대 이동에 의해 반도체 기판 단부면에서의 막 박리, 혹은 선행하여 노광을 행한 반도체 기판에서 발생한 막 박리에 기인하는 파티클의 부착의 검사 공정을 포함하고, 막 박리 등이 발생한 경우의 대응 처리를 포함하는 리소그래피 시스템의 개요에 대해서 기재한다.
본 실시 형태의 흐름도를 도 9에 도시한다. 또한, 흐름도 중의 "도포" 공정은 도포 현상 장치에서 액침 노광 장치에 반도체 기판을 교환할 때까지의 처리의 모두를 포함하고, "현상" 공정은 액침 노광 장치에 의한 패턴 노광 공정 이행의 도포 현상 장치에서의 처리의 모두를 포함한다.
액침 노광 장치에 의한 패턴 노광 처리를 행한 후에서, 반도체 기판의 단부에서의 막 박리, 혹은 부착물 등의 검출을 목적으로 한 소정의 검사를 행한다.
액침 노광 장치에서는, 액침액의 광로 중의 파티클이 전사되거나, 혹은 액침액이 기판 상에 잔류하여 침수를 발생시킴으로써 패턴 결함원으로 되기 때문에 파티클 관리가 실시되어 있고, 또한 반송계에 대해서도 발진 대책이 실시된다. 따라서, 노광 후의 웨이퍼 단부에서 검출될 수 있는 부착물의 발생원으로서는, 해당 웨이퍼가 가지고 들어온 파티클, 해당 웨이퍼에서 발생한 막 박리, 혹은 선행하여 패턴 노광을 행한 웨이퍼로부터 발생한 파티클(막 박리를 포함함)이다.
소정의 검사는, 패턴 노광의 후이며, 최상층의 막이 제거될 가능성이 있는 공정보다도 전에 실시할 필요가 있다.
보호막을 이용하지 않는 경우(참고예 1에 기재)라면, 패턴 노광 공정보다도 후이며, 현상 공정보다도 전에 소정의 검사 공정을 실시한다. 용제 박리형 보호막을 이용하는 경우(참고예 2에 기재)이면, 패턴 노광 공정보다도 후이며, 보호막 박리 공정보다도 전에 소정의 검사 공정을 실시한다. 여기서 보호막이 현상액 박리형인 경우에는, 보호막 박리 공정은 현상 공정과 연속적으로 실시될 수 있는 것이다.
또한, 패턴 노광 후에 세정 공정을 행하는 경우에는, 해당 세정 공정에 의해 보호막이 박리될 가능성이 있는 경우, 혹은 미지인 경우에는, 패턴 노광부터 세정 공정의 사이에 소정의 검사 공정을 실시한다.
다음으로, 소정의 검사 공정에 의해, 액침액과의 상호 작용에 의한 반도체 기판 단부면에서의 막 박리, 혹은 박리에 기인하는 파티클이 검출된 경우의 대응 처리의 개략에 대해서 기재한다.
반도체 기판 단부면에서의 막 박리, 혹은 파티클이 검출된 경우에 필요로 하는 대응 처리는, 크게 나누어 하기 4항목이다. 하기 4항목으로 크게 나뉘는 대응 처리에 대해서, 복수의 대응 처리를 취하는 것이 바람직하고, 이상적으로는 4항목에 대해서 적어도 각 1개의 처리를 실시하는 것이 바람직하다.
(1) 액침 노광 장치의 웨이퍼 스테이지 보조판의 청소, 혹은 적어도 상태의 모니터. 청소, 상태의 모니터를 자동으로는 할 수 없고, 작업자가 별도로 실시하는 경우에는, 작업자에의 해당 처리의 지시를 포함한다.
이 결과, 해당 반도체 기판으로부터 박리된 막 기인의 파티클에 의한 후속 반도체 기판에 대한 패턴 결함 전사를 방지하는 것이 가능하게 된다.
또한, 막 박리, 혹은 파티클의 검출 횟수, 영역, 혹은 크기, 반도체 기판 상의 위치 등으로부터 예상되는 웨이퍼 스테이지 보조판 표면의 상태에 의한, 해당 소자의 수율에의 영향을 신뢰성 좋게 예측할 수 있는 경우에는, 웨이퍼 스테이지 보조판의 청소 처리에 의한 장치 정지에 의한 손실과 해당 소자의 수율 저하의 득실에 따라, 청소 처리를 씨닝하는 것도 가능하다고 생각된다.
(2) 해당 검사에서 검출된 반도체 기판, 혹은 해당 반도체 기판이 속하는 제조 Lot에서의, 해당 리소그래피 공정의 후속 공정에의 이행의 정지, 결함 발생 상황의 확인, 해당 리소그래피 공정의 리워크 공정 중 적어도 하나. 처리를 자동으로는 행할 수 없고, 작업자가 별도로 행하는 경우에는, 작업자에의 해당 처리의 지시를 포함한다.
실제로는, 검사를 실시하지 않고 해당 반도체 기판의 모두에 대해서 리워크 공정의 실시를 행하거나, 혹은 검사에 의해 불량이라고 판단된 반도체 기판에 대해서만 리워크 공정으로 된다.
적어도, 다음 공정에서 가공 전에 리워크를 행함으로써, 수율의 저하를 방지할 수 있다. 또한, 해당 반도체 기판, 혹은 해당 반도체 기판 외에 해당 반도체 기판을 포함하는 제조 Lot 내의 적어도 해당 반도체 기판보다도 후에 해당 리소그래피 공정 처리가 실시된 반도체 기판에 대하여, 결함 발생 상황의 검사를 가함으로써, 결함 분포가 허용 범위 내인 반도체 기판의 리워크 코스트를 저감하는 것이 가능하게 된다. 결함 발생 상황의 검사의 예는, KLA-Tencor사 등으로부터 판매되고 있는 광학식, 혹은 전자선상에 의한 화상 처리를 수반하는 패턴 결함 검사이다. 또한, 광학식, 혹은 SEM 방식의 리뷰 장치에 의한 결함종의 분류를 포함하여도 된다. 일반적으로, 리소그래피 공정의 코스트는 검사 공정보다도 높지만, 액침 리소그래피 공정에서 노광 장치의 앙등과 함께, 리워크 공정을 줄이는 것이 코스트 저감으로 이어진다.
(3) 해당 검사에서 검출된 반도체 기판이 반송된 액침 노광 장치 및 도포 현상 장치로 이루어지는 액침 리소그래피 장치 내의 각 유닛 및 반송계, 및 해당 반도체 기판이 수납되는 반도체 기판 반송 용기(FOUP(Front Opening Unified Pod), SMIF(Standard of Mechanical Interface) 등을 포함하는 광의의 웨이퍼 케이스)의 청소, 혹은 교환의 지시, 혹은 적어도 상태 모니터의 지시.
반도체 기판 측면에 파티클이 존재한 경우에는, 해당 웨이퍼가 반송됨으로써, 반도체 기판 측면과 접촉하는 액침 리소그래피 장치, 특히 도포 현상 장치의 유닛, 혹은 반송계, 반도체 기판 반송 용기를 오염시킨다. 도포 현상 장치의 오염의 경우에는, 해당 반도체 기판의 후속 반도체 기판이나 후속 처리 Lot를 오염시킬 가능성이 있다. 또한, 액침 노광 장치에서의 패턴 노광 전과 후의 쌍방의 반도체 기판 측면이 접촉하는 부위가 도포 현상 장치 혹은 액침 노광 장치 중에 존재하는 경우, 액침 노광 장치의 웨이퍼 스테이지 보조판에 대하여 파티클을 발생시킬 가능성이 있다. 본 처리를 행함으로써, 후속 처리 반도체 기판의 수율 저하를 방지하는 것이 가능하게 된다.
한편, 반도체 기판 반송 용기가 마찬가지로 오염된 경우, 해당 리소그래피 공정에서는 웨이퍼 자신의 패턴 결함이 허용 범위이었다고 하더라도, 후속 처리에서 오염원, 혹은 처리 장치의 트러블원으로 될 가능성이 남는다. 반도체 기판 반송 용기를 세정, 혹은 교환함으로써, 상기 오염, 혹은 트러블을 방지할 수 있다.
(4) 해당 검사에서 검출된 반도체 기판에서의 적어도 최상층 막의 도포 조건(포함하는 엣지 린스 및/혹은 백 린스 조건)의 재평가, HMDS 처리 등의 밀착성 개선 처리를 실시하고 있는 경우에는 해당 처리의 조건 재평가, 혹은 해당 반도체 기판의 상태의 확인.
(제2 실시 형태)
웨이퍼 단부의 검사 방법으로서는, 웨이퍼 단면 검사 장치와 동일, 혹은 베벨 연마 장치에 조립되어 있는 검출 기구를 이용할 수 있다. 구체적으로는, 렌즈와 필요에 따른 필터와 CCD 등의 화상 검출부를 포함하는 광학계, 기억 장치, 화상 처리 장치 등으로 구성되는 검출 기구와, 반도체 기판 외주의 주목 위치를 검사하 기 위한 반도체 기판, 혹은 검출 기구 중의 어느 하나, 혹은 쌍방을 이동시키는 기구로 구성된다.
액침 리소그래피에서의 액침액과 반도체 기판의 상대 이동에 의해, 액침액과 접촉할 가능성이 있는 반도체 기판 상면측, 어느 정도의 액침액류의 혼란이 상정되는 반도체 기판 측면에서, 반도체 기판의 단부의 막 박리가 발생한다고 생각된다.
반도체 제조 공정에서의 막의 형성 수단으로서는, 스퍼터링, CVD, 회전 도포(로 대표되는 약액 도포)가 대표적 수단이다. 이 중, 스퍼터링 및 CVD에서는, 반도체 기판 이면까지 해당 막이 형성된다. 적절한 엣지 린스 및 혹은 백 린스로 실시한 회전 도포에서는, 해당 막의 단부는 반도체 기판 원주 방향에서 연결된 연속선을 형성한다.
이 때문에, 반도체 기판의 단부를 관찰한 경우, 반도체 기판 상면측 및 측면에 존재하는 것은, 반도체 기판의 직경 방향에서의 막종 및 막 두께의 변화이다. 검사 화상에서는 색채, 혹은 신호 강도의 변화, 경계선으로서 검출된다.
막 박리, 혹은 파티클의 부착을 자동적으로 검출하기 위한 화상 처리 방법의 일례로서, 검사 화상 범위의 미분 처리가 생각된다. 미분 방향은, 반도체 기판의 직경 방향만, 혹은 직경 방향과 원주 방향 쌍방이 생각된다. 해당 미분량을 반도체 기판 원주 방향의 인접 위치를 비교함으로써 이상점인 막 박리, 혹은 파티클 부착점 등을 검출할 수 있다고 생각된다. 구체적으로는, 착안점 인접 위치와의 상기 미분량과 임계값의 비교, 착안점 근방 위치로부터 예측되는 상기 미분량과 착안점의 미분량의 비교 등을 이용할 수 있다. 그 이외에도, 디컨볼루션(deconvolution) 등의 여러 가지의 엣지 강조 알고리즘, 혹은/및 검출의 알고리즘을 이용하여도 된다.
한편, 도포막의 박리가 발생한 경우에는, 해당 막이 존재하고 있는 정상 부위와, 해당 막이 존재하지 않는 막 박리 부위에서, 관찰 화상의 색채, 혹은 신호 강도가 변화, 경계선으로서 검출된다. 또한, 막 박리에 기인하는 파티클이 부착된 부위에 대해서도, 마찬가지로, 신호 강도의 변화, 경계선으로서 검출된다.
(제3 실시 형태)
제2 실시 형태 외에 추가로, 웨이퍼 단부의 검사 방법에 개량을 가한 예를 기재한다.
제2 실시 형태는, 반도체 기판의 단부에서의 막 박리, 혹은 파티클의 부착을 검출하기 위해서, 액침 노광 장치에 의한 패턴 노광 공정의 전후에서, 반도체 기판의 단부의 검사를 행하고, 양자의 검사 정보를 맞추어, 막 박리, 혹은 파티클의 부착을 검출하는 것에 있다.
제2 실시 형태에 기재한 바와 같이, 액침 패턴 노광 공정 후에만 검출을 실시하는 경우에는, 액침 패턴 노광 공정 전부터 존재하지만, 액침 패턴 노광 공정에서의 막 박리, 혹은 파티클 부착에 결부되지 않는 류의 반도체 기판의 단부에서의 막 구성의 불균일을 검출하는 경우가 있다. 이러한 가짜 검출을 방지하는 데 있어서, 액침 패턴 노광 공정 전후의 반도체 기판의 단부의 검사를 실시하는 방법이 더 바람직하다.
액침 패턴 노광 공정 전부터 존재하지만 액침 패턴 노광 공정에서의 막 박 리, 혹은 파티클 부착에 결부되지 않는 류의 검사 범위의 반도체 기판의 단부에서의 막 구성의 불균일이란, 하기의 상태이다.
하층 반사 방지막, 혹은 더 하층의 반도체 기판층이 CVD, 혹은 스퍼터링 등의 성막 공정으로 형성된 경우에서, 반도체 기판의 단부에 막 구조로서 불균일한 구조가 발생하는 경우가 있다. 그러나, 해당 막 자신, 혹은 그 상부에 해당 액침 리소그래피 공정의 도포 공정에서 형성된 레지스트 등의 막의 밀착성이, 액침액과 반도체 기판의 상대 이동에 의해 발생하는 힘에 비교하여 충분히 강고하다.
또한, 해당 액침 리소그래피 공정 이전의 에칭, 혹은 다른 가공 공정에서 발생하는 막 두께의 불균일성에 대해서도, 성막 공정에서의 막 구조의 불균일성이 발생한 경우와 마찬가지로 생각된다.
한편, 해당 리소그래피 공정 이전의 공정 중, 혹은 공정 간 이동에서의 반도체 기판의 충돌 등에서 발생하는 반도체 기판의 단부의 흠집이 발생해 있는 경우가 있다. 이 경우, 해당 리소그래피 공정에서의 회전 도포 공정에서 형성되는 레지스트막 등의 막의 경계부(전형적으로는 막의 단부)는, 반도체 기판의 흠집에서, 불균일함을 나타내는 경우가 있다. 그러나, 해당 회전 도포막이 하층의 막, 혹은 반도체 기판과, 액침액과 반도체 기판의 상대 이동에 의해 발생하는 힘에 대하여 충분한 밀착성을 가지고 있는 경우에는, 역시 막 박리에는 결부되지 않는다.
또한, 회전 도포 공정 중의 백 린스, 혹은 또한 엣지 린스에서의 불필요 부분의 도포막의 제거가 불완전, 혹은 불균일한 경우에는, 도포막의 단부의 경계가 균일하지 않고, 반도체 기판 원주 방향을 따라 반도체 기판 직경 방향의 위치 혹은 측면부의 막 두께 방향의 위치가 이동하는 상태로 된다(기판 상면 방향으로부터의 투영도를 상정한 경우, 해당 도포막의 경계가 원주 방향을 따른 깨끗한 원을 그리지 않고, 흔들리는 곡선을 나타낸다.) 바람직하게는, 도포막 단부의 경계가 균일하게 되도록 백 린스, 혹은 또한 엣지 린스를 조정하는 것이다. 그러나, 장치 상태의 변화, 프로세스 반도체 기판임에 기인하는 반도체 기판의 단부 구조나 막종의 변화, 혹은 더욱 하층막이나 반도체 기판의 흠집이나 구조의 불균일에 의해, 해당 회전 도포막의 단부의 경계가 불균일하게 될 가능성은 남는다. 그러나, 이 경우에도 해당 회전 도포막이 하층의 막, 혹은 반도체 기판과, 액침액과 반도체 기판의 상대 이동에 의해 발생하는 힘에 대하여 충분한 밀착성을 가지고 있는 경우에는, 역시 막 박리에는 결부되지 않는다.
본 실시 형태에 기재한 패턴 노광 공정 전의 웨이퍼 단부의 검사는, 반드시 해당 액침 리소그래피 공정 중의 패턴 노광 공정의 직전에 행할 필요는 없다. 패턴 노광 공정의 실시 직전과 막 구조가 변화되지 않는 단계, 정확하게는 웨이퍼 단부 검사 공정의 수단에서는 막 구조가 변화되지 않는 단계에서 실시하면 된다. 예를 들면, 제2 실시 형태에 기재한 패턴 노광 공정 후의 검사의 예로 나타낸 CCD 등에 의한 화상 처리로 실시하는 경우, 검사를 위한 파장은 가시광인 것이 통상이다. 이는 해당 리소그래피 공정에서 사용하는 레지스트가 감광하지 않는 파장과의 제약에 의한다. 반도체 기판 주변 노광 공정은, 레지스트막 단부에 레지스트막이 감광하는 광을 조사하는 공정이고, 해당 부위의 레지스트막은 광 화학 반응을 발생한다. 그러나, 액침 리소그래피 공정에서 사용하는 화학 증폭형 레지스트에서의 광 화학 반응에 따라서는, 가시광 영역에서는 레지스트막의 광학 상수의 변화가 사실상 없는 것과 같다. 따라서, 패턴 노광 전의 웨이퍼 단부의 검사는, 반도체 기판 주변 노광 공정의 전이어도 된다.
또한, 반도체 기판 주변 노광의 노광광에 의한 웨이퍼 단부 검사에 대한 영향, 예를 들면 취득하는 검사 화상의 검출 신호의 베이스라인의 변화 등을 방지할 수 있으면, 해당 검사를 반도체 기판 주변 노광 공정과 동시에 실시하여도 된다. 구체적으로는, 기존의 주변 노광 공정 유닛에서는, 원주 방향의 한정된 소정 범위에만 노광광을 조사하는 기구와, 반도체 기판을 회전시키는 기구로 이루어진다. 노광광의 조사 부위와 서로 다른 부위이며, 노광광이 반도체 기판의 단부의 검사 장치의 검출부에 영향을 주지 않는 위치에, 검사 장치를 배치하면 된다.
혹은 패턴 노광 전에 세정 공정을 실시하는 경우에도, 반도체 기판의 단부가 세정 공정에서 변화되지 않는 것이라면, 해당 패턴 노광 전 세정 공정의 전에 해당 반도체 기판의 단부 검사 공정을 실시하여도 된다.
이러한 반도체 기판의 단부 검사 공정에서의 제약 조건을 충족시키는 범위에서, 반도체 기판의 단부 검사 공정의 실시 시기, 혹은 검사 유닛의 구조가 변화하여도 된다.
(제4 실시 형태)
다음으로, 상기 제1∼제3 실시 형태를 적용할 수 있는 액침 리소그래피 시스템의 일례를, 제4 실시 형태로서 설명한다.
(시스템의 기본 구성)
도 10은, 본 발명의 제4 실시 형태에 따른 액침 리소그래피 시스템의 일례를 도시한 블록도이다.
도 10에 도시한 바와 같이, 일례에 따른 액침 리소그래피 시스템은, 액침 노광 장치(104), 검사 장치(106), 판정 장치(108), 세정 장치(110), 현상 장치(114), 및 패턴 결함 검사 장치(116)를 포함한다.
액침 노광 장치(104)는, 반도체 기판, 예를 들면, 웨이퍼 상의 포토레지스트막을 액침 노광한다. 액침 노광 장치(104)에는, 예를 들면, 도 1에 도시한 액침 노광 장치를 사용할 수 있다.
검사 장치(106)는, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나를 검사한다. 이 검사는, 상기 제1∼제3 실시 형태에서 설명한 바와 같다.
또한, 본 예에서는, 검사 장치(106)와, 액침 노광 장치(104)가 별도인 예를 나타내고 있지만, 검사 장치(106)는, 액침 노광 장치(104) 내에 조립되어도 된다.
또한, 본 예에서는, 검사 장치(106)와 액침 노광 장치(104)가 하나의 시스템(처리 유닛)으로 된 예를 나타내고 있다. 예를 들면, 본 예에서는, 로드용 인터페이스(IN)(102)의 후단에 액침 노광 장치(104)를 배치하고, 검사 장치(106)의 후단에 언로드용 인터페이스(OUT)(112)를 배치함으로써, 검사 장치(106)와 액침 노광 장치(104)가 하나의 처리 시스템(처리 유닛)으로 되어 있다. 이에 의한 이점은, 액침 노광 후의 웨이퍼를 시스템 밖으로 꺼내지 않고 검사 장치(106)에 보낼 수 있기 때문에, 액침 노광에 기인한 막 박리, 및 액침 노광에 기인한 파티클 부착을 높 은 정밀도로 검출할 수 있는 것에 있다. 액침 노광 후의 웨이퍼를 시스템 밖으로 꺼내면, 검사 장치(106)는, 예를 들면, 웨이퍼 반송시에 발생한 막 박리, 및 웨이퍼 반송시에 부착된 파티클까지 검출하는 경우가 있다. 그러나, 검사 장치(106)를 액침 노광 장치(104)로부터 분리하고, 언로드용 인터페이스(OUT)(112)를 액침 노광 장치(104)의 후단에 배치하도록 하여도 된다. 이 경우에는, 검사 장치(106)에, 기존의 검사 장치, 예를 들면, 기존의 웨이퍼 단부면 검사 장치, 혹은 베벨 연마 장치에 조립되어 있는 검출 기구를 이용할 수 있기 때문에, 설비 투자를 억제할 수 있다고 하는 이점이 있다. 검사 장치(106)와 액침 노광 장치(104)를 하나의 시스템(처리 유닛)으로 할지의 여부는, 실시할 때에 적절히 선택되면 된다.
판정 장치(108)는, 검사 장치(106)로부터 보내져 온 검사 정보로부터, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나에, 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생되어 있지 않은지를 판정한다.
세정 장치(110)는, 액침 노광 장치(104)를 세정한다. 본 예의 세정 장치(110)는, 특히, 액침 노광 장치(104)의 웨이퍼 스테이지에 설치된 보조판을 세정한다. 본 예의 세정 장치(110)는, 조작자의 지시에 기초한 세정 외에 추가로, 판정 장치(108)로부터 출력되는 신호 NG의 지시에 기초한 세정을 행한다. 신호 NG는, 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생한 것을 나타내는 신호이다. 혹은 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생한 것을 나타내는 플래그이다.
현상 장치(114)는, 액침 노광된 웨이퍼 상의 포토레지스트막을 현상한다. 포토레지스트막을 현상함으로써, 상기 포토레지스트막은, 마스크(레티클)에 그려진 소정의 패턴대로 패터닝된다.
패턴 결함 검사 장치(116)는, 현상된 포토레지스트막에, 패턴 결함이 발생하고 있지 않은지를 검사한다. 본 예의 패턴 결함 검사 장치(116)는, 조작자의 지시에 기초한 검사 외에 추가로, 판정 장치(108)로부터 출력되는 상기 신호 NG의 지시에 기초한 검사를 행한다.
(시스템의 기본 동작)
다음으로, 일례에 따른 액침 리소그래피 시스템의 동작을, 웨이퍼의 흐름에 따라 설명한다.
우선, 제조 Lot 내의 웨이퍼(Wafer)의 1매, 혹은 복수매가, 인터페이스(IN)(102)를 통하여 액침 노광 장치(104)에 로드된다. 액침 노광 장치(104)는, 로드된 웨이퍼 상의 포토레지스트막을 액침 노광한다.
액침 노광을 끝내면, 웨이퍼는 검사 장치(106)에 보내진다. 검사 장치(106)는, 보내져 온 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나를 검사한다. 검사 정보는, 판정 장치(108)에 보내진다.
판정 장치(108)는, 검사 정보로부터, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나에, 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생하고 있지 않은지를 판정한다. 판정 장치(108)가, 어느 하나가 발생하였다라고 판정하였을 때, 판정 장치(108)는 상기 신호 NG, 혹은 플래그 NG를 출력한다. 신호 NG는, 세정 장치(110), 및 패턴 결함 검사 장치(116)에 보내진다.
세정 장치(110)는, 신호 NG, 혹은 플래그 NG를 수신하였을 때, 액침 노광 장치(104)에 의한 액침 노광을 중지시키고, 액침 노광 장치(104)의 웨이퍼 스테이지에 설치된 보조판을 세정한다.
검사 장치(106)에 의해 검사된 웨이퍼는, 인터페이스(OUT)(112)를 통하여 액침 노광 장치(104)로 언로드되고, 현상 장치(114)에 보내진다. 현상 장치(114)는, 보내져 온 웨이퍼 상의 포토레지스트막을 현상한다.
현상을 끝내면, 웨이퍼의 흐름은 다음의 2가지로 분리된다. 신호 NG가 출력되었거나, 혹은 NG를 나타내는 플래그가 선 경우에는, 웨이퍼는 패턴 결함 검사 장치(116)에 보내진다. 신호 NG가 출력되어 있지 않거나, 혹은 NG를 나타내는 플래그가 서 있지 않을 경우에는, OK이기 때문에, 웨이퍼는 다음 공정에 보내진다.
패턴 결함 검사 장치(116)에 보내져 온 웨이퍼는, 패턴 결함 검사 장치(116)에 의해, 포토레지스트막에 패턴 결함이 발생하고 있지 않은지가 검사된다.
검사의 결과, 문제가 없으면, 그 웨이퍼는 다음 공정에 보내진다. 반대로 문제가 있으면, 그 웨이퍼는 리워크 공정에 보내진다(리워크 공정의 예는 후술함).
문제가 있고, 없음의 판정의 일례는, 다음과 같다.
예를 들면, 웨이퍼 상의 막이 박리되어 있거나, 웨이퍼 상에 파티클이 부착되어 있거나 하여도, 예를 들면, 웨이퍼의 유효 영역에 있는 포토레지스트막에는 패턴 결함이 발생하고 있지 않은 경우가 있다. 이 경우에는, 리워크할 필요는 없기 때문에 웨이퍼를 다음 공정으로 진행시켜도 된다. 웨이퍼의 유효 영역이란, 예를 들면, 웨이퍼의 중앙 부분에 있고, 칩에 이지러짐이 없는 영역, 혹은 엣지 익스 클루전을 제외한 영역을 말한다. 엣지 익스클루전이란, 웨이퍼의 엣지로부터 어느 정도의 거리까지 설정되고, 엣지 익스클루전에 걸려 형성된 칩은 사용하지 않는 영역(배제 영역)을 말한다.
혹은 웨이퍼의 유효 영역에 있는 포토레지스트막에는 패턴 결함이 발생해 있어도, 그 수가 적은 경우에는, 웨이퍼를 다음 공정으로 진행시켜도 된다. 극단적인 예이기는 하지만, 예를 들면, 패턴 결함의 수가 "1개"인 경우이더라도 리워크하게 되면, 제조 코스트가 커진다. 이를 방지하기 위해서는, 패턴 결함의 수, 혹은 패턴 결함을 발생한 칩의 수에 허용할 수 있는 수(임계값)를 미리 결정해 두고, 패턴 결함의 수, 혹은 패턴 결함을 발생한 칩이 상기 허용할 수 있는 수 이하, 혹은 미만이면, 웨이퍼를 다음 공정으로 진행시키도록 하여도 된다.
반대로, 웨이퍼의 유효 영역에 있는 포토레지스트막에 패턴 결함이 있거나, 혹은 패턴 결함의 수가 상기 허용할 수 있는 수 이상 혹은 초과하거나, 혹은 패턴 결함을 발생한 칩의 수가 상기 허용할 수 있는 수 이상 혹은 초과하였다면, 웨이퍼는 리워크 공정으로 진행된다.
(클리닝 사이클의 예)
다음으로, 제4 실시 형태에 따른 액침 리소그래피 시스템의, 클리닝 사이클에 대해서 설명한다.
도 11은, 비교예에 따른 액침 리소그래피 시스템의 클리닝 사이클을 도시한 도면이다.
도 11에 도시한 바와 같이, 액침 리소그래피 시스템에는 오물이 발생하기 때 문에, 정기 세정은 필수적이다. 도 11에는, 미리 결정된 시간마다 정기 세정을 실시하는 예가 나타난다.
도 12는, 제4 실시 형태에 따른 액침 리소그래피 시스템의 클리닝 사이클의 일례를 도시한 도면이다. 본 예에서도 정기 세정이 실시된다. 제4 실시 형태에 따르면, 예를 들면, 정기 세정 외에 추가로, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나에, 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생하였을 때에 임시 세정이 실시된다.
제4 실시 형태에 따르면, 정기 세정 외에 상기 임시 세정을 실시함으로써, 막 박리, 및 파티클 부착 중 적어도 어느 하나에 기인한 수율의 저하를 억제할 수 있다.
또한, 도 12에는, 비교예와 마찬가지로, 미리 결정된 시간마다 정기 세정을 실시하는 예를 나타냈지만, 정기 세정은, 예를 들면, 미리 결정된 웨이퍼의 처리 매수마다 실시되도록 변경되어도 된다.
(리워크 공정의 예)
다음으로, 리워크 공정의 예를 설명한다.
도 13은, 리워크 공정의 제1예를 나타내는 흐름도이다. 제1예는, 예를 들면, 파티클 부착의 경우에 실시되는 리워크 공정의 일례이다.
우선, St.1에 나타낸 바와 같이, 리워크 공정에 돌려진 웨이퍼로부터 포토레지스트막을 제거한다.
다음으로, St.2에 나타낸 바와 같이, 웨이퍼에 포토레지스트를 재도포하고, 웨이퍼 상에 포토레지스트막을 재형성한다(St.2).
다음으로, St.3에 나타낸 바와 같이, 포토레지스트막을 재노광한다.
다음으로, St.4에 나타낸 바와 같이, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나를 재검사하고, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나에, 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생하고 있지 않은지를 판정한다. 이는, 전술한 검사 장치(106)에 의한 검사, 및 전술한 판정 장치(108)에 의한 판정과 동일하다.
다음으로, St.5에 나타낸 바와 같이, 포토레지스트막을 재현상한다.
다음으로, St.6에 나타낸 바와 같이, St.4의 공정에서의 판정에서 문제 있다고, 즉, 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생하였다라고 판정 되었는지의 여부를 판단한다. 문제 없음(아니오), 즉, 막 박리, 및 파티클 부착의 쌍방 모두 발생하고 있지 않다라고 판단되면, 리워크 처리된 웨이퍼를, 다음 공정으로 진행시킨다.
반대로, 문제 있음(예), 즉, 막 박리, 및 파티클 부착 중 적어도 어느 하나가 발생하였다라고 판단되면, 포토레지스트 패턴을 재검사한다(St.7). 이는, 전술한 패턴 결함 검사 장치(116)에 의한 검사와 동일하다.
다음으로, St.8에 나타낸 바와 같이, St.7에 나타낸 재검사의 결과, 문제 없음(아니오)이라고 판단되면, 리워크 처리된 웨이퍼를, 다음 공정으로 진행시킨다.
반대로, 문제 있음(예)이라고 판단되면, 리워크 처리된 웨이퍼를, 다시 리워크 공정으로 되돌린다.
또한, 도 13에 나타내는 흐름의 일례는, 기본적인 흐름을 나타내고 있기 때문에, 경우에 따라서는, 리워크 공정이 무한히 반복되는 흐름으로 되어 있다. 이 사정은, 웨이퍼에 실시되는 리워크 처리의 횟수로, 미리 제한 횟수를 결정해 두고, 리워크 처리의 횟수가 제한 횟수에 도달하면, 웨이퍼의 리워크 처리는 하지 않도록 하면 해소할 수 있다. 혹은 리워크 처리를 한번 실시하면, 재차의 리워크 처리는 하지 않도록 하여도 된다.
또한, 리워크 처리를 반복하면, 웨이퍼에 가해지는 물리적 및/혹은 화학적 이력, 예를 들면, 열 이력이, 리워크 처리되어 있지 않은 웨이퍼에 비교하여 많아지기 때문에, 경우에 따라서는 소자 특성이 열화할 가능성이 있다. 혹은, 기판 표면 부근의 막의 광학적 혹은 화학적 성질이 변화됨으로써, 레지스트 패턴 형상이 변화되는 결과로서, 원하는 소자 특성이 얻어지지 않는 경우도 있다. 이를 해소하기 위해서는, 전술한 바와 같이, 리워크 처리의 횟수에 제한 횟수를 결정해 두거나, 혹은 리워크 처리를 한번 실시하면, 재차의 리워크 처리는 하지 않도록 함으로써 해소할 수 있다.
도 14는, 리워크 공정의 제2예를 나타내는 흐름도이다. 제2예는, 예를 들면, 막 박리의 경우에 실시되는 리워크 공정의 일례이다.
도 14에 나타낸 바와 같이, 제2예의 흐름이, 상기 제1예의 흐름과 서로 다른 부분은, St.1에 나타내는 포토레지스트막을 제거한 후에, 박리된 막을 제거하고(S t. 9), 제거한 막을 재형성하는(St.10) 것에 있다. 제거한 막을 재형성한 후에는, St.2에 나타낸 바와 같이, 포토레지스트를 재도포한다. 그 이후의 공정은, 도 13 에 나타낸 제1예의 공정과 마찬가지이다. 본 제2예에서의 St.2 이후의 설명은, 제1예의 설명을 인용함으로써 생략한다.
(패턴 결함 검사, 또는 리워크 처리에 돌리는 웨이퍼의 예)
도 15는, 패턴 결함 검사, 또는 리워크 처리에 돌리는 웨이퍼의 제1예를 도시한 도면이다.
도 15에 도시한 바와 같이, 제조 Lot 중에는 복수의 웨이퍼(Wafer)가 포함된다. 도면 중의 웨이퍼 내에 기록된 숫자는, 처리의 순서를 나타낸다. 지금, 웨이퍼 1∼웨이퍼 3까지가 액침 노광필이며, 웨이퍼 3에서, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나에, 막 박리, 및 파티클 부착 중 적어도 한쪽이 발생하였다라고 판정된 것으로 한다.
제1예는, 기본적인 예를 나타낸 것으로, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 웨이퍼 3에 대하여 부가적인 검사, 예를 들면, 패턴 결함 검사를 포함하는 검사를 실시하는 것이다. 또한, 상기 웨이퍼 3에 대하여, 리워크 처리를 실시하는 것이다.
이와 같이, 부가적인 검사, 예를 들면, 패턴 결함 검사를 포함하는 검사, 및 리워크 처리는, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 웨이퍼 3에 대하여 실시되면 된다.
도 16은, 패턴 결함 검사, 또는 리워크 처리에 돌리는 웨이퍼의 제2예를 도시한 도면이다.
액침 리소그래피 시스템에 따라서는, 노광필 웨이퍼에 대하여, 웨이퍼의 단 부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나를 검사하고 있는 동안에, 후속의 웨이퍼에 대하여 액침 노광을 실시하는 것이 있다. 제2예는, 이러한 예에 대하여 적용할 수 있는 예이다.
제2예는, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 웨이퍼 3이 속하는 제조 로트에 포함된 웨이퍼 중, 상기 웨이퍼 3, 및 웨이퍼 3의 후에, 이 웨이퍼 3을 액침 노광한 액침 노광 장치를 이용하여 처리된 웨이퍼 4∼웨이퍼 6에 대하여, 부가적인 검사, 예를 들면, 패턴 결함 검사를 포함하는 검사를 실시하는 것이다. 또한, 상기 웨이퍼 3∼웨이퍼 6에 대하여, 리워크 처리를 실시하는 것이다.
이와 같이, 부가적인 검사, 예를 들면, 패턴 결함 검사를 포함하는 검사, 및 리워크 처리는, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 웨이퍼 3, 및 웨이퍼 3의 후에, 웨이퍼 3을 액침 노광한 액침 노광 장치를 이용하여 처리된 웨이퍼 4∼6에 대하여 실시하는 것도 가능하다.
또한, 제2예의 경우에는, 예를 들면, 웨이퍼 4∼6에 대해서는, 예를 들면, 전술한 검사 장치(106)를 이용한 검사는 생략하고, 부가적인 검사, 예를 들면, 패턴 결함 검사를 포함하는 검사, 및 리워크 처리에 돌리도록 하는 것도 가능하다. 웨이퍼 4∼6에 대해서는, 예를 들면, 전술한 검사 장치(106)를 이용한 검사를 생략함으로써, 스루풋을 향상시키는 것이 가능하게 된다.
도 17은, 패턴 결함 검사, 또는 리워크 처리에 돌리는 웨이퍼의 제3예를 도시한 도면이다.
제3예도 제2예와 마찬가지로, 노광필 웨이퍼에 대하여, 웨이퍼의 단부 측면, 및 웨이퍼의 단부 상면 중 적어도 어느 하나를 검사하고 있는 동안에, 후속의 웨이퍼에 대하여 액침 노광을 실시하는 예이다. 제3예가 제2예와 서로 다른 부분은, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다고 판정되었을 때, 액침 노광 중의 웨이퍼 7에 대한 액침 노광을 도중에서 중지하는 것에 있다. 다른 것은, 제2예와 동일하다.
또한, 액침 노광이 중지된 웨이퍼 7은, 노광이 불완전하기 때문에, 웨이퍼 7에 대해서는, 전술한 검사 장치(106)를 이용한 검사, 및 패턴 결함 검사 장치(116)를 이용한 검사를 생략하고, 직접 리워크 처리에 돌린다.
제3예에서도, 제2예와 마찬가지로 스루풋을 향상시키는 것이 가능하게 된다.
또한, 제3예에 따르면, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다라고 판정되었을 때, 액침 노광 중의 웨이퍼 7에 대한 액침 노광을 도중에서 중지하기 때문에, 액침 노광의 종료를 대기하지 않고 완료한다. 이 때문에, 상기 스루풋은, 예를 들면, 제2예에 비교하여, 더욱 향상시키는 것이 가능하다.
이상, 제1∼제4 실시 형태에 따르면, 수율의 저하를 억제할 수 있는, 리소그래피 공정에 액침 노광 장치를 이용하는 반도체 장치의 제조 방법, 및 액침 리소그래피 시스템을 제공할 수 있다.
또한, 상기 실시 형태는 이하의 양태를 포함한다.
(1) 소자 제조 공정 중의 리소그래피 공정에 액침 노광 장치를 이용하는 반 도체 장치의 제조 방법으로서,
상기 액침 노광 장치에 의한 액침 노광 공정의 후부터, 적어도 반도체 기판의 단부의 막 구조가 상기 액침 노광 공정 시점부터 변화되는 공정과의 사이에,
상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 검사 공정과,
상기 검사 공정에서의 검사 결과에 기초하여, 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 판정 공정과,
상기 판정 공정에서, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다고 판정되었을 때, 소정의 대응 처리를 실시하는 공정을 포함하는 반도체 장치의 제조 방법.
(2) (1)의 양태에 따른 반도체 장치의 제조 방법으로서,
상기 검사 공정은, 상기 반도체 기판의 단부의 측면, 및 상기 반도체 기판의 단부의 상면측 중 적어도 어느 한쪽에, 상기 막 박리, 및 상기 파티클의 부착 중 적어도 어느 한쪽이 발생하였는지의 여부를 검사하고, 상기 막 박리, 및 상기 파티클의 부착 중 적어도 한쪽이 발생하였을 때에 검출 신호를 출력하는 공정을 포함하고,
상기 판정 공정은, 상기 검출 신호를 이용하여, 막 박리의 유무, 및 파티클의 부착의 유무 중 적어도 한쪽을 판정하는 공정을 포함하는 반도체 장치의 제조 방법.
(3) (1)의 양태에 따른 반도체 장치의 제조 방법으로서,
적어도 반도체 기판의 단부에 상기 패턴 노광 공정과 동일한 막 구조가 형성된 공정부터, 상기 패턴 노광 공정과의 사이에,
상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 검사 공정과,
상기 검사 공정에서의 검사 결과에 기초하여, 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 판정 공정을 더 포함하는 반도체 장치의 제조 방법.
(4) (1)의 양태에 따른 반도체 장치의 제조 방법으로서,
상기 소정의 대응 처리는, 상기 액침 노광 장치의 웨이퍼 스테이지에 설치된 보조판의 표면을 청소하는 청소 공정을 포함하는 반도체 장치의 제조 방법.
(5) (1)의 양태에 따른 반도체 장치의 제조 방법으로서,
상기 소정의 대응 처리는,
(a) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기판,
(b) 상기 (a)에 해당하는 반도체 기판, 및 상기 (a)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (a)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판,
상기 (a) 및 (b) 중 적어도 하나에 해당하는 반도체 기판에, 부가적인 검사 를 실시하는 부가적 검사 공정을 포함하는 반도체 장치의 제조 방법.
(6) (5)의 양태에 따른 반도체 장치의 제조 방법으로서,
상기 부가적인 검사는, 상기 반도체 기판 상에 형성된 레지스트 패턴의 결함을 검사하는 패턴 결함 검사를 포함하는 반도체 장치의 제조 방법.
(7) (6)의 양태에 따른 반도체 장치의 제조 방법으로서,
상기 패턴 결함 검사는,
상기 반도체 기판 상에 형성된 레지스트 패턴의 표면의 화상을 취득하는 공정과,
상기 취득한 화상을 화상 처리하는 공정과,
상기 화상 처리의 결과에 기초하여, 상기 레지스트 패턴에 발생한 패턴 결함을 검출하는 공정을 포함하는 반도체 장치의 제조 방법.
(8) (1)의 양태에 따른 반도체 장치의 제조 방법으로서,
상기 소정의 대응 처리는,
(a) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기판,
(b) 상기 (a)에 해당하는 반도체 기판, 및 상기 (a)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (a)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판,
(c) 상기 (a)에 해당하는 반도체 기판, 및 상기 (a)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (a)에 해당하는 반도체 기판 의 후에 상기 액침 노광 장치를 이용하여 처리되어 있는 반도체 기판,
상기 (a) 내지 (c) 중 적어도 어느 하나에 해당하는 반도체 기판을 리워크하는 리워크 처리를 포함하는 반도체 장치의 제조 방법.
(9) (8)의 양태에 따른 반도체 장치의 제조 방법으로서,
상기 리워크 처리는, 상기 액침 노광 장치를 이용한 액침 리소그래피 공정의 재시도를 포함하는 반도체 장치의 제조 방법.
(10) 반도체 기판을 액침 노광하는 액침 노광 장치와,
상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 검사 기구와,
상기 검사 기구로부터의 검사 결과에 기초하여, 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 판정 기구와,
상기 판정 기구가, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다고 판정하였을 때, 소정의 대응 처리를 실시하는 대응 처리 기구를 구비하는 액침 리소그래피 시스템.
(11) (10)의 양태에 따른 액침 리소그래피 시스템으로서,
상기 대응 처리 기구는,
상기 액침 노광 장치의 웨이퍼 스테이지에 설치된 보조판의 표면을 청소하는 청소 기구를 포함하는 액침 리소그래피 시스템.
(12) (10)의 양태에 따른 액침 리소그래피 시스템으로서,
상기 대응 처리 기구는,
(a) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기판,
(b) 상기 (a)에 해당하는 반도체 기판, 및 상기 (a)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (a)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판,
상기 (a) 및 (b) 중 적어도 하나에 해당하는 반도체 기판에, 부가적인 검사를 실시하는 부가적 검사 기구를 포함하는 액침 리소그래피 시스템.
(13) (12)의 양태에 따른 액침 리소그래피 시스템으로서,
상기 부가적인 검사는, 상기 반도체 기판 상에 형성된 레지스트 패턴의 결함을 검사하는 패턴 결함 검사를 포함하는 액침 리소그래피 시스템.
(14) (13)의 양태에 따른 액침 리소그래피 시스템으로서,
상기 패턴 결함 검사는,
상기 반도체 기판 상에 형성된 레지스트 패턴의 표면의 화상을 취득하는 공정과,
상기 취득한 화상을 화상 처리하는 공정과,
상기 화상 처리의 결과에 기초하여, 상기 레지스트 패턴에 발생한 패턴 결함을 검출하는 공정을 포함하는 액침 리소그래피 시스템.
(15) (10)의 양태에 따른 액침 리소그래피 시스템으로서,
상기 대응 처리 기구는,
(a) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기판,
(b) 상기 (a)에 해당하는 반도체 기판, 및 상기 (a)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (a)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판,
(c) 상기 (a)에 해당하는 반도체 기판, 및 상기 (a)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (a)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리되어 있는 반도체 기판,
상기 (a) 내지 (c) 중 적어도 어느 하나에 해당하는 반도체 기판을 리워크하는 리워크 처리를 포함하는 액침 리소그래피 시스템.
(16) (15)의 양태에 따른 액침 리소그래피 시스템으로서,
상기 리워크 처리는, 상기 액침 노광 장치를 이용한 액침 리소그래피 공정의 재시도를 포함하는 액침 리소그래피 시스템.
이상, 본 발명을 몇 가지의 실시 형태에 의해 설명하였지만, 본 발명은 각 실시 형태에 한정되는 것은 아니고, 그 실시에 있어서는 발명의 요지를 일탈하지 않는 범위에서 다양하게 변형하는 것이 가능하다.
또한, 각 실시 형태는 단독으로 실시하는 것이 가능하지만, 적절히 조합하여 실시하는 것도 가능하다.
또한, 각 실시 형태는 다양한 단계의 발명을 포함하고 있고, 각 실시 형태에서 개시한 복수의 구성 요건의 적절한 조합에 의해, 다양한 단계의 발명을 추출하 는 것이 가능하다.
당 분야의 업자라면 부가적인 장점 및 변경들을 용이하게 생성할 수 있다. 따라서, 광의의 관점에서의 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에 한정되는 것은 아니다. 따라서, 첨부된 청구 범위들 및 그 등가물들에 의해 정의된 바와 같은 일반적인 발명적 개념의 정신 또는 범위로부터 벗어나지 않고 다양한 변경이 가능하다.
본 발명에 따르면, 수율의 저하를 억제할 수 있는, 리소그래피 공정에 액침 노광 장치를 이용하는 반도체 장치의 제조 방법, 및 액침 리소그래피 시스템을 제공할 수 있다.

Claims (16)

  1. 소자 제조 공정 중의 리소그래피 공정에 액침 노광 장치를 이용하는 반도체 장치의 제조 방법으로서,
    상기 액침 노광 장치에 의한 액침 노광 공정의 후부터, 적어도 반도체 기판의 단부의 막 구조가 상기 액침 노광 공정 시점부터 변화되는 공정과의 사이에,
    (A) 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 것과,
    (B) 상기 (A)에서의 검사 결과에 기초하여, 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 것과,
    (C) 상기 (B)에서, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다고 판정되었을 때, 소정의 대응 처리를 실시하는 것
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 (A)는, 상기 반도체 기판의 단부의 측면, 및 상기 반도체 기판의 단부의 상면측 중 적어도 어느 한쪽에, 상기 막 박리, 및 상기 파티클의 부착 중 적어도 어느 한쪽이 발생하였는지의 여부를 검사하고, 상기 막 박리, 및 상기 파티클의 부착 중 적어도 한쪽이 발생하였을 때에 검출 신호를 출력하는 것을 포함하고,
    상기 (B)는, 상기 검출 신호를 이용하여, 막 박리의 유무, 및 파티클의 부착의 유무 중 적어도 한쪽을 판정하는 것을 포함하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    적어도 반도체 기판의 단부에 상기 패턴 노광 공정과 동일한 막 구조가 형성된 공정부터, 상기 패턴 노광 공정과의 사이에,
    (D) 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 것과,
    (E) 상기 (D)에서의 검사 결과에 기초하여, 상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 것
    을 더 포함하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 소정의 대응 처리는, 상기 액침 노광 장치의 웨이퍼 스테이지에 설치된 보조판의 표면을 청소하는 청소 처리를 포함하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 소정의 대응 처리는,
    (1) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기 판과,
    (2) 상기 (1)에 해당하는 반도체 기판, 및 상기 (1)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (1)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판과,
    상기 (1) 및 (2) 중 적어도 하나에 해당하는 반도체 기판에 대하여, 부가적인 검사를 실시하는 부가적 검사 처리를 포함하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 부가적인 검사는, 상기 반도체 기판 상에 형성된 레지스트 패턴의 결함을 검사하는 패턴 결함 검사를 포함하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 패턴 결함 검사는,
    상기 반도체 기판 상에 형성된 레지스트 패턴의 표면의 화상을 취득하는 것과,
    상기 취득한 화상을 화상 처리하는 것과,
    상기 화상 처리의 결과에 기초하여, 상기 레지스트 패턴에 발생한 패턴 결함을 검출하는 것을 포함하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 소정의 대응 처리는,
    (1) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기판과,
    (2) 상기 (1)에 해당하는 반도체 기판, 및 상기 (1)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (1)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판과,
    (3) 상기 (1)에 해당하는 반도체 기판, 및 상기 (1)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (1)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리되어 있는 반도체 기판과,
    상기 (1) 내지 (3) 중 적어도 어느 하나에 해당하는 반도체 기판을 리워크하는 리워크 처리를 포함하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 리워크 처리는, 상기 액침 노광 장치를 이용한 액침 리소그래피 공정의 재시도를 포함하는 반도체 장치의 제조 방법.
  10. 반도체 기판을 액침 노광하는 액침 노광 장치와,
    상기 반도체 기판의 단부 측면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽을 검사하는 검사 기구와,
    상기 검사 기구로부터의 검사 결과에 기초하여, 상기 반도체 기판의 단부 측 면, 및 상기 반도체 기판의 단부 상면측 중 적어도 한쪽에 막 박리의 유무, 및 파티클 부착의 유무 중 적어도 한쪽을 판정하는 판정 기구와,
    상기 판정 기구가, 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생하였다고 판정하였을 때, 소정의 대응 처리를 실시하는 대응 처리 기구
    를 구비하는 액침 리소그래피 시스템.
  11. 제10항에 있어서,
    상기 대응 처리 기구는,
    상기 액침 노광 장치의 웨이퍼 스테이지에 설치된 보조판의 표면을 청소하는 청소 기구를 포함하는 액침 리소그래피 시스템.
  12. 제10항에 있어서,
    상기 대응 처리 기구는,
    (1) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기판과,
    (2) 상기 (1)에 해당하는 반도체 기판, 및 상기 (1)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (1)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판과,
    상기 (1) 및 (2) 중 적어도 하나에 해당하는 반도체 기판에, 부가적인 검사를 실시하는 부가적 검사 기구를 포함하는 액침 리소그래피 시스템.
  13. 제12항에 있어서,
    상기 부가적인 검사는, 상기 반도체 기판 상에 형성된 레지스트 패턴의 결함을 검사하는 패턴 결함 검사를 포함하는 액침 리소그래피 시스템.
  14. 제13항에 있어서,
    상기 패턴 결함 검사는,
    상기 반도체 기판 상에 형성된 레지스트 패턴의 표면의 화상을 취득하는 것과,
    상기 취득한 화상을 화상 처리하는 것과,
    상기 화상 처리의 결과에 기초하여, 상기 레지스트 패턴에 발생한 패턴 결함을 검출하는 것
    을 포함하는 액침 리소그래피 시스템.
  15. 제10항에 있어서,
    상기 대응 처리 기구는,
    (1) 상기 막 박리, 및 상기 파티클 부착 중 적어도 한쪽이 발생한 반도체 기판과,
    (2) 상기 (1)에 해당하는 반도체 기판, 및 상기 (1)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (1)에 해당하는 반도체 기판 의 후에 상기 액침 노광 장치를 이용하여 처리된 반도체 기판과,
    (3) 상기 (1)에 해당하는 반도체 기판, 및 상기 (1)에 해당하는 반도체 기판이 속하는 제조 로트에 포함된 반도체 기판 중, 상기 (1)에 해당하는 반도체 기판의 후에 상기 액침 노광 장치를 이용하여 처리되어 있는 반도체 기판과,
    상기 (1) 내지 (3) 중 적어도 어느 하나에 해당하는 반도체 기판을 리워크하는 리워크 처리
    를 포함하는 액침 리소그래피 시스템.
  16. 제15항에 있어서,
    상기 리워크 처리는, 상기 액침 노광 장치를 이용한 액침 리소그래피 공정의 재시도를 포함하는 액침 리소그래피 시스템.
KR1020070029242A 2006-03-27 2007-03-26 반도체 장치의 제조 방법 및 액침 리소그래피 시스템 KR100838921B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006085664A JP2007266074A (ja) 2006-03-27 2006-03-27 半導体装置の製造方法及び液浸リソグラフィーシステム
JPJP-P-2006-00085664 2006-03-27

Publications (2)

Publication Number Publication Date
KR20070096951A true KR20070096951A (ko) 2007-10-02
KR100838921B1 KR100838921B1 (ko) 2008-06-16

Family

ID=38558377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029242A KR100838921B1 (ko) 2006-03-27 2007-03-26 반도체 장치의 제조 방법 및 액침 리소그래피 시스템

Country Status (4)

Country Link
US (1) US7630053B2 (ko)
JP (1) JP2007266074A (ko)
KR (1) KR100838921B1 (ko)
TW (1) TW200741368A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101029761B1 (ko) * 2007-11-06 2011-04-19 에이에스엠엘 네델란즈 비.브이. 리소그래피 용 기판 준비방법, 기판, 디바이스 제조방법, 실링 코팅 어플리케이터 및 실링 코팅 측정장치
KR20210009811A (ko) * 2019-07-18 2021-01-27 세메스 주식회사 기판 처리 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880860B2 (en) 2004-12-20 2011-02-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
DE102005039517A1 (de) * 2005-08-20 2007-02-22 Carl Zeiss Smt Ag Phasenverzögerungselement und Verfahren zur Herstellung eines Phasenverzögerungselementes
US8125610B2 (en) 2005-12-02 2012-02-28 ASML Metherlands B.V. Method for preventing or reducing contamination of an immersion type projection apparatus and an immersion type lithographic apparatus
US7969548B2 (en) * 2006-05-22 2011-06-28 Asml Netherlands B.V. Lithographic apparatus and lithographic apparatus cleaning method
JP5029611B2 (ja) * 2006-09-08 2012-09-19 株式会社ニコン クリーニング用部材、クリーニング方法、露光装置、並びにデバイス製造方法
JP4331199B2 (ja) * 2006-11-29 2009-09-16 東京エレクトロン株式会社 液浸露光用塗布膜形成装置および塗布膜形成方法
US8654305B2 (en) 2007-02-15 2014-02-18 Asml Holding N.V. Systems and methods for insitu lens cleaning in immersion lithography
US8817226B2 (en) 2007-02-15 2014-08-26 Asml Holding N.V. Systems and methods for insitu lens cleaning using ozone in immersion lithography
US9529275B2 (en) * 2007-02-21 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography scanner throughput
US8947629B2 (en) 2007-05-04 2015-02-03 Asml Netherlands B.V. Cleaning device, a lithographic apparatus and a lithographic apparatus cleaning method
US7866330B2 (en) 2007-05-04 2011-01-11 Asml Netherlands B.V. Cleaning device, a lithographic apparatus and a lithographic apparatus cleaning method
US8011377B2 (en) 2007-05-04 2011-09-06 Asml Netherlands B.V. Cleaning device and a lithographic apparatus cleaning method
US7900641B2 (en) 2007-05-04 2011-03-08 Asml Netherlands B.V. Cleaning device and a lithographic apparatus cleaning method
US8435593B2 (en) * 2007-05-22 2013-05-07 Asml Netherlands B.V. Method of inspecting a substrate and method of preparing a substrate for lithography
US7916269B2 (en) 2007-07-24 2011-03-29 Asml Netherlands B.V. Lithographic apparatus and contamination removal or prevention method
US20090025753A1 (en) * 2007-07-24 2009-01-29 Asml Netherlands B.V. Lithographic Apparatus And Contamination Removal Or Prevention Method
US7641406B2 (en) 2007-07-26 2010-01-05 Sokudo Co., Ltd. Bevel inspection apparatus for substrate processing
JP5183993B2 (ja) * 2007-07-26 2013-04-17 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5183994B2 (ja) * 2007-07-26 2013-04-17 株式会社Ｓｏｋｕｄｏ 基板処理装置
NL1035942A1 (nl) * 2007-09-27 2009-03-30 Asml Netherlands Bv Lithographic Apparatus and Method of Cleaning a Lithographic Apparatus.
SG151198A1 (en) * 2007-09-27 2009-04-30 Asml Netherlands Bv Methods relating to immersion lithography and an immersion lithographic apparatus
JP5017232B2 (ja) * 2007-10-31 2012-09-05 エーエスエムエル ネザーランズ ビー．ブイ． クリーニング装置および液浸リソグラフィ装置
NL1036273A1 (nl) * 2007-12-18 2009-06-19 Asml Netherlands Bv Lithographic apparatus and method of cleaning a surface of an immersion lithographic apparatus.
NL1036306A1 (nl) 2007-12-20 2009-06-23 Asml Netherlands Bv Lithographic apparatus and in-line cleaning apparatus.
NL1036333A1 (nl) 2008-01-02 2009-07-07 Asml Netherlands Bv Immersion lithography.
US8339572B2 (en) 2008-01-25 2012-12-25 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
EP2196857A3 (en) * 2008-12-09 2010-07-21 ASML Netherlands BV Lithographic apparatus and device manufacturing method
JP5371413B2 (ja) * 2008-12-22 2013-12-18 株式会社Ｓｏｋｕｄｏ 基板処理装置および基板処理方法
US8941809B2 (en) 2008-12-22 2015-01-27 Screen Semiconductor Solutions Co., Ltd. Substrate processing apparatus and substrate processing method
JP2010147361A (ja) * 2008-12-22 2010-07-01 Sokudo Co Ltd 基板処理装置および基板処理方法
US20100294742A1 (en) * 2009-05-22 2010-11-25 Enrico Magni Modifications to Surface Topography of Proximity Head
US20110134400A1 (en) * 2009-12-04 2011-06-09 Nikon Corporation Exposure apparatus, liquid immersion member, and device manufacturing method
JP5575691B2 (ja) 2011-04-06 2014-08-20 東京エレクトロン株式会社 基板処理装置、基板処理方法及びその基板処理方法を実行させるためのプログラムを記録した記録媒体
WO2014125591A1 (ja) * 2013-02-14 2014-08-21 株式会社島津製作所 微細パターニング用表面化学処理装置
US9760027B2 (en) * 2013-10-17 2017-09-12 United Microelectronics Corp. Scanner routing method for particle removal
JP5837150B2 (ja) * 2014-07-01 2015-12-24 東京エレクトロン株式会社 基板処理方法及びその基板処理方法を実行させるためのプログラムを記録した記録媒体
US9880473B2 (en) 2016-06-22 2018-01-30 Headway Technologies, Inc. Surface treatment method for dielectric anti-reflective coating (DARC) to shrink photoresist critical dimension (CD)
US10840121B2 (en) 2016-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for unpacking semiconductor wafer container
CN109917620B (zh) * 2017-12-12 2021-07-23 长鑫存储技术有限公司 晶圆载台系统及具有该晶圆载台系统的曝光机
CN111650813B (zh) * 2019-03-04 2024-04-16 东京毅力科创株式会社 基板处理装置、基板检查装置及方法、以及记录介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223512A (ja) * 1997-02-10 1998-08-21 Nikon Corp 電子ビーム投影露光装置
TW484039B (en) * 1999-10-12 2002-04-21 Asm Lithography Bv Lithographic projection apparatus and method
US6827816B1 (en) * 1999-12-16 2004-12-07 Applied Materials, Inc. In situ module for particle removal from solid-state surfaces
JP4585649B2 (ja) * 2000-05-19 2010-11-24 キヤノン株式会社 露光装置およびデバイス製造方法
TWI302950B (en) * 2002-01-28 2008-11-11 Mitsubishi Chem Corp Cleaning solution and method of cleanimg board of semiconductor device
AU2003220830A1 (en) * 2002-03-12 2003-09-22 Olympus Corporation Semiconductor manufacturing method and device thereof
JP4274736B2 (ja) * 2002-03-28 2009-06-10 大日本スクリーン製造株式会社 基板処理装置
JP3953460B2 (ja) * 2002-11-12 2007-08-08 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ投影装置
JP2005057294A (ja) * 2003-08-07 2005-03-03 Asml Netherlands Bv インタフェースユニット、該インタフェースユニットを含むリソグラフィ投影装置、及びデバイス製造方法
US7403259B2 (en) * 2003-10-17 2008-07-22 Asml Netherlands B.V. Lithographic processing cell, lithographic apparatus, track and device manufacturing method
US20060012779A1 (en) * 2004-07-13 2006-01-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4343069B2 (ja) * 2004-09-10 2009-10-14 東京エレクトロン株式会社 塗布、現像装置、露光装置及びレジストパターン形成方法。
US7880860B2 (en) * 2004-12-20 2011-02-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2006222284A (ja) * 2005-02-10 2006-08-24 Toshiba Corp パターン形成方法、及び半導体装置の製造方法
JP4634822B2 (ja) * 2005-02-24 2011-02-16 株式会社東芝 レジストパターン形成方法および半導体装置の製造方法
US8125610B2 (en) * 2005-12-02 2012-02-28 ASML Metherlands B.V. Method for preventing or reducing contamination of an immersion type projection apparatus and an immersion type lithographic apparatus
US7666576B2 (en) * 2006-06-07 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Exposure scan and step direction optimization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101029761B1 (ko) * 2007-11-06 2011-04-19 에이에스엠엘 네델란즈 비.브이. 리소그래피 용 기판 준비방법, 기판, 디바이스 제조방법, 실링 코팅 어플리케이터 및 실링 코팅 측정장치
KR20210009811A (ko) * 2019-07-18 2021-01-27 세메스 주식회사 기판 처리 방법

Also Published As

Publication number Publication date
TW200741368A (en) 2007-11-01
US7630053B2 (en) 2009-12-08
JP2007266074A (ja) 2007-10-11
KR100838921B1 (ko) 2008-06-16
US20070229789A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100838921B1 (ko) 반도체 장치의 제조 방법 및 액침 리소그래피 시스템
US6171737B1 (en) Low cost application of oxide test wafer for defect monitor in photolithography process
US20080264441A1 (en) Method for removing residuals from photomask
US8941809B2 (en) Substrate processing apparatus and substrate processing method
US9653367B2 (en) Methods including a processing of wafers and spin coating tool
JP2011197375A (ja) 反射型マスクの製造方法および該製造に用いられる反射型マスクブランク
US7887978B2 (en) Method of detecting repeating defects in lithography masks on the basis of test substrates exposed under varying conditions
KR100762245B1 (ko) 포토마스크의 패턴 결함 수정 방법
US20030155077A1 (en) Substrate processing apparatus
US6724476B1 (en) Low defect metrology approach on clean track using integrated metrology
US20080280213A1 (en) Method of fabricating a mask for a semiconductor device
JP6579739B2 (ja) 検査装置および基板処理装置
US8148054B2 (en) Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns
US6872497B1 (en) Reflective mask for short wavelength lithography
Mulkens et al. Defects, overlay, and focus performance improvements with five generations of immersion exposure systems
TWI310579B (en) Method for utilizing a dry film
Jekauc et al. Necessity of chemical edge bead removal in modern day lithographic processing
US6919146B2 (en) Planar reticle design/fabrication method for rapid inspection and cleaning
KR20060117032A (ko) 웨이퍼 결함 검출 방법
JP2004314069A (ja) マスクブランクスの製造方法
US20060025956A1 (en) Semiconductor device fabrication method
Wood et al. Impact of frequent particle removal on EUV mask lifetime
JP2006086154A (ja) マクロ検査方法
Nakano et al. Control and reduction of immersion defectivity for yield enhancement at high volume production
JP2008282885A (ja) 露光装置及びデバイス製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110502

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee