KR20070095603A - 질화물계 반도체 기판의 아연 이온주입방법 - Google Patents

질화물계 반도체 기판의 아연 이온주입방법 Download PDF

Info

Publication number
KR20070095603A
KR20070095603A KR1020060025977A KR20060025977A KR20070095603A KR 20070095603 A KR20070095603 A KR 20070095603A KR 1020060025977 A KR1020060025977 A KR 1020060025977A KR 20060025977 A KR20060025977 A KR 20060025977A KR 20070095603 A KR20070095603 A KR 20070095603A
Authority
KR
South Korea
Prior art keywords
gallium nitride
semiconductor substrate
ion implantation
substrate
nitride
Prior art date
Application number
KR1020060025977A
Other languages
English (en)
Inventor
김정돈
Original Assignee
삼성코닝 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝 주식회사 filed Critical 삼성코닝 주식회사
Priority to KR1020060025977A priority Critical patent/KR20070095603A/ko
Priority to US11/723,581 priority patent/US20070224790A1/en
Priority to JP2007075245A priority patent/JP2007258722A/ja
Publication of KR20070095603A publication Critical patent/KR20070095603A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233Diffusion into or out of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물계 반도체 기판의 아연 이온주입방법에 관한 것으로서, 상면에 질화갈륨층을 성장시킨 동종기판이 제공되는 단계와, 동종기판을 질화갈륨분말이 도포된 도가니의 내부에 안착시키는 단계와, 도가니를 퍼니스에 장입시키는 단계와, 퍼니스는 암모니아의 분위기 하에서 아연 주입공정을 실시하기 위한 열처리 공정을 진행시키는 단계를 포함한다. 그러므로 본 발명에 의한 제조 방법에 따라 고온의 열처리에서 질화갈륨층의 분해를 최소화하고, p형 타입의 제작이 용이하며, 반도체와 금속 전극 사이의 접촉 저항이 낮아질 수 있는 효과가 있다.
동종기판, 질화갈륨층, 암모니아 가스, 아연, 이온주입, 질화갈륨분말

Description

질화물계 반도체 기판의 아연 이온주입방법{ZN ION IMPLANTING METHOD OF NITRIDE SEMICONDUCTOR}
도 1은 본 발명에서 질화물계 반도체 기판의 아연 이온주입방법에 따른 개략적인 구성도이고,
도 2는 본 발명에 따른 질화물계 반도체 기판의 아연 이온주입방법의 흐름도이고,
도 3은 본 발명에 따라 열처리 온도와 분위기 조건에 따른 기판 무게 감소를 나타낸 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 동종기판 12 : 질화갈륨층
20 : 도가니 22 : 덮개
30 : 질화갈륨분말 40 : 퍼니스
42 : 기체 공급부 44 : 기체 배기부
본 발명은 질화물계 반도체 기판의 아연 이온주입방법에 관한 것으로서, 더 욱 상세하게는 질화물계 반도체 기판을 제조함에 있어서 질화물 반도체의 도핑 농도를 증가시키기 위한 아연 주입의 열처리 공정에서 질화갈륨층이 분해되는 현상을 최소화 한 질화물계 반도체 기판의 아연 이온주입방법에 관한 것이다.
발광 다이오드(light emitting diode)와 같은 반도체 발광소자는 반도체 재료를 사용하여 제조된다. 반도체 발광소자는 전기적 에너지를 빛 에너지로 변환시키는 수 많은 고상(solid-state) 광원 중 하나이다. 반도체 발광소자는 체적이 작으며, 응답속도가 빠르고, 외보의 충격에 강하며, 수명이 길고, 구동 전압이 작을 뿐만 아니라, 다양한 적용처의 요구에 따라 경량박형 구현 및 그 크기를 최소화할 수 있다. 이에 따라, 반도체 발광소자는 일상 생활에 있어서 각광 받는 전기 제품으로 자리잡고 있다.
근래에, GaN, AlGaN, InGaN 및 AllnGaN 등과 같은 질화물계 반도체를 이용한 발광 소자에 큰 관심이 집중되고 있으며, 통상, 발광소자의 대부분은 전도성 기판을 사용하는 여타의 발광소자와는 다르게 전기적으로 절연 재질인 사파이어(Sapphire)나 실리콘 카바이드(Sic) 기판 등의 동종기판에서 제작되었다. 동종기판은 절연체이고 기판 상에 전극이 직접 형성되지 않을 수도 있다. 위의 발광소자가 완성되기 위해 전극은 각각 p형 반도체층과 n형 반도체층에 직접 연결되도록 형성되어야 한다.
그리고 에피택셜 공정(epitaxial process)을 진행함에 있어서, 먼저 Ⅲ-질화물 발광 다이오드의 p형 질화물 반도체 재료는 충분히 도핑된다. 그러나 대부분의 도판트(dopant)는 수소에 의해 보호된다. 이에 따라 발광 다이오드 구조물이 형성 된 후, Ⅲ-질화물 발광 다이오드 등을 제조함에 있어서 질화물 반도체 재료의 도핑 농도를 증가시키기 위해 부가적인 활성화-열처리 공정이 수행되어야 한다. 일반적으로 열처리 공정은 퍼니스 또는 마이크로웨이브 오븐을 이용한 가열 방법에 의해 수행되며, 이 때, 발광 다이오드 등의 소자는 적정한 고온의 온도 조건하에 놓여지고 소정의 시간 경과 후 재료 내의 수소 원자는 줄어들게 된다. 이에 반도체와 금속 전극 사이의 접촉 저항이 낮아진다.
종래의 방법으로 질화갈륨층을 형성한 후 공정챔버로부터 에피택셜 칩을 꺼낸 다음, 에피택셜 웨이퍼를 400∼1000℃의 온도로 가열하기 위해 스토브에 장입시킨다. 이 때의 열처리는 고저항의 GaN을 저저항의 GaN 즉, 마그네슘이 도핑된 GaN로 만들기 위해 암모니아 분위기 하에서 진행된다.
그런데, 1000℃의 고온에서 동종기판에 아연 주입을 위한 열처리가 장시간 이루어질 경우 질화갈륨층의 표면이 분해되는 현상이 발생되며, 특히 아연 주입의 p형 타입인 경우에는 장시간의 열처리가 이루어져야 낮은 저항을 얻을 수 있음에도 불구하고, 질화갈륨층의 분해로 인하여 반도체와 금속 전극 사이의 접촉 저항이 커지게 되는 문제점이 있었다.
본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 고온의 열처리에서 질화갈륨층의 분해를 최소화하고, p형 타입의 제작이 용이하며, 반도체와 금속 전극 사이의 접촉 저항이 낮아질 수 있는 질화물계 반도체 기판의 아연 이온주입방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은, 질화물계 반도체 기판의 아연 이온주입방법에 있어서, 상면에 질화갈륨층을 성장시킨 동종기판이 제공되는 단계와, 동종기판을 질화갈륨분말이 도포된 도가니의 내부에 안착시키는 단계와, 도가니를 퍼니스에 장입시키는 단계와, 퍼니스는 암모니아의 분위기 하에서 아연 주입공정을 실시하기 위한 열처리 공정을 진행시키는 단계를 포함하는 질화물계 반도체 기판의 아연 이온주입방법을 제공한다. 이 때, P형 타입을 제조하기 위하여 아연 이외에 Mg, Ni, Be, Cd 등과 같은 2가 원소를 1종 혹은 2종을 혼합하여 사용할 수 있다.
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 1은 본 발명에서 질화물계 반도체 기판의 아연 이온주입방법에 따른 개략적인 구성도이고, 도 2는 본 발명에 따른 질화물계 반도체 기판의 아연 이온주입방법의 흐름도이고, 도 3은 본 발명에 따라 열처리 온도와 분위기 조건에 따른 기판 무게 감소를 나타낸 그래프이다.
본 발명에 따라 p형 질화갈륨층을 제조함에 있어서, 먼저 동종기판(10)이 제공된다. 동종기판(10)은 바람직하게는 투명하며 일 예로 Al2O3일 수 있고, 재료는 전기적으로 절연 재질인 사파이어(Sapphire)나 실리콘 카바이드(Sic) 등 중 어느 하나가 선택되어 사용되어지며, 바람직하게 사파이어이다. 또한, 동종기판 이외에도 GaN계 동종기판을 사용하여 이온주입 하는 방법에도 활용할 수 있다. 더욱이 P형 타입을 제조하기 위하여 아연 이외에 Mg, Ni, Be, Cd 등과 같은 2가 원소를 1종 혹은 2종을 혼합하여 사용할 수 있다.
도 1에서 도시된 바와 같이, 위의 동종기판(10)의 상부에 질화갈륨층(12)을 성장시키고, 질화갈륨층(12)이 성장된 동종기판(10)을 도가니(20)의 내부에 안착시키게 된다.
도가니(20)는 내부에 공간을 형성시키고, 고온의 열에 강한 쿼츠의 재질이면 바람직하며, 더욱 바람직하게는 도가니(20)의 내, 외부를 격리시킬 수 있는 덮개(22)를 포함한다.
그리고 도가니(20)의 내부 바닥면에는 일정량의 질화갈륨분말(30)이 도포되어 있다. 따라서 질화갈륨층(12)이 성장된 동종기판(10)은 질화갈륨분말(30)의 상부에 안착되어진 후, 덮개(22)로 밀폐된다.
그리고 도가니(20)는 열처리를 위하여 퍼니스(40)에 장입시키게 되며, 이 가열장치인 퍼니스(40)는 운반기체와 암모니아 가스를 공급해주는 기체 공급부(42)와 기체를 외부로 배출시키는 기체 배기부(44)를 포함하며, 퍼니스(40)의 열처리 온도는 1000℃∼ 1300℃ 이상인 것이 바람직하다.
이하, 이와 같이 구성된 질화물계 반도체 기판의 아연 이온주입방법을 설명하면 다음과 같다.
도 2에 도시된 흐름도를 참고하면, 상면에 질화갈륨층을 성장시킨 동종기판이 제공되는 단계(100)와, 동종기판을 질화갈륨분말이 도포된 도가니의 내부에 안착시키는 단계(110)와, 도가니를 퍼니스에 장입시키는 단계(120)와, 퍼니스는 암모니아의 분위기 하에서 아연 주입공정을 실시하기 위한 열처리 공정을 진행시키는 단계(130)를 포함한다.
이는, 기체 공급부(42)를 통하여 퍼니스(40)의 내부 온도를 대략 1000℃∼ 1300℃ 정도로 유지한 상태에서 질화갈륨 막의 성장시 흘리는 전체 가스량의 15∼50%의 암모니아 가스를 흘려주게 된다. 이 때, 덮개(22)로 밀폐되어 가열된 도가니(20)의 내부에서는 질화갈륨분말(30)로 하여 질화갈륨 분위기가 형성됨으로써, 동종기판(10) 상의 질화갈륨층(12)에서는 질화갈륨의 분해가 최소화되면서 아연 주입으로 인한 표면이 전처리될 수 있다.
이에 따라 제조된 질화갈륨 박막은 도 3에서와 같이, 무게 감소로 나타나며 즉, 본 발명에 따라 질화갈륨분말과 암모니아의 분위기 하에서 분해가 최소화된 질화갈륨 박막은 무게의 감소가 거의 없는 우수한 질화갈륨 박막을 얻을 수 있는 것에 비하여, 종래의 방법에 따라 제조된 질화갈륨 박막은 질화갈륨의 분해가 많아서 온도가 증가함에 따라 무게의 변화가 크게 나타남을 알 수 있다.
따라서 동종기판에 아연 주입을 위한 장시간의 열처리 공정을 수행하여도 질화갈륨층(12)의 분해가 최소화되어 n형으로의 변형 감소로 이어지지 않는 p형 타입의 제작이 용이하며, 보다 고온에서의 열처리가 가능하여 표면에서 넓은 영역까지 이온주입에 의한 불순물을 확산시킬 수 있어 반도체와 금속 전극 사이의 접촉 저항 이 낮아지게 된다.
이상에서 설명한 것은 본 발명에 따른 질화물계 반도체 기판의 아연 이온주입방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 질화물계 반도체 기판의 아연 이온주입방법으로 하여 고온의 열처리에서 질화갈륨층의 분해를 최소화하고, p형 타입의 제작이 용이하며, 반도체와 금속 전극 사이의 접촉 저항이 낮아질 수 있는 효과가 있다.

Claims (4)

  1. 질화물계 반도체 기판의 아연 이온주입방법에 있어서,
    상면에 질화갈륨층을 성장시킨 동종기판이 제공되는 단계와,
    상기 동종기판을 질화갈륨분말이 도포된 도가니의 내부에 안착시키는 단계와,
    상기 도가니를 퍼니스에 장입시키는 단계와,
    상기 퍼니스는 암모니아의 분위기 하에서 아연 주입공정을 실시하기 위한 열처리 공정을 진행시키는 단계,
    를 포함하는 질화물계 반도체 기판의 아연 이온주입방법.
  2. 제 1 항에 있어서,
    상기 질화갈륨분말은, 열처리시 상기 도가니의 내부를 질화갈륨 분위기로 형성하여 상기 동종기판에서 질화갈륨층의 분해를 최소화하는 것을 특징으로 하는 질화물계 반도체 기판의 아연 이온주입방법.
  3. 제 1 항에 있어서,
    상기 퍼니스의 열처리 온도는 1000℃∼ 1300℃이상인 것을 특징으로 하는 질화물계 반도체 기판의 아연 이온주입방법.
  4. 제 1 항에 있어서,
    P형 타입을 제조하기 위하여 아연 이외에 Mg, Ni, Be, Cd 등과 같은 2가 원소를 1종 혹은 2종을 혼합하여 제조된 질화물계 반도체 기판의 아연 이온주입방법.
KR1020060025977A 2006-03-22 2006-03-22 질화물계 반도체 기판의 아연 이온주입방법 KR20070095603A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060025977A KR20070095603A (ko) 2006-03-22 2006-03-22 질화물계 반도체 기판의 아연 이온주입방법
US11/723,581 US20070224790A1 (en) 2006-03-22 2007-03-21 Zn ion implanting method of nitride semiconductor
JP2007075245A JP2007258722A (ja) 2006-03-22 2007-03-22 窒化物半導体基板の亜鉛イオン注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025977A KR20070095603A (ko) 2006-03-22 2006-03-22 질화물계 반도체 기판의 아연 이온주입방법

Publications (1)

Publication Number Publication Date
KR20070095603A true KR20070095603A (ko) 2007-10-01

Family

ID=38534027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025977A KR20070095603A (ko) 2006-03-22 2006-03-22 질화물계 반도체 기판의 아연 이온주입방법

Country Status (3)

Country Link
US (1) US20070224790A1 (ko)
JP (1) JP2007258722A (ko)
KR (1) KR20070095603A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100076896A1 (en) * 2008-09-25 2010-03-25 Lutnick Howard W Substitutability of financial instruments
CN103628128B (zh) * 2013-12-12 2016-06-15 英利集团有限公司 坩埚及其制作方法、多晶硅锭的铸造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
PL173917B1 (pl) * 1993-08-10 1998-05-29 Ct Badan Wysokocisnieniowych P Sposób wytwarzania krystalicznej struktury wielowarstwowej
PL183687B1 (pl) * 1997-06-06 2002-06-28 Centrum Badan Sposób wytwarzania półprzewodnikowych związków grupy A-B o przewodnictwie elektrycznym typu p i typu n
JP3398031B2 (ja) * 1997-11-28 2003-04-21 古河電気工業株式会社 p型GaN系化合物半導体の製造方法
JP2002083825A (ja) * 2000-09-08 2002-03-22 Fujitsu Ltd 閉管式熱処理方法
US6891272B1 (en) * 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
JP2004146525A (ja) * 2002-10-23 2004-05-20 Mitsubishi Cable Ind Ltd p型GaN系化合物半導体の製造方法
US20050064247A1 (en) * 2003-06-25 2005-03-24 Ajit Sane Composite refractory metal carbide coating on a substrate and method for making thereof
JP2005053801A (ja) * 2003-08-07 2005-03-03 Sumitomo Chemical Co Ltd 4−ヒドロキシジフェニルエーテルの製造方法
WO2005104767A2 (en) * 2004-04-27 2005-11-10 Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Method to synthesize highly luminescent doped metal nitride powders
JP4667803B2 (ja) * 2004-09-14 2011-04-13 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JP2007258722A (ja) 2007-10-04
US20070224790A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP5697333B2 (ja) 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置
TW554550B (en) Forming low resistivity p-type gallium nitride
CN100392881C (zh) 一种GaN基LED外延片及其制备方法
CN101331249A (zh) 掺杂的氮化铝晶体及其制造方法
US8680569B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
TWI518939B (zh) 薄膜與其形成方法,及包含該薄膜之半導體發光元件
WO2003107442A2 (en) Electrode for p-type gallium nitride-based semiconductors
US9754783B2 (en) Method for producing a semiconductor device, and semiconductor device
WO2007086345A1 (ja) 半導体発光装置及びその製造方法
US6734091B2 (en) Electrode for p-type gallium nitride-based semiconductors
US7002180B2 (en) Bonding pad for gallium nitride-based light-emitting device
US6911079B2 (en) Method for reducing the resistivity of p-type II-VI and III-V semiconductors
CN101868848B (zh) p型氮化镓基半导体的制作方法、氮化物基半导体器件的制作方法及外延晶片的制作方法
CN100440553C (zh) GaN基LED外延片及其制备方法
KR20070095603A (ko) 질화물계 반도체 기판의 아연 이온주입방법
KR101034059B1 (ko) 발광 소자 활성화 장치 및 이를 이용한 발광 소자 활성화 방법
KR100850780B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR100629857B1 (ko) 질화물 소자 및 그 제조방법
CN103545408B (zh) 发光二极管晶粒及其制作方法
KR101186681B1 (ko) 질화갈륨계 화합물 반도체의 p층 및 그 형성방법
JP2003069073A (ja) GaN系発光素子およびその製造方法
Wang Fabrication and Characterization of Gallium Nitride Based Diodes
CN117013361A (zh) 基于p型氮化镓的欧姆接触生成方法及半导体器件
TW202315157A (zh) 發光元件及其製造方法
JPH11284227A (ja) 化合物半導体の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E601 Decision to refuse application