KR20070093843A - 광 디스크 장치의 ｐｌｌ 제어 회로, 광 디스크 장치를제어하기 위한 프로그램 - Google Patents

광 디스크 장치의 ｐｌｌ 제어 회로, 광 디스크 장치를제어하기 위한 프로그램 Download PDF

Info

Publication number
KR20070093843A
KR20070093843A KR1020070024349A KR20070024349A KR20070093843A KR 20070093843 A KR20070093843 A KR 20070093843A KR 1020070024349 A KR1020070024349 A KR 1020070024349A KR 20070024349 A KR20070024349 A KR 20070024349A KR 20070093843 A KR20070093843 A KR 20070093843A
Authority
KR
South Korea
Prior art keywords
circuit
signal
frequency signal
phase
control circuit
Prior art date
Application number
KR1020070024349A
Other languages
English (en)
Other versions
KR100853085B1 (ko
Inventor
히로유끼 시오노
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070093843A publication Critical patent/KR20070093843A/ko
Application granted granted Critical
Publication of KR100853085B1 publication Critical patent/KR100853085B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
    • G11B7/00375—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs arrangements for detection of physical defects, e.g. of recording layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

2치화 신호와 주파수 신호의 위상 비교에 상관없이, RF 신호가 소정 레벨을 초과한 것에 기초하여, 차지 펌프(CP) 회로의 출력 전압을 승압시키는 광 디스크 장치의 PLL 제어 회로, 광 디스크 장치 제어용 프로그램을 제공하는 것을 목적으로 한다. 제어 전압에 기초하여 제1 주파수 신호를 발생하는 전압 주파수 변환 회로와, 제1 주파수 신호와 RF 신호에 기초하여 발생하는 제2 주파수 신호와의 위상차를 나타내는 위상차 신호를 발생하는 위상 비교 회로와, 위상차 신호에 따라 위상 동기시키기 위해 제어 전압을 발생하는 CP 회로를 구비한 PLL 제어 회로로서, RF 신호의 소정 레벨 초과를 검출하는 제1 검출 회로와, 위상 동기하였는지의 여부를 검출하는 제2 검출 회로와, RF 신호의 소정 레벨 초과를 검출한 경우 위상차 신호에 상관없이 제어 전압을 발생하고, 위상 동기를 검출한 경우 위상차 신호에 따라 제어 전압을 발생하도록 CP 회로를 제어하는 제어 회로를 구비한 것을 특징으로 한다.
2치화 신호, 주파수 신호, 검출 회로, 위상 동기, 위상차 신호, RF 신호, 피크 레벨, 보텀 레벨

Description

광 디스크 장치의 ＰＬＬ 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램{PLL CONTROL CIRCUIT OF OPTICAL DISC APPARATUS AND PROGRAM FOR CONTROLLING OPTICAL DISC APPARATUS}
도 1은 광 디스크 장치의 전체 구성을 도시하는 기능 블록도.
도 2는 디펙트 검출 회로의 구성의 일례를 도시하는 기능 블록도.
도 3은 본 발명에 따른 PLL 제어 회로의 구성의 일례를 도시하는 기능 블록도.
도 4는 로크 판별 회로, CP 부스트 제어 회로의 구성의 일례를 도시하는 도면.
도 5는 차지 펌프 회로, LPF의 구성의 일례를 도시하는 회로도.
도 6은 RF 신호 및 본 발명에 따른 PLL 제어 회로의 동작을 도시하는 타이밍차트.
도 7은 종래의 PLL 제어 회로의 구성의 일례를 도시하는 기능 블록도.
도 8은 RF 신호 및 종래의 PLL 제어 회로의 동작을 도시하는 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
1: 광 디스크 장치
2: 스핀들 모터
3: 회전축
4: 광 픽업
5: RF 앰프
6: 서보 제어 회로
7: 드라이버
8: 쓰레드 제어 회로
9, 108: 디펙트 검출 회로
10, 101: SLC 회로
11, 100: PLL 제어 회로
12, 107: 디코더
13: RAM
14: 인터페이스
15: 통괄 제어 회로
16: 피크 홀드 회로
17: 보텀 홀드 회로
18: 감산 회로
19: 기준 전기 신호 발생 회로
20: 비교 회로
21, 102: 위상 비교 회로
22, 103: 1/n 분주 회로
23, 104: 차지 펌프 회로
24, 105: LPF
25, 106: VCO 회로
26, 109: 로크 판별 회로
27, 110: CP 부스트 제어 회로
28, 111: 타이머
29: CPU
30: ROM
32, 42: 인버터 회로
33: NAND 회로
34: 절환 제어 회로
35: 타이머 제어 회로
36: NOR 회로
37: AND 회로
38: EXNOR 회로
39, 41: 절환 회로
40: 승압 제어 회로
43: P형 MOSFET
44: N형 MOSFET
45: 저항
46: 컨덴서
80: 광 디스크
[특허문헌 1] 일본 특개평10-208244호
[특허문헌 2] 일본 특원평8-264956호
본 발명은, 광 디스크 장치의 PLL 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램에 관한 것이다.
현재, 광 디스크(예를 들면, CD(Compact Disc), DVD(Digital Versatile Disc) 등)를 회전시켜 레이저광을 조사함으로써, 정보의 재생을 행하는 광 디스크 장치가 있다. 이 광 디스크 장치는, 재생 처리나 광 디스크의 회전 제어 등을 위한 클럭(이하, 재생 클럭이라고 함)을 생성하기 위해 PLL(Phase Locked Loop) 회로를 갖고 있는 것이 있다. 이하, 도 7을 참조하면서 설명하면, 광 디스크 장치는, 우선, 광 디스크의 기록면을 조사한 레이저광의 반사광을 광전 변환하여 RF(Radio Frequency) 신호를 생성한다. 이 RF 신호는, SLC(Slice Level Control)회로(101)의 피드백 제어에 의해 정해지는 슬라이스 레벨로 2치화되어 2치화 신호로 되어, PLL 제어 회로(100)에 출력된다. PLL 제어 회로(100)는, 위상 비교 회로(102), 1/n 분주 회로(103), 차지 펌프 회로(104), LPF(Low Pass Filter)(105), VCO(Voltage Controlled 0scillator) 회로(106) 등을 갖고, 각 회로의 동작으로 이루어지는 피드백 제어에 의해, 주파수 신호의 위상을 2치화 신호의 위상에 동기시킨 재생 클럭을 생성한다. 그리고, 후단의 디코더(107)에서, 재생 클럭에 기초하여, 2치화 신호에 대해 디코드 처리가 실시됨으로써, 양호한 정보의 재생이 행해지게 된다. 이하, PLL 제어 회로(100)에서 주파수 신호의 위상을 2치화 신호의 위상에 동기시켜 재생 클럭을 생성하고 있는 상태를, PLL 제어 회로(100)의 로크라고 한다.
그런데, 광 디스크의 기록면이나 레이저광이 입사되는 입사면 등에는, 충격이나 난잡한 취급 등에 의해, 흠집이나 먼지 등의 소위 디펙트가 발생할 가능성이 있다. 이 디펙트를 레이저광이 조사하였을 때의 RF 신호는, 해당 레이저광 또는 반사광의 광량의 변화 등에 의해, 예를 들면 도 8 RF 신호(기간 T12)로 나타내는 바와 같은 진폭이 변화된 파형으로 된다. 그리고, 이 RF 신호의 진폭의 변화에 의해 SLC회로(101)의 슬라이스 레벨이 일정하지 않은 것으로 되어, 결과적으로 2치화 신호가 불안정한 신호로 되어 PLL 제어 회로(100)에 입력되게 된다. 이 때문에, 2치화 신호와 주파수 신호의 위상이 비동기로 되어, PLL 제어 회로(100)의 로크가 벗어날(이하, PLL 제어 회로(100)의 언로크라고 함) 가능성이 있었다. 또한, 광 디스크 장치가 생성하는 각종 서보 제어(포커스 제어, 트랙킹 제어)를 위한 신호(포커스 에러 신호, 트랙킹 에러 신호 등)에 대해서도 이 RF 신호가 영향을 미쳐, 광 디스크 장치의 오작동 등을 발생할 가능성이 있었다. 따라서, 광 디스크 장치에서는, 디펙트의 영향을 받은 RF 신호를 검출하기 위한 디펙트 검출 회로(108)를 갖고 있는 것이 있다. 또한, PLL 제어 회로(100)에서는, 광 디스크의 회전에 의해 레이저광이 디펙트를 조사하지 않게 되어, 재생 처리가 가능한 2치화 신호가 다시 입력되었을 때, 위상 비교 회로(102)에 의한 위상 비교에 상관없이 PLL 제어 회로(100)를 재로크하기 위해, 로크 판별 회로(109), CP(Charge Pump) 부스트 제어 회로(110), 타이머(111)를 갖고 있는 것이 있다.
이하, 도 8의 각 파형을 참조하면서, 디펙트의 영향을 받은 RF 신호의 검출, PLL 제어 회로(100)의 재로크에 대해서 설명한다. 또한, t10까지 및 기간 T12 경과 후의 RF 신호는, 디펙트의 영향을 받고 있지 않은 RF 신호의 일례를 나타내는 것이다.
디펙트 회로(108)는, 예를 들면, RF 신호의 피크 레벨과 보텀 레벨의 차가, 소정 레벨 미만에 도달하는지의 여부를 판별함으로써, 디펙트의 영향을 받은 RF 신호를 검출한다. 그리고, 디펙트 검출 회로(108)는, RF 신호의 피크 레벨과 보텀 레벨의 차가 소정 레벨 미만에 도달했다고 판별하면, 하이 레벨의 디펙트 신호를 출력한다(t11). 광 디스크 장치는, 디펙트 신호의 상승에 기초하여, 예를 들면 각종 서보 제어 등을 일단 정지시킨다. 이 결과, 디펙트의 영향에 의한 오작동 등을 회피하는 것이 가능하게 된다. 그 후, 광 디스크 장치는, 디펙트 신호의 하강에 기초하여 각종 서보 제어를 재개시킨다.
한편, 로크 판별 회로(109)는, 2치화 신호와 주파수 신호의 위상 비교에 의해, PLL 제어 회로(100)의 로크 또는 언로크를 판별한다. 로크 판별 회로(109)는, PLL 제어 회로(100)가 언로크이다라고 판별되면(t12), 판별 결과를 나타내는 신호 를 CP 부스트 제어 회로(110)에 출력한다. CP 부스트 제어 회로(110)는, 로크 판별 회로(109)로부터의 신호에 기초하여, 타이머(111)의 계시를 개시시켜, 미리 정해진 기간 T11에 도달했는지의 여부를 판별한다. 그리고, CP 부스트 제어 회로(110)는, 타이머(11)의 계시가 기간 T11에 도달했다고 판별하면, 위상 비교 회로(102)에 의한 위상 비교에 상관없이 2치화 신호와 주파수 신호의 위상을 동기시키기 위한 하이 레벨의 신호(이하, CP 제어 신호라고 함)를, 차지 펌프 회로(104)에 송신한다(t13). 차지 펌프 회로(104)는, CP 제어 신호에 기초하여, LPF(105)에 출력하는 전압을 승압시키는 소위 부스트 동작을 행한다. LPF(105)는, 차지 펌프 회로(104)로부터의 출력 전압을 평활화한 제어 전압(이하, VCO 제어 전압이라고 함)을, VCO 회로(106)에 출력한다. 이 VCO 제어 전압은, 도 8에 도시한 바와 같이, 2치화 신호와 주파수 신호의 위상을 동기시키기 위해, 전술한 차지 펌프 회로(104)의 부스트에 따라 승압이 반복되게 된다. 그리고, VCO 회로(106)는, VCO 제어 전압의 레벨에 대응하는 주파수 신호를 생성하여, 1/n 분주 회로(103)에 출력한다. 1/n 분주 회로(103)는, VCO 회로(106)로부터의 주파수 신호를 1/n 분주한 주파수 신호를, 위상 비교 회로(102), 로크 판별 회로(109)에 출력한다. 이와 같이, 재생 처리가 가능한 2치화 신호가 다시 입력되었을 때, 2치화 신호와 주파수 신호의 위상을 신속하게 동기(PLL 제어 회로(100)를 재로크)시키기 위해, 미리 정해진 기간 T11의 경과 후에 미리 차지 펌프 회로(104)를 부스트시켜, 차지 펌프 회로(104)의 출력 전압을 승압시키고 있다.
그 후, 광 디스크의 회전에 의해 레이저광이 디펙트를 조사하지 않게 되면, 재생 처리가 가능한 RF 신호가 SLC 회로(101)에 다시 입력된다. 그리고, 이 RF 신호를 2치화한 2치화 신호가 위상 비교 회로(102)에 입력된다. 그리고, PLL 제어 회로(100)의 피드백 제어와 전술한 차지 펌프 회로(104)의 부스트에 의해, 2치화 신호와 주파수 신호의 위상이 신속하게 동기하게 된다(t14). 이 결과, 2치화 신호를 손상하지 않고 광 디스크로부터의 정보 재생을 행하는 것이 가능하게 된다. 또한, 로크 판별 회로(109)는, 2치화 신호와 주파수 신호의 위상 비교에 의해 PLL 제어 회로(100)의 재로크를 판별하면, CP 부스트 제어 회로(110)에 의한 CP 제어 신호의 출력을 정지시키기 위한 신호를, CP 부스트 제어 회로(110)에 송신한다 (t15).
그러나, 종래의 PLL 제어 회로(100)에서는, 차지 펌프 회로(104)의 부스트 개시를 PLL 제어 회로(100)의 언로크에 기초하는 시간 관리에 의해 제어하고 있었기 때문에, 차지 펌프 회로(104)의 부스트 기간에 변동이 발생할 가능성이 있었다.
상술하면, 예를 들면, 기간 T11에 대하여 기간 T12가 길어지는 경우, 상대적으로 차지 펌프 회로(104)가 부스트하기까지의 기간 T11이 짧아지게 되어, 차지 펌프 회로(104)가 부스트하는 기간이 길어지게 될 가능성이 있었다. 이 때문에, 차지 펌프 회로(104)의 부스트 기간이 길어지기 때문에 소비 전력이 커지게 될 가능성이 있었다. 또한, SLC(101)의 슬라이스 레벨이 일정하지 않은 기간에서, 부스트하게 되기 때문에, VCO 제어 전압이 보다 불안정하게 되어, 그 결과, 위상의 동기가 지연되게 될 가능성이 있었다. 혹은, 기간 T11에 대하여 기간 T12가 짧은 경 우, 기간 T12에서의 차지 펌프 회로(104)의 부스트 기간이 짧아지게 될 가능성이 있었다. 이 때문에, 재생 처리가 가능한 2치화 신호가 PLL 제어 회로(100)에 입력되어 있음에도 불구하고, 2치화 신호와 주파수 신호의 위상의 동기가 지연되어, 광 디스크 장치가 신속한 정보의 재생 처리를 행할 수 없을 가능성이 있었다. 이 결과, 광 디스크 장치에서의 정보의 재생 처리에 관련되는 성능 저하를 초래할 가능성이 있었다.
따라서, 본 발명은, 2치화 신호와 주파수 신호의 위상 비교에 상관없이, RF 신호가 소정 레벨을 초과한 것에 기초하여, 차지 펌프 회로의 출력 전압을 승압시키는 것이 가능한 광 디스크 장치의 PLL 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 발명은, 제어 전압에 기초하여 발진 주파수를 조정함으로써 제1 주파수 신호를 발생하는 전압 주파수 변환 회로와, 상기 제1 주파수 신호와, 광 디스크에 조사된 레이저광의 반사광이 광전 변환되었을 때의 RF 신호에 기초하여 발생하는 제2 주파수 신호를 위상 비교하고, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상차를 나타내는 위상차 신호를 발생하는 위상 비교 회로와, 상기 위상차 신호에 따라, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상을 동기시키기 위한 상기 제어 전압을 발생하는 차지 펌프 회로를 구비한 광 디스크 장치의 PLL 제어 회로로서, 상기 RF 신호가 소정 레벨을 초과하였는지의 여부를 검출하는 제1 검출 회로와, 상기 제1 주파수 신호와 상기 제2 주파수 신호 의 위상이 동기하였는지의 여부를 검출하는 제2 검출 회로와, 상기 RF 신호가 상기 소정 레벨을 초과한 것을 상기 제1 검출 회로가 검출한 경우, 상기 위상차 신호에 상관없이 상기 제어 전압을 발생하고, 또한, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기한 것을 상기 제2 검출 회로가 검출한 경우, 상기 위상차 신호에 따라 상기 제어 전압을 발생하도록, 상기 차지 펌프 회로를 제어하는 제어 회로를 구비한 것을 특징으로 한다.
또한, 제어 전압에 기초하여 발진 주파수를 조정함으로써 제1 주파수 신호를 발생하는 전압 주파수 변환 회로와, 상기 제1 주파수 신호와, 광 디스크에 조사된 레이저광의 반사광이 광전 변환되었을 때의 RF 신호에 기초하여 발생하는 제2 주파수 신호를 위상 비교하고, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상차를 나타내는 위상차 신호를 발생하는 위상 비교 회로와, 상기 위상차 신호에 따라, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상을 동기시키기 위한 상기 제어 전압을 발생하는 차지 펌프 회로를 갖는 PLL 회로와, 상기 RF 신호가 소정 레벨을 초과하였는지의 여부를 검출하는 제1 검출 회로와, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기하였는지의 여부를 검출하는 제2 검출 회로를 구비한 광 디스크 장치를 제어하는 컴퓨터에, 상기 RF 신호가 상기 소정 레벨을 초과한 것을 상기 제1 검출 회로가 검출한 경우, 상기 위상차 신호에 상관없이 상기 제어 전압을 발생하고, 또한, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기한 것을 상기 제2 검출 회로가 검출한 경우, 상기 위상차 신호에 따라 상기 제어 전압을 발생하도록, 상기 차지 펌프 회로를 제어하는 기능을 실현시키는 프로 그램인 것을 특징으로 한다.
<실시예>
본 명세서 및 첨부 도면의 기재에 의해, 적어도 이하의 사항이 분명하게 된다.
===광 디스크 장치의 전체 구성===
이하, 도 8을 적절히 참조하면서, 도 1, 도 2를 이용하여, 본 발명에 따른PLL 제어 회로(11)를 구비한 광 디스크 장치(1)의 전체 구성에 대해서 설명한다. 도 1은, 본 발명에 따른 광 디스크 장치(1)의 전체 구성의 일례를 도시하는 기능 블록도이다. 도 2는, 도 1에 도시하는 디펙트 검출 회로(9)(제1 검출 회로)의 구성의 일례를 도시하는 기능 블록도이다. 또한, 본 실시예에서, 정보 재생의 대상으로 되는 광 디스크(80)는, 예를 들면 CD 규격인 것으로서 설명한다.
디스크 장치(1)는, 스핀들 모터(2), 회전축(3), 광 픽업(4), RF 앰프(5), 서보 제어 회로(6), 드라이버(7), 쓰레드 제어 회로(8), 디펙트 검출 회로(9), SLC 회로(10), PLL 제어 회로(11), 디코더(12), RAM(Random Access Memory)(13), 인터페이스(I/F)(14), 통괄 제어 회로(15)를 갖는다.
스핀들 모터(2)는, 드라이버(7)로부터의 제어 전압이 스핀들 모터 코일(도시 생략)에 인가됨으로써 회전하고, 예를 들면 회전축(3)과 고착된 처킹 기구에 설치되는 광 디스크(80)를, 소정의 회전 방향으로 회전시킨다.
광 픽업(4)은, 도시하지 않은 반도체 레이저, 광 검출기, 액튜에이터, 각종 광학계(콜리메이터 렌즈, 아나모픽 렌즈 등), 대물 렌즈를 갖는다. 반도체 레이저 는, 광 디스크(80)의 규격에 대응한 파장(780㎚∼790㎚)의 레이저광을 출사한다. 레이저광은, 각종 광학계를 투과, 반사한 후, 광 디스크(80)에 대하여 대물 렌즈로부터 출사된다. 그리고, 레이저광은, 광 디스크(80)의 기록면(도시 생략)을 조사한 후, 반사면(도시 생략)에 의해 반사되어, 광 픽업(4)의 대물 렌즈에 입사한다. 광 픽업(4)에 입사한 레이저광의 반사광은, 각종 광학계를 투과, 반사한 후, 광 검출기에서 수광된다. 광 검출기는, 레이저광의 반사광의 광량에 상당하는 광전 변환 신호를 생성하여, RF 앰프(5)에 출력한다.
RF 앰프(5)는, 광 픽업(4)으로부터의 광전 변환 신호를 소정의 게인으로 증폭하여 RF 신호를 생성하여, 디펙트 검출 회로(9), SLC 회로(10)에 출력한다. 또한, RF 앰프(5)는, 광전 변환 신호에 기초하여, 광 픽업(4)의 액튜에이터를 통해 대물 렌즈를 포커스 방향(광축 방향)으로 이동시키기 위한 포커스 에러 신호, 트랙킹 방향(광 디스크(80)의 직경 방향)으로 이동시키기 위한 트랙킹 에러 신호 등의 각종 서보 제어를 위한 신호를 생성하여, 서보 제어 회로(6)에 출력한다.
서보 제어 회로(6)는, RF 앰프(5)로부터의 각종 서보 제어를 위한 신호에 기초하여, 포커스 제어 신호, 트랙킹 제어 신호 등을 생성하여, 드라이버(7)에 출력한다. 또한, 서보 제어 회로(6)는, 스핀들 모터(2)가 회전할 때의 역기전압에 기초하여, 스핀들 모터(2)의 회전 속도에 대응한 주파수의 FG(Frequency Generator) 신호를 생성한다. 그리고, 서보 제어 회로(6)는, FG 신호에 기초하여, 통괄 제어 회로(15)로부터 지시되는 회전 속도로 스핀들 모터(2)를 회전시키기 위해, 회전 제어 신호를 드라이버(7)에 출력한다.
드라이버(7)는, 서보 제어 회로(6)로부터의 포커스 제어 신호, 트랙킹 제어 신호 등에 기초하여, 광 픽업(4)의 액튜에이터에 제어 전압을 인가시킨다. 이 결과, 대물 렌즈가 포커스 방향으로 이동하게 되어 기록면에 레이저광을 합초시키는 것이 가능하게 됨과 함께, 대물 렌즈가 트랙킹 방향으로 이동하게 되어 기록면에 형성된 트랙에 레이저광을 추종시키는 것이 가능하게 된다. 또한, 드라이버(7)는, 서보 제어 회로(6)로부터의 회전 제어 신호에 기초하여, 스핀들 모터(2)의 스핀들 모터 코일에 제어 전압을 인가시킨다. 이 결과, 스핀들 모터(2)가 통괄 제어 회로(15)로부터 지시되는 회전 속도로 회전하게 된다.
쓰레드 제어 회로(8)는, 통괄 제어 회로(15)로부터의 지시 신호에 기초하여, 도시하지 않은 스테핑 모터를 회전시킴으로써, 광 픽업(4)을 트랙킹 방향으로 이동시킨다.
디펙트 검출 회로(9)는, 도 2에 도시한 바와 같이, 피크 홀드 회로(16)(유지 회로), 보텀 홀드 회로(17)(유지 회로), 감산 회로(18), 기준 전기 신호 발생 회로(19), 비교 회로(20)(레벨 검출 회로)를 갖는다. 피크 홀드 회로(16)는, RF 앰프(5)로부터의 RF 신호의 소정 기간에서의 피크 레벨을 유지한다. 또한, 보텀 홀드 회로(17)는, 피크 홀드 회로(16)와 동일한 소정 기간에서의 RF 신호의 보텀 레벨을 유지한다. 감산 회로(18)는, 피크 홀드 회로(16)가 유지하는 피크 레벨로부터, 보텀 홀드 회로(17)가 유지하는 보텀 레벨을 감산한 감산 결과를 나타내는 전기 신호를, 비교 회로(20)에 출력한다. 기준 전기 신호 발생 회로(19)는, RF 앰프(5)로부터 입력되는 RF 신호가, 광 디스크(80)의 디펙트를 레이저광이 조사하고 있는 때의 RF 신호인지의 여부를 비교 회로(20)에서 판별하기 위한 기준 전기 신호(소정 레벨)를, 비교 회로(20)에 출력한다. 이하, 도 8을 참조하면서 기준 전기 신호에 대해서 상술한다. 광 디스크(80)의 디펙트를 레이저광이 조사하고 있을 때의 RF 신호의 진폭은(T12 동안), 광 디스크(80)의 디펙트를 조사하고 있지 않을 때의 RF 신호의 진폭보다도 작아진다. 즉, 디펙트를 조사하고 있을 때의 RF 신호의 피크 레벨과 보텀 레벨의 차는, 디펙트를 조사하고 있지 않을 때의 RF 신호의 피크 레벨과 보텀 레벨의 차보다도 작아진다. 따라서, 예를 들면, 디펙트를 조사하고 있지 않을 때에 감산 회로(18)가 출력하는 가장 작은 전기 신호를 기준 전기 신호로 하도록 발생 회로(19)를 설정함으로써, 비교 회로(20)에서 디펙트를 조사하고 있을 때의 RF 신호인지의 여부를 판별하는 것이 가능하게 된다. 또한, 이 기준 전기 신호는, 미리 실험 등에서, 디펙트를 조사하고 있지 않을 때의 감산 회로(18)의 출력을 검출함으로써 설정하는 것이 가능하다. 비교 회로(20)는, 감산 회로(18)로부터의 전기 신호의 레벨이 기준 전기 신호 발생 회로(19)로부터의 기준 전기 신호의 레벨 이상일 때, 로우 레벨의 디펙트 신호를 PLL 제어 회로(11)에 출력한다. 즉, 디펙트 검출 회로(9)는, 광 디스크(80)의 디펙트를 레이저광이 조사하고 있지 않을 때 로우 레벨의 디펙트 신호를, PLL 제어 회로(11)에 출력하게 된다. 또한, 비교 회로(20)는, 전기 신호의 레벨이 기준 전기 신호의 레벨 미만일 때, 하이 레벨의 디펙트 신호를 PLL 제어 회로(11)에 출력한다. 즉, 디펙트 검출 회로(9)는, 광 디스크(80)의 디펙트를 레이저광이 조사하고 있을 때 하이 레벨의 디펙트 신호를, PLL 제어 회로(11)에 출력하게 된다.
다시 도 1을 참조하면서 설명하면, SLC 회로(10)는, 도시하지 않은 비교 회로와 적분 회로로 구성되고, 비교 회로의 출력을 적분 회로를 통해 해당 비교 회로의 한쪽의 입력 단자에 입력시킴으로써, 슬라이스 레벨이 피드백 제어된다. 그리고, SLC 회로(10)는, 비교 회로의 다른쪽의 입력 단자에 입력되는 RF 앰프(5)로부터의 RF 신호에 대하여 슬라이스 레벨로 2치화한 2치화 신호(제2 주파수 신호)를, PLL 제어 회로(11)에 출력한다.
PLL 제어 회로(11)는, 후술하는 주파수 신호 B(제1 주파수 신호)를 2치화 신호에 위상 동기시킨 재생 클럭과, 2치화 신호를 디코더(12)에 출력한다. 또한, PLL 제어 회로(11)는, 후단에서 상술한다.
디코더(12)는, 재생 클럭의 예를 들면 상승 타이밍에서의 2치화 신호의 레벨을 검출함으로써, 디지털 데이터를 추출한다. 그리고, 디코더(12)는, 디지털 데이터에 대하여, 광 디스크(80)의 규격에 대응하는 EFM(Eight Fourteen Modulation) 복조, CIRC(Cross Interleaved Reed-Solomon Code) 등의 오류 정정 등의 디코드 처리를 실시한다. 이 결과, 광 디스크(80)의 기록면으로부터의 정보의 재생이 이루어지게 된다. 디코더(12)의 디코드 처리 결과인 재생 데이터는, 통괄 제어 회로(15)로부터의 지시에 기초하여, RAM(13) 또는 인터페이스(14)에 출력된다.
인터페이스(14)는, 접속 단자(도시 생략)를 통해 접속되는 예를 들면 호스트 컴퓨터(도시 생략)와, 광 디스크 장치(1)가 재생 데이터의 송수신을 행하기 위해 설치된다. 이 인터페이스(14)로서는, ATAPI(AT Attachment Packet Interface) 규격이나 SCSI(small Computer System Interface) 규격, IEEE(Institute of Electrical and Electronic Engineers) 1394 규격, USB(Universal Serial Bus) 규격 등이 있다.
RAM(13)은, 디코더(12)로부터의 재생 데이터를 유지한다. RAM(13)에 유지된 재생 데이터는, 통괄 제어 회로(15)로부터의 지시에 기초하여 판독되어, 인터페이스(14)를 통해 호스트 컴퓨터에 출력된다. 또한, RAM(13)은, SRAM(Static RAM) 등의 휘발성 기억 소자로 구성되고, RAM(13)이 유지하는 재생 데이터는 백업 전원에 의해 유지된다.
통괄 제어 회로(15)는, CPU(Central Processing Unit)(29), ROM(Read 0nly Memory)(30)을 갖는다. ROM(30)에는, 전술한 각 제어 블록을 제어하기 위한 프로그램 데이터가 미리 기억되어 있다. CPU(29)는, ROM(30)의 어드레스를 지정하는 어드레스 카운터(도시 생략), ROM(30)으로부터 판독되는 프로그램 데이터를 해독하는 프로그램 로직 어레이(도시 생략), 논리 연산을 행하는 연산 논리 유닛(도시 생략), 연산 데이터를 일시 저장하는 레지스터(도시 생략) 등을 갖는다. 그리고, CPU(29)는, ROM(30)으로부터 판독되는 프로그램 데이터를 해석하여 각 제어 블록을 제어함으로써, 광 디스크(80)로부터 정보 재생하기 위해 광 디스크 장치(1)를 처리 동작시키고 있다. 또한, 통괄 제어 회로(15)는, 디펙트 검출 회로(9)로부터의 디펙트 신호의 상승에 기초하여, 광 디스크 장치(1)의 전술한 각종 서보 제어 등을 일단 정지시킨다. 또한, 통괄 제어 회로(15)는, 디펙트 신호의 하강에 기초하여, 광 디스크 장치(1)의 각종 서보 제어 등을 재개시킨다.
===PLL 제어 회로(11)의 상세===
이하, 도 3 내지 도 6을 이용해서 본 발명에 따른 PLL 제어 회로(11)의 상세 에 대하여 설명한다. 도 3은, PLL 제어 회로(11)의 구성의 일례를 도시하는 기능 블록도이다. 도 4는, 도 3에 도시하는 로크 판별 회로(26)(제2 검출 회로), CP 부스트 제어 회로(27)(제어 회로)의 구성의 일례를 도시하는 도면이다. 도 5는, 도 3에 도시하는 차지 펌프 회로(23)(제어 회로), LPF(24)의 구성의 일례를 도시하는 회로도이다. 도 6은, RF 신호의 파형 및 본 발명에 따른 PLL 제어 회로(11)의 동작을 도시하는 타이밍차트이다.
PLL 제어 회로(11)는, 위상 비교 회로(21), 1/n 분주 회로(22)(전압 주파수 변환 회로), 차지 펌프 회로(23), LPF(24), VCO 회로(25)(전압 주파수 변환 회로), 로크 판별 회로(26), CP 부스트 제어 회로(27), 타이머(28)를 갖는다. 또한, 본 실시예에서는, PLL 제어 회로(11)와 전술한 디펙트 검출 회로(9)를 별도로 설치하고 있지만 이에 한하는 것이 아니라, 디펙트 검출 회로(9)를 PLL 제어 회로(11) 내부에 설치하는 구성으로 해도 된다. 또한, 위상 비교 회로(21), 1/n 분주 회로(22), 차지 펌프 회로(23), LPF(24), VCO 회로(25)는, 일반적인 PLL 회로를 구성하고 있다.
VCO 회로(25)는, LPF(24)로부터의 VCO 제어 전압에 대응하는 발진 주파수의 주파수 신호(이하, 주파수 신호 A라고 함)를 생성하여, 1/n 분주 회로(22)에 출력한다. 또한, VC0 회로(25)로서는, 도시하지 않은 수정 발진기나 리튬 탄탈레이트(LiTaO3)를 이용한 발진기 등을 적용하는 것이 가능하다.
1/n 분주 회로(22)는, 주파수 신호 A를 1/n 분주한 주파수 신호(이하, 주파수 신호 B라고 함)를, 위상 비교 회로(21), 로크 판별 회로(26)에 출력한다. 또한, 1/n 분주하는 이유로서는, 2치화 신호와 주파수 신호 B의 위상이 동기하였을 때의 VCO 회로(25)가 출력하는 주파수 신호 A(주파수 신호 B의 주파수×n의 주파수)에 기초하여, 통괄 제어 회로(15) 등이 정보 재생을 위한 전술한 처리를 행하기 위해서이다.
위상 비교 회로(21)는, 도 4에 도시하는 로크 판별 회로(26)의 구성의 일점 쇄선 내와 마찬가지의 구성으로 설치되어 있다. 위상 비교 회로(21)는, 2치화 신호와 주파수 신호 B를 위상 비교하여, 2치화 신호의 위상이 주파수 신호 B의 위상보다도 앞서 있는 기간에서 로우 레벨의 신호 Pu를 출력하고, 위상 동기 및 2치화 신호의 위상이 주파수 신호 B의 위상보다도 지연되어 있는 기간에서 하이 레벨의 신호 Pu(위상차 신호)를 출력한다. 또한, 위상 비교 회로(21)는, 2치화 신호의 위상이 주파수 신호 B의 위상보다도 지연되고 있는 기간에서 로우 레벨의 신호 Pd(위상차 신호)를 출력하고, 위상 동기 및 2치화 신호의 위상이 주파수 신호 B의 위상보다도 앞서 있는 기간에서 하이 레벨의 신호 Pd를 출력한다.
로크 판별 회로(26)는, 2치화 신호와 주파수 신호 B를 위상 비교하여, PLL 제어 회로(11)의 로크 또는 언로크를 판별한다. 이를 위해, 로크 판별 회로(26)는, 도 4에 도시한 바와 같이, 인버터 회로(32A 내지 32C), NAND 회로(33A 내지 33J)를 갖는다. 인버터 회로(32A)는, 2치화 신호의 하이 레벨을 반전하고, 로우 레벨을 반전하여 NAND 회로(33A)에 출력한다. 인버터 회로(32B)는, 주파수 신호 B 의 하이 레벨을 반전하고, 로우 레벨을 반전하여 NAND 회로(33F)에 출력한다. NAND 회로(33A)는, 인버터 회로(32A)와 NAND 회로(33H)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. NAND 회로(33B)는, NAND 회로(33A)와 NAND 회로(33C)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. NAND 회로(33C)는, NAND 회로(33B)와 NAND 회로(33G)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. NAND 회로(33D)는, NAND 회로(33G)와 NAND 회로(33E)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. NAND 회로(33E)는, NAND 회로(33D)와 NAND 회로(33F)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. NAND 회로(33F)는, 인버터 회로(32B)와 NAND 회로(33I)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. NAND 회로(33G)는, NAND 회로(33A)와, NAND 회로(33B)와, NAND 회로(33E)와, NAND 회로(33F)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. NAND 회로(33H)는, NAND 회로(33A)와, NAND 회로(33B)와, NAND 회로(33G)의 출력이 모두 하이 레벨일 때 로우 레벨의 신호 Pu를 출력하고, 그 이외일 때는 하이 레벨의 신호 Pu를 출력한다. NAND 회로(33I)는, NAND 회로(33E)와, NAND 회로(33F)와, NAND 회로(33G)의 출력이 모두 하이 레벨일 때 로우 레벨의 신호 Pd를 출력하고, 그 이외일 때는 하이 레벨의 신호 Pd를 출력한다. 이들 동작에 의해, NAND 회로(33H, 33I)는, 안정된 출력 동작을 하기 위해, 초기에서 의 8회분의 2치화 신호와 주파수 신호 B의 입력에 대해서는 출력이 일정하지 않게 된다. 그 후, NAND 회로(33H)는, 2치화 신호의 위상이 주파수 신호 B의 위상보다도 앞서 있는 기간에서 로우 레벨의 신호 Pu를 출력하고, 위상 동기 및 2치화 신호의 위상이 주파수 신호 B의 위상보다도 지연되어 있는 기간에서 하이 레벨의 신호 Pu를 출력하게 된다. 또한, NAND 회로(33I)는, 2치화 신호의 위상이 주파수 신호 B의 위상보다도 지연되어 있는 기간에서 로우 레벨의 신호 Pd를 출력하고, 위상 동기 및 2치화 신호의 위상이 주파수 신호 B의 위상보다도 앞서 있는 기간에서 하이 레벨의 신호 Pd를 출력하게 된다. NAND 회로(33J)는, NAND 회로(33H)와 NAND 회로(33I)의 출력이 모두 하이 레벨일 때 로우 레벨을 출력하고, 그 이외일 때는 하이 레벨을 출력한다. 인버터 회로(32C)는, NAND 회로(33J)로부터의 로우 레벨을 반전하고, 하이 레벨을 반전해서 CP 부스트 제어 회로(27)에 출력한다. 이 결과, 로크 판별 회로(26)는, 2치화 신호와 주파수 신호 B의 위상이 동기하고 있을 때, PLL 제어 회로(11)가 로크 상태인 것을 나타내는 하이 레벨을 출력하게 된다. 또한, 로크 판별 회로(26)는, 2치화 신호와 주파수 신호 B의 위상이 비동기일 때, PLL 제어 회로(11)가 언로크 상태인 것을 나타내는 로우 레벨을 출력하게 된다.
CP 부스트 제어 회로(27)는, 디펙트 검출 회로(9)로부터의 하이 레벨의 디펙트 신호의 하강에 기초하여, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 상관없이, 차지 펌프 회로(23)에서 2치화 신호와 주파수 신호 B의 위상을 동기시키기 위한 전압을 발생시키기 위해 (부스트) 제어하는 회로이다. 또한, CP 부스트 제어 회로(27)는, 차지 펌프 회로(23)를 부스트시키고 있는 상태에 서, 로크 판별 회로(26)로부터의 로우 레벨이 입력(PLL 제어 회로(11)의 재로크) 되어 소정 기간 T2(도 6 참조, 미리 정해진 기간) 경과하였을 때, 차지 펌프 회로(23)의 부스트를 정지시키기 위해 제어하는 회로이다. 이와 같은 처리를 행하기 위해, CP 부스트 제어 회로(27)는, 도 4에 도시한 바와 같이, 절환 제어 회로(34), 타이머 제어 회로(35), NOR 회로(36), AND 회로(37), EXNOR(Exclusive NOR) 회로(38), 절환 회로(39), 승압 제어 회로(40)를 갖는다.
절환 제어 회로(34)는, 예를 들면 광 디스크 장치(1)의 기동 개시와 함께, 절환 회로(39)를 AND 회로(37)의 한쪽의 입력 단자 측으로 절환하여, 디펙트 신호를 AND 회로(37)에 입력시킨다. 또한, 절환 제어 회로(34)는, 하이 레벨의 디펙트 신호의 하강(로우 레벨의 디펙트 신호의 입력 개시)에 기초하여, 절환 회로(39)를 NOR 회로(36)의 한쪽의 입력 단자 측으로 절환하여, 로우 레벨의 디펙트 신호를 NOR 회로(36)에 입력시킨다. 또한, 절환 제어 회로(34)는, 타이머 제어 회로(35)로부터의 제어 신호에 기초하여, 절환 회로(39)를 AND 회로(37)의 한쪽의 입력 단자 측으로 절환하여, 디펙트 신호를 AND 회로(37)에 입력시킨다. AND 회로(37)는, 디펙트 신호와 로크 판별 회로(26)의 출력이 모두 하이 레벨일 때 하이 레벨의 CP 제어 신호를 출력하고, 그 이외일 때는 로우 레벨의 CP 제어 신호를 출력한다. NOR 회로(36)는, 디펙트 신호와 로크 판별 회로(26)의 출력이 모두 로우 레벨일 때 하이 레벨을 출력하고, 그 이외일 때는 로우 레벨을 출력한다. 타이머 제어 회로(35)는, NOR 회로(36)로부터의 하이 레벨에 기초하여, EXNOR 회로(38)에 하이 레벨을 출력한다. 또한, 타이머 제어 회로(35)는, NOR 회로(36)로부터의 로우 레벨 에 기초하여, EXNOR 회로(38)에 로우 레벨을 출력함과 함께, 타이머(28)의 계시를 개시시킨다. 그리고, 타이머 제어 회로(35)는, 타이머(28)의 계시가 미리 정해진 기간 T2(도 6)에 도달했는지의 여부를 판별한다. 이 기간 T2는, PLL 제어 회로(11)의 재로크를 보다 확실한 것으로 하기 위해 차지 펌프 회로(23)를 부스트시키는 기간을 나타내는 것이다. 도 6을 참조하면서 상술하면, PLL 제어 회로(11)가 재로크한 직후의 상태에서는(t3), VCO 제어 전압이 아직 불안정한 상태로 될 가능성이 있다(t3∼t4 사이). 이 때문에, PLL 제어 회로(11)가 재로크 또는 언로크를 반복하여, 재로크가 안정될 때까지 시간을 요하게 될 가능성이 있다. 따라서, 기간 T2에서도, 차지 펌프 회로(23)를 부스트시킴으로써, PLL 제어 회로(11)의 재로크를 보다 신속 또한 확실한 것으로 하는 것이 가능하게 된다. 그리고, 타이머 제어 회로(35)는, 타이머(28)의 계시가 기간 T2에 도달했다고 판별하면, EXNOR 회로(38)에의 하이 레벨을 출력함과 함께, 절환 회로(39)를 AND 회로(37)의 한쪽의 입력 단자 측으로 절환하기 위해, 절환 제어 회로(34)에 제어 신호를 송신한다. EXNOR 회로(38)는, NOR 회로(36)와 타이머 제어 회로(35)의 출력이 일치할 때 하이 레벨의 CP 제어 신호를 출력하고, 일치하지 않을 때에는 로우 레벨의 CP 제어 신호를 출력한다. 승압 제어 회로(40)는, EXNOR 회로(38)로부터의 하이 레벨에 기초하여, 차지 펌프 회로(23)를 부스트시켜 2치화 신호와 주파수 신호 B의 위상을 동기시키기 위해, 소정 기간의 로우 레벨을 반복하여 출력한다. 또한, 승압 제어 회로(40)는, EXNOR 회로(38)로부터의 로우 레벨에 기초하여, 로우 레벨의 출력을 정지한다.
차지 펌프 회로(23)는, 위상 비교 회로(21)로부터의 신호 Pu, 신호 Pd의 레벨에 기초하여, 2치화 신호와 주파수 신호 B의 위상을 동기시키기 위한 전압(제어 전압)을 발생하는 회로이다. 또한, 차지 펌프 회로(23)는, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 상관없이, 하이 레벨의 CP 제어 신호 및 승압 제어 회로(40)로부터의 로우 레벨에 기초하여, 2치화 신호와 주파수 신호 B의 위상을 동기시키기 위한 전압(제어 전압)을 발생(부스트)하는 회로이다. 이와 같은 처리를 행하기 위해 차지 펌프 회로(23)는, 도 5에 도시한 바와 같이, 인버터 회로(42), 절환 회로(41A(입력 신호 제어 회로), 41B(입력 신호 제어 회로)), P형 MOSFET(Metal 0xide Semiconductor Field Effect Transistor)(43), N형 MOSFET(44)를 갖는다. 절환 회로(41A)는, 로우 레벨의 CP 제어 신호에 따라 위상비교 회로(21) 측으로 절환되고, 하이 레벨의 CP 제어 신호에 따라 CP 부스트 제어 회로(27) 측으로 절환된다. P형 MOSFET(43)는, 절환 회로(41A)가 위상 비교 회로(21) 측으로 절환됨으로써 신호 Pu가 입력되어, 신호 Pu가 로우 레벨일 때 온하고 하이 레벨일 때 오프한다. 그리고, P형 MOSFET(43)가 온함으로써, 전원 전압 VDD가 LPF(24)에 출력된다. 즉, 차지 펌프 회로(23)는, 절환 회로(41A)가 위상 비교 회로(21) 측으로 절환됨으로써, 해당 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 기초하여, LPF(24)에 전압을 출력하게 된다. 또한, P형 MOSFET(43)는, 절환 회로(41A)가 CP 부스트 제어 회로(27) 측으로 절환됨으로써, 승압 제어 회로(40)로부터의 로우 레벨에 의해 온한다. 그리고, P형 MOSFET(43)가 온함으로써, 전원 전압 VDD가 LPF(24)에 출력된다(차지 펌프 회 로(23)의 부스트). 즉, 차지 펌프 회로(23)는, 절환 회로(41A)가 CP 부스트 제어 회로(27) 측으로 절환됨으로써, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 상관없이, LPF(24)에 전압을 출력하게 된다. 인버터 회로(42)는, 신호 Pd의 로우 레벨을 반전하고, 하이 레벨을 반전해서 절환 회로(41B)에 출력한다. 절환 회로(41B)는, 로우 레벨의 CP 제어 신호에 따라 위상 비교 회로(21) 측으로 절환되고, 하이 레벨의 CP 제어 신호에 따라 CP 부스트 제어 회로(27) 측으로 절환된다. N형 MOSFET(44)는, 절환 회로(41B)가 위상 비교 회로(21) 측으로 절환됨으로써 신호 Pd가 입력되고, 신호 Pd가 하이 레벨일 때 온하고 로우 레벨일 때 오프한다. 그리고, N형 MOSFET(44)가 온함으로써, GND 레벨의 전압이 LPF(24)에 출력된다. 즉, 차지 펌프 회로(23)는, 절환 회로(41B)가 위상 비교 회로(21) 측으로 절환됨으로써, 해당 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 기초하여, LPF(24)에 전압을 출력하게 된다. 또한, N형 MOSFET(44)는, 절환 회로(41B)가 CP 부스트 제어 회로(27) 측으로 절환됨으로써, 승압 제어 회로(40)로부터의 로우 레벨에 의해 오프한다. 즉, 차지 펌프 회로(23)는, 절환 회로(41B)가 CP 부스트 제어 회로(27) 측으로 절환됨으로써, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 상관없이, P형 MOSFET(43)의 온에 기초하는 전압을 LPF(24)에 출력하게 된다.
LPF(24)는, 저항(45)과 컨덴서(46)를 갖고, 차지 펌프 회로(23)의 출력 전압의 교류 성분을 컨덴서(46)에서 제거함으로써 평활화하는 RC 적분 회로이다. 컨덴서(46)는, 차지 펌프 회로(23)의 출력 전압(전원 전압 VDD)에 의해 전하가 주입됨 으로써 충전된다. 이 결과, LPF(24)로부터 VCO 회로(25)에 출력되는 VCO 제어 전압이 승압되게 된다. 또한, 컨덴서(46)는, 차지 펌프 회로(23)의 출력 전압(GND 레벨)에 의해 전하가 뽑아내어짐으로써 방전된다. 이 결과, LPF(24)로부터 VCO 회로(25)에 출력되는 VCO 전압이 강압되게 된다.
===PLL 제어 회로(11)의 동작===
이하, 도 1 내지 도 4를 적절히 참조하면서, 도 6을 이용해서 본 발명에 따른 PLL 제어 회로(11)의 동작에 대해서 설명한다. 또한, 광 디스크(80)의 디펙트를 레이저광이 조사하는 t0까지의 동작에 대해서는, PLL 제어 회로(11)는 2치화 신호와 주파수 신호 B의 위상을 동기시키는 일반적인 동작을 하기 때문에 설명을 생략한다.
RF 앰프(5)는, 광 디스크(80)의 디펙트를 레이저광이 조사할 때의 광 픽업(4)으로부터의 광전 변환 신호를, 소정의 게인으로 증폭한 RF 신호를 생성하여, 디펙트 검출 회로(9), SLC 회로(10)에 출력한다(t0 이후의 T1 동안). SLC 회로(10)는, RF 신호에 대하여 피드백 제어에 의해 정해지는 슬라이스 레벨로 2치화한 2치화 신호를, PLL 제어 회로(11)에 출력한다. 이 때의 2치화 신호는, 도 6의 기간 T1에 나타내는 진폭이 안정되어 있지 않은 RF 신호에 대하여 2치화 처리를 실시하기 때문에 슬라이스 레벨이 불안정하게 되고, 이 결과 2치화 신호도 불안정한 신호로 된다.
디펙트 검출 회로(9)의 피크 홀드 회로(16)는, RF 신호의 소정 기간에서의 피크 레벨을 유지한다. 또한, 보텀 홀드 회로(17)는, 동일한 소정 기간에서의 RF 신호의 보텀 레벨을 유지한다. 감산 회로(18)는, 피크 홀드 회로(16)가 유지하는 피크 레벨로부터, 보텀 홀드 회로(17)가 유지하는 보텀 레벨을 감산한 감산 결과를 나타내는 전기 신호를, 비교 회로(20)에 출력한다. 또한, 기준 전기 신호 발생 회로(19)는, 비교 회로(20)에 기준 전기 신호를 출력한다. 그리고, 광 디스크(80)의 디펙트를 레이저광이 조사하고 있을 때의 RF 신호의 진폭은, 디펙트를 조사하고 있지 않을 때의 RF 신호의 진폭보다도 작아지기 때문에, 비교 회로(20)는, 전기 신호의 레벨이 기준 전기 신호의 레벨 미만인 것을 나타내는 하이 레벨의 디펙트 신호를 PLL 제어 회로(11)에 출력한다(t1).
VCO 회로(25)는, LPF(24)로부터의 VCO 제어 전압에 대응하는 발진 주파수의 주파수 신호 A를 생성하여, 1/n 분주 회로(22)에 출력한다. 1/n 분주 회로(22)는, 주파수 신호 A를 1/n 분주한 주파수 신호 B를, 위상 비교 회로(21), 로크 판별 회로(26)에 출력한다.
위상 비교 회로(21) 및 로크 판별 회로(26)는, 광 디스크(80)의 디펙트를 레이저광이 조사할 때의 2치화 신호와 주파수 신호 B의 위상을 비교한다. 이 때의 2치화 신호는, 전술한 바와 같이 불안정한 신호로 되기 때문에, 2치화 신호와 주파수 신호 B의 위상은 비동기로 되어, 위상 비교 회로(21)는, 2치화 신호의 위상의 주파수 신호 B의 위상에 대한 앞섬 또는 지연에 따른 로우 레벨의 신호 Pu 또는 신호 Pd를, 차지 펌프 회로(23)에 출력한다. 마찬가지로, 로크 판별 회로(26)는, PLL 제어 회로(11)가 언로크인 것을 나타내는 로우 레벨을, CP 부스트 제어 회로(27)에 출력한다(t1). CP 부스트 제어 회로(27)의 절환 제어 회로(34)는, 예를 들면 광 디스크 장치(1)의 기동 개시와 함께, 절환 회로(39)를 AND 회로(37)의 한쪽의 입력 단자 측으로 절환한다. 이 결과, AND 회로(37)에, 하이 레벨의 디펙트 신호와 로크 판별 회로(26)로부터의 로우 레벨이 입력되게 된다. 그리고, AND 회로(37)는, 로우 레벨의 CP 제어 신호를 차지 펌프 회로(23)에 출력한다. 절환 회로(41A, 41B)는, 로우 레벨의 CP 제어 신호에 따라 위상 비교 회로(21) 측으로 절환된다. 이 결과, 광 디스크(80)의 디펙트를 레이저광이 조사할 때의, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 기초한 전압(전원 전압 VDD 또는 GND)이 차지 펌프 회로(23)로부터 출력되고, 해당 전압에 따른 VCO 제어 전압(t0∼t1 사이)이 LPF(24)로부터 출력되게 된다.
그 후, 광 디스크(80)가 회전됨으로써 디펙트를 레이저광이 조사하지 않게 되면, RF 신호의 진폭이 서서히 커지게 되기 때문에, 디펙트 검출 회로(9)의 비교 회로(20)는, 전기 신호의 레벨이 기준 전기 신호의 레벨 이상인 것을 나타내는 로우 레벨의 디펙트 신호를 PLL 제어 회로(11)에 출력한다(t2). CP 부스트 제어 회로(27)의 절환 제어 회로(34)는, 하이 레벨의 디펙트 신호의 하강(로우 레벨의 디펙트 신호의 입력 개시)에 기초하여, 절환 회로(39)를 NOR 회로(36)의 한쪽의 입력 단자에 절환하여, 로우 레벨의 디펙트 신호를 NOR 회로(36)에 입력시킨다. NOR 회로(36)는, 디펙트 신호와 로크 판별 회로(26)의 출력이 모두 로우 레벨이기 때문에 하이 레벨을 출력한다. 타이머 제어 회로(35)는, NOR 회로(36)의 하이 레벨에 기초하여, EXNOR 회로(38)에 하이 레벨을 출력한다. EXNOR 회로(38)는, NOR 회로(36)와 타이머 제어 회로(35)의 출력이 일치함으로써, 하이 레벨의 CP 제어 신호 를 출력한다(t2). 또한, 승압 제어 회로(40)는, EXNOR 회로(38)로부터의 하이 레벨에 기초하여, 차지 펌프 회로(23)를 부스트시켜 2치화 신호와 주파수 신호 B의 위상을 동기시키기 위해, 소정 기간의 로우 레벨을 반복해서 출력한다. 차지 펌프 회로(23)의 절환 회로(41A, 41B)는, 하이 레벨의 CP 제어 신호에 따라 CP 부스트 제어 회로(27) 측으로 절환된다. 이 결과, 승압 제어 회로(40)로부터의 로우 레벨에 의해 P형 MOSFET(43)가 온하여, 전원 전압 VDD가 LPF(24)에 출력된다(차지 펌프 회로(23)의 부스트). 즉, 차지 펌프 회로(23)는, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 상관없이, LPF(24)에 전압을 출력하게 된다. LPF(24)의 컨덴서(46)는, 차지 펌프 회로(23)의 출력 전압(전원 전압 VDD)에 의해 전하가 주입됨으로써 충전된다. 이 결과, LPF(24)로부터 VCO 회로(25)에 출력되는 VCO 제어 전압이 승압되게 된다. 그리고, VCO 회로(25)는, LPF(24)로부터의 VCO 제어 전압에 대응하는 발진 주파수의 주파수 신호 A를 생성하여, 1/n 분주 회로(22)에 출력한다. 1/n 분주 회로(22)는, 주파수 신호 A를 1/n 분주한 주파수 신호 B를, 위상 비교 회로(21), 로크 판별 회로(26)에 출력한다. 그리고, 이와 같은 하이 레벨의 디펙트 신호의 하강에 기초하는 차지 펌프 회로(23)의 부스트에 의해, 광 디스크(80)의 디펙트를 레이저광이 조사한 후의 2치화 신호와 주파수 신호 B의 위상이 동기되게 된다(PLL 제어 회로(11)의 재로크).
그리고, 위상 비교 회로(21), 로크 판별 회로(26)에는, 위상이 동기하는 2치화 신호와 주파수 신호 B가 입력된다. 위상 비교 회로(21)는, 2치화 신호와 주파수 신호 B의 위상의 동기에 의해, 하이 레벨의 신호 Pu, 신호 Pd를 차지 펌프 회 로(23)에 출력한다. 또한, 로크 판별 회로(26)는, 2치화 신호와 주파수 신호 B의 위상의 동기에 의해 하이 레벨을 CP 부스트 제어 회로(27)에 출력한다(t3). CP 부스트 제어 회로(27)의 NOR 회로(36)는, 로우 레벨의 디펙트 신호와 로크 판별 회로(26)로부터의 하이 레벨에 기초하여, 로우 레벨을 출력한다. 타이머 제어 회로(35)는, NOR 회로(36)로부터의 로우 레벨에 기초하여, EXNOR 회로(38)에 로우 레벨을 출력함과 함께, 타이머(28)의 계시를 개시시킨다. 그리고, 타이머 제어 회로(35)는, 타이머(28)의 계시가 미리 정해진 기간 T2에 도달했는지의 여부를 판별한다. EXNOR 회로(38)는, NOR 회로(36)와 타이머 제어 회로(35)의 출력이 일치함으로써, 하이 레벨의 CP 제어 신호를 출력한다. 이 때문에, 차지 펌프 회로(23)의 절환 회로(41A, 41B)는, 하이 레벨의 CP 제어 신호에 따라 CP 부스트 제어 회로(27) 측으로 절환된 상태를 유지한다. 또한, 승압 제어 회로(40)는, EXNOR 회로(38)로부터의 하이 레벨에 기초하여, 계속해서 소정 간격의 로우 레벨을 반복해서 출력한다. 즉, 차지 펌프 회로(23)의 부스트 상태가 유지되게 된다.
그리고, 타이머 제어 회로(35)는, 타이머(28)의 계시가 기간 T2에 도달했다고 판별하면, EXNOR 회로(38)에 하이 레벨을 출력함과 함께, 절환 회로(39)를 AND 회로(37)의 한쪽의 입력 단자 측으로 절환하기 위해, 절환 제어 회로(34)에 제어 신호를 송신한다.
EXNOR 회로(38)는, 타이머 제어 회로(35)로부터의 하이 레벨과 NOR 회로(36)로부터의 로우 레벨에 기초하여, 로우 레벨의 CP 제어 신호를 출력한다(t4). 이 결과, 승압 제어 회로(40)가, 로우 레벨의 출력을 정지함으로써, 차지 펌프 회 로(23)의 부스트가 정지된다. 절환 회로(41A, 41B)는, 로우 레벨의 CP 제어 신호 에 따라 위상 비교 회로(21) 측으로 절환된다. 이 때문에, P형 MOSFET(43)에는, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 기초한 신호 Pu가 다시 입력되게 된다. 또한, N형 MOSFET(44)에는, 인버터 회로(42)를 통한 신호 Pd가 다시 입력되게 된다. 즉, 위상 비교 회로(21)에 의한 2치화 신호와 주파수 신호 B의 위상 비교에 기초한, 일반적인 동작을 PLL 제어 회로(11)가 행하게 된다. 또한, 2치화 신호와 동기하는 주파수 신호 B인 재생 클럭은, 2치화 신호와 함께 디코더(12)에 출력되어, 광 디스크 장치(1)에 의한 재생 처리가 행해지게 된다.
또한, 전술한 실시예에 따르면, 피크 홀드 회로(16) 및 보텀 홀드 회로(17)의 양방을 디펙트 검출 회로(9)의 구성으로 하고 있지만, 이에 한하는 것은 아니다. 예를 들면, 피크 홀드 회로(16)만을 구성으로 하고, 디펙트를 조사하고 있지 않을 때의 RF 신호의 피크 레벨을 기준 전기 신호로서 설정하여 비교 회로(20)에 출력함으로써, 마찬가지의 효과를 발휘하는 것이 가능하게 된다. 또한, 보텀 홀드 회로(17)만을 구성으로 해도 된다. 어느 한쪽만을 디펙트 검출 회로(9)의 구성으로 함으로써, 해당 다른쪽의 홀드 회로 및 감산 회로(18)에 드는 비용의 경감, 회로 배선 등의 번잡화를 방지하는 것이 가능하게 된다.
전술한 실시예에 따르면, 하이 레벨의 디펙트 신호의 하강에 기초하여 2치화 신호와 주파수 신호 B의 위상을 동기시키기 위한 전압을 차지 펌프 회로(23)에서 발생(부스트)시키는 것이 가능하게 된다. 또한, 2치화 신호와 주파수 신호 B의 위 상의 동기에 기초하여, 차지 펌프 회로(23)의 부스트를 종료시키는 것이 가능하게 된다. 이 결과, 디펙트 신호의 영향을 받은 RF 신호의 장단에 상관없이 차지 펌프 회로(23)를 부스트시키는 것이 가능하게 되어, 해당 차지 펌프 회로(23)의 부스트 기간을 대략 일정하게 하는 것이 가능하게 된다. 이 때문에, 차지 펌프 회로(23)의 부스트에 관계되는 소비 전력의 경감이나, 2치화 신호와 주파수 신호의 위상 동기의 지연을 방지하는 것이 가능하게 된다. 그리고, 광 디스크 장치(1)에서의 정보의 재생 처리에 관계되는 성능 향상을 도모하는 것이 가능하게 된다.
또한, 2치화 신호와 주파수 신호 B의 위상이 동기하고 나서 소정 기간 T2가 경과한 후, 차지 펌프 회로(23)의 부스트를 종료시키는 것이 가능하게 된다. 이 결과, 2치화 신호와 주파수 신호 B의 위상의 동기(PLL 제어 회로(11)의 재로크)를 보다 신속 또한 확실한 것으로 하는 것이 가능하게 된다.
또한, 하이 레벨의 디펙트 신호의 하강에 기초하여, 절환 회로(41A, 41B)를 CP 부스트 제어 회로(27) 측으로 절환하고, 소정 기간 T2가 경과한 후에 절환 회로(41A, 41B)를 위상 비교 회로(21) 측으로 절환하는 것이 가능하게 된다. 이 결과, 차지 펌프 회로(23)가 부스트하는 기간에서의 위상 비교 회로(21)로부터의 신호 Pu, 신호 Pd의 입력을 금지하는 것이 가능하게 되어, 차지 펌프 회로(23)의 오동작 등을 방지하는 것이 가능하게 된다. 또한, 2치화 신호와 주파수 신호 B의 위상이 확실하게 동기한 후, 위상 비교 회로(21)로부터의 신호 Pu, 신호 Pd의 입력을 허가하는 것이 가능하게 되어, 위상 비교 회로(21)의 위상 비교 결과에 기초하여 PLL 제어 회로(11)가 동작하는 것이 가능하게 된다.
또한, RF 신호의 피크 레벨 또는 보텀 레벨 중 적어도 한쪽의 레벨인 전기 신호가, 기준 전기 신호 이상인지의 여부를 비교 회로(20)에서 판별하는 것이 가능하게 된다. 이 결과, 하이 레벨의 디펙트 신호를 비교 회로(20)가 출력함으로써, 광 디스크(80)의 디펙트를 레이저광이 조사하고 있는 것을 확실하게 판별하는 것이 가능하게 되고, 또한, 로우 레벨의 디펙트 신호를 비교 회로(20)가 출력함으로써, 광 디스크(80)의 디펙트를 레이저광이 조사하고 있지 않은 것을 확실하게 판별하는 것이 가능하게 된다.
또한, 전술에서는, 하이 레벨의 디펙트 신호의 하강에 기초하는 차지 펌프 회로(23)의 부스트 개시, 2치화 신호와 주파수 신호 B의 위상의 동기에 기초하는 차지 펌프 회로(23)의 부스트 종료를 하드웨어로 나타냈지만, 이에 한하는 것은 아니다. 전술한 각 신호(디펙트 신호, 로크 판별 회로(26)의 출력 신호, 타이머(28)의 계시 신호 등)에 기초하는 처리를 프로그램 데이터로서 ROM(30) 등에 미리 기억시켜 두고, 해당 프로그램 데이터를 판독해서 소프트웨어 처리하는 것도 가능하게 된다. 이 결과, 예를 들면 전술한 승압 제어 회로(40)를 제외한 CP 부스트 제어 회로(27)의 구성을 생략하는 것이 가능하게 되어, PLL 제어 회로(11)에 관계되는 코스트 다운, 회로 배선의 간략화 등을 도모하는 것이 가능하게 된다.
이상, 본 발명에 따른 광 디스크 장치의 PLL 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램에 대해서 설명했지만, 상기의 설명은, 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명을 한정하는 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있다.
본 발명에 따르면, 2치화 신호와 주파수 신호의 위상 비교에 상관없이, RF 신호가 소정 레벨을 초과한 것에 기초하여, 차지 펌프 회로의 출력 전압을 승압시킬 수 있다.

Claims (5)

  1. 제어 전압에 기초하여 발진 주파수를 조정함으로써 제1 주파수 신호를 발생하는 전압 주파수 변환 회로와,
    상기 제1 주파수 신호와, 광 디스크에 조사된 레이저광의 반사광이 광전 변환되었을 때의 RF(Radio Frequency) 신호에 기초하여 발생하는 제2 주파수 신호를 위상 비교하고, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상차를 나타내는 위상차 신호를 발생하는 위상 비교 회로와,
    상기 위상차 신호에 따라, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상을 동기시키기 위한 상기 제어 전압을 발생하는 차지 펌프 회로
    를 구비한 광 디스크 장치의 PLL 제어 회로로서,
    상기 RF 신호가 소정 레벨을 초과하였는지의 여부를 검출하는 제1 검출 회로와,
    상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기하였는지의 여부를 검출하는 제2 검출 회로와,
    상기 RF 신호가 상기 소정 레벨을 초과한 것을 상기 제1 검출 회로가 검출한 경우, 상기 위상차 신호에 상관없이 상기 제어 전압을 발생하고, 또한, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기한 것을 상기 제2 검출 회로가 검출한 경우, 상기 위상차 신호에 따라 상기 제어 전압을 발생하도록, 상기 차지 펌프 회로를 제어하는 제어 회로
    를 구비한 것을 특징으로 하는 광 디스크 장치의 PLL 제어 회로.
  2. 제1항에 있어서,
    상기 제어 회로는,
    상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기한 것을 상기 제2 검출 회로가 검출하고 나서 미리 정해진 기간의 경과 후에, 상기 위상차 신호 에 따라 상기 제어 전압을 발생하도록 상기 차지 펌프 회로를 제어하는 것을 특징으로 하는 광 디스크 장치의 PLL 제어 회로.
  3. 제2항에 있어서,
    상기 제어 회로는,
    상기 RF 신호가 상기 소정 레벨을 초과한 것을 나타내는 상기 제1 검출 회로의 검출 결과에 기초하여 상기 위상차 신호의 상기 차지 펌프 회로에의 입력을 금지하고, 상기 미리 정해진 기간의 경과 후에 상기 위상차 신호의 상기 차지 펌프 회로에의 입력을 허가하는 입력 신호 제어 회로를 갖는 것을 특징으로 하는 광 디스크 장치의 PLL 제어 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 검출 회로는,
    상기 RF 신호의 피크 레벨 또는 보텀 레벨 중 적어도 한쪽의 레벨을 유지하 는 유지 회로와,
    상기 유지 회로에서 유지되는 상기 레벨과 기준 레벨의 비교 결과에 따라, 상기 RF 신호가 상기 소정 레벨을 초과하였는지의 여부를 검출하는 레벨 검출 회로를 갖는 것을 특징으로 하는 광 디스크 장치의 PLL 제어 회로.
  5. 제어 전압에 기초하여 발진 주파수를 조정함으로써 제1 주파수 신호를 발생하는 전압 주파수 변환 회로와,
    상기 제1 주파수 신호와, 광 디스크에 조사된 레이저광의 반사광이 광전 변환되었을 때의 RF 신호에 기초하여 발생하는 제2 주파수 신호를 위상 비교하고, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상차를 나타내는 위상차 신호를 발생하는 위상 비교 회로와,
    상기 위상차 신호에 따라, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상을 동기시키기 위한 상기 제어 전압을 발생하는 차지 펌프 회로를 갖는 PLL 회로와,
    상기 RF 신호가 소정 레벨을 초과하였는지의 여부를 검출하는 제1 검출 회로와,
    상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기하였는지의 여부를 검출하는 제2 검출 회로
    를 구비한 광 디스크 장치를 제어하는 컴퓨터에,
    상기 RF 신호가 상기 소정 레벨을 초과한 것을 상기 제1 검출 회로가 검출한 경우, 상기 위상차 신호에 상관없이 상기 제어 전압을 발생하고, 또한, 상기 제1 주파수 신호와 상기 제2 주파수 신호의 위상이 동기한 것을 상기 제2 검출 회로가 검출한 경우, 상기 위상차 신호에 따라 상기 제어 전압을 발생하도록, 상기 차지 펌프 회로를 제어하는 기능을 실현시키는 프로그램.
KR1020070024349A 2006-03-14 2007-03-13 광 디스크 장치의 ｐｌｌ 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체 KR100853085B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00069798 2006-03-14
JP2006069798A JP4834432B2 (ja) 2006-03-14 2006-03-14 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム

Publications (2)

Publication Number Publication Date
KR20070093843A true KR20070093843A (ko) 2007-09-19
KR100853085B1 KR100853085B1 (ko) 2008-08-19

Family

ID=38517934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024349A KR100853085B1 (ko) 2006-03-14 2007-03-13 광 디스크 장치의 ｐｌｌ 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체

Country Status (5)

Country Link
US (1) US7970254B2 (ko)
JP (1) JP4834432B2 (ko)
KR (1) KR100853085B1 (ko)
CN (1) CN100589196C (ko)
TW (1) TWI335020B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6118044B2 (ja) * 2012-07-19 2017-04-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US9301043B2 (en) 2013-05-01 2016-03-29 Harman International Industries, Inc. Sealed speaker system having a pressure vent
US10044357B1 (en) * 2017-08-03 2018-08-07 Novatek Microelectronics Corp. Clock recovery device and method
CN113489473B (zh) * 2021-07-23 2023-10-31 星宸科技股份有限公司 频率产生装置与频率产生方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6128220A (ja) * 1984-07-17 1986-02-07 Nippon Shiyuuhenki Kk 同期回路
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
US5623523A (en) * 1994-11-07 1997-04-22 Motorola, Inc. Method and apparatus for increasing voltage in a charge pump used in a phase locked loop
JPH10112141A (ja) * 1996-10-04 1998-04-28 Seiko Epson Corp Ｐｌｌ回路とこれを具備する光ディスク装置
JPH10208244A (ja) * 1997-01-21 1998-08-07 Sony Corp 記録又は再生装置
JP2000113597A (ja) * 1998-10-08 2000-04-21 Matsushita Electric Ind Co Ltd 光ディスク装置
JP3327271B2 (ja) * 1999-11-15 2002-09-24 日本電気株式会社 Ｐｌｌ回路及びデータ読み出し回路
JP2004319041A (ja) * 2003-04-18 2004-11-11 Sony Corp クロック抽出装置

Also Published As

Publication number Publication date
US20070217760A1 (en) 2007-09-20
CN101038773A (zh) 2007-09-19
KR100853085B1 (ko) 2008-08-19
CN100589196C (zh) 2010-02-10
US7970254B2 (en) 2011-06-28
TWI335020B (en) 2010-12-21
JP2007250046A (ja) 2007-09-27
TW200735054A (en) 2007-09-16
JP4834432B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
US7215632B2 (en) Signal processing apparatus and signal processing method
KR100853085B1 (ko) 광 디스크 장치의 ｐｌｌ 제어 회로, 광 디스크 장치를 제어하기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체
US7065017B2 (en) Optical disk apparatus, method for generating clock signal of optical disk apparatus, and method for setting amount of light of optical disk apparatus
KR100502461B1 (ko) 위상동기루프회로및이것이내장된재생장치
JP4583347B2 (ja) 光ディスク用信号処理装置
JP3768142B2 (ja) ドロップアウト検出回路及び光ディスク装置
JPH1166563A (ja) 光ディスク装置
JPH10112141A (ja) Ｐｌｌ回路とこれを具備する光ディスク装置
US7366064B2 (en) Disk reproducing apparatus
KR100254604B1 (ko) 광디스크 판별방법 및 장치
JP2003006878A (ja) 光ディスク記録方法及びその装置
JP4085040B2 (ja) 光ディスク装置
JP2003007004A (ja) 情報記録再生装置および方法、記録媒体、並びにプログラム
JP2874643B2 (ja) 光ディスク駆動方法及び光ディスク駆動装置
JP2001143404A (ja) ウォブル信号のデータ復調回路
JPH10302277A (ja) 光ディスク装置およびトラックエラー信号生成方法
JP2004103045A (ja) 光ディスク装置及び光ディスク装置の記録制御方法
JP4494941B2 (ja) データ記録用クロック信号発生回路
JP2003331536A (ja) ディスク再生装置とディスク再生方法
KR20030053046A (ko) 광디스크 장치 및 서보 제어 방법
JP2008041201A (ja) フォーカスサーボ装置
JP2000021097A (ja) 光記録媒体の再生装置、記録装置、および記録再生装置
JP2004145922A (ja) 光ディスク装置、及び光ディスク装置のプリピット信号検出方法
JPH07320402A (ja) 光デイスク再生装置
JP2007080331A (ja) ディスク装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee