CN101038773A - 光盘装置的pll控制电路、用于控制光盘装置的程序 - Google Patents

光盘装置的pll控制电路、用于控制光盘装置的程序 Download PDF

Info

Publication number
CN101038773A
CN101038773A CNA2006101688245A CN200610168824A CN101038773A CN 101038773 A CN101038773 A CN 101038773A CN A2006101688245 A CNA2006101688245 A CN A2006101688245A CN 200610168824 A CN200610168824 A CN 200610168824A CN 101038773 A CN101038773 A CN 101038773A
Authority
CN
China
Prior art keywords
circuit
signal
frequency signal
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101688245A
Other languages
English (en)
Other versions
CN100589196C (zh
Inventor
盐野博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101038773A publication Critical patent/CN101038773A/zh
Application granted granted Critical
Publication of CN100589196C publication Critical patent/CN100589196C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
    • G11B7/00375—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs arrangements for detection of physical defects, e.g. of recording layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种光盘装置的PLL控制电路和用于控制光盘装置的程序，其不依赖于二值化信号和频率信号的相位比较，根据RF信号超过规定的电平，可使电荷泵(CP)电路的输出电压升压。该PLL控制电路包括：电压频率变换电路，根据控制电压来产生第一频率信号；相位比较电路，产生表示第一频率信号与根据RF信号产生的第二频率信号的相位差的相位差信号；和CP电路，根据相位差信号产生用于使相位同步的控制电压；其还包括：第一检测电路，检测RF信号是否超过规定电平；第二检测电路，检测相位是否同步；和控制电路，控制CP电路，使得在检测到RF信号超过所述规定电平时不依赖相位差信号来生成控制电压，在检测到相位同步时根据相位差信号生成控制电压。

Description

光盘装置的PLL控制电路、用于控制光盘装置的程序
技术领域
本发明涉及光盘装置的PLL控制电路、用于控制光盘装置的程序。
背景技术
当今，存在如下的光盘装置：使光盘(例如CD(Compact Disc)、DVD(Digital Versatile Disc)等)旋转并照射激光，从而进行信息的再生。该光盘装置有的具有PLL(Phase Locked Loop)电路，以生成用于再生处理或光盘的旋转控制等的时钟(下面称作再生时钟)。下面，参照图7进行说明，首先，对照射光盘的记录面的激光的反射光进行光电变换生成RF(Radio Frequency)信号。该RF信号以通过SLC(Slice Level Control)电路101的反馈控制而固定的限幅电平被二值化而成为二值化信号，并输出至PLL控制电路100。PLL控制电路100包括相位比较电路102、1/n分频电路103、电荷泵电路104、LPF(Low Pass Filter)105、VCO(ViltageControlled Oscillator)电路106等，通过由各电路动作进行反馈控制，生成使频率信号与二值化信号的相位同步的再生时钟。然后，在后段的译码器107中，基于再生时钟，对二值化信号实施译码处理，从而进行良好的信息的再生。下面，将在PLL控制电路100中使频率信号与二值化信号的相位同步而生成再生时钟的状态，称作PLL控制电路100的闭锁。
但是，对光盘的记录面或入射激光的入射面等，由于冲击或混乱的处理等会产生损伤或尘埃等的所谓的缺陷。激光照射该缺陷时的RF信号，因该激光或反射光的光量的变化等而成为例如如图8RF信号(期间T12)所示的振幅变化的波形。而且，由于该RF信号的振幅的变化使得SLC电路101的限幅电平不稳定，结果导致二值化信号变为不稳定信号并被输入到PLL控制电路100。因此，二值化信号和频率信号的相位不同步，从而有可能使PLL控制电路100的闭锁打开(以下称作PLL控制电路100的解锁)。另外，该RF信号也会给光盘装置生成的各种伺服控制(聚焦控制、跟踪控制)用的信号(聚焦误差信号、跟踪误差信号等)带来影响，有可能产生光盘装置的误动作等。因此，在光盘装置中，有的具有用于对受到缺陷影响的RF信号进行检测的缺陷检测电路108。进一步，也有在PLL控制电路100中，包括闭锁判断电路109、CP(Charge Pump)增压(boost)控制电路110、定时器111，用于通过光盘的旋转而激光不照射在缺陷处，再次输入可进行再生处理的二值化信号时，与由相位比较电路102进行的相位比较无关地对PLL控制电路100进行再闭锁。
下面，参照图8的各波形对受到缺陷影响的RF信号的检测、PLL控制电路100的再闭锁进行说明。另外，至t10为止以及经过期间T12后的RF信号表示没有受到缺陷影响的RF信号的一个例子。
缺陷检测电路108例如通过判断RF信号的峰值电平和谷值电平之间的差是否小于规定的电平来检测受到缺陷影响的RF信号。而且，缺陷检测电路108若判断RF信号的峰值电平和谷值电平之间的差小于规定的电平，则输出高电平的缺陷信号(t11)。光盘装置基于缺陷信号的上升沿，例如使各种伺服控制暂时停止。其结果，可以避免由于缺陷影响带来误动作等。其后，光盘装置基于缺陷信号的下降沿再次开始各种伺服控制。
另一方面，闭锁判断电路109根据二值化信号和频率信号的相位比较来判断PLL控制电路100的闭锁或解锁。闭锁判断电路109若判断PLL控制电路100为解锁时(t12)，则将表示判断结果的信号输出至CP增压控制电路110。CP增压控制电路110根据来自闭锁判断电路109的信号，使定时器111的计时开始，并判断是否达到了预定的期间T11。而且，CP增压控制电路110若判断定时器111的计时达到期间T11，则将不依赖于相位比较电路102的相位比较使二值化信号和频率信号的相位同步的高电平信号(以下称作CP控制信号)发送至电荷泵电路104(t13)。电荷泵电路104基于CP控制信号进行使输出至LPF105的电压升压的所谓增压动作。LPF105将使来自电荷泵电路104的输出电压平滑后的控制电压(以下称作VCO控制电压)输出至VCO电路106。该VCO控制电压如图8所示，为了使二值化信号和频率信号的相位同步，而根据上述的电荷泵电路104的增压而反复升压。而且，VCO电路106生成与VCO控制电压的电平对应的频率信号，并输出至1/n分频电路103。1/n分频电路103将对来自VCO电路106的频率信号进行1/n分频而得到的频率信号输出至相位比较电路102、闭锁判断电路109。这样，当再次输入可再生处理的二值化信号时，为了使二值化信号和频率信号的相位迅速地同步(对PLL控制电路100进行再闭锁)，经过了预定的期间T11后使电荷泵电路104增压，从而使电荷泵电路104的输出电压升压。
然后，若通过光盘的旋转使激光不照射缺陷处，则可再生处理的RF信号再次被输入到SLC电路101。然后，将该RF信号二值化而得到的二值化信号被输入到相位比较电路102。然后通过PLL控制电路100的反馈控制和上述的电荷泵电路104的增压，使得二值化信号和频率信号的相位迅速地同步(t14)。其结果，可以在不有损二值化信号的情况下从光盘进行信息再生。另外，闭锁判断电路109若根据二值化信号和频率信号的相位比较来判断PLL控制电路100的再闭锁，则将用于使CP增压控制电路110的CP控制信号的输出停止的信号发送至CP增压控制电路110(t15)。
专利文献1：特开平10-208244号公报
专利文献2：特开平8-264956号公报
但是，在以往的PLL控制电路100中，由于通过以PLL控制电路100的解锁为基础的时间管理来控制电荷泵电路104的增压开始，所以有可能会在电荷泵电路104的增压期间产生偏差。
详细而言，例如在期间T12相对于期间T11变长的情况下，有可能相对地到电荷泵电路104增压为止的期间T11变短，电荷泵电路104增压的期间变长。因此，由于电荷泵电路104增压的期间变长，所以有可能导致耗电增大。另外，由于在SLC101的限幅电平不稳定的期间增压，所以VCO控制电压更加不稳定，其结果有可能会使相位的同步延迟。或者，在期间T12相对于期间T11短的情况下，有可能期间T12中的电荷泵电路104的增压期间变短。因此，尽管可再生处理的二值化信号被输入到PLL控制电路100，二值化信号和频率信号的相位的同步都延迟，从而光盘装置有可能无法进行迅速的信息再生处理。其结果，有可能导致光盘装置中的信息的再生处理所涉及的性能低下。
发明内容
本发明的目的在于提供一种光盘装置的PLL控制电路和用于控制光盘装置的程序，其不依赖于二值化信号和频率信号的相位比较，基于RF信号超过规定的电平这一情况，可以使电荷泵电路的输出电压升压。
用于解决所述课题的本发明是一种光盘装置的PLL控制电路，包括：电压频率变换电路，通过基于控制电压来调整振荡频率，产生第一频率信号；相位比较电路，对所述第一频率信号、和根据照射到光盘的激光的反射光被光电变换时的RF信号而产生的第二频率信号进行相位比较，产生表示所述第一频率信号与所述第二频率信号的相位差的相位差信号；和电荷泵电路，根据所述相位差信号，产生用于使所述第一频率信号与所述第二频率信号的相位同步的所述控制电压，所述光盘装置的PLL控制电路还包括：第一检测电路，检测所述RF信号是否超过了规定电平；第二检测电路，检测所述第一频率信号与所述第二频率信号的相位是否同步；和控制电路，控制所述电荷泵电路，使得在所述第一检测电路检测到所述RF信号超过了所述规定电平的情况下，不依赖于所述相位差信号，来产生所述控制电压，且在所述第二检测电路检测到所述第一频率信号与所述第二频率信号的相位同步的情况下，根据所述相位差信号来产生所述控制电压。
另外，本发明的程序，由对光盘装置进行控制的计算机执行，该光盘装置具备PLL电路、第一检测电路和第二检测电路，所述PLL电路包括：电压频率变换电路，通过基于控制电压来调整振荡频率，产生第一频率信号；相位比较电路，对所述第一频率信号、和根据照射到光盘的激光的反射光被光电变换时的RF信号而产生的第二频率信号进行相位比较，并产生表示所述第一频率信号与所述第二频率信号的相位差的相位差信号；和电荷泵电路，根据所述相位差信号，产生用于使所述第一频率信号与所述第二频率信号的相位同步的所述控制电压，所述第一检测电路用来检测所述RF信号是否超过了规定电平，所述第二检测电路用来检测所述第一频率信号与所述第二频率信号的相位是否同步，所述程序使所述计算机按照以下方式来实现控制所述电荷泵电路的功能：在所述第一检测电路检测到所述RF信号超过了所述规定电平的情况下，不依赖于所述相位差信号，来产生所述控制电压，且在所述第二检测电路检测到所述第一频率信号与所述第二频率信号的相位同步的情况下，根据所述相位差信号来产生所述控制电压。
(发明效果)
根据本发明，不依赖于二值化信号和频率信号的相位比较，基于RF信号超过规定电平这一情况，可以使电荷泵电路的输出电压升压。
附图说明：
图1是表示光盘装置的整体构成的功能框图。
图2是表示缺陷检测电路的构成的一个例子的功能框图。
图3是表示本发明所涉及的PLL控制电路的构成的一个例子的功能框图。
图4是表示闭锁判断电路、CP增压控制电路的构成的一个例子的图。
图5是表示电荷泵电路、LPF的构成的一个例子的电路图。
图6是表示RF信号以及本发明所涉及的PLL控制电路的动作的时序图。
图7是表示以往的PLL控制电路的构成的一个例子的功能框图。
图8是表示RF信号以及以往的PLL控制电路的动作的时序图。
图中：1-光盘装置，2-主轴马达，3-旋转轴，4-光拾取器，5-RF放大器，6-伺服控制电路，7-驱动器，8-线程控制电路，9、108-缺陷检测电路，10、101-SLC电路，11、100-PLL控制电路，12、107-译码器，13-RAM，14-接口，15-总体控制电路，16-峰值保持电路，17-谷值保持电路，18-减法电路，19-基准电信号产生电路，20-比较电路，21、102-相位比较电路，22、103-1/n分频电路，23、104-电荷泵电路，24、105-LPF，25、106-VCO电路，26、109-闭锁判断电路，27、110-CP增压控制电路，28、111-定时器，29-CPU，30-ROM，32、42-反相器电路，33-NAND电路，34-切换控制电路，35-定时器控制电路，36-NOR电路，37-AND电路，38-EXNOR电路，39、41-切换电路，40-升压控制电路，43-P型MOSFET，44-N型MOSFET，45-电阻，46-电容器，80-光盘。
具体实施方式
根据说明书以及附图的记载至少可以明确以下事项。
(光盘装置的整体构成)
下面适当参照图8，并利用图1、图2对本发明所涉及的具有PLL控制电路11的光盘装置1的整体构成进行说明。图1是表示本发明所涉及的光盘装置1的整体构成的一个例子的功能框图。图2是表示图1所示的缺陷检测电路9(第一检测电路)的构成的一个例子的功能框图。另外，在本实施方式中，作为信息再生对象的光盘80例如以CD规格为例进行说明。
光盘装置1包括主轴马达2、旋转轴3、光拾取器4、RF放大器5、伺服控制电路6、驱动器7、线程控制电路(thread control circuit)8、缺陷检测电路9、SLC电路10、PLL控制电路11、译码器12、RAM(RandomAccess Memory)13、接口(I/F)14、总体控制电路15。
主轴马达2通过将来自驱动器7的控制电压施加给主轴马达线圈(未图示)而进行旋转，例如使与旋转轴3固定在一起的夹具(chucking)机构上设置的光盘80向规定的旋转方向旋转。
光拾取器4包括未图示的半导体激光器、光检测器、执行机构、各种光学系统(准直透镜、变形(anamorphic)透镜等)、物镜。半导体激光器射出与光盘80的规格对应波长(780nm～790nm)的激光。激光透过各种光学系统并反射后，从物镜对光盘80射出。然后，激光照射光盘80的记录面(未图示)后被反射面(未图示)反射，入射到光拾取器4的物镜。入射到光拾取器4的激光的反射光透过各种光学系统并反射后，由光检测器接收。光检测器生成与激光的反射光的光量相当的光电变换信号，并输出至RF放大器5。
RF放大器5以规定的增益放大来自光拾取器4的光电变换信号，生成RF信号，并将其输出至缺陷检测电路9、SLC电路10。另外，RF放大器5基于光电变换信号，生成用于通过光盘4的执行机构使物镜向着聚焦方向(光轴方向)移动的聚焦误差信号、用于向跟踪方向(光盘80的径向)移动的跟踪误差信号等的各种伺服控制用的信号，并将其输出至伺服控制电路6。
伺服控制电路6基于来自RF放大器5的各种伺服控制用的信号，生成聚焦控制信号、跟踪控制信号等，并输出至驱动器7。另外，伺服控制电路6基于主轴马达2旋转时的反电动势，生成与主轴马达2的转速对应的频率的FG(Frequency Generator)信号。然后，伺服控制电路6基于FG信号，将旋转控制信号输出至驱动器7，该旋转控制信号用于以由总体控制电路15指示的转速使主轴马达2旋转。
驱动器7基于来自伺服控制电路6的聚焦控制信号、跟踪控制信号等，将控制电压施加给光拾取器4的执行机构。其结果，物镜向聚焦方向移动，从而可使激光在记录面对焦，并且物镜向跟踪方向移动，从而可使激光追随形成于记录面上的轨道。另外，驱动器7基于来自伺服控制电路6的旋转控制信号，将控制电压施加给主轴马达2的主轴马达线圈。其结果，主轴马达2以由总体控制电路15指示的转速进行旋转。
线程控制电路8基于来自总体控制电路15的指示信号，使未图示的步进马达旋转，以此使光拾取器4向跟踪方向移动。
如图2所示，缺陷检测电路9包括峰值保持电路16(保持电路)、谷值保持电路(bottom holding circuit)17(保持电路)、减法电路18、基准电信号产生电路19，比较电路20(电平检测电路)。峰值保持电路16保持来自RF放大器5的RF信号的规定期间中的峰值电平。另外，谷值保持电路17保持与峰值保持电路16相同的规定期间中的RF信号的谷值电平。减法电路18将表示减法运算结果的电信号输出至比较电路20，该减法运算结果是通过从峰值保持电路16保持的峰值电平减去谷值保持电路17保持的谷值电平而得到的。基准电信号产生电路19将基准电信号(规定电平)输出至比较电路20，该基准电信号用于在比较电路20中判断从RF放大器5输入的RF信号是否为激光照射光盘80的缺陷时的RF信号。下面，参照图8对基准电信号进行详细描述。激光照射光盘80的缺陷时的RF信号的振幅(T12期间)比激光没有照射光盘80的缺陷时的RF信号的振幅小。即，照射缺陷时的RF信号的峰值电平和谷值电平的差，比没有照射缺陷时的RF信号的峰值电平和谷值电平的差小。因此，例如通过设定基准电信号产生电路19，以使没有照射缺陷时减法电路18输出的最小的电信号为基准电信号，由此在比较电路20中可以判断是否为照射缺陷时的RF信号。另外，该基准电信号可以在事先的试验等中通过检测没有照射缺陷时的减法电路18的输出来设定。比较电路20当来自减法电路18的电信号的电平在来自基准电信号产生电路19的基准电信号的电平以上时，将低电平的缺陷信号输出至PLL控制电路11。即，缺陷检测电路9将激光没有照射光盘80的缺陷时的低电平的缺陷信号输出至PLL控制电路11。另外，比较电路20在电信号的电平小于基准电信号的电平时，将高电平的缺陷信号输出至PLL控制电路11。即，缺陷检测电路9将激光照射光盘80的缺陷时的高电平的缺陷信号输出至PLL控制电路11。
再次参照图1进行说明，SLC电路10由未图示的比较电路和积分电路构成，经由积分电路将比较电路的输出输入至该比较电路的一方的输入端子，由此反馈控制限幅电平。然后，SLC电路10将二值化信号(第二频率信号)输出至PLL控制电路11，该二值化信号是以限幅电平对输入至比较电路的另一方的输入端子的来自RF放大器5的RF信号进行二值化处理而得到的。
PLL控制电路11将再生时钟和二值化信号输出至译码器12，该再生时钟用于使后述的频率信号B(第一频率信号)与二值化信号的相位同步。另外，对于PLL控制电路11在后面详细描述。
译码器12通过检测再生时钟的例如上升沿的定时的二值化信号的电平，来提取数字数据。然后，译码器12对数字数据实施与光盘80的规格对应的EFM(Eight Fourteen Modulation)解调、CIRC(Cross InterleavedReed-Solomon Code)等的错误订正等的译码处理。其结果，对来自光盘80的记录面的信息进行再生。作为译码器12的译码处理结果的再生数据基于来自总体控制电路15的指示而被输出至RAM13或接口14。
接口14是为了经由连接端子(未图示)连接的例如主机计算机(未图示)和光盘装置1进行再生数据的收发而设置的。作为该接口14，有ATAPI(AT Attachment Packet Interface)规格或SCSI(small ComputerSystem Interface)规格、IEEE(Institute of Electrical and ElectronicEngineers)1394规格、USB(Universal Serial Bus)规格等。
RAM13保持来自译码器12的再生数据。保持于RAM13中的再生数据基于来自总体控制电路15的指示而被读出，并经由接口14输出至主机计算机。另外，RAM13由SRAM(Static RAM)等易失性存储元件构成，RAM13保持的再生数据由后备电源保持。
总体控制电路15包括CPU(Central Processing Unit)29、ROM(ReadOnly Memory)30。在ROM30中预先存储有用于控制上述的各控制块的程序。CPU29包括指定ROM30的地址的地址计数器(未图示)、解读从ROM30读出的程序数据的程序逻辑阵列(未图示)、进行逻辑运算的逻辑运算单元(未图示)、暂时存储运算数据的寄存器(未图示)等。而且，CPU29通过分析从ROM30读出的程序数据来控制各控制块，使为了从光盘80进行信息再生的光盘装置1进行处理动作。另外，总体控制电路15根据来自缺陷检测电路9的缺陷信号的上升沿，使光盘装置1的上述的各种伺服控制等暂时停止。另外，总体控制电路15根据缺陷信号的下降沿，使光盘装置1的各种伺服控制等再次开始。
(PLL控制电路11的详细情况)
下面，使用图3～图6对本发明所涉及的PLL控制电路11的详细情况进行说明。图3是表示PLL控制电路11的构成的一个例子的功能框图。图4是表示图3所示的闭锁判断电路26(第二检测电路)、CP增压控制电路27(控制电路)的构成的一个例子的图。图5是表示图3所示的电荷泵电路23(控制电路)、LPF24的构成的一个例子的电路图。图6是表示RF信号的波形以及本发明所涉及的PLL控制电路11的动作的时序图。
PLL控制电路11包括相位比较电路21、1/n分频电路22(电压频率变换电路)、电荷泵电路23、LPF24、VCO电路25(电压频率变换电路)、闭锁判断电路26、CP增压控制电路27、定时器28。另外，在本实施方式中，虽然分别单独地设置PLL控制电路11和上述的缺陷检测电路9，但并非限定于此，也可以采用在PLL控制电路11的内部设置缺陷检测电路9的结构。另外，相位比较电路21、1/n分频电路22、电荷泵电路23、LPF24、VCO电路25构成一般的PLL电路。
VCO电路25生成与来自LPF24的VCO控制电压对应的振荡频率的频率信号(以下称作频率信号A)，并输出至1/n分频电路22。另外，作为VCO电路25可以采用未图示的水晶振荡器或利用了钽酸锂(LiTaO3)的振荡器等。
1/n分频电路22将对频率信号A进行1/n分频后的频率信号(以下称作频率信号B)输出至相位比较电路21、闭锁判断电路26。另外，进行1/n分频的理由是：根据二值化信号和频率信号B的相位同步时的VCO电路25输出的频率信号A(频率信号B的频率×n的频率)，总体控制电路15等进行用于信息再生的上述的处理。
相位比较电路21被设置成结构与图4所示的闭锁判断电路26的结构的单点划线内相同。相位比较电路21对二值化信号和频率信号B进行相位比较，在二值化信号的相位比频率信号B的相位超前的期间输出低电平的信号Pu，在相位同步以及二值化信号的相位比频率信号B的相位延迟的期间，输出高电平的信号Pu(相位差信号)。另外，相位比较电路21，在二值化信号的相位比频率信号B的相位延迟的期间输出低电平的信号Pd(相位差信号)，在相位同步以及二值化信号的相位比频率信号B的相位超前的期间，输出高电平的信号Pd。
闭锁判断电路26对二值化信号和频率信号B进行相位比较，判断PLL控制电路11的闭锁或解锁。因此，闭锁判断电路26如图4所示，包括反相器电路32A～32C、NAND电路33A～33J。反相器电路32A将二值化信号的高电平反相，将低电平反相，并输出至NAND电路33A。反相器电路32B将频率信号B的高电平反相，将低电平反相，并输出至NAND电路33F。NAND电路33A在反相器电路32A和NAND电路33H的输出都是高电平时输出低电平，除此以外时输出高电平。NAND电路33B在NAND电路33A和NAND电路33C的输出都是高电平时输出低电平，除此以外时输出高电平。NAND电路33C在NAND电路33B和NAND电路33G的输出都是高电平时输出低电平，除此以外时输出高电平。NAND电路33D在NAND电路33G和NAND电路33E的输出都是高电平时输出低电平，除此以外时输出高电平。NAND电路33E在NAND电路33D和NAND电路33F的输出都是高电平时输出低电平，除此以外时输出高电平。NAND电路33F在反相器电路32B和NAND电路33I的输出都是高电平时输出低电平，除此以外时输出高电平。NAND电路33G在NAND电路33A、NAND电路33B、NAND电路33E和NAND电路33F的输出都是高电平时输出低电平，除此以外时输出高电平。NAND电路33H在NAND电路33A、NAND电路33B和NAND电路33G的输出都是高电平时输出低电平的信号Pu，除此以外时输出高电平的信号Pu。NAND电路33I在NAND电路33E、NAND电路33F和NAND电路33G的输出都是高电平时输出低电平的信号Pd，除此以外时输出高电平的信号Pd。通过这些动作，NAND电路33H、33I为了进行稳定的输出动作，输出相对于初期的8次份的二值化信号和频率信号B的输入变得不稳定。其后，NAND电路33H在二值化信号的相位比频率信号B的相位超前的期间输出低电平的信号Pu，在相位同步以及二值化信号的相位比频率信号B的相位延迟的期间输出高电平的信号Pu。另外，NAND电路33I在二值化信号的相位比频率信号B的相位延迟的期间输出低电平的信号Pd，在相位同步以及二值化信号的相位比频率信号B的相位超前的期间输出高电平的信号Pd。NAND电路33J在NAND电路33H和NAND电路33I的输出都是高电平时输出低电平，除此以外时输出高电平。反相器电路32C将来自NAND电路33J的低电平反相，将高电平反相，并输出至CP增压控制电路27。其结果，闭锁判断电路26在二值化信号和频率信号B的相位同步时，输出表示PLL控制电路11为闭锁状态的高电平。另外，闭锁判断电路26在二值化信号和频率信号B的相位不同步时，输出表示PLL控制电路11为解锁状态的低电平。
CP增压控制电路27是如下的电路：基于来自缺陷检测电路9的高电平的缺陷信号的下降沿，为了与由相位比较电路21进行的二值化信号和频率信号B的相位比较无关地在电荷泵电路23中生成用于使二值化信号和频率信号B的相位同步的电压(增压)而进行控制。另外，CP增压控制电路27是下述的电路：在使电荷泵电路23增压的状态下，输入来自闭锁判断电路26的低电平(PLL控制电路11的再闭锁)，经过规定期间T2(参照图6，预定的期间)后，为了使电荷泵电路23的增压停止而进行控制。为了进行这样的处理，如图4所示，CP增压控制电路27包括切换控制电路34、定时器控制电路35、NOR电路36、AND电路37、EXNOR(Exclusive NOR)电路38、切换电路39、升压控制电路40。
切换控制电路34例如与光盘1开始启动一起，将切换电路39切换至AND电路37的一方的输入端子侧，将缺陷信号输入至AND电路37。另外，切换控制电路34基于高电平的缺陷信号的下降沿(开始输入低电平的缺陷信号)，将切换电路39切换至NOR电路36的一方的输入端子侧，并使低电平的缺陷信号输入至NOR电路36。另外，切换控制电路34基于来自定时器控制电路35的控制信号，将切换电路39切换至AND电路37的一方的输入端子侧，并使缺陷信号输入至AND电路37。AND电路37在缺陷信号和闭锁判断电路26的输出都是高电平时输出高电平的CP控制信号，除此以外时输出低电平的CP控制信号。NOR电路36在缺陷信号和闭锁判断电路26的输出都是低电平时输出高电平，除此以外时输出低电平。定时器控制电路35基于来自NOR电路36的高电平，向EXNOR电路38输出高电平。另外，定时器控制电路35基于来自NOR电路36的低电平，向EXNOR电路38输出低电平，并开始定时器28的定时。然后，定时器控制电路35判断定时器28的计时是否达到预定的期间T2(图6)。该期间T2表示，为了更可靠地再闭锁PLL控制电路11而使电荷泵电路23增压的期间。参照图6进行详细描述，在PLL控制电路11再闭锁刚结束后的状态下(t3)，VCO控制电路有可能还是不稳定的状态(t3、t4期间)。因此，PLL控制电路11有可能需要时间来反复再闭锁或者解锁，直至再闭锁稳定为止。因此，即使在期间T2中，通过使电荷泵电路23增压，可迅速且可靠地进行PLL控制电路11的再闭锁。然后，定时器控制电路35若判断定时器28的计时达到期间T2，则向EXNOR电路38输出高电平，并为了将切换电路39切换至AND电路37的一方的输入端子侧，而将控制信号发送至切换控制电路34。EXNOR电路38在NOR电路36和定时器控制电路35的输出一致时输出高电平的CP控制信号，不一致时输出低电平的CP控制信号。升压控制电路40基于来自EXNOR电路38的高电平，反复输出规定期间的低电平，以使电荷泵电路23增压，使二值化信号和频率信号B的相位同步。另外，升压控制电路40基于来自EXNOR电路38的低电平，停止低电平的输出。
电荷泵电路23是如下的电路：基于来自相位比较电路21的信号Pu、信号Pd的电平，生成用于使二值化信号和频率信号B的相位同步的电压(控制电压)。另外，电荷泵电路23是如下的电路：与相位比较电路21所进行的二值化信号和频率信号B的相位比较无关，基于高电平的CP控制信号以及来自升压控制电路40的低电平，产生(增压)用于使二值化信号和频率信号B的相位同步的电压(控制电压)。为了进行这样的处理，如图5所示，电荷泵电路23包括反相器电路42、切换电路41A(输入信号控制电路)、41B(输入信号控制电路)、P型MOSFET(Metal OxideSemiconductor Field Effect Transistor)43、N型MOSFET44。切换电路41A根据低电平的CP控制信号而切换至相位比较电路21侧，根据高电平的CP控制信号而切换至CP增压控制电路27侧。通过切换电路41A切换至相位比较电路21侧而输入信号Pu，P型MOSFET43在信号Pu为低电平时导通，在信号Pu为高电平时截止。然后，通过P型MOSFET43导通，将电源电压VDD输出至LPF24。即，电荷泵电路23通过切换电路41A切换至相位比较电路21侧，基于由该相位比较电路21进行的二值化信号和频率信号B的相位比较，将电压输出至LPF24。另外，P型MOSFET43通过切换电路41A切换至CP增压控制电路27侧，通过来自升压控制电路40的低电平而导通。然后通过P型MOSFET43导通，将电源电压VDD输出至LPF24(电荷泵电路23的增压)。即，电荷泵电路23通过切换电路41A切换至CP增压控制电路27侧，而与由相位比较电路21进行的二值化信号和频率信号B的相位比较无关地向LPF24输出电压。反相器电路42将信号Pd的低电平反相，将高电平反相，并输出至切换电路41B。切换电路41B根据低电平的CP控制信号而切换至相位比较电路21侧，根据高电平的CP控制信号而切换至CP增压控制电路27侧。通过切换电路41B切换至相位比较电路21侧而输入信号Pd，N型MOSFET44在信号Pd为高电平时导通，在信号Pd为低电平时截止。而且通过N型MOSFET44导通，将GND电平的电压输出至LPF24。即，电荷泵电路23通过切换电路41B切换至相位比较电路21侧，基于由该相位比较电路21进行的二值化信号和频率信号B的相位比较，将电压输出至LPF24。另外，N型MOSFET44通过切换电路41B切换至CP增压控制电路27侧，通过来自升压控制电路40的低电平而截止。即，电荷泵电路23通过切换电路41B切换至CP增压控制电路27侧，与由相位比较电路21进行的二值化信号和频率信号B的相位比较无关，基于P型MOSFET43的导通而向LPF24输出电压。
LPF24是RC积分电路，包括电阻45和电容器46，并通过用电容器46除去电荷泵电路23的输出电压的交流成分而进行平滑化。电容器46通过电荷泵电路23的输出电压(电源电压VDD)，通过注入电荷而进行充电。其结果，从LPF24向VCO电路25输出的VCO控制电压被升压。另外，电容器46通过电荷泵电路23的输出电压(GND电平)，通过释放电荷而放电。其结果，从LPF24向VCO电路25输出的VCO电压被降压。
(PLL控制电路11的动作)
下面，适当参照图1～图4，并利用图6对本发明所涉及的PLL控制电路11的动作进行说明。另外，关于至激光照射光盘80的缺陷的t0为止的动作，由于是PLL控制电路11使二值化信号和频率信号B的相位同步的一般的动作，故省略说明。
RF放大器5生成RF信号，并将其输出至缺陷检测电路9、SLC电路10(t0以后的T1期间)，该RF信号是通过将激光照射光盘80的缺陷时来自光拾取器4的光电变换信号以规定的增益进行放大而得到的。SLC电路10将二值化信号输出到PLL控制电路11，该二值化信号是通过对RF信号以由反馈控制固定的限幅电平进行二值化而得到的。此时的二值化信号由于是对图6的期间T1所示的振幅不稳定的RF信号实施二值化处理，因此限幅电平变得不稳定，其结果二值化信号也变为不稳定的信号。
缺陷检测电路9的峰值保持电路16对RF信号的规定期间中的峰值电平进行保持。另外，谷值保持电路17对同一规定期间中的RF信号的谷值电平进行保持。减法电路18将表示减法运算结果的电信号输出至比较电路20，该减法运算结果是通过从峰值保持电路16保持的峰值电平减去谷值保持电路17保持的谷值电平而得到的。另外，基准电信号产生电路19向比较电路20输出基准电信号。而且，激光照射光盘80的缺陷时的RF信号的振幅比没有照射缺陷时的RF信号的振幅小，所以比较电路20将表示电信号的电平小于基准电信号的电平这一情况的高电平的缺陷信号输出到PLL控制电路11(t1)。
VCO电路25生成与来自LPF24的VCO控制电压对应的振荡频率的频率信号A，并向1/n分频电路22输出。1/n分频电路22将对频率信号A进行1/n分频而得到的频率信号B输出至相位比较电路21、闭锁判断电路26。
相位比较电路21以及闭锁判断电路26对激光照射光盘80的缺陷时的二值化信号和频率信号B的相位进行比较。此时的二值化信号由于如上所述变为不稳定的信号，所以二值化信号和频率信号B的相位不同步，相位比较电路21将二值化信号的相位相对于频率信号B的相位超前或延迟所对应的低电平信号Pu或信号Pd，输出至电荷泵电路23。同样，闭锁判断电路26将表示PLL控制电路11为解锁这一情况的低电平输出至CP增压控制电路27(t1)。CP增压控制电路27的切换控制电路34，例如与开始启动光盘装置1一起，将切换电路39切换至AND电路37的一方的输入端子侧。其结果，对AND电路37输入了高电平的缺陷信号和来自闭锁判断电路26的低电平。然后，AND电路37将低电平的CP控制信号输出至电荷泵电路23。切换电路41A、41B根据低电平的CP控制信号而切换至相位比较电路21侧。其结果，从电荷泵电路23输出电压(电源电压VDD或者GND)，该电压是通过激光照射光盘80的缺陷时由相位比较电路21进行的二值化信号和频率信号B的相位比较而得到的，并从LPF24输出与该电压对应的VCO控制电压(t0、t1期间)。
然后，若通过旋转光盘80使激光不照射缺陷，则RF信号的振幅渐渐变大，缺陷检测电路9的比较电路20将表示电信号的电平在基准电信号的电平以上这一情况的低电平的缺陷信号输出至PLL控制电路11(t2)。CP增压控制电路27的切换控制电路34，基于高电平的缺陷信号的下降沿(开始输入低电平的缺陷信号)，将切换电路39切换至NOR电路36的一方的输入端子侧，并使低电平的缺陷信号输入至NOR电路36。由于缺陷信号和闭锁判断电路26的输出都是低电平，所以NOR电路36输出高电平。定时器控制电路35基于NOR电路36的高电平，向EXNOR电路38输出高电平。EXNOR电路38通过NOR电路36和定时器控制电路35的输出一致而输出高电平的CP控制信号(t2)。另外，升压控制电路40基于来自EXNOR电路38的高电平，反复输出规定期间的低电平，以使电荷泵电路23增压，使二值化信号和频率信号B的相位同步。电荷泵电路23的切换电路41A、41B根据高电平的CP控制信号而切换至CP增压控制电路27侧。其结果，通过来自升压控制电路40的低电平，使得P型MOSFET43导通，电源电压VDD被输出到LPF24(电荷泵电路23的增压)。即，电荷泵电路23与由相位比较电路21进行二值化信号和频率信号B的相位比较无关，将电压输出到LPF24。LPF24的电容器46通过电荷泵电路23的输出电压(电源电压VDD)，通过注入电荷而进行充电。其结果，从LPF24向VCO电路25输出的VCO控制电压被升压。然后，VCO电路25生成与来自LPF24的VCO控制电压对应的振荡频率的频率信号A，并向1/n分频电路22输出。1/n分频电路22将对频率信号A进行1/n分频而得到的频率信号B输出至相位比较电路21、闭锁判断电路26。然后，通过基于这样的高电平的缺陷信号的下降沿的电荷泵电路23的增压，使激光照射光盘80的缺陷后的二值化信号和频率信号B的相位同步(PLL控制电路11的再闭锁)。
接着，相位同步的二值化信号和频率信号B被输入到相位比较电路21、闭锁判断电路26。相位比较电路21通过二值化信号和频率信号B的相位同步，将高电平的信号Pu、信号Pd输出至电荷泵电路23。另外，闭锁判断电路26通过二值化信号和频率信号B的相位同步，将高电平输出至CP增压控制电路27(t3)。CP增压控制电路27的NOR电路36基于低电平的缺陷信号和来自闭锁判断电路26的高电平，输出低电平。定时器控制电路35基于来自NOR电路36的低电平，向EXNOR电路38输出低电平，并开始定时器28的计时。然后，定时器控制电路35判断定时器28的计时是否达到预定的期间T2。EXNOR电路38根据NOR电路36和定时器控制电路35的输出一致而输出高电平的CP控制信号。因此，电荷泵电路23的切换电路41A、41B根据高电平的CP控制信号而保持切换至CP增压控制电路27侧的状态。另外，升压控制电路40基于来自EXNOR电路38的高电平，继续反复输出规定间隔的低电平。即，保持电荷泵电路23的增压状态。
然后，定时器控制电路35若判断定时器28的计时达到期间T2，则向EXNOR电路38输出高电平，并向切换控制电路34发送控制信号，以使切换电路39切换至AND电路37的一方的输入端子侧。
EXNOR电路38基于来自定时器控制电路35的高电平和来自NOR电路36的低电平，输出低电平的CP控制信号(t4)。其结果，升压控制电路40通过使低电平的输出停止，来停止电荷泵电路23的增压。切换电路41A、41B根据低电平的CP控制信号而切换至相位比较电路21侧。因此，信号Pu再次被输入到P型MOSFET43，该信号Pu是基于由相位比较电路21进行二值化信号和频率信号B的相位比较的信号。另外，经过反相器电路42的信号Pd再次被输入到N型MOSFET44。即，PLL控制电路11进行基于由相位比较电路21进行二值化信号和频率信号B的相位比较的一般的动作。另外，与二值化信号同步的频率信号B即再生时钟，与二值化信号一起被输出到译码器12，由光盘装置1进行再生处理。
另外，根据上述的实施方式，峰值保持电路16以及谷值保持电路17双方都为缺陷检测电路9的构成，但并非限定于此。例如，仅构成峰值保持电路16，设定没有照射缺陷时的RF信号的峰值电平为基准电信号并输出至比较电路20，从而也可以起到同样的效果。另外，也可以仅构成谷值保持电路17。通过仅将上述二者的任一方设为缺陷检测电路9的构成，从而可以降低所述二者的另一方的保持电路以及减法电路18所消耗的成本，并可防止电路布线等的复杂化。
根据上述的实施方式，可以通过电荷泵电路23产生(增压)基于高电平的缺陷信号的下降沿使二值化信号和频率信号B的相位同步用的电压。进一步，基于二值化信号和频率信号B的相位同步可以结束电荷泵电路23的增压。其结果，可以不依赖于受到缺陷信号影响的RF信号的长短，而使电荷泵电路23增压，可以使该电荷泵电路23的增压期间大致一定。因此，可以减轻电荷泵电路23的增压所消耗的功率，可以防止二值化信号和频率信号的相位同步的延迟。而且，可以实现光盘装置1中的信息再生处理的性能提高。
而且，在从二值化信号和频率信号B的相位同步开始经过规定期间T2之后，可以使电荷泵电路23的增压结束。其结果，可以更迅速且可靠地实现二值化信号和频率信号B的相位同步(PLL控制电路11的再闭锁)。
并且，可以基于高电平的缺陷信号的下降沿，将切换电路41A、41B向CP增压控制电路27侧切换，并在经过了规定期间T2后将切换电路41A、41B向相位比较电路21侧切换。其结果，可以禁止电荷泵电路23增压期间中的来自相位比较电路21的信号Pu、信号Pd的输入，可以防止电荷泵电路23的误动作。另外，在二值化信号和频率信号B的相位可靠地同步之后，可以许可来自相位比较电路21的信号Pu、信号Pd的输入，基于相位比较电路21的相位比较结果，PLL控制电路11可以进行动作。
另外，可以在比较电路20中判断RF信号的峰值电平或谷值电平的至少一方的电平即电信号是否在基准电信号以上。其结果，通过比较电路20输出高电平的缺陷信号，可以可靠地判断激光照射光盘80的缺陷这一情况，另外，通过比较电路20输出低电平的缺陷信号，可以可靠地判断激光没有照射光盘80的缺陷这一情况。
另外，在上述中，通过硬件来表示基于高电平的缺陷信号的下降沿的电荷泵电路23的开始增压、和基于二值化信号和频率信号B的相位的同步的电荷泵电路23的结束增压，但并非限定于此。也可以预先在ROM30等中预先存储基于上述各信号(缺陷信号、闭锁判断电路26的输出信号、定时器28的计时信号等)的处理来作为程序数据，并读出该程序数据进行软件处理。其结果，例如可以省略除上述的升压控制电路40以外的CP增压控制电路27的构成，从而可以实现PLL控制电路11的成本下降、电路布线的简单化等。
以上，对本发明所涉及的光盘装置的PLL控制电路11、用于控制光盘装置的程序进行了说明，但上述说明是用于容易地理解本发明的，并不能用来限定本发明。本发明在不脱离其主旨的情况下，可以进行变更和改良。

Claims (5)

1、一种光盘装置的PLL控制电路，其中包括：
电压频率变换电路，通过基于控制电压来调整振荡频率，产生第一频率信号；
相位比较电路，对所述第一频率信号、和根据照射到光盘的激光的反射光被光电变换时的RF信号而产生的第二频率信号进行相位比较，产生表示所述第一频率信号与所述第二频率信号的相位差的相位差信号；和
电荷泵电路，根据所述相位差信号，产生用于使所述第一频率信号与所述第二频率信号的相位同步的所述控制电压，
所述光盘装置的PLL控制电路还包括：
第一检测电路，检测所述RF信号是否超过了规定电平；
第二检测电路，检测所述第一频率信号与所述第二频率信号的相位是否同步；和
控制电路，控制所述电荷泵电路，使得在所述第一检测电路检测到所述RF信号超过了所述规定电平的情况下，不依赖于所述相位差信号，来产生所述控制电压，且在所述第二检测电路检测到所述第一频率信号与所述第二频率信号的相位同步的情况下，根据所述相位差信号来产生所述控制电压。
2、根据权利要求1所述的光盘装置的PLL控制电路，其特征在于，
所述控制电路，控制所述电荷泵电路，使得从所述第二检测电路检测到所述第一频率信号与所述第二频率信号的相位同步开始经过预定的期间后，根据所述相位差信号来产生所述控制电压。
3、根据权利要求2所述的光盘装置的PLL控制电路，其特征在于，
所述控制电路包括输入信号控制电路，其基于表示所述RF信号超过了所述规定电平这一情况的所述第一检测电路的检测结果，禁止所述相位差信号向所述电荷泵电路的输入，在经过所述预定的期间后允许所述相位差信号向所述电荷泵电路的输入。
4、根据权利要求1～3中任一项所述的光盘装置的PLL控制电路，其特征在于，
所述第一检测电路包括：
保持电路，保持所述RF信号的峰值电平或谷值电平中的至少一方的电平；和
电平检测电路，根据由所述保持电路保持的所述电平与基准电平的比较结果，检测所述RF信号是否超过了所述规定电平。
5、一种程序，由对光盘装置进行控制的计算机执行，该光盘装置具备PLL电路、第一检测电路和第二检测电路，
所述PLL电路包括：电压频率变换电路，通过基于控制电压来调整振荡频率，产生第一频率信号；相位比较电路，对所述第一频率信号、和根据照射到光盘的激光的反射光被光电变换时的RF信号而产生的第二频率信号进行相位比较，并产生表示所述第一频率信号与所述第二频率信号的相位差的相位差信号；和电荷泵电路，根据所述相位差信号，产生用于使所述第一频率信号与所述第二频率信号的相位同步的所述控制电压，
所述第一检测电路用来检测所述RF信号是否超过了规定电平，
所述第二检测电路用来检测所述第一频率信号与所述第二二频率信号的相位是否同步，
所述程序使所述计算机按照以下方式来实现控制所述电荷泵电路的功能：在所述第一检测电路检测到所述RF信号超过了所述规定电平的情况下，不依赖于所述相位差信号，来产生所述控制电压，且在所述第二检测电路检测到所述第一频率信号与所述第二频率信号的相位同步的情况下，根据所述相位差信号来产生所述控制电压。
CN200610168824A 2006-03-14 2006-12-14 光盘装置的pll控制电路、用于控制光盘装置的程序 Expired - Fee Related CN100589196C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006069798A JP4834432B2 (ja) 2006-03-14 2006-03-14 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム
JP2006069798 2006-03-14

Publications (2)

Publication Number Publication Date
CN101038773A true CN101038773A (zh) 2007-09-19
CN100589196C CN100589196C (zh) 2010-02-10

Family

ID=38517934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610168824A Expired - Fee Related CN100589196C (zh) 2006-03-14 2006-12-14 光盘装置的pll控制电路、用于控制光盘装置的程序

Country Status (5)

Country Link
US (1) US7970254B2 (zh)
JP (1) JP4834432B2 (zh)
KR (1) KR100853085B1 (zh)
CN (1) CN100589196C (zh)
TW (1) TWI335020B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6118044B2 (ja) * 2012-07-19 2017-04-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US9301043B2 (en) 2013-05-01 2016-03-29 Harman International Industries, Inc. Sealed speaker system having a pressure vent
US10044357B1 (en) * 2017-08-03 2018-08-07 Novatek Microelectronics Corp. Clock recovery device and method
CN113489473B (zh) * 2021-07-23 2023-10-31 星宸科技股份有限公司 频率产生装置与频率产生方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6128220A (ja) * 1984-07-17 1986-02-07 Nippon Shiyuuhenki Kk 同期回路
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
US5623523A (en) * 1994-11-07 1997-04-22 Motorola, Inc. Method and apparatus for increasing voltage in a charge pump used in a phase locked loop
JPH10112141A (ja) * 1996-10-04 1998-04-28 Seiko Epson Corp Ｐｌｌ回路とこれを具備する光ディスク装置
JPH10208244A (ja) * 1997-01-21 1998-08-07 Sony Corp 記録又は再生装置
JP2000113597A (ja) * 1998-10-08 2000-04-21 Matsushita Electric Ind Co Ltd 光ディスク装置
JP3327271B2 (ja) * 1999-11-15 2002-09-24 日本電気株式会社 Ｐｌｌ回路及びデータ読み出し回路
JP2004319041A (ja) * 2003-04-18 2004-11-11 Sony Corp クロック抽出装置

Also Published As

Publication number Publication date
US20070217760A1 (en) 2007-09-20
KR100853085B1 (ko) 2008-08-19
CN100589196C (zh) 2010-02-10
US7970254B2 (en) 2011-06-28
KR20070093843A (ko) 2007-09-19
TWI335020B (en) 2010-12-21
JP2007250046A (ja) 2007-09-27
TW200735054A (en) 2007-09-16
JP4834432B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP2012205046A (ja) 半導体集積回路およびその動作方法
CN101038773A (zh) 光盘装置的pll控制电路、用于控制光盘装置的程序
JP2891125B2 (ja) 光ディスク再生装置
CN1372263A (zh) 信号处理电路及信号处理方法
CN1320545C (zh) 光记录装置、光再现装置、记录介质记录方法及记录介质再现方法
KR100331336B1 (ko) Ｄｃ 스핀들 모터 속도 검출장치 및 방법
CN1365102A (zh) 光盘装置
CN101110226B (zh) 光盘用信号处理装置、用于控制光盘装置的程序
US6794922B2 (en) Signal processing circuit integrating pulse widths of an input pulse signal according to polarities
CN1272787C (zh) 光盘机控制电路及相关方法
CN1305049C (zh) 光盘设备和光盘处理方法
CN101447205B (zh) 判断一光驱中一光盘片大小的方法
JP4806309B2 (ja) フォーカスサーボ装置
JP2004310846A (ja) ディスク装置
JP3724411B2 (ja) 信号処理回路及び信号処理方法
CN1523589A (zh) 可消除相位偏移的轨迹误差检测器件及相位偏移消除方法
CN1095165C (zh) 记录/重现装置和记录介质旋转控制方法
JP3977584B2 (ja) キャリッジサーボ制御装置及びキャリッジサーボ制御用プログラムが記録された情報記録媒体
JPH10112141A (ja) Ｐｌｌ回路とこれを具備する光ディスク装置
JP2001319408A (ja) 情報記憶装置
US20060077801A1 (en) Method and device for tracking and focusing enhancement of disk drives
CN100336116C (zh) 光盘翘曲检测及控制方法及其装置
CN1499507A (zh) 使用镜像信号控制主轴电机的恒定线速度的方法和装置
JP2000011525A (ja) ディスク再生装置及びディスクモータ制御回路
CN1637875A (zh) 光盘装置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100210

Termination date: 20121214