JP2001143404A - ウォブル信号のデータ復調回路 - Google Patents

Abstract

(57)【要約】 【課題】起動からデータ復調までの時間が短く、ＣＡＶ
（一定回転速度）でウォブル信号のデータ再生ができる
ウォブル信号のデータ復調回路を提供することにある。 【解決手段】ＶＣＯの発振周波数を制御する制御電圧に
応じてウォブル信号検出回路のバンドパスフィルタの帯
域を光ディスクの定速回転で検出されるウォブル信号の
周波数の変化に適合するように制御することで、クロッ
ク発生回路においてウォブル信号に追従する周波数のク
ロックを発生させるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ウォブル信号の
データ復調回路に関し、詳しくは、起動からデータ復調
までの時間が短く、ＣＡＶ（一定回転速度）でウォブル
信号のデータ再生ができるウォブル信号のデータ復調回
路に関する。

【０００２】

【従来の技術】最近のＣＤ−Ｒ／ＲＷでは、データの書
込み速度が２倍、４倍、８倍、…とその速度が高速化さ
れてきている。このＣＤ−Ｒ／ＲＷでは、通常、ホスト
コンピュータからＳＣＳＩやＡＴＰＩなどのインタフェ
ースを通して転送された書込みデータがＥＦＭ変調され
てレーザコントローラに加えられ、レーザコントローラ
により書込用に制御されたレーザ光がＥＦＭ変調された
データによってＯＮ／ＯＦＦされてＣＤの所定のトラッ
クに照射され、それによりデータの書込みが行われる。
このようなＣＤ−Ｒ／ＲＷのほか、ＣＤ−Ｒ、ＤＶＤ−
ＲＡＭ等の光ディスクにあっては、グルーブ（溝）を蛇
行させて形成することにより、回転制御のための同期情
報やアドレス情報（絶対時間情報）をウォブル信号とし
て記録している。

【０００３】ウォブル信号は、バイフェーズコードの変
調信号ＢＩＤＡＴＡでＦＳＫ変調された信号であり、デ
ィスク回転が規定の線速度のときにウォブル周波数ｆWB
Lが２２．０５±１ｋＨｚ（１倍速再生のとき）にな
る。ウォブル信号からデータ再生される絶対時間情報を
含むＡＴＩＰ（アブソリュート・タイム・イン・プリグ
ルーブ）信号は、ＢＩＤＡＴＡとして同期信号と、アド
レスデータ（絶対時間データ）、誤り検出符号ＣＲＣと
により構成され、通常、４２ビットを単位としている。
そして、同期信号の繰り返し周波数としては７５Ｈｚで
ある。光ディスクにウォブル信号として記録されたこの
ようなデータを再生するには、ウォブル信号のデータを
復調する復調回路が必要になる。この種の復調回路を使
用した光ディスク装置として特開平９−２９７９６９号
「光ディスク装置」、特開平１１−１６２９１号「光デ
ィスク装置の復調回路」等を挙げることができる。

【０００４】光ディスクからのウォブル信号の検出は、
ＣＬＶ（線速度一定）制御で行われる。図２は、その従
来のブロック図であり、光ディスク１がスピンドルモー
タ２の回転軸に装着され、ＣＬＶサーボ回路３により駆
動されて回転する。光ディスク１からのウォブル信号の
検出は、２分割あるいは４分割フォトセンサを有するピ
ックアップ４を介して行われ、ウォブル信号検出回路５
がピックアップ４からの信号を受けてウォブル信号Ｗを
検出し、検出されたウォブル信号Ｗがシステムクロック
発生回路６とＦＭ復調回路７に供給される。システムク
ロック発生回路６においてウォブル信号Ｗに応じて発生
したシステムクロックＣＬＫがＦＭ復調回路７とデジタ
ルＰＬＬ（ＤＰＬＬ）８とに入力される。ＦＭ復調回路
７は、ウォブル信号Ｗからバイデータ（ＢＩＤＡＴＡ，
バイフェーズコードのデータ）を復調し、それを外部に
出力するとともにＤＰＬＬ８に入力する。その結果、Ｄ
ＰＬＬ８からバイクロック（ＢＩＣＬＫ，バイフェーズ
コードのクロック）が出力され、それを外部に出力する
とともにＣＬＶサーボ回路３に入力する。なお、復調さ
れたＢＩＤＡＴＡとＢＩＣＬＫとは、光ディスク１上の
ピックアンプ４の位置を検出するデータとなる。

【０００５】

【発明が解決しようとする課題】図２に示すような復調
回路にあっては、ＣＬＶ制御でウォブル信号を読出すこ
とになるので、検出されたウォブル信号Ｗと復調された
バイクロック（ＢＩＣＬＫ）とを利用してＣＬＶサーボ
回路３がディスクが規定回転数付近になるまでＣＬＶ制
御を継続しなければならない。そのために、光ディスク
１に対して起動から長いアクセス時間が必要となり、ま
た、スピンドルモータ２の急加速や、急減速制御が必要
になる。そのために、発熱が多くなり、防塵構造のドラ
イブ内の温度が上昇してドライブやディスクの信頼性を
低下させる問題がある。この発明の目的は、このような
従来技術の問題点を解決するものであって、起動からデ
ータ復調までの時間が短く、ＣＡＶ（一定回転速度）で
ウォブル信号のデータ再生ができるウォブル信号のデー
タ復調回路を提供することにある。

【０００６】

【課題を解決するための手段】このような目的を達成す
るこの発明のウォブル信号Ｗのデータ復調回路の特徴
は、スピンドルに装着された光ディスクを線速度一定で
回転させたときの光ディスクから読み出されるウォブル
信号の周波数に対して帯域幅が広帯域と狭帯域に切換で
き、制御信号に応じて狭帯域の中心周波数を変化させる
ことができるバンドパスフィルタと、このバンドパスフ
ィルタを有しこれを介してウォブル信号を光ディスクか
ら検出するウォブル信号検出回路と、このウォブル信号
検出回路からウォブル信号を受けてＰＬＬループにより
制御電圧を発生させこれによりＶＣＯの発振周波数を制
御することでウォブル信号に追従する周波数のクロック
を発生するクロック発生回路と、光ディスクを一定回転
速度で回転させる駆動回路と、起動時においてバンドパ
スフィルタを広帯域に設定して駆動回路により光ディス
クを回転駆動し、ＶＣＯの発振信号あるいはこれの分周
信号とウォブル信号あるいはこれの分周信号とがＰＬＬ
ループ制御が可能な状態にあることを検出してバンドパ
スフィルタを狭帯域に設定しクロック発生回路をＰＬＬ
ループ制御において動作させる制御回路とを備えてい
て、ＰＬＬループ制御における制御電圧に応じてバンド
パスフィルタの中心周波数をウォブル信号の周波数に適
合させるように制御するものである。

【０００７】

【発明の実施の形態】このように、ＶＣＯの発振周波数
を制御する制御電圧に応じてウォブル信号検出回路のバ
ンドパスフィルタの帯域を光ディスクの定速回転で検出
されるウォブル信号の周波数の変化に適合するように制
御することで、クロック発生回路においてウォブル信号
に追従する周波数のクロックを発生させることができ
る。これにより、光ディスクを定速回転させてもウォブ
ル信号に追従する周波数のクロックをＦＭ復調回路、そ
してデジタルＰＬＬに入力することができ、光ディスク
を定速回転させて、ウォブル信号ＷからＢＩＤＡＴＡと
ＢＩＣＬＫを起動から早期に復調することが可能にな
り、ピックアップの光ディスク上の現在のシーク位置が
早期に得られ、しかも、シークはピックアップの移動だ
けで済む。その結果、光ディスクに対して起動から定速
回転までのアクセス時間を低減でき、スピンドルモータ
の急加速や、急減速制御が不要になるので、発熱を低減
することができる。なお、クロック発生回路から記録信
号を発生するエンコーダにクロックを供給すれば、記録
信号のパルス幅がリニアに変化する記録信号を容易に得
ることもできる。

【０００８】

【実施例】図１は、この発明のウォブル信号のデータ復
調回路を適用した一実施例のブロック図である。なお、
図２と同等の構成要素は、図２と同一符号で示し、その
説明を割愛する。図１において、１０は、ウォブル信号
のデータ復調回路であって、ウォブル信号検出回路５０
からウォブル信号Ｗを受けるＰＬＬシステムクロック発
生回路１１と、ローパスフィルタ（ＬＰＦ）２１、定速
回転駆動回路（ＣＡＶ駆動回路）２２、切換回路２３、
そしてコントローラ２４とを有している。ウォブル信号
検出回路５０は、ピックアップ４からの検出信号を受け
てそれを高周波増幅するＲＦ増幅回路５１と、ＲＦ増幅
回路５１で増幅された信号を受けるＡＧＣ回路（ＡＧ
Ｃ）５２、そしてウォブル周波数ｆWBLを通過させるＶ
ＣＦ（電圧制御によるフィルタ周波数可変）のバンドパ
スフィルタ（ＢＰＦ）５３、バンドパスフィルタ（ＢＰ
Ｆ）５３の出力を受け、コンパレータによち閾値と比較
して二値化する二値化回路５４から構成され、二値化回
路５４から、検出されたウォブル信号Ｗが出力され、そ
れがＰＬＬシステムクロック発生回路１１と、ＦＭ復調
回路７、そしてデジタルＰＬＬ（ＤＰＬＬ）８とに送出
される。

【０００９】バンドパスフィルタ（ＢＰＦ）５３は、制
御端子５３ａに制御電圧Ｖsを受けて、その中心周波数
がウォブル周波数ｆWBLの２２．０５±１ｋＨｚを中心
として前後に変化する狭帯域のフィルタでありる。具体
的には、ＶDD／２を中心として制御電圧Ｖsが電源電圧
＋ＶDDの半分のＶDD／２からの上昇に応じて中心周波数
が２２．０５±１ｋＨｚより上昇し、制御電圧ＶsがＶD
D／２からの降下に応じて中心周波数が２２．０５±１
ｋＨｚより降下する。この場合の制御電圧Ｖsは、ＰＬ
Ｌシステムクロック発生回路１１からＬＰＦ２１を介し
て供給される。なお、後述するようにデータ復調回路１
０の起動初期にいおいては、制御信号Ｃｏｎｔ“Ｈ”を
受け、これを受けているときには制御電圧Ｖsが無効と
なる。そして、このとき、ＢＰＦ５３は、ウォブル周波
数ｆWBLが２２．０５±１ｋＨｚを中心周波数とする広
帯域バンドパスフィルタに切換えられる。また、再生時
等において、切換信号Ｓが“Ｌ”となっているときに、
これの反転信号がインバータ２５を介してＶＣＦのＢＰ
Ｆ５３に加えられ、中心周波数が２２．０５±１ｋＨｚ
の狭帯域に固定される。

【００１０】ＰＬＬシステムクロック発生回路１１は、
１／２分周回路１２ａ、位相比較回路１３、充放電制御
切換回路１４、チャージポンプ回路１５、ローパスフィ
ルタ（ＬＰＦ）１６、ボルテージフォロア１７、電圧制
御発振回路（ＶＣＯ）１８、１／３９２分周回路１９、
１／２分周回路１２ｂ、そして捕捉検出回路２０とから
構成されている。このＰＬＬシステムクロック発生回路
１１により発生したシステムクロックＣＬＫは、図２と
同様に、ＦＭ復調回路７ちデジタルＰＬＬ（ＤＰＬＬ）
７とに入力される。ＣＡＶ駆動回路２２は、データ記録
時において外部回路からコントローラ２４に供給される
光ディスク起動信号Ｒに応じてコントローラ２４により
出力される選択信号Ｓが“Ｈ”になることで起動されて
スピンドルモータ２を一定回転になるように駆動する。
以下では、一定の回転速度を規定速度、すなわち、１倍
速としてこの場合について説明する。この場合には、光
ディスク１のトラックの中央部において、ウォブル周波
数ｆWBLが２２．０５±１ｋＨｚになるものであって、
光ディスク１の中央部トラックより中心側では、ウォブ
ル周波数ｆWBLが２２．０５±１ｋＨｚよりも低い周波
数となり、中央部トラックより外周側では、ウォブル周
波数ｆWBLが２２．０５±１ｋＨｚよりも高い周波数と
なる。ウォブル周波数ｆWBLの周波数の変化する範囲
は、例えば、１７ｋＨｚ〜２８ｋＨｚ程度である。な
お、以下では、説明の都合上、１倍速の場合で説明する
が、データの書込み速度が２倍、４倍、８倍、…となる
ときにはそれぞれウォブル周波数ｆWBLは、２２．０５
±１ｋＨｚ×それぞれの倍数になる。

【００１１】ところで、データ記録時においては、切換
回路２３によりＣＡＶ駆動回路２２の出力側を選択する
接続切換がコントローラ２４からの切換信号Ｓが“Ｈ”
になることで行われる。また、通常は、切換信号Ｓが
“Ｌ”となっていて、再生時として切換回路２３により
ＣＬＶサーボ回路３の出力側を選択する側に設定され、
図２のようにウォブル信号Ｗと復調されたバイクロック
（ＢＩＣＬＫ）とを利用して光ディスク１が規定回転数
付近になるまでＣＬＶ制御が継続されている。

【００１２】ＰＬＬシステムクロック発生回路１１の１
／２分周回路１２ａは、ウォブル信号検出回路５０から
ウォブル信号Ｗを受けて、それを１／２分周して位相比
較回路１３の入力端子Ａに入力する。一方、位相比較回
路１３の入力端子Ｂには、ＶＣＯ１８の出力が１／３９
２分周回路１９と１／２分周回路１２ｂを経て７８４分
周されて入力される。そして、ここで、これら入力信号
Ａ，Ｂの信号が位相比較される。ＶＣＯ１８の出力を１
／３９２分周する理由は、ＣＤのサンプリング周波数が
４．３２１８ＭＨｚであり、チャンネルクロック周波数
がその２倍の周波数２×４．３２１８ＭＨｚとなり、
４．３２１８ＭＨｚ×２／３９２でウォブル周波数ｆWB
Lの２２．０５が求められるからである。

【００１３】位相比較回路１３は、位相比較として、入
力端子Ａの入力パルスの立ち上がりから入力端子Ｂの入
力パルスの立ち上がりまでの位相差に対応する期間
“Ｈ”となるチャージアップ信号ＣＵを充放電制御切換
回路１４とその反転バッファアンプ１４４を介してチャ
ージポンプ１５に送出する。また、位相比較回路１３
は、位相比較として、入力端子Ｂの入力パルスの立ち上
がりから入力端子Ａの入力パルスの立ち上がりまでの位
相差に対応する期間“Ｈ”となるチャージダウン信号Ｃ
Ｄを充放電制御切換回路１４を介してチャージポンプ１
５に送出する。充放電制御切換回路１４は、２つのセレ
クタ１４１、１４２と、反転バッファアンプ１４３、１
４４、そして可変電圧発生回路１４５とからなる。２つ
のセレクタ１４１、１４２は、それぞれ可変電圧発生回
路１４５の電圧Ｖｃ，電圧＊Ｖｃ（電圧＊Ｖｃは、電圧
Ｖｃを受ける反転バッファアンプ１４３により電圧ＶDD
／２を基準としてこれより−Ｖｃ低い反転出力の電圧信
号である。）と位相比較回路１３の出力信号であるＣＵ
およびＣＤのいずれかを選択するものであり、その切換
選択は、コントローラ２４からの制御信号Ｃｏｎｔに応
じて行われる。

【００１４】すなわち、コントローラ２４は、データ復
調回路１０の起動時において、制御信号Ｃｏｎｔを
“Ｈ”とする。この制御信号Ｃｏｎｔが“Ｈ”のときに
はセレクタ１４１が可変電圧発生回路１４５の電圧Ｖ
c，＊Ｖcを選択する。一方、制御信号Ｃｏｎｔが“Ｌ”
のときには、チャージアップ信号ＣＵおよびチャージダ
ウン信号ＣＤの信号が選択され、この場合には通常のＰ
ＬＬループ制御状態になる。なお、コントローラ２４
は、捕捉検出回路２０の検出信号Ｄを受けて制御信号Ｃ
ｏｎｔを“Ｌ”へと落とす。これら電圧Ｖc，＊Ｖcある
いはチャージアップ信号ＣＵとチャージダウン信号ＣＤ
とを受けるチャージポンプ１５は、電源ライン＋ＶDDに
接続された吐出し電流値Ｉoの定電流源１５ａと、この
定電流源１５ａからの電流をソース側に受けるＰチャネ
ルのＭＯＳトランジスタＱ1、そしてその下流に接続さ
れたＮチャネルのＭＯＳトランジスタＱ2、さらにその
下流に設けられグランドラインＧＮＤに接続されたシン
ク電流値Ｉoの定電流源１５ｂとからなる。そして、ト
ランジスタＱ1，Ｑ2のドレインが共通に出力端子１５ｃ
に接続され、その出力は、ボルテージフォロア１６の＋
入力に入力される。そこで、チャージアップ信号ＣＵ
は、電流吐き出し側のＰチャネルのＭＯＳトランジスタ
Ｑ1をＯＮにする。このとき電流シンク側のＮチャネル
のＭＯＳトランジスタＱ2はチャージダウン信号ＣＤが
“Ｌ”となってＯＦＦになる。また、チャージダウン信
号ＣＤは、電流シンク側のＭＯＳトランジスタＱ2をＯ
Ｎにする。このときＭＯＳトランジスタＱ1はチャージ
アップ信号が“Ｌ”となってＯＦＦになる。

【００１５】一方、電圧Ｖc，＊Ｖcについては、その説
明を簡単にするために、電圧Ｖcを“Ｈ”の電圧とし、
反転バッファアンプ１４３，１４４をインバータとして
説明すると、セレクタ１４１に“Ｈ”が入力されて、そ
れが反転バッファアンプ１４４により“Ｌ”が出力され
る。その結果、“Ｌ”が出力されチャージポンプ１５に
チャージアップ信号ＣＵとして出力される。また、セレ
クタ１４２には反転バッファアンプ１４３によって
“Ｈ”が反転されて“Ｌ”が入力され、セレクタ１４２
から“Ｌ”が出力され、チャージダウン信号ＣＤが出力
されなくなる。その結果、電流吐き出し側のトランジス
タＱ1がＯＮのままとなり、電流シンク側のトランジス
タＱ2がＯＦＦのままとなる。チャージポンプ１５の出
力を受けるＬＰＦ１６は、抵抗ＲとコンデンサＣとの直
列回路からなり、チャージポンプ１５の出力端子１５ｃ
とバイアスラインＶｂとの間に接続された、いわゆる積
分回路である。そこで、前記の電圧Ｖc，＊Ｖcの場合に
は、出力端子１５ｃの電圧が漸次上昇するランプ電圧と
なる。なお、電圧Ｖcが“Ｈ”よりも低いレベルに設定
されている場合については後述する。

【００１６】チャージアップ信号ＣＵ，チャージダウン
信号ＣＤに応じたチャージポンプ１５の電流吐き出し、
シンクの出力信号は、出力端子１５ｃとバイアスライン
Ｖｂとの間に挿入された抵抗ＲとコンデンサＣの直列回
路からなるこのＬＰＦ１６（あるいは積分回路）に加え
られる。ここで平滑化された電圧がボルテージフォロア
１７に入力される。そして、ボルテージフォロア１７の
電圧出力は、制御電圧ＶsとしてＶＣＯ１８とＬＰＦ２
１とに供給される。これによりＶＣＯ１８は、位相比較
回路１３の入力端子Ａ，Ｂの２つの入力パルスが位相比
較が可能な周波数範囲において、ウォブル信号Ｗに追従
する発振出力信号ｆoを得るＰＬＬループ制御状態にな
る。また、入力端子Ａ，Ｂの２つの入力パルスがＰＬＬ
制御可能なキャプチャレンジの周波数に入っていないと
きには、位相比較回路１３の出力によることなく、コン
トローラ２４からの制御信号Ｃｏｎｔ“Ｈ”に応じて順
次上昇するランプ電圧を出力端子１５ｃに発生させてこ
れを制御電圧Ｖsとし、ＶＣＯ１８の発振出力信号の周
波数を上昇させていく。

【００１７】そこで、入力端子Ａ，Ｂの２つの入力パル
スがＰＬＬ制御可能なキャプチャレンジ（入力信号の周
波数にＶＣＯの自走周波数が捕捉される範囲、ロックレ
ンジよりも小さい範囲）に入っていないときには、コン
トローラ２４からの制御信号Ｃｏｎｔ“Ｈ”出力により
可変電圧発生回路１４５の電圧Ｖc，＊Ｖc側が選択され
て、ＶＣＯ１８の発振出力信号の周波数が漸次上昇する
とともに、このＶＣＯ１８の発振周波数の７８４分周
（＝３９２×２分周）したものとウォブル信号Ｗの１／
２分周した信号が位相比較される。その結果としてやが
てＰＬＬ制御可能な範囲、すなわち、入力端子Ａ，Ｂの
２つの入力パルスがキャプチャレンジ（入力信号の周波
数にＶＣＯの自走周波数が捕捉される範囲の周波数）に
入る。この周波数範囲に入ると、捕捉検出回路２０がそ
れを検出してその検出信号Ｄがコントローラ２４に入力
されて、制御信号Ｃｏｎｔが“Ｈ”から“Ｌ”に落ち
る。これにより位相比較回路１３の出力であるチャージ
アップ信号ＣＵ，チャージダウン信号ＣＤ側が選択され
てチャージポンプ１５に出力され、ＰＬＬループ制御状
態になる。

【００１８】ＬＰＦ２１に入力されたＶＣＯ１８の制御
電圧Ｖsは、さらに平滑化されてウォブル周波数ｆWBLを
通過させるＶＣＦのＢＰＦ５３に加えられる。ＶＣＦの
ＢＰＦ５３は、起動初期の状態においては、制御信号Ｃ
ｏｎｔ“Ｈ”を受ける。これにより、ＶＣＦのＢＰＦ５
３は、ウォブル周波数ｆWBLを中心とした広帯域のフィ
ルタとなる。一方、制御信号Ｃｏｎｔ“Ｌ”となりＰＬ
Ｌループ制御状態に入ってＶDD／２の電圧を受けている
ときには、ウォブル周波数ｆWBLに一致する狭帯域のフ
ィルタとなる。そして、ＶDD／２の電圧よりも高い電圧
になったときには、その中心周波数はｆWBLよりも高い
方に移行し、ＶDD／２の電圧よりも低い電圧になったと
きには、その中心周波数はｆWBLよりも低い方に移行す
る。これの通過周波数の変化範囲は、先のウォブル周波
数ｆWBLの周波数の変化範囲である１７ｋＨｚ〜２８ｋ
Ｈｚに対応するものである。なお、ＬＰＦ２１は、制御
電圧Ｖsの電圧に応じてＶＣＦのＢＰＦ５３の制御電圧
を発生する制御電圧発生回路あるいは制御電圧変換回路
であってもよい。

【００１９】ところで、ＶＣＯ１８は、ここでは、１倍
速の例で説明しているので説明の都合上、４．３２１８
ＭＨｚを中心発振周波数として４ＭＨｚ〜６ＭＨｚの範
囲で発振する回路であるが、実際には、４倍、８倍、…
としてその発振周波数が選択されるものであり、これら
倍数をカバーするものとして、２０ＭＨｚ〜１００ＭＨ
ｚ程度の範囲で発振周波数が制御される発振器であれば
よい。その発振出力foは、出力端子１８ａを介してシス
テムクロックＣＬＫとしてＦＭ復調回路７とデジタルＰ
ＬＬ（ＤＰＬＬ）７とに入力される。また、ＶＣＯ１８
の発振出力foは、１／３９２分周回路１９と１／２分周
回路１２ｂを経て位相比較回路１３の入力端子Ｂに入力
され、これとウォブル信号Ｗのそれぞれ１／２分周され
た信号が位相比較回路１３で位相比較される。ただし、
入力端子Ａ，Ｂの２つの入力パルスがキャプチャレンジ
に入っていない起動初期の状態のときには、位相比較結
果は無効である。

【００２０】これにより、光ディスク１が定速回転して
いるときで、光ディスク１の中央部よりも内側のトラッ
クをピックアップ４がトレースしているときには、ＶＣ
ＦのＢＰＦ５３は、正規の周波数２２．０５±１ｋＨｚ
よりも低いウォブル周波数ｆWBLを通過させ、これに追
従してＶＣＯ１８がＰＬＬ制御において発振してシステ
ムクロックＣＬＫを出力端子１８ａに出力する。そし
て、光ディスク１の中央部のトラックをピックアップ４
がトレースしているときには、正規の周波数２２．０５
±１ｋＨｚを通過させ、光ディスク１の中央部よりも外
周側のトラックをピックアップ４がトレースしていると
きには、正規の周波数よりも高いウォブル周波数ｆWBL
を通過させて、それに応じて追従してＶＣＯ１８がＰＬ
Ｌ制御において発振してトレース位置に応じた周波数の
システムクロックＣＬＫを出力端子１８ａに出力する。

【００２１】ここで、全体的な動作を説明すると、ウォ
ブル信号のデータ復調回路１０が起動された時点で、デ
ータ記録時においては、コントローラ２４は、切換信号
Ｓを“Ｈ”にして発生させて、切換回路２３によりＣＡ
Ｖ駆動回路２２の出力側を選択する接続切換を行い、さ
らに充放電制御切換回路１４へ制御信号Ｃｏｎｔ“Ｈ”
を出力して捕捉検出回路２０の検出信号Ｄを受けて制御
信号Ｃｏｎｔを“Ｌ”とする。起動時で制御信号Ｃｏｎ
ｔが“Ｈ”になっているときには、トランジスタＱ1は
ＯＮとなり、トランジスタＱ2がＯＦＦとなって、ＬＰ
Ｆ１６のコンデンサＣが定電流源１５ａの定電流値Ｉo
で充電されて出力端子１５ｃの電圧がランプ電圧で上昇
していく。これに応じてＶＣＯ１８の発振周波数ｆoも
上昇していく。やがてＶＣＯ１８は、現在のウォブル信
号Ｗの周波数に対してＰＬＬループ制御可能な発振周波
数の範囲（キャプチャレンジ）に入る。ここで、捕捉検
出回路２０から検出信号Ｄが発生し、これをコントロー
ラ２４が受けて制御信号Ｃｏｎｔが“Ｌ”となり、位相
比較回路１３の位相比較結果がチャージポンプ１５に入
力される切換がセレクタ１４２，１２４により行われ
る。その後、制御電圧Ｖｓは、位相比較回路１３の位相
比較結果に応じて発生するチャージアップ信号ＣＵとチ
ャージダウン信号ＣＤとにより制御される。その結果、
制御ＶＣＯ１８の発振周波数ｆoがやがてウォブル信号
Ｗの位相にロックされる。以降、ウォブル信号Ｗの周波
数に追従してＶＣＯ１８の発振周波数ｆoがそれにロッ
クされた形で変化していく。

【００２２】ここで、可変電圧発生回路１４５の電圧Ｖ
cが“Ｈ”よりも低いレベルに設定されている場合につ
いて説明すると、反転バッファアンプ１４３，１４４
は、前記のような“Ｈ”，“Ｌ”を発生するインバータ
ではなく、電圧ＶDD／２を基準とする反転アンプとして
動作する。制御信号Ｃｏｎｔが“Ｈ”になっているとき
には、これらがチャージアップ信号ＣＵとチャージダウ
ン信号ＣＤに変わってチャージポンプ１５に電圧Ｖc，
＊Ｖcをそれぞれ出力する。電圧Ｖcが“Ｈ”のときには
トランジスタＱ1をＯＮ、トランジスタＱ2をＯＦＦにす
るが、“Ｈ”より低いときには、トランジスタＱ1は、
完全にＯＮにはならず、トランジスタＱ2は完全にＯＦ
Ｆにはならない。そこで、トランジスタＱ1の吐き出し
電流値とトランジスタＱ2のシンク電流値との差の電流
値（電流値Ｉoよりも小さい値）でＬＰＦ１６のコンデ
ンサＣが充電されることになり出力端子１５ｃの電圧
は、前記のランプ電圧の傾斜がよりなだらかになる。そ
の結果、出力端子１５ｃに発生するランプ電圧の傾斜が
緩やかになり、ＶＣＯ１８の発振周波数ｆoも上昇もな
だらかになる。これにより、ＰＬＬシステムクロック発
生回路１１は、より確実にＰＬＬループ制御可能な発振
周波数の範囲（キャプチャレンジ）に入ることができ
る。

【００２３】ところで、コントローラ２４は、キャッチ
アップとしてあらかじめ決められた一定期間の間に捕捉
検出回路２０から検出信号Ｄを受けないときには捕捉検
出失敗として制御信号Ｃｏｎｔを再び“Ｈ”を出力して
ＰＬＬシステムクロック発生回路１１を再起動すること
ができる。また、記録信号を発生するエンコーダ（図示
せず）に、システムクロック発生回路１１からのシステ
ムクロックＣＬＫを供給すれば、記録信号のパルス幅が
リニアに変化する記録信号を容易に得ることができる。

【００２４】一方、データ記録時以外の起動状態では、
例えば、再生時においては、コントローラ２４は、切換
制御信号Ｓを“Ｌ”にする。そこで、切換回路２３は、
ＣＬＶサーボ回路３の出力側を選択する側になり、ＰＬ
Ｌシステムクロック発生回路１１のシステムクロックＣ
ＬＫと復調されたバイクロック（ＢＩＣＬＫ）とを利用
して光ディスク１が規定回転数付近になるまでＣＬＶ制
御が行われる。このとき、切換信号Ｓの反転信号がイン
バータ２５を介してＶＣＦのＢＰＦ５３に加えられて狭
帯域の中心周波数が２２．０５±１ｋＨｚに固定され
る。なお、このときにはＢＰＦ５３にＶDD／２の電圧を
ＢＰＦ５３に加えてもよい。その結果、ウォブル信号検
出回路５０からは２２．０５±１ｋＨｚでウォブル信号
Ｗが検出され、ＰＬＬシステムクロック発生回路１１の
ＶＣＯ１８は、ウォブル信号Ｗに向かって上昇してやが
てキャプチャレンジに入り、正規の周波数２２．０５±
１ｋＨｚ×２×３９２で発振してロック状態になる。こ
のとき、ＰＬＬシステムクロック発生回路１１のシステ
ムクロックＣＬＫは、４．３２１８ＭＨｚとなる。以上
は１倍速の場合である。

【００２５】以上説明したきたが、実施例では、捕捉検
出回路を設けてＰＬＬループ制御が可能な状態を検出し
てＰＬＬループ制御に入るようにしているが、捕捉検出
回路によることなく、ＶＣＯ１８がキャプチャレンジの
周波数に入る発振をするタイミングでＰＬＬループ状態
になるように切り換えてもよい。この場合には、起動か
らＶＣＯ１８がキャプチャレンジの周波数に入るまでの
一定期間だけ制御信号Ｃｏｎｔ“Ｈ”を出力するタイマ
回路を設ければよい。また、捕捉検出回路は、位相比較
回路１３を位相周波数比較回路として、周波数比較結果
を受けてキャプチャレンジに入ったか否かを検出する回
路とすることができる。また、実施例では、ＶＣＯの周
波数がキャプチャレンジに入るように制御するために、
チャージアップ側のトランジスタＱ1をＯＮ、チャージ
ダウン側のトランジスタＱ2をＯＦＦにしてＶＣＯ１８
の発振制御電圧をランプ電圧にしてその発振周波数ｆo
を漸次上昇させているが、チャージアップ側のトランジ
スタＱ1をＯＮ、チャージダウン側のトランジスタＱ2を
ＯＦＦとして、その後に、逆にチャージアップ側のトラ
ンジスタＱ1をＯＦＦ、チャージダウン側のトランジス
タＱ2をＯＮにする制御信号コントローラ２４によりを
発生して制御電圧Ｖsを三角波信号の電圧になるように
してもよい。これらによりＶＣＯの周波数がキャプチャ
レンジの周波数に入るようにすることができる。

【００２６】実施例では、１倍速の例で説明している
が、この発明は、データの書込み速度が２倍、４倍、８
倍、…ｎ倍とその速度が高速化されてきた場合も適用で
きることはもちろんである。そのような場合には、先の
ＶＣＯ１８の発振周波数ｆo、ウォブル信号検出回路の
帯域フィルタの狭帯域における中心周波数の設定と変化
範囲、そして発生するシステムクロックＣＬＫは、それ
ぞれ２倍、４倍、８倍、…ｎ倍になる。また、実施例で
は、捕捉検出回路の検出信号をコントローラに入力して
コントローラの制御によりＰＬＬループ制御状態に移行
する切換えを行っているが、この切換は、捕捉検出回路
の検出信号Ｄそのもので行うようにすることができる。
実施例では、ウォブル信号のデータ復調回路でのウォブ
ル信号の再生をＣＬＶサーボ回路によりＣＬＶ制御で行
っているが、これは、ＣＡＶ制御で行うこともできるの
で、再生側の技術条件と構成要素は、この発明には直接
関係するものではない。

【００２７】

【発明の効果】以上説明してきたが、この発明にあって
は、ＶＣＯの発振周波数を制御する制御電圧に応じてウ
ォブル信号検出回路のバンドパスフィルタの帯域を光デ
ィスクの定速回転で検出されるウォブル信号の周波数の
変化に適合するように制御することで、クロック発生回
路においてウォブル信号に追従する周波数のクロックを
発生させることができる。これにより、光ディスクを定
速回転させてもウォブル信号に追従する周波数のクロッ
クをＦＭ復調回路、そしてデジタルＰＬＬに入力するこ
とができ、光ディスクを定速回転させて、ウォブル信号
ＷからＢＩＤＡＴＡとＢＩＣＬＫを起動から早期に復調
することが可能になり、ピックアップの光ディスク上の
現在のシーク位置が早期に得られ、しかも、シークはピ
ックアップの移動だけで済む。その結果、光ディスクに
対して起動から定速回転までのアクセス時間を低減で
き、スピンドルモータの急加速や、急減速制御が不要に
なるので、発熱を低減することができる。

【図面の簡単な説明】

【図１】図１は、この発明のウォブル信号のデータ復調
回路を適用した一実施例のブロック図である。

【図２】図２は、従来のウォブル信号のデータ復調回路
のブロック図である。

【符号の説明】

１…光ディスク、２…スピンドルモータ、３…ＣＬＶサ
ーボ回路、４…ピックアップ、５…システムクロック発
生回路、６…ＦＭ復調回路、７…デジタルＰＬＬ（ＤＰ
ＬＬ）、１０…ウォブル信号のデータ復調回路、１１…
ＰＬＬシステムクロック発生回路、１２ａ，１２ｂ…１
／２分周回路、１３…位相比較回路、１４…充放電制御
切換回路、１５…チャージポンプ回路、１６…ローパス
フィルタ（ＬＰＦ）、１７…ボルテージフォロア、１８
…電圧制御発振回路（ＶＣＯ）、１９…１／３９２分周
回路、２０…捕捉検出回路、２１…ローパスフィルタ
（ＬＰＦ）、２２…定速回転駆動回路（ＣＡＶ駆動回
路）、２３…切換回路、２４…コントローラ、５０…ウ
ォブル信号検出回路、５１…ＲＦ増幅回路、５２…ＡＧ
Ｃ回路、５３…バンドパスフィルタ（ＢＰＦ）、５４…
二値化回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】スピンドルに装着された光ディスクを線速
   度一定で回転させたときの前記光ディスクから読み出さ
   れるウォブル信号の周波数に対して帯域幅が広帯域と狭
   帯域に切換でき、制御信号に応じて狭帯域の中心周波数
   を変化させることができるバンドパスフィルタと、 このバンドパスフィルタを有しこれを介して前記ウォブ
   ル信号を光ディスクから検出するウォブル信号検出回路
   と、 このウォブル信号検出回路から前記ウォブル信号を受け
   てＰＬＬループにより制御電圧を発生させこれによりＶ
   ＣＯの発振周波数を制御することで前記ウォブル信号に
   追従する周波数のクロックを発生するクロック発生回路
   と、 前記光ディスクを一定回転速度で回転させる駆動回路
   と、 起動時において前記バンドパスフィルタを広帯域に設定
   して前記駆動回路により前記光ディスクを回転駆動し、
   前記ＶＣＯの発振信号あるいはこれの分周信号と前記ウ
   ォブル信号あるいはこれの分周信号とがＰＬＬループ制
   御が可能な状態にあることを検出して前記バンドパスフ
   ィルタを狭帯域に設定し前記クロック発生回路をＰＬＬ
   ループ制御において動作させる制御回路とを備え、 前
   記ＰＬＬループ制御における前記制御電圧に応じて前記
   バンドパスフィルタの中心周波数を前記ウォブル信号の
   周波数に適合させるように制御することを特徴とするウ
   ォブル信号のデータ復調回路。
2. 【請求項２】前記クロック発生回路は、前記ウォブル信
   号の分周信号と前記ＶＣＯの発振信号の分周信号とを比
   較する位相比較回路と、この位相比較回路の比較結果に
   応じて充放電動作をするチャージポンプ回路と、このチ
   ャージポンプ回路の出力を平滑する積分回路あるいはロ
   ーパスフィルタと、この積分回路あるいはローパスフィ
   ルタの出力を受けて前記制御電圧を発生するボルテージ
   フォロアとを有し、前記制御回路は、前記起動時におい
   て前記制御電圧を漸次上昇させて前記ＶＣＯを発振させ
   て前記ＰＬＬループ制御が可能な状態にあることを検出
   する請求項１記載のウォブル信号のデータ復調回路。
3. 【請求項３】さらに、前記位相比較回路の２つの入力信
   号がキャプチャレンジに入ったか否かを検出する捕捉検
   出回路を有し、前記制御回路は、この捕捉検出回路の検
   出信号を受けて前記クロック発生回路がＰＬＬループ制
   御が可能な状態にあることを検出する請求項２記載のウ
   ォブル信号のデータ復調回路。