KR20070090623A - Ｓｏｉ 기판의 제조방법 - Google Patents

Abstract

본 발명은 부분 SOI 기판의 제조방법을 개시한다. 개시된 본 발명에 따른 SOI 기판의 제조방법은, 벌크 실리콘으로 이루어진 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 SOI 형성 영역을 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의해 노출된 SOI 형성 영역의 기판 내에 선택적으로 산소이온을 주입하는 단계; 상기 마스크 패턴을 제거하는 단계; 및 상기 마스크 패턴이 제거된 기판 결과물을 열처리해서 산소이온이 주입된 기판 부분에 매몰산화막을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

ＳＯＩ 기판의 제조방법{METHOD FOR FABRICATING SOI SUBSTRATE}

도 1은 SOI 기판의 모습을 보여주는 단면도.

도 2a 내지 도 2b는 본 발명의 실시예에 따른 SOI 기판의 제조방법을 설명하기 위한 공정별 단면도.

*도면의 주요 부분에 대한 부호의 설명*

21 : 반도체 기판 22 : 마스크 패턴

23 : 매몰산화막 24 : 소자분리막

25 : 게이트절연막 26 : 게이트도전막

27 : 스페이서 28 : 소스/드레인 영역

본 발명은 SOI(Silicon On Insulator) 기판의 제조방법에 관한 것으로, 특히, SOI 기판의 제조시 발생할 수 있는 결함을 줄이고 실리콘층 두께의 불균일화를 효과적으로 개선시킬 수 있는 방법에 관한 것이다.

반도체 소자의 고집적화, 고속화 및 저전력화가 진행됨에 따라, 벌크 실리콘(Bulk Silicon)으로 이루어진 기판을 대신하여 SOI 기판을 이용한 반도체 소자가 주목되었다. 이것은 상기 SOI 기판에 형성된 소자가 벌크 실리콘으로 이루어진 기판에 형성된 소자와 비교해서 작은 접합 용량(Junction Capacitance)에 의한 고속화, 낮은 문턱 전압에 의한 저전압화 및 완전한 소자분리에 의한 래치-업(latch-up)의 제거 등의 장점들을 갖고 있기 때문이다.

여기서, 상기 SOI 기판은, 도 1에 도시된 바와 같이, 전체를 지지하는 실리콘 기판(11)과, 소자가 형성되는 실리콘층(13) 사이에 매몰산화막(12)이 개재되어 있는 구조이며, 통상, SIMOX(seperation by implanted oxygen)법과, 본딩(Bonding)법으로 형성한다.

상기 SIMOX법은 벌크 실리콘으로 이루어진 기판에 산소이온을 주입하고, 이어서, 상기 기판을 열처리하여 산소이온과 실리콘을 반응시킴으로써 기판 내에 상기 기판을 분리시키는 매몰산화막을 형성하여 SOI 기판을 얻는 방법이다. 상기 본딩법은 준비된 두 장의 실리콘 기판들 중에서 전체를 지지하기 위한 제1실리콘 기판 상에 산화막을 형성하고, 상기 산화막 상에 제2실리콘 기판을 본딩시킨 후, 그라인딩(Grinding) 및 CMP(Chemical Mechanical Polishing) 공정을 통해 상기 제2실리콘 기판의 후면을 연마해서 원하는 두께의 실리콘층을 형성하여 SOI 기판을 얻는 방법이다.

그러나, 상기와 같은 SOI 기판은 고속화 및 저전력화에 유리한 장점들을 갖고 있음에도 불구하고, 범용적으로 이용되지 못하고 있다. 이것은, 그 제조 시간이 길고 제작방법이 복잡할 뿐 아니라, 소자가 형성될 실리콘층이 균일하지 않으며 기 판 내에 가느다란 전위(Threading Dislocation)와 같은 결함이 존재한다는 문제점이 있기 때문이다.

자세하게, SOI 기판을 제조하기 위해 상기 SIMOX법을 사용하는 경우, 이온주입 및 열처리 공정을 통해 SOI 기판이 제조되기 때문에 소자가 형성될 실리콘층의 두께 조절이 어렵고 기판 내에 결함이 존재하게 되며, 상기 본딩법을 사용하는 경우, 실리콘 기판에 수행되는 CMP 공정으로 인하여 기판이 불균일해지고 기판의 본딩시 결함이 발생하게 된다.

또한, SOI 소자의 성능을 향상시키기 위해서는 소자가 형성되는 실리콘층의 두께를 얇게 만들어 주어야 하나, 현재로서는 그 두께를 얇게 만들면서 균일도를 향상시키고 결함을 줄일 수 있는 SOI 기판을 제조하는 방법이 가능하지 않다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, SOI 기판의 제조시 발생할 수 있는 결함을 줄이고 실리콘층 두께의 불균일화를 효과적으로 개선시킬 수 있는 SOI 기판의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 벌크 실리콘으로 이루어진 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 SOI 형성 영역을 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의해 노출된 SOI 형성 영역의 기판 내에 선택적으로 산소이온을 주입하는 단계; 상기 마스크 패턴을 제거하는 단계; 및 상기 마스크 패턴이 제거된 기판 결과물을 열처리해서 산소이온이 주입된 기판 부분에 매몰산화막을 형성하는 단계;를 포함하는 부분 SOI 기판의 제조방법을 제공한다.

여기서, 상기 SOI 형성영역의 기판 내에 산소이온을 주입하는 단계는 산소이온을 주입하는 방법, 또는, 산소이온과 질소이온을 주입하는 방법 중 하나로 수행한다. 또한, 상기 기판 열처리는 1000∼1200℃의 온도에서 수행하는 방법과 2단계로 나누어서 진행하되, 1차로 700∼800℃에서 진행하고, 이어서, 2차로 1000∼1200℃로 진행하는 방법, 또는, 급속열처리 공정을 이용하여 수행하는 방법 중 하나로 수행한다.

상기 기판을 2단계로 나누어서 열처리하는 방법은 Ar분위기에서 진행하는 방법과 Ar/산소분위기에서 진행하는 방법 및 Ar/산소/질소분위기에서 진행하는 방법 중 하나로 수행하며, 상기 급속열처리 공정은 900∼1100℃의 온도에서 Ar/산소분위기에서 진행하는 방법과 Ar/산소/질소, 또는, Ar/질소, 질소분위기에서 진행하는 방법 및 Ar/산소/NH₃분위기에서 진행하는 방법 중 하나, 또는, 그 이상을 조합하여 수행한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 2a 내지 도 2c는 본 발명에 따른 SOI 기판의 제조방법을 설명하기 위한 공정별 단면도이다.

먼저, 도 2a에 도시된 바와 같이, 벌크 실리콘으로 이루어진 반도체 기판 (21) 상에 SOI 형성 영역을 노출시키는 마스크 패턴(22)을 형성한다. 이때, 상기 SOI 형성 영역은 고속, 또는, 저전압을 필요로 하는 소자가 집적될 지역이며, 나머지 기판 영역은 고신뢰성을 필요로 하는 소자가 집적될 지역이다.

다음으로, 상기 마스크 패턴(22)에 의해 노출된 SOI 형성 영역의 기판 내에 선택적으로 산소이온을 주입한다. 여기서, 상기 이온을 주입하는 방법으로는 산소이온을 주입하는 방법, 또는, 산소이온과 질소이온을 주입하는 방법 중 하나를 사용한다.

이어서, 도 2b에 도시된 바와 같이, 마스크 패턴을 제거하고, 이어서, 상기 마스크 패턴이 제거된 기판 결과물을 열처리해서 산소이온이 주입된 기판 부분에만 부분적으로 매몰산화막(23)을 형성하고, 이를 통해 본 발명에 따른 SOI 기판을 완성한다.

이때, 상기 기판(21)의 열처리는 1000∼1200℃의 온도에서 수행하는 방법과 2단계로 나누어서 진행하되, 1차로 700∼800℃에서 진행하고, 이어서, 2차로 1000∼1200℃로 진행하는 방법, 또는, 급속열처리 공정을 이용하여 수행하는 방법 중 하나를 사용한다.

상기 기판(21)을 2단계로 나누어서 열처리하는 경우에는 Ar분위기에서 진행하는 방법과 Ar/산소분위기에서 진행하는 방법 및 Ar/산소/질소분위기에서 진행하는 방법 중 하나를 선택해서 사용한다. 그리고, 상기 급속열처리하는 방법은 900∼1100℃의 온도에서 Ar/산소분위기에서 진행하는 방법과 Ar/산소/질소, 또는, Ar/질 소, 질소분위기에서 진행하는 방법 및 Ar/산소/NH₃분위기에서 진행하는 방법 중 하나, 또는, 그 이상을 조합하여 사용한다.

여기서, 상기 기판(21)에는 벌크 실리콘 기판 내에 매몰산화막(23)이 부분적으로 형성되어 SOI 기판 구조가 구현된 부분과 벌크 실리콘으로만 이루어진 기판 부분이 모두 존재하게 된다.

이후, 도 2c에 도시된 바와 같이, 상기 매몰산화막(23)이 형성된 SOI 기판 내에 STI(Shallow Trench Isolation) 공정을 수행하여 소자분리막(24)을 형성한다. 여기서, 상기 소자분리막(24)은 기판(21) 내의 SOI 형성 영역과 나머지 기판 부분을 분리한다.

그런 다음, 공지된 방법에 따라, 상기 소자분리막(24)을 포함한 기판 결과물 상에 게이트절연막(25)과 게이트도전막(26)을 형성하고, 이어서, 상기 게이트절연막(25)과 게이트도전막(26)을 식각하여 게이트(도시안됨)를 형성한다. 그 다음, 상기 게이트의 측면에 스페이서(27)를 형성한 후, 이온주입 공정을 통해 게이트 양측의 실리콘층 부분에 소스/드레인 영역(28)을 형성하여 트랜지스터를 구성한다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이, 본 발명은 벌크 실리콘 기판 내에 선택적으로 이온을 주입하여 부분 SOI 기판을 구현함으로써 상기 SOI 기판의 제조시 기대되는 효과를 얻을 수 있을 뿐 아니라, SOI 기판을 전체적으로 제조했을때 발생할 수 있는 결함을 줄일 수 있고 소자가 형성되는 실리콘층의 불균일화를 개선시킬 수 있다.

따라서, 본 발명은, SOI 기판 구조를 전체가 아닌 부분적으로 형성함으로써 SOI 기판에는 고속 및 저전압을 필요로 하는 소자를 집적하고, 벌크 실리콘 기판에는 고신뢰성을 필요로 하는 소자를 각각 동시에 집적할 수 있다.

Claims (5)

1. 벌크 실리콘으로 이루어진 반도체 기판을 제공하는 단계;

   상기 반도체 기판 상에 SOI 형성 영역을 노출시키는 마스크 패턴을 형성하는 단계;

   상기 마스크 패턴에 의해 노출된 SOI 형성 영역의 기판 내에 선택적으로 산소이온을 주입하는 단계;

   상기 마스크 패턴을 제거하는 단계; 및

   상기 마스크 패턴이 제거된 기판 결과물을 열처리해서 산소이온이 주입된 기판 부분에 매몰산화막을 형성하는 단계;

   를 포함하는 것을 특징으로 하는 부분 SOI 기판의 제조방법.
2. 제 1 항에 있어서, 상기 SOI 형성영역의 기판 내에 산소이온을 주입하는 단계는 산소이온을 주입하는 방법, 또는, 산소이온과 질소이온을 주입하는 방법 중 하나로 수행하는 것을 특징으로 하는 SOI 기판의 제조방법.
3. 제 1 항에 있어서, 상기 기판 열처리는 1000∼1200℃의 온도에서 수행하는 방법과 2단계로 나누어서 진행하되, 1차로 700∼800℃에서 진행하고, 이어서, 2차로 1000∼1200℃로 진행하는 방법, 또는, 급속열처리 공정을 이용하여 수행하는 방법 중 하나로 수행하는 것을 특징으로 하는 SOI 기판의 제조방법.
4. 제 3 항에 있어서, 상기 기판을 2단계로 나누어서 열처리하는 방법은 Ar분위기에서 진행하는 방법과 Ar/산소분위기에서 진행하는 방법 및 Ar/산소/질소분위기에서 진행하는 방법 중 하나로 수행하는 것을 특징으로 하는 SOI 기판의 제조방법.
5. 제 3 항에 있어서, 상기 급속열처리 공정은 900∼1100℃의 온도에서 Ar/산소분위기에서 진행하는 방법과 Ar/산소/질소, 또는, Ar/질소, 질소분위기에서 진행하는 방법 및 Ar/산소/NH₃분위기에서 진행하는 방법 중 하나, 또는, 그 이상을 조합하여 수행하는 것을 특징으로 하는 SOI 기판의 제조방법.

Images