KR20070086386A - 질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계반도체 소자 및 그 소자를 사용한 램프 - Google Patents

질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계반도체 소자 및 그 소자를 사용한 램프 Download PDF

Info

Publication number
KR20070086386A
KR20070086386A KR1020077013794A KR20077013794A KR20070086386A KR 20070086386 A KR20070086386 A KR 20070086386A KR 1020077013794 A KR1020077013794 A KR 1020077013794A KR 20077013794 A KR20077013794 A KR 20077013794A KR 20070086386 A KR20070086386 A KR 20070086386A
Authority
KR
South Korea
Prior art keywords
layer
single crystal
gallium nitride
based semiconductor
buffer layer
Prior art date
Application number
KR1020077013794A
Other languages
English (en)
Other versions
KR100906164B1 (ko
Inventor
타카시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20070086386A publication Critical patent/KR20070086386A/ko
Application granted granted Critical
Publication of KR100906164B1 publication Critical patent/KR100906164B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

질화갈륨계 반도체 적층구조체는 단결정기판, 그 단결정기판과 접촉하는 영역에, 저온에서 성장한 저온완충층 및 그 저온완충층 위로 질화갈륨계 반도체층을 포함한다. 상기 저온완충층은, 알루미늄 보다 갈륨을 주로 함유하는 육방정의 AlXGaγN계 III족 질화물 재료(0.5 <γ≤1, X+γ=1)로 이루어지는 단결정층을 내부에 갖는다. 그 단결정층은 (1.1.-2.0.)결정면에서 보다도, (1.0.-1.0.)결정면에서 더 낮은 결정 결함의 밀도를 갖는다. 질화갈륨계 반도체 적층구조체의 제조방법은 단결정기판 위로, 250~500℃ 범위의 저온에서 성장시킨 저온완충층을 형성하는 단계, 그 저온완충층 위로 질화갈륨계 반도체층을 형성하는 단계, 및
갈륨 원료를 알루미늄 원료 보다 먼저 기판표면에 도달시킴으로써, 저온완충층의 내부에, 알루미늄 보다 갈륨을 주로 함유하는 육방정의, 0.5 <γ≤1, X+γ=1인 AlXGaγN계 III족 질화물 재료로 이루어지는 단결정층을 형성하는 단계를 포함한다.

Description

질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계 반도체 소자 및 그 소자를 사용한 램프{GALLIUM NITRIDE-BASED SEMICONDUCTOR STACKED STRUCTURE, METHOD FOR FABRICATION THEREOF, GALLIUM NITRIDE-BASED SEMICONDUCTOR DEVICE AND LAMP USING THE DEVICE}
본 발명은 III족 질화물 반도체로 이루어지는 저온완충층을 구비한 질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계 반도체소자 및 그 소자를 사용한 램프에 관한 것이다.
종래부터, 입방정 섬아연광 결정형 또는 육방정 섬유아연석 결정형의 질화갈륨(GaN)계 III-V족 화합물반도체는, 예를 들면 단파장 가시발광 소자를 제작하기 위해서 이용되고 있다 (예를 들면 일본 특허공개 평 2-288388호 참조). 질화갈륨계 반도체소자를 제작하기 위해 사용된 적층구조체는, 예를 들면 사파이어(α-Al2O3 단결정)이나 가닛의 고체단결정 등의 내열성이 높은 알루미늄 산화물의 단결정을 기판으로서 제조되고 있다(예를 들면 일본 특허공개 평 7-288231호 참조).
그러나, 사파이어 등의 알루미늄 산화물로 이루어지는 단결정기판과 질화갈륨(GaN)계 반도체재료는 격자정수가 크게 다르다. 예를 들면 사파이어와 육방 정 GaN의 사이에 격자부정합도는 13.8% 만큼 크다(예를 들면 Kazumasa HIRAMATSU(것 외), "일본 결정성장학회지", 제20권, 제4호, 1993년(일본), 28∼36쪽 참조). 이 때문에, 질화갈륨계 반도체소자를 제작하는데도 이용하는 적층구조체는, 기판위로 그 위에 증착된 완충층을 거쳐서 형성하는 것이 일반적이다. 격자의 부정합성을 완화하기 위한 완충층은, 종래부터, 비교적 저온에서 형성되어 있기 때문에, 저온완충층으로 불리고 있다(예를 들면 Isamu AKASAKI저, "III-V족 화합물반도체", 1995년5월20일, Baifukan K.K. 발행, 초판, 13장 참조).
저온완충층은, 예를 들면 질화갈륨으로 이루어져 있다 (예를 들면 일본 특허공개 평 8-255926호참조). 이 저온완충층은, 기판결정과 격자의 부정합성을 완화하기 위해서, as-grown상태에서 비정질 또는 다결정 물질로 구성되어 있는 것이 바람직하다(예를 들면 특허공개 평 8-255926호 참조). 실제로, 이러한 구성의 질화알루미늄(AlN)의 저온완충층을 이용하고, 질화갈륨(GaN)로 이루어지는 발광층을 구비한 pn접합형 청색LED가 실용화되어 있다 (예를 들면 "Electronics", 1991년3월호, 63∼66쪽 참조). 또한 청색대역 광 및 자외선 대역 광을 발광하는 단파장LED제품에, 이러한 구성의 저온완충층이 이용되어 있는 것은, 이전의 공보에, 예를 들면 Hiroshi AMANO, and Isamu AKASAKI, "고체물리", 제25권 제6호, 1990년 (일본), 35∼41쪽 및 H.Amano(것 외), Institute of Physics Conference Series, 106권 ,10장, 1990년(영국), 725∼730쪽에 기재되어 있다. 이전의 공보에는, MIS형 청색LED 제품에 관한 사실은, 예를 들면 Masahide MABE, "도요타합성기보", 제31권, 제2호, 1989년(일본), 85∼93쪽에 개시되어 있 다(특히, 좌측칼럼에 도1, 87페이지 및 좌측칼럼 끝의 5~6 라인).
저온완충층을 바탕층이라고 하면, 그 위에, 저온완충층을 성장시키는데 사용된 온도 보다 고온에 있어서, 연속성이 우수한 GaN등의 III족 질화물 반도체층을 형성하는데도 우수함을 나타내는 것으로 간주된다. 이 우수함은, 저온완충층의 존재에 의해 발생될 때, 그 표면에 발생한 III족 질화물 반도체의 단결정입자의 옆(수평)방향의 성장이 촉진되어, 따라서, 수평방향에 우세적으로 발달한 III족 질화물 반도체단결정 입자의 점착이 원활하게 되는 이점이 있다고 설명된다(예를 들면 Isamu AKASAKI, Hiroshi AMANO, Yasuo KOIDE, Kazumasa HIRAMATSU and Nobuhiko SAWAKI, Journal of Crystal Growth, 제98권, 1989년(네델란드), 209∼219쪽참조). 연속성을 초래하는 III족 질화물 반도체 단결정입자의 상호의 점착은, 단결정입자가 육방정일 경우, Miller-Bravais 지수로 해서 (1.0.-1.0.)면 및 그것과 결정학적으로 등가한 면에서 일어날 수 있다.
예를 들면 (0.0.0.1)면(소위, C면)을 갖는 사파이어를 기판으로 사용한 III족 질화물 반도체로 이루어지는 저온완충층에, 그 기판과의 접합 영역에, Al2GaγN 등의 III족 질화물 반도체로 구성된 단결정층을 갖는 III족 질화물 반도체저온완충층은, 특정한 결정 방향에 균일하게 배향한 질화갈륨계 반도체층을 초래하는데 유효하다는 것이 나타나 있다(예를 들면 일본 특허공개 평 10-2224호 참조).
균일한 배향성에 더해서, 또한 적층결함 등의 결정 결함이 저밀도이고, 단결정성이 우수한 질화갈륨계 반도체층을 상층으로서 초래하기 위해서, III족 질화물 반도체로 이루어지는 저온완충층이 구비해야 할 구성 요건은 충분히 해명되지 않고 있다. 이 때문에, 종래의 저온완충층은, 균일한 배향에도 불구하고, 결정결함의 밀도가 충분히 낮고, 상층으로서 결정성이 우수한 질화갈륨계 반도체층을 충분히 안정하게 초래하지 못하는 바탕층으로 이루어져 있다.
본 발명은, 상기의 종래 기술의 문제점을 극복하기 위해 개시된 것으로, 균일한 배향성을 갖고, 결정 결함의 밀도가 충분히 낮고 결정성이 뛰어난 질화갈륨계 반도체 적층구조체를 충분히 안정하게 초래할 수 있는 하층으로서의 완충층을 구비한 질화갈륨계 반도체 적층구조체, 그 제조 방법, 및 질화갈륨계 반도체소자 및 램프를 제공하는 것을 목적으로 한다.
상기 목적을 달성할 목적으로, 본 발명의 제1 형태는, 단결정기판, 그 단결정기판과 접촉하는 영역에 있어서, 저온에서 성장한 저온완충층 및, 그 저온완충층 위에 형성된 질화갈륨(GaN)계 반도체층을 포함하는 질화갈륨계 반도체 적층구조체에 있어서, 상기 저온완충층은, 알루미늄(Al) 보다도 갈륨(Ga)을 주로 함유하는 육방정의 AlXGaγN계 III족 질화물 재료(0.5 <γ≤1, X+γ=1)로 이루어지는 단결정층을 내부에 갖고, 그 단결정층은, (1.1.-2.0.)결정면에서 보다도, (1.0.-1.0.)결정면에서 낮은 밀도의 결정 결함을 갖는다는 것을 나타낸다.
본 발명의 제2 형태는, 제1형태에 적층구조체에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 사파이어(α-알루미나 단결정)기판인 것을 나타낸다.
본 발명의 제3 형태는, 제1형태의 적층구조체에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 탄화규소기판인 것을 나타낸다.
본 발명의 제4 형태는, 상기 제1형태 내지 제3형태 중 어느 하나의 적층구조체에 있어서, 상기 질화갈륨계 반도체층은, 그 [ 1.0.-1.0.]방향이 저온완충층의 단결정층의 [ 1.0.-1.0.]방향에 평행하게 배향되어 있다는 것을 나타낸다.
본 발명의 제5 형태는, 상기 제1형태 내지 제4형태 중 어느 하나의 적층구조체에 있어서, 상기 저온완충층의 단결정층은, (1.1.-2.0.)결정면에서의 결정 결함 밀도의 1/5이하의 밀도를 갖는 (1.0.-1.0.)결정면에서의 결정 결함을 갖는 것을 나타낸다.
본 발명의 제6 형태는, 단결정기판 위에, 250~500℃ 범위의 저온에서 성장시킨 저온완충층을 형성하는 단계, 그 저온완충층 위에 질화갈륨계 반도체층을 형성하는 단계 및, 갈륨 원료를 알루미늄 원료 보다 먼저 기판표면에 도달시킴으로써, 저온완충층에 있어서, 알루미늄보다 갈륨을 주로 함유하는 육방정의 AlXGaγN 계 III족 질화물 재료(0.5 <γ≤1, X+γ=1)로 이루어지는 단결정층을 형성하는 단계를 포함하고; 상기 단결정층은, (1.1.-2.0.)결정면에서 보다도, 낮은 밀도의 (1.0.-1.0.)결정면에서 결정 결함을 갖는 것을 나타낸다.
본 발명의 제7 형태는, 제6의 형태의 방법에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 사파이어(α-알루미나 단결정)기판인 것을 가리킨다.
본 발명의 제8 형태는, 상기 제6형태의 방법에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 탄화규소기판인 것을 나타낸다.
본 발명의 제9 형태는, 상기 제6형태 내지 제8형태 중 어느 하나의 방법에 있어서, 상기 저온완충층은, 1nm/분∼3nm/분의 범위내의 성장속도로 성장하는 것을 나타낸다.
본 발명의 제10의 형태는, 질화갈륨계 반도체 소자에 있어서, 제1형태 내지 제5형태 중 어느 하나의 질화갈륨계 반도체 적층구조체를 사용하는 것을 나타낸다.
본 발명의 제11의 형태는, 램프이며, 상기 제10 형태의 질화갈륨계 반도체 소자를 사용하는 것을 나타낸다.
본 발명에 의하면, 저온완충층은, 알루미늄 보다도 갈륨을 주로 함유하는 육방정의 AlXGaγN계 III족 질화물재료로 이루어지는 단결정층을 내부에 갖고, 그 단결정층은, (1.0.-1.0.)결정면에서의 결정 결함의 밀도를, 다른 결정면, 특히 (1.1.-2.0.)결정면 및 그것과 등가의 결정면에서의 결정 결함의 밀도 보다 낮은 밀도로 갖고, 상층으로 형성될 질화갈륨계 반도체층이, 특히 [ 1.0.-1.0.]방향에서의 결정 결함을 제어함으로써, 연속성이 뛰어나고, 충분한 안정성을 나타낼 수 있다.
또한 질화갈륨계 반도체층은, 그 [ 1.0.-1.0.]방향이 저온완충층의 [ 1.0.-1.0.]방향에 평행하게 배향되므로, (1.0.-1.0.)결정면에서의 결정 결함을 대폭 저감할 수 있고, 특성이 우수한 질화갈륨계 반도체발광 소자를 초래할 수 있다.
본 발명의 질화갈륨계 반도체 적층구조체를 이용해서, 질화갈륨계 반도체소자를 형성하므로, 예를 들면 역방향에서 내전압불량이 적고, 뛰어난 내전압특성을 갖는 발광다이오드 등의 질화갈륨계 반도체소자를 초래할 수 있다.
(발명을 실시하기 위한 최선의 형태)
본 발명의 질화갈륨계 반도체 적층구조체는, 기판, 그 기판상의 저온완충층, 및 그 저온완충층상의 질화갈륨계 반도체층을 적어도 포함하고 있다.
상기의 저온완충층은, 알루미늄(Al) 보다 갈륨(Ga)을 주로 함유하는 육방정 AlXGaγN(0.5 <γ≤1, X+γ=1)계 III족 질화물재료로 이루어지는 단결정층을 내부에 갖고, 기판을 형성하는 사파이어의 (0.0.0.1.)결정면 (소위, C면) 위로, 유기금속화학증착법(MOCVD)에 의해 형성한다. MOCVD 수단에 의해 형성하기 위해서는, 트리메틸 갈륨((CH3)3Ga)이나 트리에틸 갈륨((C2H5)3Ga)을 갈륨(Ga)원으로 사용하고, 또한 트리메틸 알루미늄((CH3)3Al)이나 트리이소부틸 알루미늄((i-C4H9)3Al)등의 유기금속(MO)화합물을 알루미늄(Al)원료로서 사용한다. 질소원으로서는, 암모니아(NH3), 및 히드라진(N2H4)등을 사용할 수 있다. 열분해 하는 온도가 보다 낮은 비대칭형 분자구조의 디메틸 히드라진((CH3)2H2N2)도 AlXGaγN 저온완충층을 성장시키기 위해 사용되는 질소(N)의 원료로서 사용할 수 있다.
사파이어 기판의 표면, 특히 (0.0.0.1.)면(C면) 위로, 상기 기판과의 접촉 영역에, 육방정의 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층을 구비한 AlXGaγN 저온완충층을 형성하기 위해서는, 성장 온도를 250℃~500℃로 하는 것이 바람직하다. 250℃미만의 저온에서는, 성장용 원료의 열분해가 불충분하기 때문에, AlXGaγN 저온완충층내의, 사파이어 기판과의 접촉부에 AlXGaγN의 단결정체를 충분히 안정하게 형성하는 것을 방해한다. 500℃를 초과하는 고온에서는, AlXGaγN 의 원주상 결정이 난립하고, 더군다나, 서로 고립하게 발생해서, 사파이어 기판의 (0.0.0.1.)면을 충분히 균일하게 피복하는 것을 방해한다. 따라서, AlXGaγN 단결정체가 연속적으로 연결되어서 이루어지는 AlXGaγN (0.5 <γ≤1, X+γ=1) 단결정층을 구비한 AlXGaγN 저온완충층을 안정하게 얻는 것을 방해한다. 본 발명에 의해 예상되는 연속성이 있는 AlXGaγN 저온완충층의 성장 온도는, 350℃~450℃라고 하는 것이 바람직하다.
상기의 바람직한 범위내의 온도에 있어서, 갈륨 원료를 시간적으로 알루미늄 원료 보다 먼저 사파이어 기판의 (0.0.0.1.)면에 도달시켜서, AlXGaγN 저온완충층을 성장시키면, 사파이어의 [ 2.-1.-1.0.]방향에, [ 1.0.-1.0.]방향을 평행하게 일정하게 배향한 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층을, 사파이어 기판의 C면에 접합시켜서 안정하게 형성할 수 있다. Ga원료, 예를 들면 트리메틸 갈륨을 사파이어 기판의 표면으로 공급하고, 5초~5분간 경과후, Al원료, 예를 들면 트리메틸 알루미늄을 유입시키면, Al보다도 Ga를 풍부하게 함유하는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층을 구비한 저온완충층을 안정하게 형성하는 효과를 나타낸다. AlXGaγN 저온완충층을 성장시키는 온도를, 상기의 바람직한 온도범위내에 있어서 가능한 고온으로 설정할 경우, Ga원료를 공급하는 시간과, Al원료를 공급하는 시간 사이의 시간적 간격을 단축하는 것이 바람직하다. 이것은 사파이어 기판의 표면에 부착된 Ga원료의 휘발을 막아서, 기판표면을 균일하게 피복한 AlXGaγN 단결정층을 얻기 때문이다. 예를 들면AlXGaγN 저온완충층을 450℃에서 성장시키는 경우, Ga원료를 공급하고 2분이내에 Al원료를 공급시키는 것이 바람직하다.
반대로, 갈륨 원료 보다 먼저 알루미늄 원료를 사파이어 기판의 표면에 도달시켜버리면, 갈륨을 알루미늄 보다 풍부하게 함유한다고 해도, 사파이어의 [ 2.-1.-1.0.] 방향으로, [ 1.0.-1.0.]방향을 평행하게 배향한 AlXGaγN (0.5<γ≤1, X+γ=1)단결정층을 안정하게 형성할 수 없다. 이 과정에서는, (0001)면을 갖는다고 해도, 사파이어의 [ 2.-1.-1.0.]방향에, [ 2.-1.-1.0.]방향을 평행하게 배향한 육방정의 AlXGaγN (0.5 <γ≤1, X+γ=1)을 함유한, 배향이 균일하지 않은 다결정층을 형성시킨다. 기판의 사파이어의 [ 2.-1.-1.0.]방향에, [ 2.-1.-1.0.]방향을 평행하게 배향한 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층을 구비한 AlXGaγN 저온완충층은, 결정 결함의 밀도가 작고 결정성이 우수한 상층을 안정하게 초래하는 것으로 충분히 유효하다고 입증되지 않는다.
상기의 바람직한 온도범위 및 III족 구성 원소의 공급 수단을 만족시키는 조건하에서, 매분 1나노 미터(nm)이상으로부터 매분 3nm이하의 범위의 성장속도로 AlXGaγN 저온완충층을 성장시키면, (1.0.-1.0.)면 및 그것과 등가한 결정면에 있어서의 결정 결함밀도가 낮은 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층을 갖는 사파이어 기판과의 접촉 영역에 구비한 저온완충층을 형성할 수 있다.
본 발명에 의해 형성된 AlXGaγN (0.5 <γ≤1, X+γ=1) 단결정층의 (1.0.-1.0.)면 및 그것과 등가한 결정면에의 결정 결함밀도는, 다른 결정면, 예를 들면(1.1.-2.0.)결정면에서의 쌍정(twin)이나 적층결함 등의 결정 결함의 밀도에 비해 1/5이하이다. 특히, 적층결함의 밀도는, 약1×105cm-2미만이다. 바꾸어 말하면, [ 1.1.-2.0.]방향 보다, [ 1.0.-1.0.]방향의 결정 결함의 밀도가 낮은 AlXGaγN (0.5 <γ≤1, X+γ=1) 단결정층을 얻을 수 있다.
사파이어 기판과의 접촉 영역에 함유된 AlXGaγN (0.5 <γ≤1, X+γ=1)층이 단결정 인지의 여부는, 예를 들면 전자선회절 패턴으로부터 판단할 수 있다. 회절상이 할로(halo)이면, 비정질이다. 또는, 환 모양으로 회절이 나타나면, 다결정이다. 전자선회절패턴에, 할로나 회절환이 나타나지 않고, 반점상의 회절점이 나타나면, 단결정이다. 본 발명에서는, 회절반점과 함께, 선상의 스트리크(streak)(물리학사전편집 위원회편저, 「물리학사전-축쇄판-」 (1986년 10월20일, Baifukan K.K 발행, 초판), 776∼777쪽참조)를 나타내는 시료를 적층결함 등의 결정 결함을 함유하는 단결정층으로 간주한다.
AlXGaγN 저온완충층의 내부에 구비되어 있는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 배향은, 전자선회절법을 이용해서 조사할 수 있다. 예를 들면 기판을 형성하는 사파이어의 [ 2.-1.-1.0.]방향에 평행하게 전자선을 입사해서 AlXGaγN 단결정층의 전자선회절 패턴을 촬상한다고 한다. 그 전자선회절 패턴에 [ 1.0.-1.0.]방향으로부터 조감한 AlXGaγN 단결정의 반대격자상이 나타나면, AlXGaγN 단결정층은, 사파이어의 [ 2.-1.-1.0.]방향에, [ 1.0.-1.0.]방향을 평행하게 배향되어 있는 것으로 판단할 수 있다.
AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층에 함유되어 있는 적층결함이나 쌍정 등의 결정 결함의 존재는, 전자선회절 패턴에 선상 스트리크나 이상 회절반점이 나타나는 것으로 인지할 수 있다. 스트리크의 출현으로부터, 저온완충층내에서의 적층결함의 존재가 알려져 있다. 예를 들면, [ 1.0.-1.0.]방향에 평행하게 전자선을 입사해서 촬영한 본 발명에 관계되는 저온완충층의 내부의 AlXGaγN 단결정층의 전자선회절 패턴을 도 1에 나타낸다. 도 1은, (1.0.-1.0.)면으로부터 촬영한 전자선회절 패턴이다. 거기에는, (0002), 및 (0004)등의 반점상의 회절만 출현하고, 스트리크는 나타나지 않는다. 따라서, 본 발명에 관계되는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층에서는, (1.0.-1.0.)면에서의 적층결함 등의 결정 결함의 밀도는 낮다는 것이 공지되어 있다.
전자선의 입사방향을 [ 1.1.-2.0.]방향으로 변경해서 촬상한 상기와 동일한 AlXGaγN 단결정층의 전자선회절 패턴을 도 2에 나타낸다. 그 전자선회절패턴에는, 적층결함의 존재를 나타내는 선상의 스트리크가 나타난다. 적층결함이 높은 밀도로 존재하면, 스트리크의 강도는 증대된다고 고려된다 (상기의 「물리학사전-축쇄판-」, 776∼777쪽참조). 도 2의 (1.1.-2.0.)면으로부터 촬상한 전자선회절패턴에는, 회절반점을 연결시킨 것처럼 나타낸 스트리크가 출현한다. 이것은, AlXGaγN 단결정층의 (1.1.-2.0.)면에는, 그 층내의 (1.0.-1.0.)면 보다 다량의 적층결함 등의 결정 결함을 함유하고 있는 것을 여실히 나타내고 있다. 바꾸어 말하면, 본 발명의 AlXGaγN 단결정층의 [ 1.1.-2.0.]방향에는, [ 1.0.-1.0.]방향 보다 다량의 결정 결함을 함유하고 있는 것이 나타내져 있다.
AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 두께는, AlXGaγN 저온완충층의 성장 온도를 높이는 것에 따라 증가한다. 따라서, 고온에서 얇은 AlXGaγN 저온완충층을 성장시키면, 사파이어 기판과의 접촉 영역 뿐만 아니라, 저온완충층의 전체를 차지하는 경우가 있다. 이 경우에는, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 두께가 AlXGaγN 저온완충층의 전체 두께에 상응한다. 한편, 저온에서 두꺼운 AlXGaγN 저온완충층을 성장한는 경우에서는, 사파이어 기판과 접촉하는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층, 및 그 단결정층상의 증착된 비정질체로 구성되는 경우가 있다. 이것은, AlXGaγN 저온완충층의 두께가 증가하는 것에 따라, 사파이어 기판표면의 규칙적인 원자배열에 기인하는 영향력이 약해지고, 단결정이 성잘될 수 없다는 추정에 의해 설명될 수 있다. 이러할 경우, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 두께와 비정질체의 층두께가, AlXGaγN 저온완충층의 전체 두께가 된다. 상기의 어느의 경우에도, AlXGaγN 저온완충층의 전체 두께는, 1nm~50nm로 하는 것이 바람직하다.
사파이어 기판과의 접촉 영역에 형성하는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 두께는, 1nm이상이면 충분하다. 단결정의 AlXGaγN에서 알루미늄, 갈륨 및 질소원자는 서로 강하게 결합되어 있다. 따라서, 본 발명에 관계되는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층은, AlXGaγN 저온완충층 위로, GaN계 반도체층을 형성하기 위해서, 예를 들면 800℃ 또는 1,000℃를 초과해 고온에 노광되어도, 사파이어 기판의 표면을 피복해서 그대로 유지된다. 이 때문에, 사파이어 기판과, 사파이어와는 일반적으로 격자 부정합이 큰 GaN계 반도체층을 직접 접촉하는 것을 피할 수 있다. 따라서, 사파이어와 GaN계 반도체층의 격자 부정합을 완화하고, 결정성이 우수한 GaN계 반도체층을 상층으로서 형성하기 위한 완충층으로서 유효하게 작용한다.
상기에, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층 위에는, as-grown상태에서 비정질체가 존재할 경우가 있다. 일부의 비정질체는, 예를 들면 AlXGaγN 저온완충층 위로, GaN계 반도체층을 고온에서 성장시키기 위한 공정에 있어서, 결정화하는 것이 발견된다. 그 때, 바탕층으로서의 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층은, 비정질체를 완벽한 배향의 결정으로 변형시키는 효과를 유지한다. 그러나, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층상의 비정질층의 두께가 과대하다고 하면, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 표면근방에 있는 비정질체는 결정화하지만, 그것보다 먼 거리의 비정질체를 결정화 할 수 없을 경우가 있다. 이 때문에, 비정질층의 전역에 걸쳐서 안정하게 결정화하는 것에 곤란하게 된다. 따라서, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층상의 비정질체의 두께는 15nm미만인 것이 적합한다. 비정질체의 두께가 제로(0)인 것은, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층 위로 비정질체가 존재하지 않고, 그 단결정층의 표면이 노광하고 있는 것을 의미하고 있다. AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 표면이 전면에 걸쳐 노정하고 있으면, 그 위에 단결정의 GaN계 반도체층을 성장시키기 위한 이점이 있다.
본 발명에 관계되는 AlXGaγN 저온완충층을 바탕층이라고 하면, 그 위에적층결함 등의 결정 결함의 발생을 억제할 수 있는 GaN계 반도체층을 형성할 수 있다. 특히, (1.0.-1.0.)면 위에 점착을 반복하는 성장 양식을 가지고, 연속 막으로서 발달한 육방정 구조의 양질인 GaN계 반도체층을 형성할 수 있다. 또한 기판을 사파이어라로 한정할 필요는 없다. 표면 (0001)면을 갖는 육방정 결정, 예를 들면 탄화규소(SiC)결정으로 이루어지는 기판상의 (0.0.0.1.)면상에 점착을 반복하면서 성장하는 GaN계 반도체층으로도, 본 발명의 AlXGaγN 저온완충층을 바탕층으로서 사용하면, 우수한 결정성을 얻을 수 있다. 이것은, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층의 결정 결함의 밀도를 다른 결정면 보다 작다고 하는 결정면을, GaN계 반도체층의 발달 과정에 있어서 발생한 접촉면과 동일하다고 함으로써, 결정 결함의 발생을 억제하는 GaN계 반도체층을 초래할 수 있는 것을 제안하고 있다.
본 발명의 AlXGaγN 저온완충층은, 상기 III족 질화물 반도체층이 점착과정을 거쳐서 성장하는 중에, 그 점착면인 (1.0.-1.0.)면에 결정 결함이 증가하는 것을 잠재적으로 방지할 수 있으므로, n형 또는 p형의 전도성 GaN계 반도체층을 양호하게 형성할 수 있다. 또한 본 발명의 AlXGaγN 저온완충층은, 결정 결함이 적기 때문에, 결정 결함을 개재한, 불필요한 누설전류를 발생시키지 않는 고저항의 GaN계 반도체층을 형성할 수 있다. 이렇게 결정성이 우수한GaN계 반도체층을 이용하면, 전기적특성이 우수하고, 발광소자에 적합한 질화갈륨계 적층구조체를 제작할 수 있다.
AlXGaγN 저온완충층 위로 배치하는 GaN계 반도체층은, 할로겐법, 히드라이드법 및 MOCVD법 등의 기상성장방법에 의해 형성할 수 있다. 또한 분자선 에피택셜법으로도 형성할 수 있다. 예를 들면 AlXGaγN 저온완충층 위에 GaN계 반도체재료로 이루어지는 pn접합형 더블 헤테로(DH)구조의 발광소자를 형성함으로써, 단파장 가시광선을 발광하는 레이저 다이오드(LD)등의 발광 소자를 제작하기 위해 사용되는 질화갈륨계 반도체 적층구조체를 형성할 수 있다.
또한 LED나 LD의 같은 발광 소자용도의 적층구조체를 형성하는데 있어서, 본 발명에 관계되는 AlXGaγN 저온완충층과 발광층(활성층)의 사이에, 인듐(In) 또는 알루미늄(Al)을 함유하는 GaN계 반도체박막층, 또는 그 박막층을 함유하는 초격자구조층을 삽입시킨 구성을, 미스피트 전위(misfit dislocation)가 적고, 결정성이 우수한 발광층을 얻는데에 효과가 나타난다. 예를 들면AlXGaγN 저온완충층 위로 형성한 GaN층 위로 AlQGa1-QN (0 <Q≤1)로 이루어지는 박막층을 거쳐서 발광층을 형성한다. 또 저온완충층과 n형 발광층의 사이에, n형 질화갈륨·인듐(GaQIn1-QN;0≤Q <1)을 함유하는 초격자구조층을 삽입하고, 그 위에 발광층을 형성한다.고강도의 발광을 갖는 발광층을 구비한 질화갈륨계 반도체 적층구조체를 이용하면, 고휘도의 LED를 구성하고, 제작하는데에 우위가 있다. 본 발명의 질화갈륨계 반도체소자는, 상기의 고휘도를 얻기 때문에, 특정한 형광물질과 조합함으로써, 조명기구 등에 알맞은 백색 램프를 제공하는 것이 가능해 진다.
본 발명에 관계되는 질화갈륨계 반도체소자는, 상기와 같은 적층구조체에 패터닝 가공, 에칭 가공을 적당하게 실시하고, schottky 전극이나 옴전극(Ohmic)전극 등을 설치해서 제작한다. 예를 들면 발광 소자용도의 적층구조체의 최표층, 예를 들면 접촉층, 전류확산층 또는 윈도우층에, 한쪽의 극성의 옴전극을 설치할 수 있다. AlXGaγN 저온완충층상에, 예를 들면 III-V족화합물반도체층 위로 다른 한쪽의 극성의 옴전극을 더 설치해서 LED를 제작한다.
본 발명은 상기의 구성을 기초로 해서 다음과 같은 작용을 갖는다. 구체적으로, 그 표면에 (0001)면(C면)을 갖는 사파이어 기판 위로 형성된 AlXGaγN 저온완충층에 상기 사파이어 기판과 접촉하는 영역에 형성된, 사파이어의 [ 2.-1.-1.0.]방향에, [ 1.0.-1.0.]방향을 평행하게 배향하고, 또한, (1.0.-1.0.)결정면에서 결정 결함밀도를 억제한 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층은, 저온완충층 위로, 배향이 균일하게 모여있어, [ 1.0.-1.0.]방향에 결정 결함이 적은 GaN계 반도체층을 제조하는 작용을 갖는다.
또 상기한바와 같이, 기판을 형성하는 사파이어의 특정한 결정 방향에 배향하고, 특정한 결정면에서의 결정 결함밀도를 억제할 수 있는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층은, AlXGaγN 저온완충층 위로, 고온에서 상층을 증착할 때에도 단결정성을 유지하면서, 사파이어 기판의 표면에 잔존하고, 사파이어 기판과 상층으로서 형성하는 GaN계 반도체층과의 부정합을 완화하는 작용을 갖는다.
기판을 형성하는 사파이어에 관한 것으로서, 상기의 특정한 결정 방향으로 배향하고, 특정한 결정면에서의 결정 결함밀도를 억제할 수 있는, 저온완충층에 구비되어 있는 AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층은, 그 위에 비정질체가 존재할 경우에, 비정질체를, AlXGaγN (0.5 <γ≤1, X+γ=1)단결정층으로 동일한 배향을 갖는 단결정으로 변형시키는 작용을 갖는다.
도1은 저온완충층의 내부의 단결정층의 [ 1.0.-1.0]방향으로부터의 전자선회절패턴을 도시한 도면이다.
도2는 저온완충층의 내부의 단결정층의 [ 1.1.-2.0]방향으로부터의 전자선회절패턴을 도시한 도면이다.
도3은 실시예1에 기재된 적층구조체의 단면구조를 나타내는 모식도이다.
도4는 실시예2에 기재된 LED의 평면구조를 나타내는 모식도이다.
도5는 도 4에 기재된 LED의 V-V선 단면구조를 나타내는 모식도이다.
실시예 1
사파이어 기판위로, AlXGaγN 저온완충층을 거쳐서, GaN계 반도체층을 성장시켜서 질화갈륨계 반도체 적층구조체를 형성할 경우를 예로 해서, 본 발명을 구체적으로 설명한다.
본 실시예 1에 기재된 적층구조체(10)의 단면구조를, 도 3에 모식적으로 나타낸다.
적층구조체(10)에 구비되어 있는 III족 질화물 반도체층(102∼110)은, 사파이어 기판(100)의 (0.0.0.1.)면상에, 질화알루미늄·갈륨 혼합 결정(Al0.10Ga0.90N) 저온완충층(101)을 개재해서 형성했다. 저온완충층(101)은, 트리에틸 갈륨 ((C2H5)3Ga)을 갈륨(Ga)원, 트리메틸 알루미늄 ((CH3)3Al)을 알루미늄(Al)원, 및 암모니아(NH3)을 질소(N)원으로 하는 상압(대략 대기압)MOCVD 수단에 의해, 400℃에서 성장시켰다. 갈륨원을 시간적으로 알루미늄원 보다 먼저 사파이어 기판 (100)의 (0.0.0.1.)면에 도달시켜서, 저온완충층(101)을 성장시켰다. 성장속도는, MOCVD 반응계에 단위시간당 공급하는 상기의 (C2H5)3Ga와 (CH3)3Al의 농도의 총량을 조정하고, 매분 3nm이라고 했다. 저온완충층(101)의 층두께는 18nm이라고 했다.
전자선회절기법에 의해, as-grown상태에서 저온완충층(101)의 내부의 결정구조를 해석했다. 사파이어 기판(100)의 (0.0.0.1.)면으로부터 약8nm의 두께의 영역으로부터는 반점상의 회절 패턴이 얻어지기 때문에, 사파이어 기판(100)과 접촉하는 Al0.10Ga0.90N 저온완충층의 영역에는, Al0.10Ga0.90N 단결정층 (101a)가 존재한다고 결론지었다. 전자선회절 패턴으로부터, Al0.10Ga0.90N 단결정층(101a)는, 사파이어의 (0.0.0.1.)표면에, (0.0.0.1.)면을 평행하게 적층한 육방 정 결정으로 구성되어 있는 것이 발견되었다. 전자선의 입사방향의 관계로부터, Al0.10Ga0.90N 단결정층(101a)는, 기판(100)을 형성하는 사파이어의 [2.-1.-1.0.]방향에, [1.0.-1.0]방향을 평행하게 배향하고 있는 것이 발견되었다. Al0.10Ga0.90N 단결정층(101a)의 층두께는 약2nm이었다. 또한 Al0.10Ga0.90N 단결정층(101a)의 표면상에는 두께 약10nm의 비정질체가 산재하고 있다. 이 때문에, Al0.10Ga0.90N 저온완충층(101)의 전체 두께는, as-grown상태에서 약12nm이었다.
Al0.10Ga0.90N 저온완충층(101)위로는, MOCVD 수단에 의해, 다음 (a)∼(g) 항 에 기재된 GaN계 III족 질화물 반도체층(102∼108)을 성장시켜서, 본 발명에 관계되는 적층구조체(10)을 완성했다.
(a)Si도프n형GaN층(102)(캐리어 농도(n)=1×1018cm-3, 층두께(t)=5500nm)
(b)12층의 Si도프 n형 질화갈륨·인듐 혼합 결정(Ga0.98In0.02N)층 (t=1.5nm)과, 11층의 Si도프 n형 질화갈륨·인듐 혼합 결정(Ga0.99In0.01N)층 (t=1.5nm)으로 이루어지는 초격자구조층(103)
(c)8층의 n형 GaN(t=15nm)층과, 7층의 n형 Ga0.95In0.05N층 (t=2.0nm)으로 이루어지는 양자우물구조층(104)
(d)Al0.25Ga0.75N 로 이루어지는 고저항층(105)(t=1.5nm)
(e)3층의 Al0.10Ga0.90N 혼합 결정층 (t=1.5nm)과, 4층의 Al0.10Ga0.88In0.02N혼합 결정층 (t=1.5nm)으로 이루어지는 초격자구조층(106)
(f)p형Al0.10Ga0.90N층 107(캐리어 농도(p)=6×1017cm-3, t=2.0nm)
(g)p형Al0.05Ga0.95N층(108)(캐리어 농도(p)=9×1017cm-3, t=350nm)
상기의 (a)∼(g)의 항에 기재된III족 질화물 반도체층은, Al0.10Ga0.90N 단결정층(101a)를 구비한 저온완충층(101)을 바탕으로서 순차적으로, 적층시켜서 성장시켰기 때문에, 변함없이 단결정층이 되었다. 단면TEM기법에서의 관찰에서는, Al0.10Ga0.90N 저온완충층(101)과, 보다 고온의 1080℃에서 성장시킨 n형GaN층(102)과의 접합 계면에는, 비정질체의 존재의 식별할 수 있는 표시는 거의 인지되지 않았다. 이것부터, as-grown상태에서, 저온완충층(101)을 형성하는 Al0.10Ga0.90N 단결정층(101a)의 표면에 산재하고 있었던 비정질체는, 고온(1080℃)에서 n형GaN층(102)을 증착할 때에, 결정화하는 것이라고 추측되었다. 또한 III족 질화물 반도체층(102∼108)은, 균일한 방향으로 배향한 Al0.10Ga0.90N 단결정층(101a)를 함유하는 저온완충층(101) 위로 적층했기 때문에, 변함없이, 기판 100의 사파이어의 [2.-1.-1.0.]방향에, [1.0.-1.0.]방향을 평행하게 배향한 육방정의 단결정층이 되어 있었다. 이 때문에, 균일한 배향을 나타내고, 단결정성 이 우수한 GaN계 III족 질화물 반도체단결정층(102∼108)을 구비한 적층구조 체(10)이 완벽하게 되었다.
실시예 2
하기 본 발명에 따른 질화갈륨계 반도체 적층구조체로부터 LED를 구성할 경우를 예로 한 본 발명을 구체적으로 설명한다.
상기 실시예 1에 기재한 적층구조체(10)을 사용해서 제작한 본 실시예 2의 LED1A의 평면구조를, 도 4에 모식적으로 나타낸다. 또한 도 5에는, LED1A의 종단면도를 나타낸다. 도 4 및 도 5에 있어서, 도 3에 나타낸 동일한 구성요소에 대해서는, 동일한 참조번호로 나타낸다.
실시예 1 에 기재된 적층구조체(10)을, 일반적인 플라스마 에칭 수단에 의해 가공하고, n형 옴전극(201)을 배치한 영역에 한하여, Al0.10Ga0.90N 저온완충층(101)을 개재해서 증착한 n형GaN층(102)의 표면을 노출시켰다. 다음에 노출시킨 n형GaN층(102)의 표면상에, 텅스텐(W)막을 형성하고, 그 위에 알루미늄(Al)막을 적층 시킨 구조를 함유하는 n형 옴전극(201)을 증착했다. 한편, 적층구조체(10)의 표면을 구성하는 p형Al0.05Ga0.95N층(108)의 표면에는, 금(Au)·갈륨(Ga)·니켈(Ni)합금막과 니켈 산화물막을 적층시킨 막을 격자상으로 배치해서 제조한 p형 옴전극(202)을 형성했다. 또한 p형 옴전극(202)의 일부에는, p형 옴전극(202)에 도전시켜서, 바닥이 니켈(Ni)로 구성되고, 상층이 금(Au)·티타늄(Ti)합금막으로 이루어지는 패드전극(203)을 설치했다.
따라서, 실시예 1 에 기재된 n형 GaN층(102)을 n형 클래드층이라고 하 고, GaN층/n형Ga0.95In0.05N층으로 이루어지는 양자우물구조층(104)을 발광층으로 하고, 최표층의 p형 Al0.05Ga0.95N층(108)을 p형 접촉층으로 하는 pn접합형 더블 헤테로(DH)구조의 LED1A를 제작했다.
n형 및 p형 옴전극(201, 202)의 사이에, 순방향으로 20mA의 소자구동 전류를 흘려줄 때, LED1A는 중심의 파장을 450nm의 청색광을 발광했다. 일반적인 적분공을 이용해서 수지로 성형되기 전에 칩상태로 측정된 발광 강도는 약5밀리와트 (mW)에 달했다. 순방향전압(Vf)은 3.3V와 낮은 값이 되었다. 또한 n형 옴전극(201) 및 p형 옴전극(202)을, 같이 균일한 배향을 갖는 Al0.10Ga0.90N 단결정층(101a)를 as-grown상태에서 구비하고 있는 Al0.10Ga0.90N 저온완충층(101)을 개재해서 형성하였다. 결정성이 우수한 III족 질화물 반도체층 위로 배치하도록 구성하기 때문에, 국소적인 내전압불량을 억제할 수 있었다. 이 때문에, 역방향전류를 10μA라고 했을 때 얻어진 역방향전압은 15V를 초과하는 높은 값이 되었다.
실시예 3
본 발명에 따라서 형성된 질화갈륨계 반도체층구조체로부터 LED를 제작할 경우를 예로 한 본 발명을 구체적으로 설명한다.
실시예 1와는 다른 물질, 질화갈륨(GaN) 저온완충층을 구성하고, 그 밖의 구성층은 정확하게 실시예 1의 절차에 따라서 질화갈륨계 적층구조체를 형성했다. GaN 저온완충층은, (CH3)3Ga와 NH3을 원료라고 하는 상압(대략 대기압) MOCVD 수단에 의해 350℃에서 형성했다. 저온완충층을 형성하는 GaN층의 전체 두께는 15nm이라고 했다.
일반적인 전자선회절법으로 실시한 조사 결과에 의하면, 저온완충층의 사파이어 기판과의 접촉하는 영역에는, as-grown상태에서 이미, 사파이어의 [2.-1.-1.0.]방향에, [1.0.-1.0.]방향을 평행하게 한 육방정의 GaN의 단결정층의 존재를 확인하였다. 이 GaN단결정층은, 기판을 형성하는 사파이어의 (0.0.0.1.)표면의 전체를 실질적으로 피복하도록 존재하고 있다. 영역이 다르더라도 상기의 배향성은 균일하게 유지된다는 것이 전자선회절 패턴으로부터 나타내졌다. 또한 GaN단결정층의 (0.0.0.1.)면상에는, 단면형상을 대략 구상이라고 하는 비정질체가 산재하고 있는 것이 발견되었다. GaN저온완충층 위로, 적층구조체를 구성하는 층을 형성한 후에, 비정질체는 거의 인정되지 않았다. 이 비정질체는, 고온에서 GaN저온완충층 위로 구성층을 형성할 때에, 결정화 된다고 헤아려졌다.
상기의 적층구조체에, 상기의 실시예 2에 기재된 바와 같이 에칭 가공을 실시한 후, 실시예 2와 동일한 방법으로 배치 및 형성된 n형 및 p형 옴전극을 설치했다. 상기의 실시예 2와 같이 제작한 LED는, 순방향전류를 20mA로 설정했을 때에, 중심파장을 450nm이라고 하는 청색광이 발광되었다. 일반적인 적분공을 이용해서 수지로 성형되기 이전에 칩상태로 측정된 발광 강도는 약5밀리와트 (mW)에 달했다. 순방향전압(Vf)은 3.3V와 낮은 값이 되었다. 또한 n형 및 p형 옴전극 은, 본 발명에 관계되는 결정 구조으로 이루어지는 GaN저온완충층에 의해, 균일한 배향을 가질 수 있는 GaN계 단결정층 위로 배치했기 때문에, 국소적인 내전압불량을 억제할 수 있는 LED가 제공되었다.
알루미늄 보다 갈륨을 주로 함유하면서도, 알루미늄원으로 한 트리메틸 알루미늄을, 갈륨원인으로 한 트리에틸 갈륨 보다 먼저, 사파이어 기판의 (0.0.0.1.)표면에 도달시켜서 형성한 Al0.10Ga0.90N 저온완충층을 MOCVD법에 의해 성장시켰다. 저온완충층과 사파이어 기판과의 접합 영역에, 사파이어의 [2.-1.-1.0]방향에 [2.-1.-1.0.]을 평행하게 배향한 육방정의 결정을 함유하는 다결정층이 존재했다. 이 저온완충층 위로, 실시예 1에 사용된 동일한 반도체층(102∼108)을 적층시켜, 실시예 2의 절차와 같이 실시하고, LED를 제작했다. 이 LED는, 실시예 2에 기재한 파장의 청색광을 발광하는데, 그 발광 강도는 약1mW이며, 실시예 2 에 기재된 LED와 비교하면, 약1/5이었다. 또한 역방향전류를 흘린 때는, 국소적 내전압 불량을 빈번히 초래하고, 이 때문에 전기적내압도 5V (@10μA)의 낮은 값이 되고, 내전압성이 없는 LED가 되었다.
본 발명에 따른 질화갈륨계 반도체 소자는 하층으로서 특정 배향을 갖고 하층으로서 버퍼층과 결정결함이 저밀도인 질화갈륨계 반도체층을 포함한다. 질화갈륨게 반도체층으로부터 역방향으로 내전압불량이 적고 내전압성이 우수한 발광다이오드를 제공할 수 있다.

Claims (11)

  1. 단결정기판;
    그 단결정기판과 접촉하는 영역에 있어서, 저온에서 성장한 저온완충층; 및
    그 저온완충층 위에 형성된 질화갈륨계 반도체층;
    을 포함하는 질화갈륨계 반도체 적층구조체에 있어서:
    상기 저온완충층은, 알루미늄 보다 갈륨을 주로 함유하는 육방정의 AlXGaγN계 III족 질화물 재료(0.5 <γ≤1, X+γ=1)로 이루어지는 단결정층을 내부에 갖고, 그 단결정층은 (1.1.-2.0.)결정면에서 보다도, (1.0.-1.0.)결정면에서 낮은 밀도의 결정 결함을 갖는 것을 특징으로 하는 질화갈륨계 반도체 적층구조체.
  2. 제1항에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 사파이어(α-알루미나 단결정)기판인 것을 특징으로 하는 질화갈륨계 반도체 적층구조체.
  3. 제1항에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 탄화규소기판인 것을 특징으로 하는 질화갈륨계 반도체 적층구조체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 질화갈륨계 반도체층은, 그 [ 1.0.-1.0.]방향이 저온완충층의 단결정층의 [ 1.0.-1.0.]방향에 평행하게 배향되어 있는 것을 특징으로 하는 질화갈륨계 반도체 적층구조체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 저온완충층의 단결정층은, (1.1.-2.0.)결정면에서의 결정 결함 밀도의 1/5이하의 밀도를 갖는 (1.0.-1.0.)결정면에서의 결정 결함을 갖는 것을 특징으로 하는 질화갈륨계 반도체 적층구조체.
  6. 단결정기판 위에, 250~500℃ 범위의 저온에서 성장시킨 저온완충층을 형성하는 단계,
    그 저온완충층 위에 질화갈륨계 반도체층을 형성하는 단계, 및
    갈륨 원료를 알루미늄 원료 보다 먼저 기판표면에 도달시킴으로써, 저온완충층에 있어서, 알루미늄 보다 갈륨을 주로 함유하는 육방정의 AlXGaγN계 III족 질화물 재료(0.5 <γ≤1, X+γ=1)로 이루어지는 단결정층을 형성하는 단계를 포함하고;
    상기 단결정층은, (1.1.-2.0.)결정면에서 보다도, 낮은 밀도의 (1.0.-1.0.)결정면에서 결정 결함을 갖는 것을 특징으로 하는 질화갈륨계 반도체 적층구조체의 제조방법.
  7. 제6항에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 사파 이어(α-알루미나 단결정)기판인 것을 특징으로 하는 질화갈륨계 반도체 적층구조체의 제조방법.
  8. 제6항에 있어서, 상기 단결정기판은, 그 표면에 {0001}면(C면)을 갖는 탄화규소기판인 것을 특징으로 하는 질화갈륨계 반도체 적층구조체의 제조방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 저온완충층은 1nm/분∼3nm/분의 범위내의 성장속도로 성장하는 것을 특징으로 하는 질화갈륨계 반도체 적층구조체의 제조방법.
  10. 제1항 내지 제5항 중 어느 한 항에 기재된 질화갈륨계 반도체 적층구조체를 사용하는 것을 특징으로 하는 질화갈륨계 반도체소자.
  11. 제10항에 기재된 질화갈륨계 반도체 소자를 사용하는 것을 특징으로 하는 램프.
KR1020077013794A 2004-11-18 2005-11-15 질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계반도체 소자 및 그 소자를 사용한 램프 KR100906164B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00334517 2004-11-18
JP2004334517 2004-11-18

Publications (2)

Publication Number Publication Date
KR20070086386A true KR20070086386A (ko) 2007-08-27
KR100906164B1 KR100906164B1 (ko) 2009-07-03

Family

ID=38580366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013794A KR100906164B1 (ko) 2004-11-18 2005-11-15 질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계반도체 소자 및 그 소자를 사용한 램프

Country Status (6)

Country Link
US (1) US7781866B2 (ko)
JP (1) JP2006173590A (ko)
KR (1) KR100906164B1 (ko)
DE (1) DE112005002838T5 (ko)
TW (1) TWI294189B (ko)
WO (1) WO2006054737A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405693B1 (ko) * 2007-11-26 2014-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433372C (zh) * 2005-04-15 2008-11-12 香港理工大学 一种紫外线检测装置
KR100691283B1 (ko) * 2005-09-23 2007-03-12 삼성전기주식회사 질화물 반도체 소자
KR100753518B1 (ko) 2006-05-23 2007-08-31 엘지전자 주식회사 질화물계 발광 소자
TWI398966B (zh) * 2009-06-08 2013-06-11 Epistar Corp 發光元件及其製造方法
US20110057213A1 (en) * 2009-09-08 2011-03-10 Koninklijke Philips Electronics N.V. Iii-nitride light emitting device with curvat1jre control layer
DE102011113775B9 (de) 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102211596B1 (ko) * 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN114156380B (zh) * 2021-11-30 2023-09-22 华灿光电(浙江)有限公司 提高内量子效率的发光二极管外延片及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP3243111B2 (ja) * 1993-03-15 2002-01-07 株式会社東芝 化合物半導体素子
JP3466314B2 (ja) 1994-02-28 2003-11-10 京セラ株式会社 単結晶育成用基体
JPH08255926A (ja) 1995-03-16 1996-10-01 Rohm Co Ltd 半導体発光素子およびその製法
JP3152152B2 (ja) 1996-07-05 2001-04-03 昭和電工株式会社 化合物半導体エピタキシャルウエハ
JP3446495B2 (ja) 1996-09-25 2003-09-16 昭和電工株式会社 化合物半導体エピタキシャルウエハの製造方法
JPH10215035A (ja) * 1997-01-30 1998-08-11 Toshiba Corp 化合物半導体素子及びその製造方法
JP3221359B2 (ja) 1997-06-12 2001-10-22 昭和電工株式会社 p形III族窒化物半導体層及びその形成方法
US6163557A (en) * 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
JP3650531B2 (ja) * 1998-08-24 2005-05-18 三菱電線工業株式会社 GaN系結晶基材およびその製造方法
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP2000349338A (ja) 1998-09-30 2000-12-15 Nec Corp GaN結晶膜、III族元素窒化物半導体ウェーハ及びその製造方法
JP2000174342A (ja) * 1998-12-09 2000-06-23 Showa Denko Kk 窒化物半導体発光素子
JP2002289540A (ja) * 2001-03-27 2002-10-04 Mitsubishi Cable Ind Ltd GaN系半導体結晶の製造方法およびGaN系半導体基材
JP2004088131A (ja) * 2003-12-11 2004-03-18 Showa Denko Kk Iii族窒化物半導体発光ダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405693B1 (ko) * 2007-11-26 2014-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
TW200633266A (en) 2006-09-16
WO2006054737A1 (en) 2006-05-26
US7781866B2 (en) 2010-08-24
DE112005002838T5 (de) 2007-11-15
JP2006173590A (ja) 2006-06-29
KR100906164B1 (ko) 2009-07-03
US20080135852A1 (en) 2008-06-12
TWI294189B (en) 2008-03-01

Similar Documents

Publication Publication Date Title
KR100906164B1 (ko) 질화갈륨계 반도체 적층구조체, 그 제조방법, 질화갈륨계반도체 소자 및 그 소자를 사용한 램프
TWI352436B (ko)
US8679955B2 (en) Method for forming epitaxial wafer and method for fabricating semiconductor device
KR100903782B1 (ko) 질화갈륨계 반도체 적층구조, 그 제조방법, 및 이적층구조를 각각 이용한 화합물 반도체와 발광소자
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US20040094756A1 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
KR20090048590A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
US6531716B2 (en) Group-III nitride semiconductor light-emitting device and manufacturing method for the same
KR100827993B1 (ko) 질화갈륨계 반도체 소자
US7436045B2 (en) Gallium nitride-based semiconductor device
TWI250663B (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
US7732832B2 (en) Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
JP2000188260A (ja) 窒化物系化合物半導体素子、窒化物系化合物半導体の結晶成長方法、及び窒化物系化合物半導体素子の製造方法
JP4282976B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
US7759149B2 (en) Gallium nitride-based semiconductor stacked structure
KR100648433B1 (ko) 인화붕소계 반도체 발광소자, 그 제조방법 및 발광다이오드
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
TW502461B (en) Group III nitrides luminescence element for semiconductor and process of preparing the same
KR100801372B1 (ko) 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드
JP3895266B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
KR20050092365A (ko) 인화붕소 기재 화합물 반도체 소자, 이의 제조 방법 및발광 다이오드
JP2004014809A (ja) リン化硼素系半導体発光素子、その製造方法およびledランプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 11