KR20070080450A - 동기검출장치 - Google Patents

동기검출장치 Download PDF

Info

Publication number
KR20070080450A
KR20070080450A KR1020060011776A KR20060011776A KR20070080450A KR 20070080450 A KR20070080450 A KR 20070080450A KR 1020060011776 A KR1020060011776 A KR 1020060011776A KR 20060011776 A KR20060011776 A KR 20060011776A KR 20070080450 A KR20070080450 A KR 20070080450A
Authority
KR
South Korea
Prior art keywords
error
line length
signal
counting
correction
Prior art date
Application number
KR1020060011776A
Other languages
English (en)
Other versions
KR100790979B1 (ko
Inventor
천이우
박재홍
나운
임형준
박성철
권의진
서미경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011776A priority Critical patent/KR100790979B1/ko
Priority to US11/671,815 priority patent/US8040435B2/en
Publication of KR20070080450A publication Critical patent/KR20070080450A/ko
Application granted granted Critical
Publication of KR100790979B1 publication Critical patent/KR100790979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/0875—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements having a basic insulating layer and at least one covering layer
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F13/00—Coverings or linings, e.g. for walls or ceilings
    • E04F13/07—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor
    • E04F13/08—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements
    • E04F13/18—Coverings or linings, e.g. for walls or ceilings composed of covering or lining elements; Sub-structures therefor; Fastening means therefor composed of a plurality of similar covering or lining elements of organic plastics with or without reinforcements or filling materials or with an outer layer of organic plastics with or without reinforcements or filling materials; plastic tiles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Synchronizing For Television (AREA)

Abstract

동기검출장치가 개시된다. 본 발명의 실시예에 따른 동기검출장치는 카운팅부, 에러검출부, 및 라인길이발생부를 구비한다. 카운팅부는 클록신호에 응답하여 소정의 카운팅수까지 카운팅한다. 에러검출부는 제 1 레벨의 동기지시신호에 응답하여 상기 카운팅부의 현재 카운팅값과 이전 라인길이와의 차이를 에러로서 발생한다. 라인길이발생부는 상기 에러를 자동보정한 보정에러와 상기 카운팅수에 응답하여 현재 라인길이를 발생한다. 상기 동기지시신호는 입력신호에 포함된 동기펄스의 하강에지 또는 상승에지에서 제 1 레벨이며, 그 이외의 구간에서는 제 2 레벨이다. 본 발명에 따른 동기검출장치는 잡음 등에 의해 입력영상신호가 왜곡된 경우에도 정확하게 동기위치를 검출할 수 있으며, 반도체 공정에 있어서 면적을 줄일 수 있고 온도나 보드 상황과 같은 외부요인에 의한 성능변화를 방지할 수 있는 장점이 있다.

Description

동기검출장치{Apparatus for detecting synchronization}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 영상신호 처리장치로 입력되는 입력영상신호의 일예를 나타내는 타이밍도이다.
도 2는 도 1의 입력영상신호로부터 발생되는 수평동기추출신호(HPM)와 수평동기지시신호(HSFLAG)를 나타내는 타이밍도이다.
도 3은 동기검출에 이용되는 라인고정 PLL(line locked PLL)의 블록도이다.
도 4는 본 발명의 실시예에 따른 동기검출장치의 블록도이다.
도 5는 도 2의 카운팅부의 블록도이다.
도 6은 도 2의 에러검출부의 블록도이다.
도 7은 도 2의 라인길이발생부의 블록도이다.
동기검출장치에 관한 것으로서, 특히 입력영상신호와 무관한 외부클록을 이용하여 라인길이를 검출하고 이를 이용하여 동기위치를 검출할 수 있는 장치에 관 한 것이다.
DVD 플레이어(Digital Versatile Disk player)와 같은 광 디스크 플레이어(optical disk player), VCR(Video Cassette Recorder), TV(Television), 및 PC(Personal Computer) 등의 디스플레이 시스템(display system)은 입력되는 아날로그 영상신호를 처리하는 영상신호 처리장치를 포함한다.
디스플레이 시스템에 표시되는 영상은 다수개의 프레임(frame)을 포함한다. 비월주사방식(interlaced scan method)의 경우, 하나의 프레임은 두 개의 필드들(즉, 홀수필드(odd field)(또는 탑필드(top field)) 및 짝수필드(even field)(또는 바텀필드(bottom field))로 구성되며, 하나의 필드는 다수의 스캔라인들(scan lines)(또는 라인들(lines))로 구성된다.
수직동기신호(VSYNC: vertical synchronization)는 필드의 시간정보(timing information)를 지시(indication)하며 하나의 필드에 대응하는 신호이고, 수평동기신호(HSYNC: horizontal synchronization)는 스캔라인의 시간정보를 지시하며 하나의 스캔라인에 대응하는 신호이다.
영상신호 처리장치로 입력되는 아날로그 영상신호(IVS)는, CVBS(Composite Video Blanking Synchronization: 복합 비디오) 신호, S(Separate)-비디오 신호, 또는 컴포넌트(component) 신호일 수 있다.
CVBS 신호는 TV 시스템과 같은 영상신호 처리장치의 튜너(tuner)를 통해 수신될 수 있다. S-비디오 신호는 휘도(luminance)신호(Y)와 색차(chrominance)신호(C)를 포함하며 VCR과 같은 영상신호 처리장치에 입력될 수 있다. 콤포넌트 신호는 Y/Cb/Cr 신호를 포함하며 DVD 플레이어와 같은 영상신호 처리장치로 입력될 수 있다.
입력되는 아날로그 영상신호(IVS)가 CVBS 신호인 경우에는, 영상신호 처리장치는 동기신호(SYNC)를 검출한 후 동기신호(SYNC)를 근거로 하여 아날로그 영상신호(IVS)로부터 휘도신호(Y) 및 색차신호(C)를 분리(또는 추출)한다.
그러나 입력되는 아날로그 영상신호(IVS)가 S-비디오 신호 또는 컴포넌트 신호인 경우, S-비디오 신호 또는 컴포넌트 신호는 휘도신호(Y)와 색차신호(C)로 이미 분리되어 있으므로, 영상신호 처리장치는 S-비디오 신호 또는 컴포넌트 신호로부터 휘도신호(Y) 및 색차신호(C)를 분리할 필요가 없다.
영상신호 처리장치는 휘도신호(Y)와 색차신호(C)를 보간(interpolation)하고, LCD(Liquid Crystal Display)와 같은 디스플레이 장치의 규격에 맞는 색신호(color signal)를 생성한다. 즉, 영상신호 처리장치는 디스플레이 장치의 규격(standard)에 따라 삼색신호(R(red), G(green), B(blue) 신호) 또는 휘도신호(Y)와 색차신호들(Cb, Cr)과 같은 형태로 색신호를 생성한다. 색신호는 디스플레이 장치에서 사용자가 볼 수 있도록 디스플레이된다.
도 1은 영상신호 처리장치로 입력되는 입력영상신호의 일예를 나타내는 도면으로, CVBS호(100)를 나타낸다. CVBS신호(100)는, 프런트포치(front porch)신호(110), 수평동기펄스(pulse)(130), 컬러버스트(color burst)신호(170)를 포함하는 백포치(back porch)신호(150), 및 액티브(active)비디오 신호(1905)를 포함한다.
NTSC 방식(National Television System Committee method)에서 CVBS신호 (100)는 525 라인들(lines)을 가지므로 하나의 필드는 262.5 라인으로 이루어지며, 하나의 라인은 858 샘플들을 포함한다. 한편, PAL(Phase Alternating Line) 방식에서는 하나의 라인이 864 샘플들을 포함한다.
CVBS 신호(100)의 각각의 주사선(scan line)(또는 라인(line))은 수평동기펄스(130)의 하강에지(falling edge)(FE)에서 시작하고, 다음 수평동기펄스(130)의 하강에지(FE)에서 종료한다.
프런트포치신호(110) 및 백포치신호(150)는 블랭크레벨(blank level)(BL)(예를 들어, 0(Volt))로 언급되는 직류(DC)전압레벨을 가진다. 수평동기펄스(130)는 동기레벨(sync level)(SL)로 언급되는 직류전압레벨을 가진다. 수평동기펄스(130)의 하강에지(FE) 및 상승에지(RE)는 직류임계레벨(DC threshold level)(TL)을 근거로 하여 결정된다. 예를 들어, 직류임계레벨(TL)은 수평동기펄스(130)의 진폭(amplitude)의 50(%)로서 지시될 수 있다. 수평동기펄스(130)의 진폭은 블랭크레벨(BL)과 동기레벨(SL)의 차이값의 절대값을 말한다.
이하에서는 도 1을 참조하여 CVBS신호(100)로부터 수평동기 및 수직동기를 검출하는 방법을 설명한다.
먼저 블랭크레벨(BL) 및 동기레벨(SL)이 검출되고, 검출된 블랭크레벨(BL) 및 동기레벨(SL)을 이용하여 임계레벨(TL)이 결정된다. 결정된 임계 레벨(TL)을 근거로 하여 수평동기펄스(130)의 하강에지(FE) 또는 상승에지(RE)가 검출된다. 검출된 하강에지들(FE)의 차이값 또는 상승에지들(RE)의 차이값을 이용하여 수평동기펄스(130)의 위치정보(즉, 시간 정보) 등을 포함하는 수평동기신호가 검출된다. 검출 된 수평동기신호를 CVBS신호(100)의 라인들의 개수의 1/2 만큼 카운트(count)하는 것에 의해 수직동기신호가 검출될 수 있다.
그러나 이러한 방식의 수평동기신호 및 수직동기신호 검출방법은 블랭크레벨(BL) 및 동기레벨(SL)이 잡음(noise)에 의해 변동되거나 또는 수평동기펄스(130)의 하강 에지(FE) 또는 상승 에지(RE)가 잡음에 의해 왜곡(또는 손상)되는 경우 정확한 수평동기신호 및 수직동기신호를 검출하지 못할 수 있다.
본 발명이 이루고자하는 기술적 과제는 입력영상신호와 무관한 외부클록을 이용하여 라인길이를 검출하고 이를 이용하여 동기위치를 검출할 수 있는 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 동기검출장치는 카운팅부, 에러검출부, 및 라인길이발생부를 구비한다. 카운팅부는 클록신호에 응답하여 소정의 카운팅수까지 카운팅한다. 에러검출부는 제 1 레벨의 동기지시신호에 응답하여 상기 카운팅부의 현재 카운팅값과 이전 라인길이와의 차이를 에러로서 발생한다. 라인길이발생부는 상기 에러를 자동보정한 보정에러와 상기 카운팅수에 응답하여 현재 라인길이를 발생한다. 상기 동기지시신호는 입력신호에 포함된 동기펄스의 하강에지 또는 상승에지에서 제 1 레벨이며, 그 이외의 구간에서는 제 2 레벨이다.
상기 에러검출부는 상기 이전 라인길이와 소정의 오프셋이 가산된 수정라인 길이와 상기 카운팅수와의 차이를 에러로 출력하며, 상기 수정라인길이의 정수부분을 다음동기시작신호로 출력하고 상기 수정라인길이의 소수부분을 상기 오프셋으로 결정한다.
상기 에러 검출부는 오프셋 가산부, 에러검출저장부, 및 비교부를 구비한다. 오프셋 가산부는 상기 오프셋과 상기 이전 라인길이를 가산하여 수정라인길이를 발생한다. 에러검출저장부는 상기 동기지시신호에 응답하여 상기 현재 카운팅값과 상기 수정라인길이를 갱신하여 저장한다. 비교부는 상기 에러검출저장부에 저장된 현재 카운팅값과 상기 수정라인길이를 비교하여 에러를 출력한다.
상기 에러검출저장부는 플립플롭인 것이 바람직하다.
상기 라인길이발생부는 에러보정부 및 라인길이 출력부를 구비한다. 에러보정부는 상기 에러와 이전 보정에러에 응답하여 상기 보정에러를 발생한다. 라인길이 출력부는 상기 카운팅수와 상기 보정에러의 차이를 상기 현재 라인길이로 출력한다.
상기 에러보정부는 자동회귀분석(auto regression)을 이용하여 상기 보정에러를 발생한다.
상기 자동회귀분석은 다음 수학식,
보정에러 = (제 1 가중치 ㅧ 이전 보정에러 + 에러)/제 2 가중치
을 이용하여 수행된다.
상기 카운팅부는 상기 카운팅값이 상기 카운팅수와 같아질 때 발생되는 카운팅리셋신호에 응답하여 상기 카운팅수와 다음동기시작신호의 차이값으로 리셋된다.
본 발명의 실시예에 따른 동기검출장치는 상기 동기지시신호에 응답하여 연속해서 발생되는 카운팅값과 라인길이에 응답하여 동기신호를 발생하는 동기신호발생부를 더 구비할 수 있다.
상기 카운팅수는 NTSC 방식에서 858이고, PAL 방식에서 864이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
영상신호 처리장치(미도시)가 입력영상신호를 처리하여 디스플레이 장치에 영상을 디스플레이 하기 위해서, 영상신호 처리장치(미도시)는 입력영상신호로부터 휘도신호(Y)와 색차신호(C)를 분리하여야 하는데, 휘도신호(Y)와 색차신호(C)의 분리는 입력영상신호에 포함된 동기신호(SYNC), 즉 수평동기신호(HSYNC)와 수직동기신호(VSYNC)에 기초하여 수행된다. 따라서 영상신호 처리장치(미도시)는 휘도신호(Y)와 색차신호(C)의 분리에 앞서 동기신호(SYNC)를 검출하여야 한다.
도 1을 참조하여 상술한 바와 같이, 영상신호 처리장치(미도시)는 임계레벨(TL)을 근거로 하여 수평동기펄스(130)의 하강에지(FE) 또는 상승에지(RE)를 검출하고, 검출된 하강에지들(FE)의 차이값 또는 상승에지들(RE)의 차이값을 이용하여 수평동기펄스(130)의 위치정보(즉, 시간 정보) 등을 포함하는 수평동기신호를 검출 한다.
도 1에 도시된 바와 같이, 하강에지들(FE)의 차이값 또는 상승에지들(RE)의 차이값은 스캔라인의 길이(라인 길이(LLEN: line length))가 될 것이다. 따라서 영상신호 처리장치가 동기를 검출하는데 있어서, 하강에지들(FE) 또는 상승에지들(RE)과 라인길이(LLEN)를 정확히 검출하는 것이 중요하며, 라인길이(LLEN)를 정확히 검출하는 방법으로 라인고정 PLL(line locked PLL)을 이용하는 방법이 있다.
현재 수평동기펄스(130)와 다음 수평동기펄스(130) 동안의 동기검출클록(CLKSYNC)은 하나의 라인에 포함되는 샘플들의 수에 정확히 대응되여야 한다. 라인고정 PLL은 동기검출을 위한 동기검출클록(CLKSYNC)이 정확하게 라인길이(LLEN)에 일치되도록 한다.
도 3은 동기검출에 이용되는 라인고정 PLL(line locked PLL)의 블록도이다. 라인고정 PLL(300)은 위상주파수검출부(phase frequency detection unit)(310), 차지펌프 및 루프필터(charge pump & loop filter)(330), 전압제어발진부(voltage controlled oscillation unit)(350), 및 주파수분할부(frequency dividing unit)(370)를 구비한다.
위상주파수검출부(310)는 수평동기추출신호(HSP)의 주파수와 동기검출클록(CLKSYNC)의 주파수 사이의 위상차이를 검출한다. 도 2는 도 1의 입력영상신호로부터 발생되는 수평동기추출신호(HPM)와 수평동기지시신호(HSFLAG)를 나타내는 타이밍도로서, 도 2를 참조하면 수평동기추출신호(HSP)는 입력영상신호(IVS)의 수평동기위치를 지시하는 신호로서, 수평동기펄스의 하강에지(FE)에서 하강하는 펄스이 다.
한편 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 아날로그-디지털 변환, 저역통과필터링 등을 이용하여 입력영상신호(IVS)로부터 수평동기추출신호(HSP)를 발생할 수 있을 것이다.
차지펌프 및 루프필터(330)는 검출된 위상차이에 응답하여 차지펌프 및 루프필터(330)의 출력전압을 조절한다. 전압제어발진부(350)는 차지펌프 및 루프필터(330)의 출력전압에 응답하여 소정의 주파수를 갖는 동기검출클록(CLKSYNC)을 발생한다. 이 때 동기검출클록(CLKSYNC)의 주파수는 하나의 라인에 포함되는 샘플들의 수에 대응된다. 예를 들어 NTSC 방식의 경우, 수평동기추출신호(HSP)의 하강에지와 다음 하강에지 동안 동기검출클록(CLKSYNC)은 858 샘플들에 대응되는 주파수를 갖는다.
주파수분할부(370)는 동기검출클록(CLKSYNC)의 주파수를 소정의 비율로 분주하여 위상주파수검출부(310)로 피드백한다. 위상주파수검출부(310)에서의 위상차 검출을 위해서, NTSC 방식의 경우 주파수분할부(370)는 1/858의 비율로 동기검출클록(CLKSYNC)을 분주하여 위상주파수검출부(310)로 피드백한다.
상술한 바와 같이, 라인고정 PLL(300)는 입력되는 수평동기추출신호(HSP)와 출력되는 동기검출클록(CLKSYNC) 사이의 위상차를 검출하고 검출된 위상차를 반영하여 동기검출클록(CLKSYNC)의 주파수를 조정함으로써, 동기검출클록(CLKSYNC)이 입력영상신호(IVS)의 주파수에 정확히 대응되도록 한다.
그러나 수평동기펄스(130)의 하강 에지(FE) 또는 상승 에지(RE)는 잡음에 의 해 왜곡(또는 손상)될 때 아날로그 방식의 라인고정 PLL(300)을 이용하는 경우 정확한 동기검출이 불가능한 경우가 있다. 따라서 입력영상신호(IVS)에 대응되도록 동기검출클록(CLKSYNC)을 조정하는 아날로그 방식이 아닌, 일정한 클럭을 이용하여 입력영상신호(IVS)의 라인길이를 정확하게 검출하는 디지털 방식이 필요하다.
도 4는 본 발명의 실시예에 따른 동기검출장치의 블록도이다. 이하의 설명에서는 동기검출장치(400)가 입력영상신호(미도시)의 수평동기를 검출하는 것으로 설명하나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 동기검출장치(400)가 수평동기뿐만 아니라 수직동기를 검출하는데 이용될 수 있으며, 나아가 아날로그 방식의 PLL이 사용되는 분야에서 아날로그 PLL을 디지털로 구현하는데 이용될 수 있음을 알 것이다.
동기검출장치(400)는 카운팅부(410), 에러검출부(430), 및 라인길이발생부(450)를 구비하며, 동기신호발생부(470)를 더 구비할 수 있다. 또한, 동기검출장치(400)는 멀티플렉서(490)를 더 구비할 수도 있다.
카운팅부(410)는 클록신호(미도시)에 응답하여 소정의 카운팅수(HTOT)까지 카운팅한다. 카운팅수는 입력영상신호의 방식에 따라 N1, N2 등의 다른 값을 가질 수 있다. 예를 들어, NTSC 방식에서 카운팅수(HTOT)는 858(N1)이며, PAL 방식에서 카운팅수(HTOT)는 864(N2)이다.
도 4에 도시된 바와 같이, 멀티플렉서(490)는 선택신호(SEL)에 응답하여 카운팅수(HTOT)를 N1 또는 N2 값으로 결정한다. 선택신호는 입력신호의 특성, 즉 입력영상신호의 방식에 의존한다.
에러검출부(430)는 제 1 레벨의 동기지시신호(HSFLAG)에 응답하여 카운팅부(410)의 현재 카운팅값(HCNT)과 이전 라인길이(LLEN)와의 차이를 에러(ER)로서 발생한다. 더 구체적으로 에러검출부(430)는 이전 라인길이(LLEN)에 소정의 오프셋(OFFSET)을 더한 값과 현재 카운팅값(HCNT)과의 차이를 에러(ER)로서 발생한다.
여기서 동기지시신호(HSFLAG)는 입력신호, 즉 입력영상신호(IVS)에 포함된 동기펄스에 응답하여 발생되는 신호이다. 도 2를 참조하면, 동기지시신호(HSFLAG)는 수평동기펄스(130)의 하강에지부분 중 소정의 임계레벨(TL)을 갖는 위치에서 제 1 레벨을 가지며, 그 이외의 부분에서는 제 2 레벨을 갖는 펄스형태이다. 즉, 동기지시신호(HSFLAG)는 수평동기펄스(130)의 하강에지(FE) 제 1 레벨이며, 그 이외의 구간에서는 제 2 레벨인 펄스이다. 본 발명의 실시예에서 제 1 레벨은 하이(high)레벨이고 제 2 레벨은 로우(low)레벨인 것이 바람직하다.
한편, 본 발명이 속하는 분야에서 통상의 지식을 가진 자는 동기지시신호(HSFLAG)가 수평동기펄스(130)의 상승에지(RE)에서 제 1 레벨이며 그 이외의 구간에서는 제 2 레벨인 펄스가 될 수 있음을 알 수 있으며, 또한 수평동기펄스 또는 수직동기펄스 등과 같은 주기적인 펄스를 갖는 신호에 대해 본 발명이 적용될 수 있음을 알 것이다.
라인길이발생부(450)는 에러(ER)를 자동보정한 보정에러(ERAR)와 현재 카운팅수(HCNT)에 응답하여 현재 라인길이(LLEN)를 발생하다. 라인길이발생부(450)는 자동회귀분석(auto regression)을 이용하여 에러(ER)를 보정하여 보정에러(ERAR)를 발생한다.
이하에서는 도 4 내지 도 7을 참조하여, 본 발명의 실시예에 따른 동기검출장치의 구체적인 구조 및 동작에 대해 상세히 설명한다.
도 5는 도 4의 카운팅부의 블록도이다. 상술한 바와 같이 카운팅부(410)는 클록신호(미도시)에 응답하여 소정의 카운팅수(HTOT)까지 카운팅한다. 이 때 클록신호(미도시)의 주파수는 동기지시신호(HSFLAG)의 제 1 레벨에서 다음 제 1 레벨 사이의 구간동안 카운팅수(HTOT: N1 또는 N2) 만큼 카운팅이 수행되도록 결정되는 것이 바람직하다.
한편 카운팅부(410)는 카운팅값(HCNT)이 카운팅수(HTOT)와 같아질 때 카운팅리셋신호(HRST)를 인에이블시키며, 인에이블된 카운팅리셋신호(HRST)에 응답하여 리셋된다. 이 때, 카운팅부(410)가 리셋되는 값은 0이 아니라, 카운팅수(HTOT)와 다음동기시작신호(HSSTRT)의 차이값이다. 다음동기시작신호(HSSTRT)는 현재 라인길이(LLEN)에 응답하여 발생되는 값으로, 에러검출부(430)를 설명하는 부분에서 상세히 설명한다.
상술한 바와 같이, 카운팅부(410)는 0이 아닌 카운팅수(HTOT)와 다음동기시작신호(HSSTRT)의 차이값으로 리셋되므로, 본 발명의 실시예에 따른 동기검출장치는 동기검출이 잘못된 경우에도 빠르게 동기검출의 오류를 바로잡을 수 있는 장점이 있다.
이하 도 5를 참조하여 카운팅부(410)의 구체적인 실시예에 대해 설명한다. 카운팅부(410)는 제 1 가산부(411), 제 2 가산부(413), 멀티플렉서(415) 및 플립플롭을 구비한다. 제 1 가산부(411)는 카운팅값(HCNT)에 1을 가산함으로써 카운팅이 수행되도록 한다. 제 2 가산부는 카운팅수(HTOT)와 다음동기시작신호(HSSTRT)의 차이를 출력한다.
멀티플렉서(415)는 카운팅리셋신호(HRST)에 응답하여 제 1 가산부(411)의 출력과 제 2 가산부(413)의 출력 중 하나를 선택한다. 상술한 바와 같이 인에이블된 카운팅리셋신호(HRST)에 응답하여 제 2 가산부(413)의 출력이 선택되어 출력된다. 플립플롭(417)은 클록신호(미도시)에 응답하여 멀티플렉서(415)의 출력을 갱신하여 저장한다.
도 6은 도 4의 에러검출부의 블록도이다. 상술한 바와 같이 에러검출부(430)는 동기지시신호(HSFLAG)가 제 1 레벨일 때, 즉 동기지시신호(HSFLAG)가 인에이블일 때, 이전 라인길이(LLEN)와 오프셋(OFFSET)이 가산된 수정라인길이와 카운팅수(HTOT)를 비교하여, 그 차이를 에러(ER)로 출력한다. 또한 에러검출부(430)는 수정라인길이의 정수부분을 다음동기시작신호(HSSTRT)로 출력하고 수정라인길이의 소수부분을 오프셋(OFFSET)으로 결정한다.
이하 도 6을 참조하여 에러검출부(430)의 구체적인 실시예에 대해 설명한다. 에러 검출부(430)는 오프셋 가산부(431), 에러검출저장부(433) 및 비교부(435)를 구비한다. 오프셋 가산부(431)는 이전 라인길이(LLEN)와 오프셋을 가산하여 수정라인길이를 발생한다. 도 6에 도시된 바와 같이, 수정라인길이의 정수부분은 다음동기시작신호(HSSTRT)로 결정되고 수정라인길이의 소수부분은 오프셋(OFFSET)으로 결정된다.
에러검출저장부(433)는 동기지시신호(HSFLAG)에 응답하여 현재 카운팅값 (HCNT)과 수정라인길이를 각각 갱신하여 저장한다. 즉, 동기지시신호(HSFLAG)의 이전 제 1 레벨에서 저장된 카운팅값(HCNT)과 오프셋 저장부의 출력, 즉 수정라인길이는, 동기지시신호(HSFLAG)가 제 1 레벨일 때의 카운팅부(410)에서 카운팅된 카운팅값(HCNT)과 오프셋 가산부(431)의 출력으로 갱신된다. 에러검출저장부(433)는 카운팅값(HCNT)와 오프셋 가산부(431)의 출력을 갱신하여 저장하므로, 플립플롭인 것이 바람직하다.
비교부(435)는 에러검출저장부(433)에 저장된 현재 카운팅값(HCNT)과 수정라인길이를 비교하여 에러(ER)를 출력한다. 상술한 바와 같이 에러검출저장부(433)는 동기지시신호(HSFLAG)가 제 1 레벨일 때마다 갱신되므로, 에러(ER) 또한 동기지시신호(HSFLAG)가 제 1 레벨일 때마다 계산된다.
도 7은 도 4의 라인길이발생기의 블록도이다. 라인길이발생부(450)는 에러보정부(451) 및 라인길이 출력부(453)를 구비한다. 에러보정부(451)는 에러(ER)와 이전 보정에러(ERAR)에 응답하여 보정에러(ERAR)를 발생한다. 에러(ER)를 보정하는 이유는 라인길이를 발생하는데 이용되는 에러값이 급격하게 변하는 것을 방지하기 위한 것이다.
본 발명의 실시예에서 에러보정부(451)는 자동회귀분석(auto regression)을 이용하여 보정에러(ERAR)를 발생한다. 자동회귀분석은 다음 수학식을 이용하여 수행된다.
보정에러 = (제 1 가중치 ㅧ 이전 보정에러 + 에러)/제 2 가중치
여기서, 제 1 가중치는 127이고 제 2 가중치는 128인 것이 바람직하다.
라인길이 출력부(453)는 카운팅수(HTOT)와 보정에러(ERAR)의 차이를 현재 라인길이(LLEN)로 출력한다. 도 7에 도시된 바와 같이, 라인길이 출력부는 보정에러(ERAR)의 음의 값과 카운팅수(HTOT)를 가산하는 가산기로 구현될 수 있다.
한편 도 4에 도시된 바와 같이, 동기검출장치(400)는 동기지시신호(HSFLAG)에 응답하여 연속해서 발생되는 카운팅값(HCNT)과 라인길이(LLEN)에 응답하여 동기신호(HSYNC)를 발생하는 동기신호발생부(470)를 더 구비할 수 있다.
동기지시신호(HSFLAG)가 제 1 레벨일 때 카운팅부(410)에서 발생되는 현재 카운팅값(HCNT)은 실질적으로 동기위치를 나타낸다. 따라서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 카운팅값(HCNT)과 현재 라인길이(LLEN)를 이용하여 동기위치, 즉 동기시간정보를 나타내는 동기신호(HSYNC)를 발생할 수 있음을 알 수 있을 것이다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 동기검출장치는 입력영상신호와 무관한 외 부클록을 이용하여 라인길이를 검출하고 이를 이용하여 동기위치를 검출함으로써, 잡음 등에 의해 입력영상신호가 왜곡된 경우에도 정확하게 동기위치를 검출할 수 있는 장점이 있다.
또한, 본 발명의 실시예에 따른 동기검출장치는 PLL을 이용하는 아날로그 방식 대신 디지털 방식으로 동기를 검출하므로, 반도체 공정에 있어서 면적을 줄일 수 있으며, 온도나 보드 상황과 같은 외부요인에 의한 성능변화를 방지할 수 있는 장점이 있다.

Claims (11)

  1. 클록신호에 응답하여 소정의 카운팅수까지 카운팅하는 카운팅부;
    제 1 레벨의 동기지시신호에 응답하여 상기 카운팅부의 현재 카운팅값과 이전 라인길이와의 차이를 에러로서 발생하는 에러검출부;
    상기 에러를 자동보정한 보정에러와 상기 카운팅수에 응답하여 현재 라인길이를 발생하는 라인길이발생부를 구비하며,
    상기 동기지시신호는 입력신호에 포함된 동기펄스의 하강에지 또는 상승에지에서 제 1 레벨이며, 그 이외의 구간에서는 제 2 레벨인 것을 특징으로 하는 동기검출장치.
  2. 제 1 항에 있어서, 상기 에러검출부는,
    상기 이전 라인길이와 소정의 오프셋이 가산된 수정라인길이와 상기 카운팅수와의 차이를 에러로 출력하며,
    상기 수정라인길이의 정수부분을 다음동기시작신호로 출력하고 상기 수정라인길이의 소수부분을 상기 오프셋으로 결정하는 것을 특징으로 하는 동기검출장치.
  3. 제 2 항에 있어서, 상기 에러 검출부는,
    상기 오프셋과 상기 이전 라인길이를 가산하여 수정라인길이를 발생하는 오프셋 가산부;
    상기 동기지시신호에 응답하여 상기 현재 카운팅값과 상기 수정라인길이를 갱신하여 저장하는 에러검출저장부; 및
    상기 에러검출저장부에 저장된 현재 카운팅값과 상기 수정라인길이를 비교하여 에러를 출력하는 비교부를 구비하는 것을 특징으로 하는 동기검출장치.
  4. 제 3 항에 있어서, 상기 에러검출저장부는,
    플립플롭인 것을 특징으로 하는 동기검출장치.
  5. 제 1 항에 있어서, 상기 라인길이발생부는,
    상기 에러와 이전 보정에러에 응답하여 상기 보정에러를 발생하는 에러보정부; 및
    상기 카운팅수와 상기 보정에러의 차이를 상기 현재 라인길이로 출력하는 라인길이 출력부를 구비하는 것을 특징으로 하는 동기검출장치.
  6. 제 5 항에 있어서, 상기 에러보정부는,
    자동회귀분석(auto regression)을 이용하여 상기 보정에러를 발생하는 것을 특징으로 하는 동기검출장치.
  7. 제 6 항에 있어서, 상기 자동회귀분석은 다음 수학식
    보정에러 = (제 1 가중치 ㅧ 이전 보정에러 + 에러)/제 2 가중치
    을 이용하여 수행되는 것을 특징으로 하는 동기검출장치.
  8. 제 1 항에 있어서, 상기 카운팅부는,
    상기 카운팅값이 상기 카운팅수와 같아질 때 발생되는 카운팅리셋신호에 응답하여 상기 카운팅수와 다음동기시작신호의 차이값으로 리셋되는 것을 특징으로 하는 동기검출장치.
  9. 제 1 항에 있어서,
    상기 동기지시신호에 응답하여 연속해서 발생되는 카운팅값과 라인길이에 응답하여 동기신호를 발생하는 동기신호발생부를 더 구비하는 것을 특징으로 하는 동기검출장치.
  10. 제 1 항에 있어서, 상기 카운팅수는,
    NTSC 방식에서 858인 것을 특징으로 하는 동기검출장치.
  11. 제 1 항에 있어서, 상기 카운팅수는,
    PAL 방식에서 864인 것을 특징으로 하는 동기검출장치.
KR1020060011776A 2006-02-07 2006-02-07 동기검출장치 KR100790979B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060011776A KR100790979B1 (ko) 2006-02-07 2006-02-07 동기검출장치
US11/671,815 US8040435B2 (en) 2006-02-07 2007-02-06 Apparatus for detecting synchronization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011776A KR100790979B1 (ko) 2006-02-07 2006-02-07 동기검출장치

Publications (2)

Publication Number Publication Date
KR20070080450A true KR20070080450A (ko) 2007-08-10
KR100790979B1 KR100790979B1 (ko) 2008-01-02

Family

ID=38333659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011776A KR100790979B1 (ko) 2006-02-07 2006-02-07 동기검출장치

Country Status (2)

Country Link
US (1) US8040435B2 (ko)
KR (1) KR100790979B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463865B (zh) * 2007-11-23 2014-12-01 Mstar Semiconductor Inc 多切割之水平同步訊號之產生裝置及方法
JP5172486B2 (ja) * 2008-06-12 2013-03-27 パナソニック株式会社 同期点検出方法及び通信装置
JPWO2010113378A1 (ja) * 2009-04-03 2012-10-04 パナソニック株式会社 水平同期生成回路、映像信号処理ｌｓｉおよび映像システム
CN105182405B (zh) * 2015-03-04 2016-11-09 中石化石油工程技术服务有限公司 频率域低频补偿扫描信号的设计方法
US10992843B2 (en) * 2017-08-28 2021-04-27 Novatek Microelectronics Corp. Video interface conversion apparatus and operation method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500930A (en) * 1982-05-26 1985-02-19 Rca Corporation Television signal standards conversion using a helical scan VTR
KR0138345B1 (ko) * 1993-08-18 1998-05-15 김광호 디지탈 자동주파수조정(afc) 방법 및 장치
KR0143530B1 (ko) * 1994-03-08 1998-07-15 김광호 디지탈 자동 주파수 조정장치
US5844622A (en) 1995-12-12 1998-12-01 Trw Inc. Digital video horizontal synchronization pulse detector and processor
CN1192602C (zh) * 1996-05-03 2005-03-09 三星电子株式会社 适于音节文字的观众选择型字幕播放和接收方法及其装置
DE19737326A1 (de) * 1997-08-27 1999-03-04 Thomson Brandt Gmbh Verfahren zur Gewinnung von Zeilensynchronisationsinformationen aus einem Videosignal und Vorrichtung zur Durchführung des Verfahrens
US6330034B1 (en) * 1997-10-31 2001-12-11 Texas Instruments Incorporated Color phase-locked loop for video decoder
JPH10257351A (ja) * 1998-04-03 1998-09-25 Nippon Hoso Kyokai <Nhk> 水平同期信号再生装置
KR100498433B1 (ko) 1998-06-30 2006-02-28 삼성전자주식회사 디지탈 회로를 이용한 수평동기신호 발생장치 및 방법
AU6347700A (en) * 1999-07-13 2001-04-24 Chromavision Medical Systems, Inc. Apparatus for counting color transitions and areas in real time camera images
US6833875B1 (en) * 1999-09-02 2004-12-21 Techwell, Inc. Multi-standard video decoder
US20030016403A1 (en) * 2001-07-13 2003-01-23 Carlson Gerard J. Characterization of a scan line produced from a facet of a scanning device
US6635864B2 (en) * 2001-07-13 2003-10-21 Hewlett-Packard Development Company, L.P. Measurement and correction of a scan line length error
KR100484183B1 (ko) * 2002-12-04 2005-04-20 삼성전자주식회사 수평 동기 신호 변동을 제어하는 영상 재생 장치 및 그 방법
US7173668B2 (en) 2003-07-18 2007-02-06 Texas Instruments Incorporated Equilibrium based horizontal sync detector for video decoder
KR20050093453A (ko) * 2004-03-19 2005-09-23 엘지전자 주식회사 동기신호 보상장치

Also Published As

Publication number Publication date
KR100790979B1 (ko) 2008-01-02
US8040435B2 (en) 2011-10-18
US20070182850A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
US7969507B2 (en) Video signal receiver including display synchronizing signal generation device and control method thereof
KR100790979B1 (ko) 동기검출장치
US8233092B2 (en) Video signal processing device
JPS6231289A (ja) テレビジヨン表示方式
KR100734310B1 (ko) 영상 신호 처리 장치의 동기 검출기 및 그 동기 검출기를포함하는 동기 선택 장치
KR20000029949A (ko) 디지털표시장치용위상동기루프회로
TWI463865B (zh) 多切割之水平同步訊號之產生裝置及方法
KR100510148B1 (ko) 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
JP4812693B2 (ja) 撮像装置におけるフレーム同期方法および装置
JP4541452B2 (ja) 遅延補正回路
US7671923B2 (en) Digital processing system and method for tracking subcarrier included in video signal
US20100066908A1 (en) Synchronizing-signal generating device
US6801706B1 (en) Jitter correcting apparatus and method for video signals
JP4757690B2 (ja) Ｐｌｌシステム及び車載用テレビジョンシステム
KR100661167B1 (ko) 픽셀 클럭을 고정한 영상 신호 수신장치 및 그 제어방법
JP2794693B2 (ja) 水平偏向回路
KR100363098B1 (ko) 비디오 카세트 레코더(ｖｃｒ) 신호 검출장치 및 방법
JP2002016819A (ja) ビデオデコーダ
KR100866571B1 (ko) 동기신호 보정 장치 및 방법
KR0143973B1 (ko) 티브이 모니터상의 캐릭터 편차 보정회로
JP3024724B2 (ja) スキュー検出回路
JP2962391B2 (ja) Ｐｌｌ回路
JP2013098635A (ja) バーストクロック発生回路
JP2007288526A (ja) Ｐｌｌ回路およびこれを用いたドットクロック発生回路
KR19990018314A (ko) 티브이 수상기의 화면 왜곡 보정장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee