JP2013098635A - バーストクロック発生回路 - Google Patents

Abstract

【課題】バーストクロック信号を安定に生成できるバーストクロック発生回路を提供する。
【解決手段】このバーストクロック発生回路では、複合映像信号における各垂直帰線期間のうちの垂直同期期間では位相ロックフィルタ４の応答速度を０に設定し、各垂直帰線期間のうちの垂直同期期間を除く期間では位相ロックフィルタ４の応答速度を比較的速い速度ｖ１に設定し、複合映像信号における垂直帰線期間以外の表示期間では位相ロックフィルタ４の応答速度を比較的遅い通常の速度ｖ２に設定する。したがって、標準でない複合映像信号が入力された場合でも、バーストクロック信号を安定に生成できる。
【選択図】図３

Description

この発明はバーストクロック発生回路に関し、特に、複合映像信号に含まれるバースト信号に同期したバーストクロック信号を生成するバーストクロック発生回路に関する。

ＮＴＳＣ（National Television System Committee）方式やＰＡＬ（Phase Alternating Line standard）方式の複合映像信号を、ベースバンド信号である輝度信号と色差信号に分離するとき、複合映像信号に含まれるバースト信号に同期したバーストクロック信号を生成する必要がある。

従来のバーストクロック発生回路は、制御電圧に応じた周波数のバーストクロック信号を生成する電圧制御型発振器と、バースト信号とバーストクロック信号との位相誤差を検出し、検出した位相誤差を示す信号を出力する位相検波回路と、位相検波回路の出力信号を積分し、その積分値に基づいて制御電圧を生成する制御電圧発生回路とを備えている（たとえば、特許文献１，２）。

特開２００５−８００２６号公報 特開２０００−２８７２２０号公報

従来のバーストクロック発生回路は、規格に準拠した標準の複合映像信号が入力された場合は特性的に問題なく動作するが、標準でない複合映像信号が入力された場合は、バーストクロック信号を安定に生成することができなかった。標準でない複合映像信号としては、たとえば、フィールド単位でバースト信号の位相が不連続になる複合映像信号や、ＶＴＲの巻き戻し／早送りなどによって一定間隔でバースト信号が異常になる複合映像信号や、コピーガード信号が重畳された複合映像信号がある。

それゆえに、この発明の主たる目的は、標準でない複合映像信号が入力された場合でもバーストクロック信号を安定に生成することが可能なバーストクロック発生回路を提供することである。

この発明に係るバーストクロック発生回路は、制御電圧に応じた周波数のバーストクロック信号を生成する電圧制御型発振器と、複合映像信号における各１水平期間のうちのバースト期間に設けられたバースト信号とバーストクロック信号との位相誤差を検出し、検出した位相誤差を示す信号を出力する位相検波回路と、位相検波回路の出力信号を積分し、その積分値に基づいて制御電圧を生成する、応答速度の変更が可能な制御電圧発生回路と、複合映像信号における各垂直帰線期間のうちの垂直同期期間を含む第１の期間では制御電圧発生回路の応答速度を０に設定し、各垂直帰線期間のうちの第１の期間を除く第２の期間では制御電圧発生回路の応答速度を第１の速度に設定し、複合映像信号における垂直帰線期間以外の表示期間では制御電圧発生回路の応答速度を第１の速度よりも遅い第２の速度に設定する制御回路とを備えたものである。

この発明に係るバーストクロック発生回路では、複合映像信号における各垂直帰線期間のうちの垂直同期期間を含む第１の期間では、バースト信号が設けられていないので、制御電圧発生回路の応答速度を０に設定する。また、各垂直帰線期間のうちの第１の期間を除く第２の期間では制御電圧発生回路の応答速度を、表示期間よりも速い第１の速度に設定するので、フィールド単位でバースト信号の位相が不連続になる場合でも、表示期間の開始までに位相誤差をなくすことができる。また、複合映像信号における垂直帰線期間以外の表示期間では制御電圧発生回路の応答速度を第１の速度よりも遅い第２の速度に設定するので、ＶＴＲの巻き戻し／早送りやコピーガード信号によってバースト信号が異常になった場合でも、過敏に反応することがない。したがって、標準でない複合映像信号が入力された場合でもバーストクロック信号を安定に生成することができる。

この発明の実施の形態１によるバーストクロック発生回路の構成を示すブロック図である。 図１に示したバーストクロック発生回路の動作を例示するタイムチャートである。 図１に示したバーストクロック発生回路の動作を例示する他のタイムチャートである。 実施の形態１の比較例を示すブロック図である。 図４に示したバーストクロック発生回路の問題点を説明するためのタイムチャートである。 図４に示したバーストクロック発生回路の問題点を説明するための他のタイムチャートである。 この発明の実施の形態２によるバーストクロック発生回路の構成を示すブロック図である。 この発明の実施の形態３によるバーストクロック発生回路の構成を示すブロック図である。 実施の形態３の効果を示すタイムチャートである。

［実施の形態１］
本発明の実施の形態１によるバーストクロック発生回路は、図１に示すように、水平同期分離回路１、バースト期間生成回路２、位相検波回路３、位相ロックフィルタ４、電圧制御型発振器（ＶＣＯ）５、垂直同期分離回路６、信号発生回路７、および制御回路８を備える。このバーストクロック発生回路は、複合映像信号における各１水平期間のうちのバースト期間に設けられたバースト信号に同期したバーストクロック信号を生成するものである。

複合映像信号における各１水平期間には、図２（ａ）に示すように、水平同期パルス、バースト信号、および画像信号が設けられている。水平同期パルスとバースト信号は、１水平期間のうちの水平帰線期間に設けられている。水平同期パルスは、１水平期間の開始を示す信号である。バースト信号は、カラー信号を正しく復調し再現するための位相の基準となる信号であり、所定周波数の正弦波状の信号である。画像信号は、１ライン分の画像を示す信号である。

水平同期分離回路１は、複合映像信号から水平同期パルスを分離して水平同期信号を生成する。水平同期信号は、図２（ｂ）に示すように、各１水平期間の開始時に所定時間だけ「Ｈ」レベルにされる。

バースト期間生成回路２は、水平同期分離回路１によって生成された水平同期信号に同期して、バースト信号が設けられている期間を示すバースト期間信号を生成する。バースト期間生成回路２は、たとえば、水平同期信号を遅延させた信号のパルス幅を調整してバースト期間信号を生成する。バースト期間信号は、図２（ｃ）に示すように、各１水平期間においてバースト信号が設けられている期間だけ「Ｈ」レベルにされる。

位相検波回路３は、バースト期間信号が「Ｈ」レベルにされている期間において、電圧制御型発振器５で生成されたバーストクロック信号と、複合映像信号に含まれるバースト信号との位相誤差を検出し、検出した位相誤差を示す位相誤差信号を出力する。

位相誤差信号は、たとえば、位相誤差に応じたレベルの電流信号である。バーストクロック信号の位相がバースト信号よりも進んでいる場合は、位相誤差信号は負の電流となり、バーストクロック信号の位相がバースト信号よりも遅れている場合は、位相誤差信号は正の電流となる。また、バーストクロック信号とバースト信号の位相差が大きいほど位相誤差信号の電流値が増大し、バーストクロック信号とバースト信号の位相差が小さいほど位相誤差信号の電流値が減少する。

位相ロックフィルタ（制御電圧発生回路）４は、積分回路を含み、位相誤差信号を積分し、その積分値に基づいて制御電圧を生成する。電圧制御型発振器５は、制御電圧に応じた周波数のバーストクロック信号を生成する。このバーストクロック信号は、位相検波回路３にフィードバックされる。これにより、バーストクロック信号は、図２（ｄ）に示すように、バースト信号と同じ周波数を有し、バースト信号と位相が一致した正弦波状の信号となる。位相ロックフィルタ４の応答速度は、変更可能になっており、複合映像信号の各１垂直期間において３段階で変更される。

すなわち、複合映像信号では、図３（ａ）に示すように、垂直帰線期間と表示期間が交互に配置されている。表示期間は、複数の水平期間含み、１つの画像を画面に描画するための期間である。垂直帰線期間は、複合映像信号の各１垂直期間の先頭に挿入される。垂直帰線期間は、１つの画像を描画するために上部から下部まで画面を走査した電子銃が、次の画像を描画するために画面の上部に移動するための期間である。たとえば垂直周波数が５９．９４ＨｚであるＮＴＳＣ方式の場合、１〜２１番の水平期間が垂直帰線期間とされている。垂直帰線期間の信号は画像として表示されることはないので、垂直帰線期間の複合映像信号には、制御用の信号、テスト信号、文字情報、その他のデジタルデータが挿入されている。

１〜９番の水平期間は、垂直同期期間とされている。１〜３番の水平期間の各々には、前置等価パルスが挿入されている。４〜６番の水平期間の各々には、垂直同期パルスが挿入されている。７〜９番の水平期間の各々には、後置等価パルスが挿入されている。１０〜２１番の水平期間の各々には、テスト信号、その他の信号が挿入されている。１〜９番の水平期間ではバースト信号は挿入されず、１０〜２１番の水平期間の各々にはバースト信号が挿入されている。２２番以降の各水平期間では、バースト信号と画像信号が挿入されている。

水平同期信号は、図３（ｂ）に示すように、垂直帰線期間でも各１水平期間の開始時に一定時間だけ「Ｈ」レベルにされる。垂直同期分離回路６は、４〜６番の水平期間の各々に挿入された垂直同期パルスに同期して垂直同期信号を生成する。垂直同期信号は、図３（ｃ）に示すように、４番の水平期間の開始時に「Ｈ」レベルに立ち上げられ、６番の水平期間の終了時に「Ｌ」レベルに立ち下げられる。

信号発生回路７は、水平同期分離回路１で生成された水平同期信号と垂直同期分離回路６で生成された垂直同期信号とに基づいて、ＶＦＬ期間信号およびＶＢＩ期間信号を生成する。ＶＦＬ期間信号は、図３（ｄ）に示すように、各垂直帰線期間のうちの垂直同期期間（時刻ｔ０〜ｔ３）だけ「Ｈ」レベルにされる信号である。ＶＢＩ期間信号は、図３（ｅ）に示すように、各垂直帰線期間のうちの垂直同期期間以外の期間（時刻ｔ３〜ｔ４）だけ「Ｈ」レベルにされる信号である。

垂直同期期間の開始時刻ｔ０から垂直同期信号の立ち上がりエッジ（時刻ｔ１）までの時間Ｔ１は、３水平期間分の時間と定められている。また、垂直同期信号の立ち上がりエッジ（時刻ｔ１）から垂直同期期間の終了時刻（時刻ｔ３）までの時間Ｔ２は、６水平期間分の時間と定められている。各垂直帰線期間のうちの垂直同期期間以外の期間（時刻ｔ３〜ｔ４）の時間Ｔ３は、１２水平期間分の時間と定められている。たとえば、ＶＦＬ期間信号は、垂直同期信号の立ち上がりエッジと、所定時間Ｔ１，Ｔ２とに基づいて生成される。ＶＢＩ期間信号は、垂直同期信号の立ち上がりエッジと、所定時間Ｔ２，Ｔ３とに基づいて生成される。

制御回路８は、ＶＦＬ期間信号およびＶＢＩ期間信号に基いて、位相ロックフィルタ４の応答速度を制御する。図３（ｆ）に示すように、ＶＦＬ期間信号が「Ｈ」レベルである期間は、位相ロックフィルタ４の応答速度は０に設定され、位相ロックフィルタ４の出力電圧はＶＦＬ期間信号が「Ｈ」レベルに立ち上げられる直前のレベルに維持される。

また、ＶＢＩ期間信号が「Ｈ」レベルである期間は、位相ロックフィルタ４の応答速度は比較的速い速度ｖ１に設定される。また、ＶＦＬ期間信号およびＶＢＩ期間信号がともに「Ｌ」レベルにされる表示期間は、位相ロックフィルタ４の応答速度は比較的遅い通常の速度ｖ２に設定される。たとえば、ｖ１は、ｖ２の約４倍に設定される。位相ロックフィルタ４の応答速度は、たとえば位相ロックフィルタ４の時定数を変更することにより、変更される。

本実施の形態１では、複合映像信号における各垂直帰線期間のうちの垂直同期期間では、バースト信号が設けられていないので、位相ロックフィルタ４の応答速度を０に設定する。また、各垂直帰線期間のうちの垂直同期期間以外の期間では、位相ロックフィルタ４の応答速度を通常よりも速い速度ｖ１に設定するので、フィールド単位でバースト信号の位相が不連続になる場合でも、表示期間の開始までに位相誤差をなくすことができる。また、表示期間では、位相ロックフィルタ４の応答速度を通常の速度ｖ２に設定するので、ＶＴＲの巻き戻し／早送りやコピーガード信号によってバースト信号が異常になった場合でも、過敏に反応することがない。したがって、標準でない複合映像信号が入力された場合でもバーストクロック信号を安定に生成することができる。

なお、本実施の形態１では、本願発明が垂直周波数が５９．９４ＨｚであるＮＴＳＣ方式の複合映像信号に適用された場合について説明したが、これに限るものではなく、本願発明は他の複合映像信号、たとえば垂直周波数が５０ＨｚであるＰＡＬ方式の複合映像信号にも適用可能であることは言うまでもない。

［比較例］
図４は実施の形態１の比較例を示すブロック図であって、図１と対比される図である。図４を参照して、このバーストクロック発生回路が図１のバーストクロック発生回路と異なる点は、垂直同期分離回路６、信号発生回路７、および制御回路８が除去され、位相ロックフィルタ４が位相ロックフィルタ１０で置換されている点である。

位相ロックフィルタ１０は、位相ロックフィルタ４と同様に、位相誤差信号を積分して制御電圧を生成するが、位相ロックフィルタ１０の応答速度は通常の速度ｖ２に固定されている。比較例のバーストクロック発生回路は、規格に準拠した標準の複合映像信号が入力された場合は、特性的に問題なく動作する。この場合は図５（ａ）に示すように、位相ロックフィルタ１０で生成された制御電圧ＶＣは、ほぼ一定値に安定する。

しかし、バーストクロック発生回路には標準の複合映像信号だけが入力されるとは限らない。たとえば、フィールド単位でバースト信号の位相が不連続になる複合映像信号が入力される場合がある。この場合は図５（ｂ）に示すように、各垂直帰線期間でバースト信号とバーストクロック信号の位相誤差が発生し、制御電圧ＶＣが所定値から外れてしまう。比較例では、位相ロックフィルタ１０の応答速度が比較的遅い通常の速度ｖ２に固定されているので、図５（ｂ）に示すように、垂直帰線期間内に制御電圧ＶＣを所定値にすることができない。このため、表示期間でも制御電圧ＶＣが変化し（点線で囲まれた部分）、良好なカラー画像を表示することができない。

この問題を解決する方法としては、位相ロックフィルタ１０の応答速度を通常よりも速い速度ｖ１に固定する方法が考えられる。この方法によれば、図５（ｃ）に示すように、垂直帰線期間内に制御電圧ＶＣを所定値に到達させることができる。しかし、この方法では、以下の問題がある。

バーストクロック発生回路に、ＶＴＲの巻き戻し／早送りなどによって一定間隔でバースト信号が異常になる複合映像信号や、コピーガード信号が重畳された複合映像信号が入力される場合がある。この場合は図６（ａ）に示すように、表示期間内においてバースト信号が一定の時間間隔で短時間だけ異常になる。

位相ロックフィルタ１０の応答速度が通常の速度ｖ２に設定されている場合は、図６（ｂ）に示すように、バースト信号が短時間だけ変動しても制御電圧ＶＣはほどんど変動しない。しかし、位相ロックフィルタ１０の応答速度が通常よりも速い速度ｖ１に設定されている場合は、図６（ｃ）に示すように、バースト信号が短時間だけ変動しても制御電圧ＶＣが変動してしまい、良好なカラー画像を表示することができない。

つまり、比較例のバーストクロック発生回路では、位相ロックフィルタ１０の応答速度が一定値に固定されているので、標準でない複合映像信号が入力された場合はバーストクロック信号を安定に生成することができない。

これに対して本実施の形態１では、複合映像信号の期間に応じて位相ロックフィルタ４の応答速度を適値に切換えるので、図５（ｃ）および図６（ｂ）で示すように制御電圧ＶＣを安定に生成することができる。したがって、標準でない複合映像信号が入力された場合でも、バーストクロック信号を安定に生成することができる。

［実施の形態２］
水平同期信号および垂直同期信号の同期が安定していない場合では、各同期信号において本来パルスが存在すべき位置にパルスが存在しない欠落状態や、逆に、各同期信号において本来パルスが存在しない位置にパルスが存在する多発状態が発生する。この場合は、実施の形態１のバーストクロック発生回路ではＶＦＬ期間信号およびＶＢＩ期間信号が正常に生成されなくなり、比較例よりも性能が劣化してしまう。この実施の形態２では、この問題の解決が図られる。

図７は、この発明の実施の形態２によるバーストクロック発生回路の構成を示すブロック図であって、図１と対比される図である。図７を参照して、このバーストクロック発生回路が図１のバーストクロック発生回路と異なる点は、同期安定判定回路１１が追加されている点である。

同期安定判定回路１１は、水平同期信号および垂直同期信号の同期が安定している場合は信号φ１１を「Ｌ」レベルにし、水平同期信号および垂直同期信号の同期が安定していない場合は信号φ１１を「Ｈ」レベルにする。

制御回路８は、信号φ１１が「Ｌ」レベルである場合は実施の形態１と同様に動作し、信号φ１１が「Ｈ」レベルである場合は位相ロックフィルタ４の応答速度を通常の速度ｖ２に固定する。

この実施の形態２では、水平同期信号および垂直同期信号の同期が安定しない場合は、位相ロックフィルタ４の応答速度を通常の速度ｖ２に固定する。したがって、実施の形態１と同じ効果が得られる他、同期信号の同期が安定しない場合でも従来と同じ性能が得られる。

なお、この実施の形態２では、同期安定判定回路１１は水平同期信号および垂直同期信号の同期が安定しているか否かを判定したが、水平同期信号の同期が安定しているか否かだけを判定してもよいし、垂直同期信号の同期が安定しているか否かだけを判定してもよい。

［実施の形態３］
上述のように、バーストクロック発生回路に、ＶＴＲの巻き戻し／早送りなどによって一定間隔でバースト信号が異常になる複合映像信号や、コピーガード信号が重畳された複合映像信号が入力された場合は、表示期間内においてバースト信号が一定の時間間隔で短時間だけ異常になる。実施の形態１では、表示期間における位相ロックフィルタ４の応答速度を比較的遅い速度ｖ２に設定して、バースト信号の異常に過敏に反応しないようにした。しかし、位相ロックフィルタ４の応答速度を遅くすると、通常レベルのノイズに対する応答が遅延してしまう。この実施の形態３では、この問題が解決される。

図８は、この発明の実施の形態３によるバーストクロック発生回路の構成を示すブロック図であって、図１と対比される図である。図８を参照して、このバーストクロック発生回路が図１のバーストクロック発生回路と異なる点は、異常検出回路１２が追加されている点である。

異常検出回路１２は、位相検波回路３と位相ロックフィルタ４との間に設けられ、位相検波回路３からの位相誤差信号のレベル変化が正常範囲内か否かを判別し、正常範囲内である場合は位相誤差信号を通過させ、正常範囲内でない場合（異常な場合）は位相誤差信号の通過を禁止する。位相誤差信号の通過が禁止されると、位相ロックフィルタ４では制御電圧ＶＣの更新が停止される。

図９（ａ）〜（ｅ）は、実施の形態３の効果を示すタイムチャートである。図９（ａ）に示すように、表示期間においてバースト信号が一定の時間間隔で短時間だけ異常になるものとする。位相誤差信号Ｉｅは、図９（ｂ）に示すように、バースト信号の異常に応答して突発的に異常に変化する。

実施の形態１のバーストクロック発生回路では、表示期間における位相ロックフィルタ４の応答速度を比較的速い速度ｖ３（ｖ２＜ｖ３≦ｖ１）にすると、図９（ｃ）に示すように、位相誤差信号Ｉｅの突発的な変化に応答して制御電圧ＶＣが変動してしまう。

これに対して実施の形態３では、位相誤差信号Ｉｅのうちの突発的な変化分は異常検出回路１２によって除去されるので、制御電圧ＶＣが変動しない。このため、安定したバーストクロック信号を得ることができ、良好なカラー画像を表示することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 水平同期分離回路、２ バースト期間生成回路、３ 位相検波回路、４，１０ 位相ロックフィルタ、５ 電圧制御型発振器、６ 垂直同期分離回路、７ 信号発生回路、８ 制御回路、１１ 同期安定判定回路、１２ 異常検出回路。

Claims (4)

1. 制御電圧に応じた周波数のバーストクロック信号を生成する電圧制御型発振器と、
   複合映像信号における各１水平期間のうちのバースト期間に設けられたバースト信号と前記バーストクロック信号との位相誤差を検出し、検出した位相誤差を示す信号を出力する位相検波回路と、
   前記位相検波回路の出力信号を積分し、その積分値に基づいて前記制御電圧を生成する、応答速度の変更が可能な制御電圧発生回路と、
   前記複合映像信号における各垂直帰線期間のうちの垂直同期期間を含む第１の期間では前記制御電圧発生回路の応答速度を０に設定し、各垂直帰線期間のうちの前記第１の期間を除く第２の期間では前記制御電圧発生回路の応答速度を第１の速度に設定し、前記複合映像信号における垂直帰線期間以外の表示期間では前記制御電圧発生回路の応答速度を前記第１の速度よりも遅い第２の速度に設定する制御回路とを備える、バーストクロック発生回路。
2. さらに、前記複合映像信号から水平同期信号を生成する第１の信号発生回路と、
   前記水平同期信号から前記バースト期間を示す信号を生成する第２の信号発生回路と、
   前記複合映像信号から垂直同期信号を生成する第３の信号発生回路と、
   前記水平同期信号と前記垂直同期信号に基いて、前記第１の期間を示す信号と前記第２の期間を示す信号とを生成する第４の信号発生回路とを備え、
   前記位相検波回路は、前記バースト期間を示す信号に応答して前記バースト信号と前記バーストクロック信号の位相誤差を検出し、
   前記制御回路は、前記第１の期間を示す信号と前記第２の期間を示す信号に応答して、前記制御電圧発生回路の応答速度を０、前記第１の速度、または前記第２の速度に設定する、請求項１に記載のバーストクロック発生回路。
3. さらに、前記水平同期信号および前記垂直同期信号のうちの少なくとも一方の同期信号が安定しているか否かを判別する同期安定判定回路を備え、
   前記制御回路は、前記同期安定判定回路によって前記少なくとも一方の同期信号が安定していないと判別された場合は、前記制御電圧発生回路の応答速度を前記第２の速度に固定する、請求項２に記載のバーストクロック発生回路。
4. さらに、前記位相検波回路と前記制御電圧発生回路の間に設けられ、前記位相誤差を示す信号の変化が正常範囲内か否かを判別し、正常範囲内である場合は前記位相誤差を示す信号を通過させ、正常範囲内でない場合は前記位相誤差を示す信号の通過を禁止する異常検出回路を備える、請求項１から請求項３までのいずれかに記載のバーストクロック発生回路。

Images