KR20070078735A - 차지 펌프 회로 및 이것을 포함한 전기 기기 - Google Patents

Abstract

본 발명에 따른 차지 펌프 회로에서는, 전하 전송용 트랜지스터에 클록 신호를 전달할 때의 슬루 레이트를, 출력 전압에 따라서 절환한다. 이러한 구성으로 함으로써, 효율의 악화를 억제하면서, 전원 투입시에 발생하는 돌입 전류를 저감하는 것이 가능하게 된다.

차지 펌프 회로, 트랜지스터, 돌입 전류, 슬루 레이트, 클록 신호

Description

차지 펌프 회로 및 이것을 포함한 전기 기기{CHARGE PUMP CIRCUIT AND ELECTRIC APPLIANCE THEREWITH}

도 1은 본 발명에 따른 차지 펌프 회로의 제1 실시 형태를 도시하는 회로도.

도 2는 슬루 레이트(slew rate) 절환 제어의 일례를 도시하는 도면.

도 3은 본 발명에 따른 차지 펌프 회로의 제2 실시 형태를 도시하는 회로도.

도 4는 본 발명에 따른 차지 펌프 회로의 제3 실시 형태를 도시하는 회로도.

도 5는 본 발명에 따른 차지 펌프 회로의 제4 실시 형태를 도시하는 회로도.

도 6은 정전류 절환 제어 및 온-상태 저항 절환 제어의 일례를 도시하는 도면.

도 7은 본 발명에 따른 차지 펌프 회로의 제5 실시 형태를 도시하는 회로도.

도 8은 본 발명에 따른 차지 펌프 회로의 제6 실시 형태를 도시하는 회로도.

도 9는 종래의 차지 펌프 회로의 예를 도시하는 회로도.

도 10은 돌입 전류(rush currents) 발생의 모습을 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1: 슬루 레이트 절환부

2, CNT: 제어부

CLK: 클록 신호

CLKB: 반전 클록 신호

Vi: 입력 전압

Vo: 출력 전압

GND: 접지 전압

C1: 전하 축적용 캐패시터

Co: 출력용 캐패시터

Q1~Q5, Q1a~Q1c: 트랜지스터

DRV1, DRV2, DRV3, DRV4: 드라이버

I1: 정전류원

SW1~SW5: 스위치

본 발명은, 복수의 전하 전송용 트랜지스터를 클록 신호에 따라서 주기적으로 온/오프시켜서, 전하 축적용 캐패시터의 충방전을 행함으로써, 입력 전압으로부터 원하는 출력 전압을 생성하는 차지 펌프 회로에 관한 것이며, 본 발명은 또한 이러한 차지 펌프 회로를 포함한 전기 기기에 관한 것이다.

도 9는 종래의 차지 펌프 회로의 예를 도시하는 회로도이다. 본 도면의 차지 펌프 회로는, 복수의 전하 전송용 트랜지스터 Q1∼Q4를 클록 신호 CLK(및 반전 클록 신호 CLKB)에 따라서 주기적으로 온/오프시켜, 전하 축적용 캐패시터 C1의 충 방전을 행함으로써, 입력 전압 Vi로부터 원하는 출력 전압 Vo(≥－Vi)를 생성하는 구성으로 되어 있다. 출력 전압 Vo는 -Vi≤Vo≤0의 범위에서 임의로 설정할 수 있다.

이제, 이 회로의 부전압 출력 동작에 대해서 구체적으로 설명한다. 출력 전압 Vo를 생성하기 위해서는, 우선, 트랜지스터 Q1, Q3가 온으로 되고, 트랜지스터 Q2, Q4가 오프로 된다. 이러한 스위칭에 의해, 캐패시터 C1의 일단(A점)에는, 트랜지스터 Q1를 통해서 입력 전압 Vi가 인가되고, 캐패시터 C1의 타단(B점)은 트랜지스터 Q3을 통해서 접지된다. 이로써, 캐패시터 C1은, 양단 전위차가 입력 전압 Vi과 동일해질 때까지 충전된다.

캐패시터 C1의 충전 완료 후에는, 트랜지스터 Q1, Q3이 오프로 되고, 트랜지스터 Q2, Q4이 온으로 된다. 이러한 스위칭에 의해, A점은 트랜지스터 Q2을 통해서 접지된다. 이로써, A점 전위는 입력 전압 Vi로부터 접지 전압 GND까지 인하할 수 있다. 여기에서, 캐패시터 C1의 전번(前番)의 충전에 의해, 캐패시터 C1의 양단 간에는, 입력 전압 Vi과 거의 동일한 전위차가 공급되고, 이 때문에 A점 전위에 전술한 변동이 발생하면, B점 전위는 접지 전압 GND로부터 부전압 -Vi까지 인하할 수 있다. 이 때, B점은 트랜지스터 Q4을 통해서 출력 전압 인출 단과 도통 상태에 있으므로, 캐패시터 C1의 전하가 출력용 캐패시터 Co에 이동함으로써, 출력 전압 인출 단의 전위가 부전압 -Vi까지 인하할 수 있다.

전술한 종래의 차지 펌프 회로의 일반적으로 인지되는 단점은, 전원 투입시에 캐패시터 C1에 유입되는 돌입 전류의 발생이다(도 10 참조). 이러한 이유로, 종래의 차지 펌프 회로에서는, Q1∼Q4으로서 고용량 트랜지스터를 사용함으로써, 돌입 전류에 의한 소자파괴나 이상발열이 발생하지 않도록 할 필요가 있다. 이것이 칩 면적 저감을 방해하는 요인으로 되고 있다. 다른 단점으로서, 차지 펌프 회로는, 대전류에 의한 래치 업 특성이 검증된 프로세스에 의해 제조될 필요가 있다. 이것은 가능한 제조 프로세스의 선택을 불필요하게 제한한다. 다른 단점으로서, 하드디스크 드라이브의 마이너스(negative) 전원 장치 등, 고임피던스 전원계를 가지는 시스템에서는, 돌입 전류가 발생하면, 목표 전기 기기에의 공급 전압이 부족해지기 때문에, 그 동작이 불안정해진다.

이들 단점을 해결하는 수단으로서, 종래부터, 정전류 회로를 이용해서 캐패시터에의 돌입 전류를 제한하는 차지 펌프 회로가 제안되었다(예를 들면, 일본 공개 특허 공보 제2005-57969호 참조).

확실히, 일본 공개 특허 공보 제2005-57969호에 기재된 종래 기술에 의하면, 전원 투입시에 발생하는 돌입 전류의 저감을 도모하는 것이 가능하다.

그러나, 이 종래 기술에서는, 차지 펌프 회로를 통하는 전류 경로에, 전하 전송용 트랜지스터 Q1∼Q4 이외에, 정전류 회로의 제공을 요구한다는 단점이 있다. 이 때문에, 전체 회로의 온-상태 저항이 높아져서, 효율의 악화가 초래된다.

본 발명의 목적은, 효율의 악화를 억제하면서, 전원 투입시에 발생하는 돌입 전류를 저감하는 것이 가능한 차지 펌프 회로 및 이러한 차지 펌프 회로를 포함한 전기 기기를 제공하기 위한 것이다.

상기 목적을 달성하기 위해, 본 발명의 일 양태에 따른 차지 펌프 회로는, 클록 신호에 따라서 주기적으로 온/오프되는 복수의 전하 전송용 트랜지스터와, 입력 전압으로부터 원하는 출력 전압을 생성하기 위해, 상기 전하 전송용 트랜지스터들의 온/오프에 따른 충방전이 행해지는 전하 축적용 캐패시터와, 상기 전하 전송용 트랜지스터들에 상기 클록 신호를 전달할 때의 슬루 레이트(slew rate)를 절환하는 슬루 레이트 절환부와, 상기 출력 전압의 레벨에 따라서 상기 슬루 레이트를 절환하도록 상기 슬루 레이트 절환부를 제어하는 제어부를 포함한다. 여기서, 상기 제어부는, 상기 출력 전압이 목표 전압 레벨에 접근함에 따라 상기 슬루 레이트를 증가시키기 위해 상기 슬루 레이트 절환부에 지시들을 보낸다.

본 발명의 다른 양태에 따른 차지 펌프 회로는, 클록 신호에 따라서 주기적으로 온/오프되는 복수의 전하 전송용 트랜지스터와, 입력 전압으로부터 원하는 출력 전압을 생성하기 위해, 상기 전하 전송용 트랜지스터들의 온/오프에 따른 충방전이 행해지는 전하 축적용 캐패시터와, 한쌍의 트랜지스터를 포함하는 커런트 미러 회로로서, 하나의 트랜지스터를 통하여 흐르는 정전류를 미러(mirror)해서 다른 트랜지스터로부터 미러 전류를 출력하는 커런트 미러 회로(current mirror circuit)와, 상기 출력 전압의 레벨에 따라서 상기 커런트 미러 회로의 구동을 허가할 것인지 여부를 제어하는 제어부를 포함한다. 여기서, 상기 커런트 미러 회로는, 상기 전하 전송용 트랜지스터들 중에서, 상기 전하 축적용 캐패시터의 일단과 입력 전압의 인가 단 사이에 접속되어서, 상기 전하 축적용 캐패시터를 충전할 때 에 온 상태로 되는 제1 트랜지스터를 미러 전류 출력측의 트랜지스터로서 이용한다. 또한, 상기 제어부는, 상기 출력 전압이 소정의 임계 전압에 도달할 때까지는, 상기 커런트 미러 회로의 구동을 허가하여 상기 커런트 미러 회로를 상기 클록 신호에 따라서 주기적으로 온/오프시키고, 상기 출력 전압이 상기 소정의 임계 전압에 도달한 후에는, 상기 커런트 미러 회로의 구동을 금지하여 상기 제1 트랜지스터를 상기 클록 신호에 따라서 직접적으로 온/오프시킨다.

도 1은 본 발명에 따른 차지 펌프 회로의 제1 실시 형태를 도시하는 회로도(부분적으로 블록도)이다.

본 도면에 도시한 바와 같이, 본 실시 형태의 차지 펌프 회로는, 전하 전송용 트랜지스터로서, P 채널형 전계 효과 트랜지스터 Q1 및 N 채널형 전계 효과 트랜지스터 Q2∼Q4를 포함한다. 이 차지 펌프 회로는, 전하 전송용 트랜지스터 Q1∼Q4를 클록 신호 CLK(및 반전 클록 신호 CLKB)에 따라서 주기적으로 온/오프시켜서, 전하 축적용 캐패시터 C1의 충방전을 행함으로써, 입력 전압 Vi로부터 원하는 출력 전압 Vo(≥－Vi)을 생성하는 부전압 출력 차지 펌프 회로로서 구성된다. 출력 전압 Vo는, 도시되지 않은 귀환 회로에 의해, -Vi≤Vo≤0의 범위에서 임의로 설정할 수 있다.

클록 신호 CLK과 반전 클록 신호 CLKB는, 서로 완전하게 반전되는 것은 아니고, 일반적으로는, 상이한 타이밍으로 논리 레벨을 변천하는 것이다. 이것은 입력 전압 인가 단 및 출력 전압 인출 단의 접지 쇼트(short-circuited to ground)(트랜지스터 Q1과 트랜지스터 Q2의 동시 온이나, 또는 트랜지스터 Q3과 트랜지스터 Q4의 동시 온에 기인함)를 방지하기 위함이다.

트랜지스터 Q1의 소스는 입력 전압 인가 단에 접속되어 있다. 트랜지스터 Q1의 드레인은 캐패시터 C1의 일단(A점)에 접속되어 있다. 트랜지스터 Q1의 게이트는, 후술하는 슬루 레이트 절환부(1) 및 드라이버 DRV1를 통하여 클록 신호 CLK의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q1은, 클록 신호 CLK에 따라서, 입력 전압 Vi의 인가 단과 캐패시터 C1의 일단(A점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다.

트랜지스터 Q2의 소스는 캐패시터 C1의 일단(A점)에 접속되어 있다. 트랜지스터 Q2의 드레인은 접지 단에 접속되어 있다. 트랜지스터 Q2의 게이트는, 슬루 레이트 절환부(1) 및 드라이버 DRV2를 통하여 클록 신호 CLK의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q2은, 클록 신호 CLK에 따라서, 접지 단과 캐패시터 C1의 일단(A점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다.

트랜지스터 Q3의 소스는 접지 단에 접속되어 있다. 트랜지스터 Q3의 드레인은 캐패시터 C1의 타단(B점)에 접속되어 있다. 트랜지스터 Q3의 게이트는, 슬루 레이트 절환부(1) 및 드라이버 DRV3를 통하여 반전 클록 신호 CLKB의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q3은, 반전 클록 신호 CLKB에 따라서, 접지 단과 캐패시터 C1의 타단(B점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다.

트랜지스터 Q4의 드레인은 캐패시터 C1의 타단(B점)에 접속되어 있다. 트랜지스터 Q4의 소스는 출력용 캐패시터 Co를 통해서 접지 단에 접속되고, 출력 전압 인출 단에도 접속되어 있다. 트랜지스터 Q4의 게이트는, 슬루 레이트 절환부(1) 및 드라이버 DRV4를 통하여 클록 신호 CLK의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q4는, 출력 전압 인출 단과 캐패시터 C1의 타단(B점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다.

이제, 전술한 구성으로부터 이루어지는 차지 펌프 회로의 부전압 출력 동작에 대해서 구체적으로 설명한다. 출력 전압 Vo을 출력하기 위해서는, 우선, 트랜지스터 Q1, Q3이 온으로 되고, 트랜지스터 Q2, Q4이 오프로 된다. 이러한 스위칭에 의해, 캐패시터 C1의 일단(A점)에는, 트랜지스터 Q1을 통해서 입력 전압 Vi가 인가되고, 캐패시터 C1의 타단(B점)은 트랜지스터 Q3을 통해서 접지된다. 따라서, 캐패시터 C1은, 양단 전위차가 입력 전압 Vi와 동일해질 때까지 충전된다.

캐패시터 C1의 충전 완료 후에는, 트랜지스터 Q1, Q3이 오프로 되고, 트랜지스터 Q2, Q4가 온으로 된다. 이러한 스위칭에 의해, A점은 트랜지스터 Q2을 통해서 접지된다. 이 때문에, A점 전위는, 입력 전압 Vi로부터 접지 전압 GND까지 인하할 수 있다. 여기에서, 캐패시터 C1의 전번의 충전에 의해, 캐패시터 C1의 양단 간에는, 입력 전압 Vi와 거의 동일한 전위차가 공급되기 때문에, A점 전위에 전술한 변동이 발생하면, B점 전위는 접지 전압 GND로부터 부전압 -Vi까지 인하할 수 있다. 이 때, B점은, 트랜지스터 Q4을 통해서 출력 전압 인출 단과 도통 상태에 있기 때문에, 캐패시터 C1의 전하가 출력용 캐패시터 Co에 이동함으로써, 출력 전압 인출 단의 전위가 부전압 -Vi까지 인하할 수 있다.

이러한 방법으로, 본 실시 형태의 차지 펌프 회로는, 캐패시터 C1의 충방전 을 반복함으로써, 입력 전압 Vi로부터 원하는 출력 전압 Vo(≥－Vi)을 생성한다.

본 실시 형태의 차지 펌프 회로는, 전하 전송용 트랜지스터 Q1∼Q4 및 캐패시터 C1 이외에, 전하 전송용 트랜지스터 Q1∼Q4에 클록 신호 CLK(및 반전 클록 신호 CLKB)을 전달할 때의 슬루 레이트를 절환하는 슬루 레이트 절환부(1)와, 출력 전압 Vo의 레벨에 따라서 슬루 레이트를 제어하는 제어부(2)를 더 포함한다.

슬루 레이트 절환부(1)는, 전하 전송용 트랜지스터 Q1∼Q4의 각 게이트에, 제어부(2)로부터의 지시들에 따라서 그 저항값이 가변 제어되는 가변 저항 수단을 접속한 것이다. 가변 저항 수단은, 각각이 저항과 스위치로 이루어지는 복수의 직렬 회로(serial circuit)를 상호 병렬 접속한 것이며, 이 스위치는 제어부(2)로부터의 지시들에 따라서 개폐된다.

보다 구체적으로 설명하면, 드라이버 DRV1의 출력단과 트랜지스터 Q1의 게이트 사이에는, 슬루 레이트 절환부(1)에 속하는 대응하는 가변 저항 수단으로서, 저항 R11과 스위치 SW11로 이루어지는 제1 직렬 회로, 저항 R12과 스위치 SW12로 이루어지는 제2 직렬 회로, 및 저항 R13과 스위치 SW13로 이루어지는 제3 직렬 회로가 상호 병렬 접속되어 있다.

트랜지스터 Q2∼Q4에 대해서도, 전술한 바와 마찬가지로, 슬루 레이트 절환부(1)에 속하는 대응하는 가변 저항 수단으로서, 도면에 도시한 바와 같이 저항들 및 스위치들이 접속되어 있다. 구체적으로, 트랜지스터 Q2에는, 저항 R21∼R23 및 스위치 SW21∼SW23로 이루어지는 대응하는 가변 저항 수단이 접속되어 있고, 트랜지스터 Q3에는, 저항 R31∼R33 및 스위치 SW31∼SW33로 이루어지는 대응하는 가변 저항 수단이 접속되어 있으며, 트랜지스터 Q4에는, 저항 R41∼R43 및 스위치 SW41∼SW43로 이루어지는 대응하는 가변 저항 수단이 접속되어 있다.

이제, 전술한 구성으로부터 이루어지는 차지 펌프 회로의 슬루 레이트 절환 동작에 대해서, 도 1과 함께 도 2를 참조하면서 상세하게 설명한다.

도 2는 슬루 레이트 절환 제어의 일례를 도시하는 도면이다. 본 도면에서, 부호 "CLK", 부호 "Vo", 및 부호 "i"는, 각각, 클록 신호 CLK, 출력 전압 Vo, 및 캐패시터 C1에 유입되는 전류 i의 거동(behavior)을 나타내고 있다. 본 도면에서는 슬루 레이트 절환부(1)의 동작 상태를 함께 나타내고 있다.

도 2에 도시한 바와 같이, 전원 투입 직후에는, 제어부(2)로부터의 지시들에 따라서, 슬루 레이트 절환부(1)에 제공된 모든 스위치 중에서, 스위치 SW11, 스위치 SW21, 스위치 SW31 및 스위치 SW41이 온으로 되고, 다른 모든 스위치들은 오프로 된다. 이에 의해, 전하 전송용 트랜지스터 Q1∼Q4의 게이트 저항값이 최대로 되기 때문에, 그 슬루 레이트가 가장 늦게 설정된다. 따라서, 전원 투입시의 돌입 전류가 효과적으로 억제될 수 있다.

그러므로, 본 실시 형태의 차지 펌프 회로에 의하면, 전하 전송용 트랜지스터 Q1∼Q4의 전류 용량을 불필요하게 높일 필요가 없어져서, 나아가서는, 칩 면적을 저감하는 것이 가능하게 된다. 또한, 본 실시 형태의 차지 펌프 회로에 의하면, 대전류에 의한 래치 업 특성 등에 대해서 마진을 확보할 수 있으므로, 가능한 제조 프로세스를 폭넓게 선택할 수 있게 된다. 또한, 본 실시 형태의 차지 펌프 회로를 전기 기기(예를 들면, 하드디스크 드라이브)의 마이너스 전원 장치로서 탑 재하면, 그 전원 투입 시에 있어서의 동작 안정성을 높이는 것이 가능하게 된다.

한편, 차지 펌프 회로의 특성을 감안하면, 슬루 레이트는 가능한 한 높아야 하기 때문에, 통상 동작시에는, 전하 전송용 트랜지스터 Q1∼Q4의 게이트 저항값을 낮춰야 한다. 그러나, 전하 전송용 트랜지스터 Q1∼Q4의 게이트 저항값을 급격히 저하시키면, 캐패시터 C1에의 전류 i가 급상승해버려서, 돌입 전류를 억제한 의미가 반감해버린다.

이것을 회피하기 위해서, 본 실시 형태의 차지 펌프 회로에서, 제어부(2)는, 출력 전압 Vo가 그 목표 전압 레벨에 접근함에 따라서, 슬루 레이트를 증가시키기 위해, 슬루 레이트 절환부(1)에 지시들을 보낸다.

보다 구체적으로 설명하면, 제어부(2)는, 출력 전압 Vo가 소정의 제1 임계 전압 Vth1까지 저하했을 때에, 슬루 레이트 절환부(1)에 제공된 모든 스위치 중에서, 스위치 SW11∼SW12, 스위치 SW21∼SW22, 스위치 SW31∼SW32, 및 스위치 SW41∼SW42를 온으로 하고, 다른 모든 스위치를 오프로 하도록, 슬루 레이트 절환부(1)에 지시를 보낸다. 또한, 출력 전압 Vo가 제1 임계 전압보다 낮은 소정의 제2 임계 전압까지 저하했을 때에, 제어부(2)는 슬루 레이트 절환부(1)에 제공된 모든 스위치를 온으로 하도록, 슬루 레이트 절환부(1)에 지시를 보낸다.

이러한 방법으로, 출력 전압 Vo의 전압 레벨을 감시하면서, 전하 전송용 트랜지스터 Q1∼Q4의 게이트 저항값을 단계적으로 저감, 즉, 슬루 레이트를 단계적으로 증가해 간다. 이러한 구성에 의하면, 통상 동작시에 있어서의 차지 펌프 회로의 특성을 바꾸는 일이 없이, 차지 펌프 회로를 통하는 최대 전류 레벨을 억제하는 것이 가능하게 된다.

본 발명의 구성은, 전술한 실시 형태 이외에도, 발명의 주지를 일탈하지 않는 범위에서 다수의 수정 및 변경을 가하는 것이 가능하다.

예를 들면, 도 3에 도시한 바와 같이, 트랜지스터 Q3 및 Q4 대신에, 다이오드 D1 및 D2를 이용할 수 있다(제2 실시 형태).

슬루 레이트 절환부(1)의 가변 저항 수단은, 대안적으로, 스위치트 캐패시터(switched capacitor) 등을 이용하여 실현될 수 있다.

전술한 실시 형태에서는, 본 발명을 부전압 출력 차지 펌프 회로에 적용하는 경우를 설명하였다. 그러나, 본 발명은 임의의 다른 구성, 예를 들어, 도 4에 도시한 바와 같이 플러스 승압(positive step-up) 차지 펌프 회로(제3 실시 형태)에도 적용될 수 있다.

도 5는 본 발명에 따른 차지 펌프 회로의 제4 실시 형태를 도시하는 회로도(부분적으로 블록도)이다.

본 도면에 도시한 바와 같이, 본 실시 형태의 차지 펌프 회로는, 전하 전송용 트랜지스터로서, P 채널형 전계 효과 트랜지스터 Q1a∼Q1c 및 N 채널형 전계 효과 트랜지스터 Q2∼Q4를 포함한다. 차지 펌프 회로는, 전하 전송용 트랜지스터 Q1a∼Q1c 및 Q2∼Q4을 클록 신호 CLK(및 반전 클록 신호 CLKB)에 따라서 주기적으로 온/오프시켜, 전하 축적용 캐패시터 C1의 충방전을 행함으로써, 입력 전압 Vi로부터 원하는 출력 전압 Vo(≥－Vi)을 생성하는 부전압 출력 차지 펌프 회로로서 구성된다. 출력 전압 Vo는, 도시되지 않은 귀환 회로에 의해, -Vi≤Vo≤0의 범위에 서 임의로 설정할 수 있다.

클록 신호 CLK과 반전 클록 신호 CLKB은, 서로 완전하게 반전되는 것은 아니고, 일반적으로는, 상이한 타이밍으로 논리 레벨을 변천하는 것이다. 이것은 입력 전압 인가 단 및 출력 전압 인출 단의 접지 쇼트(트랜지스터 Q1a∼Q1c과 트랜지스터 Q2의 동시 온이나, 트랜지스터 Q3과 트랜지스터 Q4의 동시 온에 기인함)를 방지하기 위함이다.

트랜지스터 Q1a∼Q1c의 소스는 모두 입력 전압 Vi의 인가 단에 접속되어 있다. 트랜지스터 Q1a∼Q1c의 드레인은 모두 캐패시터 C1의 일단(A점)에 접속되어 있다. 트랜지스터 Q1a∼Q1c의 게이트는 모두 드라이버 DRV1을 통하여 클록 신호 CLK의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q1a∼Q1c은, 각각, 클록 신호 CLK에 따라서, 입력 전압 Vi의 인가 단과 캐패시터 C1의 일단(A점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다. 달리 말하면, 캐패시터 C1를 충전할 때에 온 상태로 되는 스위치 수단이, 상호 병렬 접속된 트랜지스터(분할 트랜지스터) Q1a∼Q1c로 세분화되어 있다. 또 달리 말하면, 상호 병렬 접속된 트랜지스터 Q1a∼Q1c는 함께 하나의 다중-게이트 트랜지스터(multiple-gate transistor)를 형성하고 있다. 다음의 설명에서는, 적절하게, 이들 트랜지스터 Q1a∼Q1c를 일괄로 해서, 트랜지스터 Q1이라 부르기로 한다.

이러한 방법으로, 본 실시 형태의 차지 펌프 회로에서는, 트랜지스터 Q1이 상호 병렬 접속된 트랜지스터(분할 트랜지스터) Q1a∼Q1c로 세분화되어 있다. 이러한 구성으로 함으로써, 캐패시터 C1를 충전할 때에 트랜지스터 Q1a∼Q1c의 어느 것을 구동시킬지에 따라서, 캐패시터 C1의 충전 시에 있어서의 트랜지스터 Q1의 온-상태 저항을 적당히 절환할 수 있다. 트랜지스터 Q1의 온-상태 저항 절환 제어에 대해서는, 나중에 상세하게 설명한다.

트랜지스터 Q2의 소스는 캐패시터 C1의 일단(A점)에 접속되어 있다. 트랜지스터 Q2의 드레인은, 접지 단에 접속되어 있다. 트랜지스터 Q2의 게이트는, 드라이버 DRV2을 통해서 클록 신호 CLK의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q2은, 클록 신호 CLK에 따라서, 접지 단과 캐패시터 C1의 일단(A점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다.

트랜지스터 Q3의 소스는 접지 단에 접속되어 있다. 트랜지스터 Q3의 드레인은 캐패시터 C1의 타단(B점)에 접속되어 있다. 트랜지스터 Q3의 게이트는, 드라이버 DRV3을 통하여 반전 클록 신호 CLKB의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q3은, 반전 클록 신호 CLKB에 따라서 접지 단과 캐패시터 C1의 타단(B점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다.

트랜지스터 Q4의 드레인은 캐패시터 C1의 타단(B점)에 접속되어 있다. 트랜지스터 Q4의 소스는, 출력용 캐패시터 Co를 통해서 접지 단에 접속되고, 출력 전압 인출 단에도 접속되어 있다. 트랜지스터 Q4의 게이트는, 드라이버 DRV4을 통하여 클록 신호 CLK의 인가 단에 접속되어 있다. 따라서, 트랜지스터 Q4는, 출력 전압 인출 단과 캐패시터 C1의 타단(B점) 간의 접속 경로를 개폐하는 스위치 수단으로서 동작한다.

이제, 전술한 구성으로부터 이루어지는 차지 펌프 회로의 부전압 출력 동작 에 대해서 구체적으로 설명한다. 출력 전압 Vo을 출력하기 위해서는, 우선, 트랜지스터 Q1, Q3가 온으로 되고, 트랜지스터 Q2, Q4가 오프로 된다. 이러한 스위칭에 의해, 캐패시터 C1의 일단(A점)에는, 트랜지스터 Q1를 통해서 입력 전압 Vi이 인가되고, 캐패시터 C1의 타단(B점)은 트랜지스터 Q3를 통해서 접지된다. 따라서, 캐패시터 C1는, 양단 전위차가 입력 전압 Vi과 동일해질 때까지 충전된다.

캐패시터 C1의 충전 완료 후에는, 트랜지스터 Q1, Q3이 오프로 되고, 트랜지스터 Q2, Q4이 온으로 된다. 이러한 스위칭에 의해, A점은 트랜지스터 Q2을 통해서 접지된다. 이로써, A점 전위는, 입력 전압 Vi로부터 접지 전압 GND까지 인하할 수 있다. 여기에서, 캐패시터 C1의 전번의 충전에 의해, 캐패시터 C1의 양단 간에는, 입력 전압 Vi와 거의 동일한 전위차가 공급되기 때문에, A점 전위에 전술한 변동이 발생하면, B점 전위는, 접지 전압 GND로부터 부전압 -Vi까지 인하할 수 있다. 이 때, B점은 트랜지스터 Q4을 통해서 출력 전압 인출 단과 도통 상태에 있으므로, 캐패시터 C1의 전하가 출력용 캐패시터 Co에 이동함으로써, 출력 전압 인출 단의 전위가 부전압 -Vi까지 인하할 수 있다.

이러한 방법으로, 본 실시 형태의 차지 펌프 회로는, 캐패시터 C1의 충방전을 반복함으로써, 입력 전압 Vi로부터 원하는 출력 전압 Vo(≥－Vi)을 생성한다.

본 도면에 도시한 바와 같이, 본 실시 형태의 차지 펌프 회로에서, 트랜지스터 Q1에 클록 신호 CLK을 전달하는 드라이버 DRV1은, P 채널형 전계 효과 트랜지스터 Q5, 정전류원 I1, 제어부 CNT, 및 스위치 SW1∼SW5를 포함한다.

트랜지스터 Q5의 소스는 입력 전압 인가 단에 접속되어 있다. 트랜지스터 Q5의 드레인은, 정전류원 11을 통하여 접지 단에 접속되어 있다. 트랜지스터 Q5의 게이트는 트랜지스터 Q1a의 게이트에 접속되어 있다.

스위치 SW1의 일단은, 트랜지스터 Q1a 및 트랜지스터 Q5의 게이트에 접속되어 있다. 스위치 SW1의 타단은 트랜지스터 Q5의 드레인에 접속되어 있다. 스위치 SW2의 일단은 입력 전압 인가 단에 접속되어 있다. 스위치 SW2의 타단은, 트랜지스터 Q1a 미쳐 트랜지스터 Q5의 게이트에 접속되어 있다. 스위치 SW3의 일단은, 트랜지스터 Q1a 및 트랜지스터 Q5의 게이트에 접속되어 있다. 스위치 SW3의 타단은 접지 단에 접속되어 있다. 스위치 SW4의 일단은, 트랜지스터 Q1a 및 트랜지스터 Q5의 게이트에 접속되어 있다. 스위치 SW4의 타단은 트랜지스터 Q1b의 게이트에 접속되어 있다. 스위치 SW5의 일단은, 트랜지스터 Q1a 및 트랜지스터 Q5의 게이트에 접속되어 있다. 스위치 SW5의 타단은, 트랜지스터 Q1c의 게이트에 접속되어 있다.

전술한 바와 같이, 본 실시 형태에서, 드라이버 DRV1은, 한쌍의 트랜지스터 Q5 및 트랜지스터 Q1을 포함하고 있어, 트랜지스터 Q5를 통하여 흐르는 정전류를 미러(mirror)해서 트랜지스터 Q1로부터 미러 전류를 출력하는 커런트 미러 회로를 가진다. 즉, 커런트 미러 회로는, 전하 전송용 트랜지스터 Q1∼Q4 중에서, 전하 축적용 캐패시터 C1의 일단과 입력 전압 인가 단 사이에 접속되어서, 전하 축적용 캐패시터 C1을 충전할 때에 온 상태로 되는 하나의 트랜지스터, 즉, 트랜지스터 Q1을 미러 전류 출력측의 트랜지스터로서 이용한다.

이러한 구성으로 함으로써, 후술하는 바와 같이 실현되는 전원 투입시의 정 전류 제어 동안, 차지 펌프 회로를 통하는 전류 경로에는, 전하 전송용 트랜지스터 Q1∼Q4 이외에, 별도의 정전류 회로가 존재하지 않는다. 그 때문에, 전체 회로의 온-상태 저항의 불필요한 증대를 초래하는 일이 없고, 효율의 악화를 회피하는 것이 가능하게 된다.

한편, 제어부 CNT는, 커런트 미러 회로의 구동 가부 제어(정전류 절환 제어) 및 트랜지스터 Q1의 온-상태 저항 절환 제어를 행한다.

이제, 전술한 구성으로부터 이루어지는 차지 펌프 회로의 정전류 및 온-상태 저항의 절환 동작에 대해서, 도 5과 함께 도 6을 참조하면서, 상세하게 설명한다.

도 6은, 정전류 및 온-상태 저항의 절환 제어의 일례를 도시하는 도면이다. 본 도면에서, 부호 "CLK", 부호 "Vo", 및 부호 "i"는, 각각, 클록 신호 CLK, 출력 전압 Vo, 및 캐패시터 C1에 유입되는 전류 i의 거동을 나타내고 있다. 또한, 본 도면에는, 스위치 SW1∼SW5 각각의 온/오프 상태, 정전류 제어의 유무, 및 트랜지스터 Q1의 온-상태 저항에 대해서도 도시되어 있다.

도 6에 도시한 바와 같이, 전원 투입 시점으로부터 출력 전압 Vo가 소정의 제1 임계 전압 Vth1에 도달할 때까지의 기간 동안, 제어부 CNT는, 커런트 미러 회로의 구동을 허가하여, 이것을 클록 신호 CLK에 따라서 주기적으로 온/오프시킨다. 한편, 제어부 CNT는, 트랜지스터 Q1의 온-상태 저항을 최대화하기 위해, 트랜지스터 Q1a에 대해서만, 그 구동을 허가하고, 다른 트랜지스터 Q1b, Q1c에 대해서는, 그 구동을 금지한다.

보다 구체적으로 설명하면, 이 기간 동안에는, 제어부 CNT에 의해, 드라이버 DRV1에 제공된 모든 스위치 중에서, 스위치 SW3∼SW5이 오프로 되고, 스위치 SW1, SW2이 클록 신호 CLK에 따라서 상보적으로 온/오프 구동된다.

이러한 방법으로, 커런트 미러 회로의 정전류 제어에 의해, 캐패시터 C1의 충전 시에 입력 전압 인가 단을 통하여 유입되는 전류 i는, 소정의 상한값(커런트 미러 회로의 미러 전류) 내로 제한된다. 이것으로 인해, 전원 투입시의 돌입 전류가 효과적으로 억제될 수 있다.

따라서, 본 실시 형태의 차지 펌프 회로에 의하면, 전하 전송용 트랜지스터 Q1∼Q4의 전류 용량을 불필요하게 높일 필요가 없어져서, 나아가서는, 칩 면적을 저감하는 것이 가능하게 된다. 또한, 본 실시 형태의 차지 펌프 회로에 의하면, 대전류에 의한 래치 업 특성 등에 대해서 마진을 확보할 수 있으므로, 가능한 제조 프로세스를 폭넓게 선택할 수 있게 된다. 또한, 본 실시 형태의 차지 펌프 회로를 전기 기기(예를 들면, 하드디스크 드라이브)의 마이너스 전원 장치로서 탑재하면, 그 전원 투입 시에 있어서의 동작 안정성을 높이는 것이 가능하게 된다.

이하에 설명하는 트랜지스터 Q1의 온-상태 저항 제어만으로도, 전원 투입 시에 있어서의 돌입 전류의 억제가 가능하다. 그러나, 트랜지스터 Q1a∼Q1c의 온-상태 저항은, 그 제조 프로세스에 기인하는 변동을 포함하기 때문에, 적어도, 돌입 전류의 위험성이 높을 때인 전원 투입 직후에서는, 트랜지스터 Q1의 온-상태 저항 제어에만 의지하는 일이 없이, 전술한 정전류 제어와 함께 행하는 것이 바람직하다.

그러나, 트랜지스터 Q1의 전류 능력을 활용하는 관점으로부터는, 전술한 정 전류 제어를 행하지 않는 것이 좋다. 따라서, 돌입 전류의 위험성이 특정 레벨 아래로 저감된 것으로 판단할 수 있으면, 정전류 제어를 정지하고, 그 후에 트랜지스터 Q1의 온-상태 저항 제어만을 이행해야 한다.

따라서, 본 실시 형태의 차지 펌프 회로에서는, 출력 전압 Vo가 제1 임계 전압 Vth1에 도달한 후, 제어부 CNT는, 커런트 미러 회로의 구동을 금지하고, 트랜지스터 Q1을 클록 신호 CLK에 따라서 직접적으로 온/오프시킨다. 여기서, 제어부 CNT는, 출력 전압 Vo가 제1 임계 전압 Vth1보다도 낮은 소정의 제2 임계 전압 Vth2까지 저하할 때까지의 기간 동안에는, 이전과 마찬가지로, 트랜지스터 Q1의 온-상태 저항을 최대화하기 위해, 제어부 CNT는, 트랜지스터 Q1a에 대해서만, 그 구동을 허가하고, 다른 트랜지스터 Q1b, Q1c에 대해서는, 그 구동을 금지한다.

보다 구체적으로 설명하면, 이 기간 동안에는, 제어부 CNT에 의해, 드라이버 DRV1에 제공된 모든 스위치 중에서, 스위치 SW1, SW4, SW5이 오프로 되고, 스위치 SW2, SW3이 클록 신호 CLK에 따라서 상보적으로 온/오프된다.

이러한 방법으로, 일단 돌입 전류의 위험성이 특정 레벨 아래로 저감되면, 정전류 제어에 기인하는 전술한 제약을 없애고, 이로써, 트랜지스터 Q1의 전류 능력을 활용하는 것이 가능하게 된다.

차지 펌프 회로의 특성을 감안하면, 트랜지스터 Q1의 온-상태 저항은 가능한 한 작아야 한다. 그러므로, 통상 시에는, 트랜지스터 Q1의 온-상태 저항을 내려 두어야 한다. 그러나, 트랜지스터 Q1의 온-상태 저항을 급격하게 저하시키면, 캐패시터 C1에의 전류 i가 급상승해버려서, 돌입 전류를 억제한 의미가 반감해버린 다.

이것을 회피하기 위해서, 본 실시 형태의 차지 펌프 회로에서, 제어부(2)는, 출력 전압 Vo가 그 목표 전압 레벨에 접근함에 따라서, 트랜지스터 Q1a∼Q1c의 구동수를 증가시키고, 그에 따라 트랜지스터 Q1의 온-상태 저항을 감소시키도록, 트랜지스터 Q1a~Q1c의 구동 가부 제어를 행한다.

보다 구체적으로 설명하면, 출력 전압 Vo가 제2 임계 전압 Vth2까지 저하했을 때에, 제어부(2)는, 스위치 SW4을 온으로 하고, 그 후, 출력 전압 Vo가 제2 임계 전압 Vth2보다 낮은 제3 임계 전압 Vth3까지 더 저하했을 때에, 제어부(2)는 스위치 SW5을 온으로 한다.

이러한 방법으로, 출력 전압 Vo의 레벨을 감시하면서, 트랜지스터 Q1a∼Q1c의 구동수를 단계적으로 증가, 즉, 트랜지스터 Q1의 온-상태 저항을 단계적으로 저감해 간다. 이러한 구성에 의하면, 통상 동작 시에 있어서의 차지 펌프 회로의 특성을 바꾸는 일이 없이, 차지 펌프 회로를 통하는 전류의 최대 레벨을 억제하는 것이 가능하게 된다.

본 발명의 구성은, 전술한 실시 형태 이외에, 발명의 주지를 일탈하지 않는 범위에서 다수의 수정 및 변경을 가하는 것이 가능하다.

예를 들면, 도 7에 도시한 바와 같이, 트랜지스터 Q3 및 Q4 대신에, 다이오드 D1 및 D2를 이용할 수 있다(제5 실시 형태).

전술한 실시 형태에서는, 본 발명을 부전압 출력 차지 펌프 회로에 적용했을 경우를 설명하였다. 그러나, 본 발명은 임의의 다른 구성, 예를 들어, 도 8에 도 시한 바와 같이 플러스 승압 차지 펌프 회로(제6 실시 형태)에도 적용될 수 있다.

전술한 바와 같이, 본 발명에 따른 차지 펌프 회로에 의하면, 효율의 악화를 억제하면서, 전원 투입시에 발생하는 돌입 전류를 저감하는 것이 가능하게 된다. 따라서, 전하 전송용 트랜지스터의 전류 용량을 불필요하게 높일 필요가 없어져서, 나아가서는, 칩 면적을 저감하는 것이 가능하게 된다. 또한, 본 발명에 따른 차지 펌프 회로에 의하면, 대전류에 의한 래치 업 특성 등에 대해서 마진을 확보할 수 있으므로, 가능한 제조 프로세스를 폭넓게 선택할 수 있게 된다. 또한, 본 발명에 따른 차지 펌프 회로를 전기 기기에 탑재하면, 그 전원 투입 시에 있어서의 동작 안정성을 높이는 것이 가능하게 된다.

그러므로, 본 발명은 차지 펌프 회로의 돌입 전류를 방지함에 있어서 유용한 기술이다.

Claims (10)

1. 차지 펌프 회로(charge pump circuit)로서,

   클록 신호에 따라서 주기적으로 온/오프되는 복수의 전하 전송용 트랜지스터;

   입력 전압으로부터 원하는 출력 전압을 생성하기 위해, 상기 전하 전송용 트랜지스터들의 온/오프에 따른 충방전이 행해지는 전하 축적용 캐패시터;

   상기 전하 전송용 트랜지스터들에 상기 클록 신호를 전달할 때의 슬루 레이트(slew rate)를 절환하는 슬루 레이트 절환부; 및

   상기 출력 전압의 레벨에 따라서 상기 슬루 레이트를 절환하도록 상기 슬루 레이트 절환부를 제어하는 제어부

   를 포함하고,

   상기 제어부는, 상기 출력 전압이 목표 전압 레벨에 접근함에 따라 상기 슬루 레이트를 증가시키기 위해 상기 슬루 레이트 절환부에 지시들을 보내는 차지 펌프 회로.
2. 제1항에 있어서,

   상기 슬루 레이트 절환부는, 상기 전하 전송용 트랜지스터들 각각의 클록 신호 입력단에, 상기 제어부로부터의 지시들에 따라서 그 저항값이 변하는 가변 저항부를 접속한 것인 차지 펌프 회로.
3. 제2항에 있어서,

   상기 가변 저항부는, 각각 저항과 스위치로 이루어지는 복수의 직렬 회로를 서로 병렬로 접속한 것이며, 또한, 상기 제어부로부터의 상기 지시들에 따라서 상기 스위치의 개폐가 행해지는 것인 차지 펌프 회로.
4. 차지 펌프 회로로서,

   클록 신호에 따라서 주기적으로 온/오프되는 복수의 전하 전송용 트랜지스터;

   입력 전압으로부터 원하는 출력 전압을 생성하기 위해, 상기 전하 전송용 트랜지스터들의 온/오프에 따른 충방전이 행해지는 전하 축적용 캐패시터;

   한쌍의 트랜지스터를 포함하는 커런트 미러 회로로서, 하나의 트랜지스터를 통하여 흐르는 정전류를 미러(mirror)해서 다른 트랜지스터로부터 미러 전류를 출력하는 커런트 미러 회로(current mirror circuit); 및

   상기 출력 전압의 레벨에 따라서 상기 커런트 미러 회로의 구동을 허가할 것인지 여부를 제어하는 제어부

   를 포함하고,

   상기 커런트 미러 회로는, 상기 전하 전송용 트랜지스터들 중에서, 상기 전하 축적용 캐패시터의 일단과 입력 전압의 인가 단 사이에 접속되어서, 상기 전하 축적용 캐패시터를 충전할 때에 온 상태로 되는 제1 트랜지스터를 미러 전류 출력 측의 트랜지스터로서 이용하고,

   상기 제어부는, 상기 출력 전압이 소정의 임계 전압에 도달할 때까지는, 상기 커런트 미러 회로의 구동을 허가하여 상기 커런트 미러 회로를 상기 클록 신호에 따라서 주기적으로 온/오프시키고, 상기 출력 전압이 상기 소정의 임계 전압에 도달한 후에는, 상기 커런트 미러 회로의 구동을 금지하여 상기 제1 트랜지스터를 상기 클록 신호에 따라서 직접적으로 온/오프시키는 차지 펌프 회로.
5. 제4항에 있어서,

   상기 제1 트랜지스터는, 상호 병렬 접속된 복수의 분할 트랜지스터로 분할되고, 상기 제어부는, 상기 커런트 미러 회로의 구동을 허가할 것인지 여부를 제어하는 것뿐만 아니라, 상기 출력 전압이 상기 소정의 임계 전압에 도달한 후에는, 상기 출력 전압이 목표 전압 레벨에 접근함에 따라서 상기 분할 트랜지스터들의 구동수를 증가시키기 위해 상기 분할 트랜지스터들의 구동을 개별적으로 허가할 것인지 여부를 제어하는 차지 펌프 회로.
6. 차지 펌프 회로를 포함하는 전기 기기로서,

   상기 차지 펌프 회로는,

   클록 신호에 따라서 주기적으로 온/오프되는 복수의 전하 전송용 트랜지스터;

   입력 전압으로부터 원하는 출력 전압을 생성하기 위해, 상기 전하 전송용 트 랜지스터들의 온/오프에 따른 충방전이 행해지는 전하 축적용 캐패시터;

   상기 전하 전송용 트랜지스터들에 상기 클록 신호를 전달할 때의 슬루 레이트를 절환하는 슬루 레이트 절환부; 및

   상기 출력 전압의 레벨에 따라서 상기 슬루 레이트를 절환하도록 상기 슬루 레이트 절환부를 제어하는 제어부

   를 포함하고,

   상기 제어부는, 상기 출력 전압이 목표 전압 레벨에 접근함에 따라 상기 슬루 레이트를 증가시키기 위해 상기 슬루 레이트 절환부에 지시들을 보내는 전기 기기.
7. 제6항에 있어서,

   상기 슬루 레이트 절환부는, 상기 전하 전송용 트랜지스터들 각각의 클록 신호 입력단에, 상기 제어부로부터의 지시들에 따라서 그 저항값이 변하는 가변 저항부를 접속한 것인 전기 기기.
8. 제7항에 있어서,

   상기 가변 저항부는, 각각 저항과 스위치로 이루어지는 복수의 직렬 회로를 서로 병렬로 접속한 것이며, 또한, 상기 제어부로부터의 상기 지시들에 따라서 상기 스위치의 개폐가 행해지는 것인 전기 기기.
9. 차지 펌프 회로를 포함하는 전기 기기로서,

   상기 차지 펌프 회로는,

   클록 신호에 따라서 주기적으로 온/오프되는 복수의 전하 전송용 트랜지스터;

   입력 전압으로부터 원하는 출력 전압을 생성하기 위해, 상기 전하 전송용 트랜지스터들의 온/오프에 따른 충방전이 행해지는 전하 축적용 캐패시터;

   한쌍의 트랜지스터를 포함하는 커런트 미러 회로로서, 하나의 트랜지스터를 통하여 흐르는 정전류를 미러해서 다른 트랜지스터로부터 미러 전류를 출력하는 커런트 미러 회로; 및

   상기 출력 전압의 레벨에 따라서 상기 커런트 미러 회로의 구동을 허가할 것인지 여부를 제어하는 제어부

   를 포함하고,

   상기 커런트 미러 회로는, 상기 전하 전송용 트랜지스터들 중에서, 상기 전하 축적용 캐패시터의 일단과 상기 입력 전압의 인가 단 사이에 접속되어서, 상기 전하 축적용 캐패시터를 충전할 때에 온 상태로 되는 제1 트랜지스터를 미러 전류 출력측의 트랜지스터로서 이용하고,

   상기 제어부는, 상기 출력 전압이 소정의 임계 전압에 도달할 때까지는, 상기 커런트 미러 회로의 구동을 허가하여 상기 커런트 미러 회로를 상기 클록 신호에 따라서 주기적으로 온/오프시키고, 상기 출력 전압이 상기 소정의 임계 전압에 도달한 후에는, 상기 커런트 미러 회로의 구동을 금지하여 상기 제1 트랜지스터를 상기 클록 신호에 따라서 직접적으로 온/오프시키는 전기 기기.
10. 제9항에 있어서,

    상기 제1 트랜지스터는, 상호 병렬 접속된 복수의 분할 트랜지스터로 분할되고, 상기 제어부는, 상기 커런트 미러 회로의 구동을 허가할 것인지 여부를 제어하는 것뿐만 아니라, 상기 출력 전압이 상기 소정의 임계 전압에 도달한 후에는, 상기 출력 전압이 목표 전압 레벨에 접근함에 따라 상기 분할 트랜지스터들의 구동수를 증가시키기 위해 상기 분할 트랜지스터들의 구동을 개별적으로 허가할 것인지 여부를 제어하는 전기 기기.

Images