KR20070077252A - 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막트랜지스터의 제조 방법 - Google Patents

폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20070077252A
KR20070077252A KR1020060006675A KR20060006675A KR20070077252A KR 20070077252 A KR20070077252 A KR 20070077252A KR 1020060006675 A KR1020060006675 A KR 1020060006675A KR 20060006675 A KR20060006675 A KR 20060006675A KR 20070077252 A KR20070077252 A KR 20070077252A
Authority
KR
South Korea
Prior art keywords
thin film
film
amorphous silicon
induction
silicon thin
Prior art date
Application number
KR1020060006675A
Other languages
English (en)
Inventor
정관욱
이재복
박종현
김정윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060006675A priority Critical patent/KR20070077252A/ko
Publication of KR20070077252A publication Critical patent/KR20070077252A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

폴리 실리콘 박막의 두께를 감소시킬 수 있는 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법이 개시되어 있다. 폴리 실리콘 박막의 제조 방법은 차단막이 형성된 절연 기판 상에 제1 비정질 실리콘 박막을 형성한 후, 절연 기판의 일단부에 대응되도록 패터닝된 감광막을 형성한다. 이어서, 제1 비정질 실리콘 박막을 식각하여 제1 유도막을 형성한 후, 제1 유도막이 형성된 절연 기판 상에 제2 비정질 실리콘 박막을 형성하여 제1 유도막 상에 제2 유도막을 형성한다. 이어서, 제1 및 제2 유도막에 의해 제2 비정질 실리콘 박막이 절연 기판과 평행한 방향을 따라 결정화되어 폴리 실리콘 박막을 형성한다. 따라서, 폴리 실리콘 박막의 결정화를 일정한 방향으로 유지하면서 두께를 감소시킬 수 있다.

Description

폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법{METHOD FOR MAKING A POLY SILICON THIN FILM AND THIN FILM TRANSISTOR MAKING METHOD FOR HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 폴리 실리콘 박막의 제조 방법을 개념적으로 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 3a 내지 도 3e는 도 1에 도시된 폴리 실리콘 박막의 제조되는 과정을 상세하게 설명하기 위해 도시된 단면도들이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 박막 트랜지스터가 제조되는 과정을 설명하기 위해 도시된 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 폴리 실리콘 박막 200 : 절연 기판
210 : 차단막 220 : 감광막
310 : 제1 유도막 320 : 제2 유도막
410 : 제1 비정질 실리콘 박막 420 : 제2 비정질 실리콘 박막
500 : 레이저 발생 장치 510 : 레이저빔
600 : 박막 트랜지스터 610 : 액티브층
620 : 제1 절연막 630 : 게이트 전극
640 : 제2 절연막 650 : 소오스 전극
660 : 드레인 전극 670 : 보호막
680 : 화소 전극
본 발명은 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는 폴리 실리콘 박막의 결정 방향을 일정하게 유지하면서 두께를 감소시킬 수 있는 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법에 관한 것이다.
액정표시장치는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판 상에 형성된 TFT 구조에 따라서 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor: 이하, a-Si TFT) 기판이 채용된 a-Si 액정표시장치와, 폴리 실리콘 박막 트랜지스터(polycrystalline silicon thin film transistor: 이하, poly-Si TFT) 기판이 채용된 poly-Si 액정표시장치로 구분된다.
여기서, poly-Si TFT의 제조 방법을 간단히 설명하면, 먼저, 절연 기판 상에 a-Si막을 형성하여 고에너지의 에너지빔의 조사함으로써, poly-Si막을 형성한다. 이후, poly-Si TFT는 poly-Si막 상에 절연막, 게이트 전극, 소오스 전극 및 드레인 전극을 형성함으로써, 제작된다.
한편, poly-Si TFT는 poly-Si막의 결정 방향이 절연 기판과 평행한 <100> 방향을 따라 이루어질 때, 격자간의 계면에서 결합수가 가장 작게 나타나, 결과적으로 가장 우수한 성능을 보이게 된다. 이를 위하여, poly-Si막을 형성하기 위한 전구체인 a-Si막을 최소한 1000Å의 두께로 절연 기판 상에 형성하여야 한다.
그러나, a-Si의 결정화 과정에서 poly-Si막에는 두께에 비례한 크기의 요철이 발생되므로, 상부에 배치될 절연막을 파괴할 수 있는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 폴리 실리콘 박막의 결정 방향을 일정하게 유지하면서 두께를 감소시킬 수 있는 폴리 실리콘 박막의 제조 방법을 제공한다.
또한, 본 발명은 상기와 같은 폴리 실리콘 박막의 제조 방법을 갖는 박막 트랜지스터의 제조 방법을 제공한다.
상술한 본 발명의 일 특징에 따른 폴리 실리콘 박막의 제조 방법은 차단막이 형성된 절연 기판 상에 제1 비정질 실리콘 박막을 형성한 후, 상기 절연 기판의 일단부에 대응되도록 패터닝된 감광막을 형성한다. 이어서, 상기 제1 비정질 실리콘 박막을 식각하여 제1 유도막을 형성한 후, 상기 제1 유도막이 형성된 상기 절연 기판 상에 제2 비정질 실리콘 박막을 형성하여 상기 제1 유도막 상에 제2 유도막을 형성한다. 이어서, 상기 제1 및 제2 유도막에 의해 상기 제2 비정질 실리콘 박막이 상기 절연 기판과 평행한 방향을 따라 결정화되어 폴리 실리콘 박막을 형성한 다.
여기서, 제1 및 제2 유도막의 두께는 1000Å 내지 1500Å이다. 또한, 상기 제2 비정질 실리콘 박막의 두께는 500Å 내지 700Å이다. 한편, 상기 제2 비정질 실리콘 박막의 결정화는 고에너지 레이저빔을 조사하여 수행한다.
본 발명의 일 특징에 따른 박막 트랜지스터의 제조 방법은 차단막이 형성된 절연 기판 상에 제1 비정질 실리콘 박막을 형성한 후, 상기 제1 비정질 실리콘 박막을 감광막을 통해 식각하여 상기 절연 기판의 일단부에 대응하는 제1 유도막을 형성한다. 이어서, 상기 제1 및 제2 유도막에 의해 상기 제2 비정질 실리콘 박막이 상기 절연 기판과 평행한 방향을 따라 결정화되어 폴리 실리콘 박막을 형성한 후, 상기 폴리 실리콘 박막의 상측으로부터 불순물을 고농도로 도핑시킨다. 이어서, 상기 폴리 실리콘 박막을 식각하여 액티브층을 형성한 후, 상기 액티브층 상에 제1 절연막을 형성한다. 이어서, 상기 제1 절연막 상에 게이트 전극을 형성한 후, 상기 폴리 실리콘 채널층의 양 측부에 형성된 소오스 및 드레인 영역에 대응하여 영역을 노출시키는 콘택홀을 갖는 제2 절연막을 형성한다. 이어서, 상기 콘택홀을 통해 상기 소오스 및 드레인 영역과 전기적으로 연결되는 소스 전극과 드레인 전극을 각각 형성한다. 여기서, 상기 불순물은 5족 원소이다. 또한, 상기 폴리 실리콘 박막을 식각하는 단계에서는 상기 제1 및 제2 유도막도 동시에 식각한다.
이러한 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법에 따르면, 먼저, 절연 기판 상에 약 500Å 두께의 제1 비정질 실리콘 박막을 형성하고, 이를 식각하여 일단부에 제1 유도막을 소정의 폭으로 형성한 후, 제1 유 도막이 형성된 절연 기판 상에 다시 한번 제2 비정질 실시콘 박막을 약 500Å으로 형성하여 제1 유도막 상에 제2 유도막을 형성하여 제2 비정질 실리콘 박막의 결정화를 절연 기판과 평행한 방향으로 유도함으로써, 폴리 실리콘 박막의 결정을 일정하게 유지하면서 두께를 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 폴리 실리콘 박막의 제조 방법을 개념적으로 나타낸 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 폴리 실리콘 박막(100)을 제조 시, 절연 기판(200) 상에 유도막(300)을 형성하여 폴리 실리콘 박막(100)의 결정 방향을 절연 기판(200)과 평행한 <100> 방향으로 유도한다. 여기서, <100> 방향은 일반적으로, x, y 및 z축으로 이루어진 3차원 구조에서 x 및 y축으로 이루어진 평면과 평행한 방향을 의미한다. 즉, 본 실시예에서 <100> 방향은 절연 기판(200)과 평행한 방향이다.
절연 기판(200)은 광을 투과시키면서 절연성이 우수한 재질로 이루어진다. 예를 들어, 절연 기판(200)은 유리나 석영, 사파이어 등과 같은 투명한 재질로 이루어진다. 절연 기판(200)의 일단부에는 비정질 실리콘으로 이루어진 유도막(300)이 형성된다.
여기서, 비정질 실리콘은 다수의 원자들로 이루어진 단위 격자들이 랜덤하게 분산된 구조를 갖는다. 그러나, 비정질 실리콘이 박막을 형성할 경우, 최외곽 영 역에서는 경계를 형성하기 위하여 단위 격자들이 일정한 방향을 따라 일렬로 배치된다.
이러한 특성으로 인해, 유도막(300)에서는 비정질 실리콘의 격자들이 서로 연결되어 일렬로 배치되게 된다. 유도막(300)은 1000Å 이상의 두께를 갖는다. 유도막(300)의 측면에는 폴리 실리콘 박막(100)을 형성하기 위한 전구체인 비정질 실리콘 박막(400)이 형성된다.
비정질 실리콘 박막(400)은 약 500Å의 두께를 갖는다. 비정질 실리콘 박막(400)에는 별도의 레이저 발생 장치(500)에 의해 발생된 레이저빔(510)을 조사하여 폴리 실리콘 박막(100)으로 결정화된다. 여기서, 비정질 실리콘 박막(400)은 유도막(300)에 의해 결정화가 <100> 방향으로 유도된다. 즉, 비정질 실리콘 박막(400)은 절연 기판(200)과 평행한 <100> 방향을 따라 결정화된다.
따라서, 폴리 실리콘 박막(100)은 1000Å 이상의 유도막(300)에 의해 결정 방향이 유도되어 결과적으로 종래의 1000Å 이상보다 상대적으로 얇은 약 500Å 두께를 가지면서 절연 기판(200)과 평행한 <100> 방향을 따라 형성된다. 이로써, 폴리 실리콘 박막(100) 표면에 형성되는 요철의 크기도 자연스럽게 작아지게 된다.
이하, 폴리 실리콘 박막(100)이 형성되는 과정을 상세하게 설명해보고자 한다.
도 3a 내지 도 3e는 도 1에 도시된 폴리 실리콘 박막의 제조되는 과정을 상세하게 설명하기 위해 도시된 단면도들이다.
도 3a를 참조하면, 절연 기판(200) 상에 차단막(210)을 형성한다. 차단막 (210)은 실리콘 산화물질로 이루어진다. 차단막(210)은 절연 기판(200) 내의 각종 불순물들이 TFT로 침투하는 것을 방지한다. 차단막(210)은 일 예로, 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)으로 이루어진다.
이후, 차단막(210) 상에 제1 비정질 실리콘 박막(410)을 형성한다. 절연 기판(200)의 일단부와 대응하는 제1 영역(A)의 제1 비정질 실리콘 박막(410)은 단위 격자들이 일정한 방향을 따라 일렬로 배치된다. 반대로, 제1 영역(A)을 제외한 제2 영역(B)의 제1 비정질 실리콘 박막(410)은 단위 격자들이 불규칙한 방향을 따라 배치된다. 또한, 제1 비정질 실리콘 박막(410)은 500Å 내지 600Å의 두께를 가지며, 바람직하게는 500Å이다.
도 3b를 참조하면, 제1 비정질 실리콘 박막(410) 상에 패터닝된 감광막(220)을 형성한다. 감광막(220)은 자외선에 의해 제거되는 감광 고분자 화합물로 이루어진다. 감광막(220)은 제1 영역(A)에 대응되도록 형성된 포토 레지스트 패턴을 이용한 사진 식각 공정을 통해 패터닝된다.
도 3c를 참조하면, 제1 비정질 실리콘 박막(410)을 식각하여 제1 유도막(310)을 형성한다. 제1 비정질 실리콘 박막(410)은 감광막(220)에 의해 미커버된 제2 영역(B)이 식각된다. 여기서, 식각 공정은 가스를 이용한 건식 식각 공정을 통해 이루어진다. 이와 같이, 제1 유도막(310)은 제1 비정질 실리콘 박막(410) 중 일정한 방향을 따라 격자들이 일렬로 배치된 제1 영역(A)에 대응되는 부분이다. 이후, 감광막(220)은 황산(H2SO4) 용액과 같은 강산성 용액에 의해 제거된다.
도 3d를 참조하면, 제1 유도막(310)이 형성된 절연 기판(200) 상에 제2 비정질 실리콘 박막(420)을 형성한다. 제2 비정질 실리콘 박막(420)은 제1 비정질 실리콘 박막(410)과 동일한 특성 및 동일한 두께를 갖는다. 여기서, 제2 비정질 실리콘 박막(420)은 제1 영역(A)에 대하여 제1 유도막(310) 상에 오버랩(overlap)된 제2 유도막(320)을 형성한다.
따라서, 제1 영역(A)에서 제1 및 제2 유도막(310, 320)이 서로 겹쳐지게 됨으로써, 실질적으로 제1 및 제2 유도막(310, 320)은 1000Å 이상의 두께를 가질 수 있다. 이는, 제1 및 제2 유도막(310, 320)이 제2 비정질 실리콘 박막(420)의 결정화를 <100> 방향으로 유도하기 위한 최소 두께 이상이다.
도 3e를 참조하면, 제1 및 제2 유도막(310, 320)에 의해 제2 비정질 실리콘 박막(420)을 결정화하여 폴리 실리콘 박막(100)을 형성한다.
제1 및 제2 유도막(310, 320)은 절연 기판(200)의 일단부에 형성되어 제2 비정질 실리콘 박막(420)이 절연 기판(200)과 평행한 <100> 방향을 따라 결정화되도록 유도한다. 이때, 제2 비정질 실리콘 박막(420)의 결정화는 별도의 레이저 발생 장치(500)에서 조사된 고에너지의 레이저빔(510)에 의해 수행된다. 레이저 발생 장치(500)는 단파장, 고출력 및 고효율의 레이저빔(510)을 발생시키는 엑시머(excimer) 레이저인 것이 바람직하다.
따라서, 제2 비정질 실리콘 박막(420)이 제1 및 제2 유도막(310, 320)에 의해 절연 기판(200)과 평행한 <100> 방향으로 결정화가 유도됨으로써, 제2 비정질 실리콘 박막(420)의 두께만으로도 결정화가 이루어져 폴리 실리콘 박막(100)을 형 성할 수 있다. 이로 인해, 폴리 실리콘 박막(100)의 두께를 종래의 1000Å 이상보다 1/2 수준인 약 500Å으로 감소시켜, 폴리 실리콘 박막(100) 표면의 요철의 크기도 감소시킬 수 있다.
이는, 이하에서 설명할 박막 트랜지스터(600) 제조 방법에서 폴리 실리콘 박막(100) 상에 형성될 상대적으로 매우 얇은 두께의 절연막이 폴리 실리콘 박막(100)에 의해 파괴될 가능성을 감소시키게 된다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 박막 트랜지스터가 제조되는 과정을 설명하기 위해 도시된 단면도들이다. 본 실시예에서, 절연 기판 상에 폴리 실리콘 박막이 형성되는 과정은 도 3a 내지 도 3e에서 설명한 것과 동일함으로써, 동일한 참조 번호를 사용하며, 중복되는 상세한 설명은 생략하기로 한다.
도 4a를 참조하면, 폴리 실리콘 박막(100)의 상측으로부터 불순물을 고농도로 도핑한다. 여기서, 불순물은 가전자가 5개인 5족 원소(N)이다. 예를 들어, 불순물은 인(P) 또는 비소(As)로 이루어진다. 일반적으로, 고농도로 도핑되는 불순물은 N-로 표기된다.
도 4b를 참조하면, 폴리 실리콘 박막(100)을 식각하여 액티브층(610)을 형성한다. 구체적으로, 액티브층(610)은 폴리 실리콘 박막(100) 상에 패터닝된 마스크를 이용한 건식 식각 공정을 통해 TFT 영역(TA)에 대응하여 형성된다. 건식 식각 공정은 아르곤 가스 또는 혼합 화학가스를 사용하여 플라즈마 상태에서 이온의 가속력과 화학 작용으로 식각하는 공정으로 비등방성인 특성을 갖는다. 이때, 제1 및 제2 유도막(310, 320)도 동시에 식각된다.
도 4c를 참조하면, 액티브층(610) 상에 제1 절연막(620)을 형성한다. 제1 절연막(620)은 금속 물질과의 접착력이 우수하고, 계면에 공기층의 형성을 억제하는 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)과 같은 무기 절연물질로 이루어진다. 제1 절연막(620)은 액티브층(610)과 상부에 형성될 게이트 전극(630)의 쇼트를 방지한다.
도 4d를 참조하면, 제1 절연막(620) 상에 게이트 전극(630)을 형성한다. 게이트 전극(630)은 제1 절연막(620) 상에 금속막을 형성하고, 상부에 채널 영역(CA)에 대응되도록 패터닝된 마스크를 통해 식각되어 형성된다.
게이트 전극(630)은 액티브층(610)과의 사이에 제1 절연막(620)을 형성하여 캐패시턴스(capacitance)가 형성된다. 캐패시턴스는 게이트 전극(630)에 의해 액티브층(610)에 전류가 흐르는 것을 제어하므로, TFT의 기능에 있어서 매우 중요한 역할을 한다. 그러나, 액티브층(610)은 폴리 실리콘 재질로써, 일정 수준 이상의 전압을 필요로 하기 때문에 저전압에서는 TFT가 구동하지 않는 경우가 발생될 수 있다.
따라서, 본 발명에서는 도 4a에서와 같이 액티브층(610)에 가전자가 5개인 불순물을 고농도로 도핑하여 촉매제 역할을 함으로써, 액티브층(610)과 게이트 전극(630) 사이에 캐패시턴스가 저전압에서도 형성될 수 있도록 한다.
도 4e를 참조하면, 게이트 전극(630)이 형성된 절연 기판(200)의 전면에 제2 절연막(640)을 형성한다. 이때, 제2 절연막(640)에는 소오스 및 드레인 영역(SA, DA)에서 부분적으로 제거된 제1 및 제2 콘택홀(642, 644)이 형성된다.
도 4f를 참조하면, 제1 및 제2 콘택홀(642, 644)이 형성된 제2 절연막(640) 상에 금속 물질을 도포한다. 이어서, 금속 물질을 패터닝하여 소오스 및 드레인 영역(SA, DA)을 제외한 나머지 영역을 제거함에 따라 소오스 전극(650) 및 드레인 전극(660)을 형성한다. 소오스 전극(650) 및 드레인 전극(660)은 제1 및 제2 콘택홀(642, 644)을 통해 액티브층(610)의 소오스 및 드레인 영역(SA, DA)에 각각 전기적으로 연결된다.
이후, 소오스 전극(650) 및 드레인 전극(660)이 형성된 절연 기판(200)의 전면에 보호막(670)을 형성한다. 보호막(670)은 드레인 전극(660)이 부분적으로 노출되도록 일부분이 제거되어 제3 콘택홀(672)을 형성한다. 보호막(670) 상에 투명한 도전성 전극이 도포된 후, 부분적으로 제거되어 제3 콘택홀(672)을 통해 드레인 전극(660)과 전기적으로 연결되는 화소 전극(680)이 형성된다.
이와 같이, 도 4a 내지 도 4f에서 설명한 과정을 거쳐 최종적으로, 폴리 실리콘 박막(100)을 이용한 박막 트랜지스터(600)가 완성된다. 이러한 박막 트랜지스터(600)는 절연 기판(200) 상에 매트릭스 형태로 형성된다. 여기서, 보호막(370) 및 화소 전극(680)은 기능상 박막 트랜지스터(600)의 범주로 간주하지는 않지만, 액정표시장치에 있어서는 필수 구성 요소이기 때문에, 본 설명에서는 박막 트랜지스터(600)의 범주로 간주하여 설명하였다.
이와 같은 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법에 따르면, 먼저, 절연 기판 상에 약 500Å 두께의 제1 비정질 실리콘 박막을 형성하고, 이를 식각하여 일단부에 제1 유도막을 소정의 폭으로 형성한 후, 제1 유도막이 형성된 절연 기판 상에 다시 한번 제2 비정질 실시콘막을 약 500Å으로 형성하여 제1 유도막 상에 제2 유도막을 형성하여 제2 비정질 실리콘 박막의 결정화를 절연 기판과 평행한 <100> 방향으로 유도함으로써, 폴리 실리콘 박막의 결정을 <100> 방향으로 유지하면서 두께를 감소시킬 수 있다.
또한, 폴리 실리콘 박막의 두께를 감소시킴으로써, 폴리 실리콘 박막 표면의 요철 크기도 감소시킬 수 있다.
또한, 폴리 실리콘 박막 표면의 요철 크기를 감소는 상부에 매우 얇은 두께를 가지면서 형성된 절연막이 상기 요철에 의해 파괴되는 것을 감소시킬 수 있다.
또한, 액티브층에 가전자가 5개인 불순물을 고농도로 도핑하여 촉매제 역할을 함으로써, 액티브층과 게이트 전극 사이에 캐패시턴스가 저전압에서도 형성될 수 있다..
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 차단막이 형성된 절연 기판 상에 제1 비정질 실리콘 박막을 형성하는 단계;
    상기 절연 기판의 일단부에 대응되도록 패터닝된 감광막을 형성하는 단계;
    상기 제1 비정질 실리콘 박막을 식각하여 제1 유도막을 형성하는 단계;
    상기 제1 유도막이 형성된 상기 절연 기판 상에 제2 비정질 실리콘 박막을 형성하여 상기 제1 유도막 상에 제2 유도막을 형성하는 단계;
    상기 제1 및 제2 유도막에 의해 상기 제2 비정질 실리콘 박막이 상기 절연 기판과 평행한 방향을 따라 결정화되어 폴리 실리콘 박막을 형성하는 단계를 포함하는 폴리 실리콘 박막의 제조 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 유도막의 두께는 1000Å 내지 1500Å인 것을 특징으로 하는 폴리 실리콘 박막의 제조 방법.
  3. 제1항에 있어서, 상기 제2 비정질 실리콘 박막의 두께는 500Å 내지 700Å인 것을 특징으로 하는 폴리 실리콘 박막의 제조 방법.
  4. 제1항에 있어서, 상기 제2 비정질 실리콘 박막의 결정화는 고에너지 레이저빔을 조사하여 수행하는 것을 특징으로 하는 폴리 실리콘 박막의 제조 방법.
  5. 차단막이 형성된 절연 기판 상에 제1 비정질 실리콘 박막을 형성하는 단계;
    상기 제1 비정질 실리콘 박막을 감광막을 통해 식각하여 상기 절연 기판의 일단부에 대응하는 제1 유도막을 형성하는 단계;
    상기 제1 유도막이 형성된 상기 절연 기판 상에 제2 비정질 실리콘 박막을 형성하여 상기 제1 유도막 상에 제2 유도막을 형성하는 단계;
    상기 제1 및 제2 유도막에 의해 상기 제2 비정질 실리콘 박막이 상기 절연 기판과 평행한 방향을 따라 결정화되어 폴리 실리콘 박막을 형성하는 단계;
    상기 폴리 실리콘 박막의 상측으로부터 불순물을 고농도로 도핑시키는 단계;
    상기 폴리 실리콘 박막을 식각하여 액티브층을 형성하는 단계;
    상기 액티브층 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 게이트 전극을 형성하는 단계;
    상기 폴리 실리콘 채널층의 양 측부에 형성된 소오스 및 드레인 영역에 대응하여 영역을 노출시키는 콘택홀을 갖는 제2 절연막을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 소오스 및 드레인 영역과 전기적으로 연결되는 소스 전극과 드레인 전극을 각각 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.
  6. 제5항에 있어서, 상기 불순물은 5족 원소인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 제5항에 있어서, 상기 폴리 실리콘 박막을 식각하는 단계에서는 상기 제1 및 제2 유도막도 동시에 식각하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020060006675A 2006-01-23 2006-01-23 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막트랜지스터의 제조 방법 KR20070077252A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006675A KR20070077252A (ko) 2006-01-23 2006-01-23 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006675A KR20070077252A (ko) 2006-01-23 2006-01-23 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070077252A true KR20070077252A (ko) 2007-07-26

Family

ID=38501864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006675A KR20070077252A (ko) 2006-01-23 2006-01-23 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070077252A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054901A (ko) 2018-08-10 2019-05-22 주식회사 백메가 업무 도움 서비스 제공 방법 및 장치
KR20190054900A (ko) 2018-08-10 2019-05-22 주식회사 백메가 업무 도움 서비스 제공 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054901A (ko) 2018-08-10 2019-05-22 주식회사 백메가 업무 도움 서비스 제공 방법 및 장치
KR20190054900A (ko) 2018-08-10 2019-05-22 주식회사 백메가 업무 도움 서비스 제공 방법 및 장치

Similar Documents

Publication Publication Date Title
JP5230909B2 (ja) 薄膜トランジスタ表示板の製造方法
KR960011183B1 (ko) 반도체 장치
KR100305004B1 (ko) 반도체장치
US20160043114A1 (en) Low temperature poly-silicon thin film transistor, array substrate and their manufacturing methods
US8530901B2 (en) Film transistor and method for fabricating the same
JP2006093715A (ja) 薄膜トランジスタの製造方法
JP5613131B2 (ja) 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
KR20070077252A (ko) 폴리 실리콘 박막의 제조 방법 및 이를 갖는 박막트랜지스터의 제조 방법
JPH05152325A (ja) 薄膜トランジスタの製造方法
KR20070050572A (ko) 박막 트랜지스터 기판의 제조방법
KR100840323B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
JPH07288227A (ja) 多結晶半導体膜、それを用いた半導体装置及び太陽電池並びにその製造方法
KR101050284B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20080048734A (ko) 박막 트랜지스터의 제조방법
JP4063986B2 (ja) 多結晶シリコン膜の作製方法
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP4684877B2 (ja) 薄膜積層基板、及びその製造方法、並びに表示装置
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR101351402B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 이용한 표시 장치의제조 방법
KR20030025998A (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR100615202B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
JPH11340469A (ja) 薄膜トランジスタ
JP3132486B2 (ja) 薄膜トランジスタ集積素子及びその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination