KR20070074844A - 프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는장치 - Google Patents
프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는장치 Download PDFInfo
- Publication number
- KR20070074844A KR20070074844A KR1020060002878A KR20060002878A KR20070074844A KR 20070074844 A KR20070074844 A KR 20070074844A KR 1020060002878 A KR1020060002878 A KR 1020060002878A KR 20060002878 A KR20060002878 A KR 20060002878A KR 20070074844 A KR20070074844 A KR 20070074844A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- response
- logic state
- output
- image data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
- B31F—MECHANICAL WORKING OR DEFORMATION OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
- B31F1/00—Mechanical deformation without removing material, e.g. in combination with laminating
- B31F1/07—Embossing, i.e. producing impressions formed by locally deep-drawing, e.g. using rolls provided with complementary profiles
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
- B31C—MAKING WOUND ARTICLES, e.g. WOUND TUBES, OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
- B31C7/00—Making conical articles by winding
- B31C7/02—Forming truncated cones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mechanical Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는 장치가 개시된다. 데이터 라인 드라이버의 프레임 인식신호 발생장치는 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 신호를 발생하는 신호 발생회로와 로드 신호에 응답하여 상기 신호 발생회로로부터 출력된 상기 신호를 샘플링하여 프레임 인식신호를 발생하는 샘플링 회로를 구비한다. 상기 신호 발생회로는 상기 수평 시작신호를 셋 신호로 수신하기 위한 셋 입력단자와 상기 지연된 로드 신호를 리셋 신호로 수신하기 위한 리셋 입력단자를 구비하는 S-R 래치이다. 상기 샘플링회로는 D 플립-플롭이다.
데이터 라인 드라이버, 스캔 라인 드라이버, 수평 시작신호, 로드 신호
Description
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 일반적인 디스플레이 장치의 블록도를 나타낸다.
도 2는 본 발명의 일실시예에 따른 프레임 인식신호 발생장치의 회로도를 나타낸다.
도 3은 도 2에 도시된 프레임 인식신호 발생장치의 입출력파형들을 나타낸다.
도 4는 본 발명의 일실시예에 따른 프레임 인식신호 발생장치를 구비하는 데이터 라인 드라이버의 블락도를 나타낸다.
도 5는 본 발명의 일실시예에 따른 프레임 인식신호 발생장치를 구비하는 디스플레이 장치의 블락도를 나타낸다.
도 6은 본 발명의 일실시예에 따른 프레임 인식신호 발생방법을 나타내는 흐름도이다.
본 발명은 디스플레이 장치를 구동하는 장치에 관한 것으로, 보다 상세하게는 프레임 인식신호 발생장치, 인식신호 발생방법, 및 프레임 인식신호 발생장치를 구비하는 데이터 라인 드라이버, 및 디스플레이 장치에 관한 것이다.
도 1은 일반적인 디스플레이 장치의 블록도를 나타낸다. 도 1을 참조하면, 디스플레이 장치(10)는 디스플레이 패널(20), 타이밍 컨트롤러(30), 데이터 라인 드라이버(또는 소스 드라이버; 40), 및 스캔 라인 드라이버(또는 게이트 드라이버; 50)를 구비한다.
상기 디스플레이 패널(20)은 다수의 데이터 라인들(또는 소스 라인들, Y1-Yn), 다수의 스캔 라인들(또는 게이트 라인들, G1-Gm), 및 상기 다수의 데이터 라인들(Y1-Yn)과 상기 다수의 스캔 라인들(G1-Gm) 사이에 접속된 다수의 박막 트랜지스터들을 구비하며, 영상을 디스플레이한다.
상기 타이밍 컨트롤러(30)는 디지털 영상 데이터(DATA)와 수직동기신호(Vsync), 수평동기신호(Hsync) 등의 제어신호들을 수신하고, 디지털 영상 데이터(DATA), 수평 시작신호(DIO), 로드 신호(CLK1)를 데이터 라인 드라이버(40)로 출력하고, 수직 시작신호(또는 수직 동기 시작신호; STV)를 스캔 라인 드라이버(50)로 출력한다.
상기 수직동기신호(Hsync)는 하나의 프레임(frame)을 구성하는 기준신호이며, 한 주기의 수직 동기신호(Hsync)구간 동안 하나의 프레임에 대한 표시 동작이 이루어진다. 상기 수평 동기신호(Hsync)는 하나의 라인(즉, 스캔 라인)을 구성하는 기준신호이며, 한 주기의 수평 동기신호(Hsync)구간 동안 하나의 라인에 대한 표시 동작이 이루어진다.
상기 데이터 라인 드라이버(40)는 타이밍 컨트롤러(30)로부터 출력된 디지털 영상 데이터(DATA)와 제어신호들(DIO와 CLK1)에 기초하여 디스플레이 패널(20)의 다수의 데이터 라인들(Y1 - Yn)을 구동한다.
상기 수직 시작신호(STV)는 첫 번째 스캔 라인(G1)을 선택하기 위한 신호이다. 일반적으로 스캔 라인 드라이버(50)는 상기 수직 시작신호(STV)가 로우 레벨에서 하이 레벨로 바뀌면 스캔 라인들(G1-Gm)을 순차적으로 구동한다.
데이터 라인 드라이버(40)에서 프레임을 인식하기 위하여 수직 시작신호(STV)가 필요한 경우, 상기 수직 시작신호(STV)를 상기 데이터 라인 드라이버(40)로 전송하기 위한 별도의 배선을 구비하는 인쇄회로기판(Printed Circuit Board: PCB)가 필요하다. 따라서 종래의 PCB를 수정해야하는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 종래의 PCB를 수정하지 않고도 데이터 라인 드라이버에서 프레임을 인식할 수 있는 신호를 발생하는 신호발생장치, 신호발생방법, 상기 신호발생장치를 구비하는 데이터 라인 드라이버, 및 디스플레이 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 데이터 라인 드라이버의 프레임 인식신호 발생장치는 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 신호를 발생하는 신호 발생회로와 로드 신호에 응답하여 상기 신호 발생회로로부터 출력된 상기 신호를 샘플링하여 프레임 인식신호를 발생하는 샘플링 회로를 구비한다.
상기 신호 발생회로는 상기 수평 시작신호를 셋 신호로 수신하기 위한 셋 입력단자와 상기 지연된 로드 신호를 리셋 신호로 수신하기 위한 리셋 입력단자를 구비하는 S-R 래치이다. 상기 샘플링회로는 D 플립-플롭이다.
상기 기술적 과제를 달성하기 위한 데이터 라인 드라이버는 클럭 신호에 응답하여 수평 시작신호를 순차적으로 쉬프트하기 위한 쉬프트 레지스터; 상기 쉬프트 레지스터로부터 출력된 신호에 기초하여 디지털 영상 데이터를 저장하고, 로드 신호에 기초하여 저장된 디지털 영상 데이터를 출력하는 래치; 상기 래치로부터 출력된 디지털 영상 데이터에 기초하여 입력된 계조전압들 중에서 하나의 계조전압을 선택하고, 상기 래치로부터 출력된 디지털 영상 데이터에 상응하는 아날로그 전압들을 출력하는 디지털-아날로그 변환기; 상기 디지털-아날로그 변환기로부터 출력된 상기 아날로그 전압들을 버퍼링하여 데이터 라인들로 공급하기 위한 버퍼; 및 상기 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 제1신호를 상기 로드 신호에 응답하여 샘플링하고 프레임 인식신호를 발생하는 프레임 인식신호 발생회로를 구비한다.
상기 기술적 과제를 달성하기 위한 디스플레이 장치는 선택된 영상을 형성하 기 위한 디지털 영상 데이터, 및 클럭신호, 수평 시작 신호, 및 로드 신호를 포함하는 제어신호들을 발생하는 컨트롤러; 계조전압들과 상기 디지털 영상 데이터에 응답하여 데이터 라인들을 구동하기 위한 데이터 라인 구동신호들을 출력하는 데이터 라인 드라이버; 상기 제어신호들과 게이트 턴-온/턴-오프 전압들에 기초하여 스캔 라인들을 구동하는 스캔 라인 구동신호들을 출력하는 스캔 라인 드라이버; 및 상기 데이터 라인 구동신호들과 상기 스캔 라인 구동신호들에 응답하여 영상데이터를 디스플레이하기 위한 디스플레이 패널을 구비한다.
상기 데이터 라인 드라이버는 클럭 신호에 응답하여 수평 시작신호를 순차적으로 쉬프트하기 위한 쉬프트 레지스터; 상기 쉬프트 레지스터로부터 출력된 신호에 기초하여 디지털 영상 데이터를 저장하고, 로드 신호에 기초하여 저장된 디지털 영상 데이터를 출력하는 래치; 상기 래치로부터 출력된 디지털 영상 데이터에 기초하여 입력된 계조전압들 중에서 하나의 계조전압을 선택하고, 상기 래치로부터 출력된 디지털 영상 데이터에 상응하는 아날로그 전압들을 출력하는 디지털-아날로그 변환기; 상기 디지털-아날로그 변환기로부터 출력된 상기 아날로그 전압들을 버퍼링하여 데이터 라인들로 공급하기 위한 버퍼; 및 상기 수평 시작신호(DIO)에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 제1신호를 상기 로드 신호에 응답하여 샘플링하고 프레임 인식신호를 발생하는 프레임 인식신호 발생회로를 구비한다.
상기 기술적 과제를 달성하기 위한 데이터 라인 드라이버에서 프레임 인식신 호 발생방법은 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 신호를 발생하는 단계; 및 로드 신호에 응답하여 상기 신호를 샘플링하여 프레임 인식신호를 발생하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 프레임 인식신호 발생장치의 회로도를 나타내고, 도 3은 도 2에 도시된 프레임 인식신호 발생장치의 입출력 파형들을 나타낸다. 도 2와 도 3을 참조하면, 프레임 인식신호 발생장치(100)는 지연회로(110), 제1신호 발생회로(120), 및 제2신호 발생회로(130)를 구비한다.
상기 지연회로(110)는 로드신호(CLK1)를 소정시간 지연시킨다. 제1신호 발생회로(120)는 S-R 래치로 구현될 수 있으며, S-R 래치(120)의 셋 신호 입력단자(S)는 수평 시작신호(DIO)를 수신하고 리셋 신호 입력단자(R)는 지연된 로드 신호(dCLK1), 즉 지연회로(110)의 출력신호(dCLK1)를 수신하여 제1신호(FMCK)를 출력한다. 상기 제1신호(FMCK)는 수평 시작신호(DIO)가 하이 레벨(또는 논리 "1")일 때 하이 레벨로 천이하고 지연된 로드 신호(dCLK1)가 하이 레벨일 때 로우 레벨(또는 논리 "0")로 천이하는 신호이다.
상기 제2신호 발생회로(130)는 샘플링 회로의 일 예인 D 플립-플롭(flip-flop)으로 구현될 수 있다. 상기 D 플립-플롭은 로드 신호(CLK1)의 상승 에지에 응답하여 S-R 래치(120)의 출력신호(FMCK)를 샘플링하여 프레임 인식신호(CHPCK)를 출력한다.
상기 수평 시작신호(DIO)는 데이터 라인 드라이버를 제조하는 업체에 따라 수평 시작 펄스(horizontal start pulse), 데이터 시작 신호, 쉬프트 신호 등으로 불리며, 상기 로드신호(CLK1)는 데이터 라인 드라이버를 제조하는 업체에 따라 데이터 래치 신호, 출력 래치 신호 등으로 불린다.
도 1 내지 도 3을 참조하면, 타이밍 컨트롤러(30)는 프레임과 프레임 사이의 구간(이를 '블랭킹 구간'이라 한다) 동안에는 수평 시작신호(DIO)를 데이터 라인 드라이버(40)로 출력하지 않는다.
따라서 첫 번째 프레임의 마지막 수평 시작신호(DIO)가 S-R 래치(120)의 셋 신호 입력단자(S)로 입력된 후 로드 신호(CLK1)가 S-R 래치(120)의 리셋 신호 입력단자(R)로 입력되면, S-R 래치(120)는 상기 블랭킹 구간 동안 로우 레벨을 갖는 제1신호(FMCK)를 출력한다.
두 번째 프레임의 첫 번째 수평 시작신호(DIO)가 S-R 래치(120)의 셋 신호 입력단자(S)는 입력되면 제1신호(FMCK)는 로우 레벨에서 하이 레벨로 천이한다.
상기 D 플립-플롭(130)이 로드 신호(CLK1)의 상승 에지에 응답하여 S-R 래치(120)의 출력신호(FMCK)를 샘플링하는 경우, 상기 D 플립-플롭(130)의 출력신호 (CHPCK)는 항상 하이 레벨을 갖는다. 즉, 프레임 인식신호 발생장치(100)는 스캔 라인 드라이버(50)로 출력된 수직 시작신호(STV)의 주기와 동일한 주기를 갖는 프레임 인식신호(CHPCK)를 발생할 수 있다.
도 4는 본 발명의 일 실시예에 따른 프레임 인식신호 발생장치를 구비하는 데이터 라인 드라이버의 블락도를 나타내고, 도 5는 본 발명의 일 실시예에 따른 프레임 인식신호 발생장치를 구비하는 디스플레이 장치의 블락도를 나타낸다.
도 4와 도 5를 참조하면, 데이터 라인 드라이버(200)는 프레임 인식신호 발생회로(100), 쉬프트 레지스터(210), 래치(220), 디지털-아날로그 변환기(230), 및 버퍼(240)를 구비한다.
상기 프레임 인식신호 발생회로(100)는 수평 시작신호(DIO=DIO1)와 로드신호(CLK1)에 기초하여 스캔 라인 드라이버(50)로 출력되는 수직 시작신호(STV)의 주기와 동일한 주기를 갖는 프레임 인식신호(CHPCK)를 발생한다.
상기 데이터 라인 드라이버(200)의 쉬프트 레지스터(210)는 데이터 라인들(Y11 내지 Y1n)의 수에 상응하며 서로 직렬로 접속된 다수의 플립-플롭들(미도시)을 구비한다.
상기 쉬프트 레지스터(210)는 타이밍 컨트롤러(30)로부터 출력된 수평 클럭신호(HCLK)에 동기되어 수평 시작신호(DIO1)를 저장하고, 상기 수평 클럭신호(HCLK)에 동기되어 수평 시작신호(DIO1)를 이웃하는 플립-플롭들로 순차적으로 쉬프트시키고, 쉬프트된 수평 시작신호(DOI1)를 다음번 데이터 라인 드라이버(320)의 수평 시작신호(DOI2)로 출력한다.
데이터 라인 드라이버(320)는 쉬프트된 수평 시작신호(DOI2)를 다음번 데이터 라인 드라이버의 수평 시작신호(DOI3)로 출력한다.
상기 래치(220)는 상기 쉬프트 레지스터(210)의 플립-플롭들에 의하여 순차적으로 쉬프트된 수평 시작신호(DIO1)들에 동기되어 디지털 영상 데이터(DATA)를 저장하고, 타이밍 컨트롤러(30)로부터 출력된 로드 신호(CLK1)에 응답하여 저장된 디지털 영상 데이터를 한꺼번에 디지털-아날로그 변환기(230)로 전송한다. 구현 예에 따라 쉬프트 레지스터(210)와 래치(20)는 하나의 블락으로 구현될 수도 있다.
디지털-아날로그 변환기(230)는 데이터 라인들(Y11 내지 Y1n)로 공급될 아날로그 전압들을 발생한다. 상세하게는 상기 디지털-아날로그 변환기(230)는 상기 래치(220)로부터 출력된 디지털 영상 데이터에 기초하여 다수의 계조 전압들 중에서 하나의 계조 전압을 선택하고 상기 디지털 영상 데이터에 상응하는 아날로그 전압들을 발생한다.
상기 버퍼(240)는 디지털-아날로그 변환기(230)로부터 출력된 아날로그 전압들을 버퍼링한 후 데이터 라인들로 출력한다.
도 5의 데이터 라인 구동부(310)는 다수의 데이터 라인 드라이버들(200, 320, ..., 330)을 구비한다. 각 데이터 라인 드라이버(200, 320, ..., 330)의 구조는 동일할 수 있다. 또한, 데이터 라인 드라이버(200)를 제외한 나머지 데이터 라인 드라이버들(320, ..., 330) 각각은 쉬프트 레지스터(210), 래치(220), 디지털-아날로그 변환기(230), 및 버퍼(240)를 구비할 수 있다.
도 6은 본 발명의 일실시예에 따른 프레임 인식신호 발생방법을 나타내는 흐름도이다. 도 2 내지 도 5를 참조하면, S-R 플립-플롭(120)은 수평 시작신호(DIO=DIO1)를 셋 신호로 수신하고 지연된 클럭신호(dCLK1)를 리셋 신호로 수신하여 제1신호(FMCK)를 발생한다(S110).
D-플립-플롭(130)는 로드 신호(CLK1)에 기초하여 S-R 플립-플롭(120)의 출력신호(FMCK)를 샘플링하여 스캔 라인 드라이버(50)로 공급되는 수직 시작신호(STV)의 주기와 동일한 주기를 갖는 프레임 인식신호(CHPCK)를 발생한다(S120).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 데이터 라인 드라이버 또는 디스플레이 장치에 구현된 프레임 인식신호 발생장치는 상기 데이터 라인 드라이버에서 PCB를 수정하지 않고 종래의 타이밍 컨트롤러로부터 출력된 제어신호들, 예컨대 수평 시작신호와 로드 신호에 기초하여 프레임을 인식할 수 있는 신호를 발생하는 효과가 있다.
Claims (8)
- 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고, 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 신호를 발생하는 신호 발생회로; 및로드 신호에 응답하여 상기 신호 발생회로로부터 출력된 상기 신호를 샘플링하여 프레임 인식신호를 발생하는 샘플링 회로를 구비하는 것을 특징으로 하는 데이터 라인 드라이버의 프레임 인식신호 발생장치.
- 제1항에 있어서, 상기 신호 발생회로는,상기 수평 시작신호를 셋 신호로 수신하기 위한 셋 입력단자와 상기 지연된 로드 신호를 리셋 신호로 수신하기 위한 리셋 입력단자를 구비하는 S-R 래치인 것을 특징으로 하는 데이터 라인 드라이버의 프레임 인식신호 발생장치.
- 제1항에 있어서, 상기 샘플링회로는 D 플립-플롭인 것을 특징으로 하는 데이터 라인 드라이버의 프레임 인식신호 발생회로.
- 데이터 라인 드라이버에 있어서,클럭 신호에 응답하여 수평 시작신호를 순차적으로 쉬프트하기 위한 쉬프트 레지스터;상기 쉬프트 레지스터로부터 출력된 신호에 기초하여 디지털 영상 데이터를 저장하고, 로드 신호에 기초하여 저장된 디지털 영상 데이터를 출력하는 래치;상기 래치로부터 출력된 디지털 영상 데이터에 기초하여 입력된 계조전압들 중에서 하나의 계조전압을 선택하고, 상기 래치로부터 출력된 디지털 영상 데이터에 상응하는 아날로그 전압들을 출력하는 디지털-아날로그 변환기;상기 디지털-아날로그 변환기로부터 출력된 상기 아날로그 전압들을 버퍼링하여 데이터 라인들로 공급하기 위한 버퍼; 및상기 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 제1신호를 상기 로드 신호에 응답하여 샘플링하고 프레임 인식신호를 발생하는 프레임 인식신호 발생회로를 구비하는 것을 특징으로 하는 데이터 라인 드라이버.
- 제4항에 있어서, 상기 프레임 인식신호 발생회로는,상기 로드 신호를 지연시켜 상기 지연된 로드 신호를 발생시키기 위한 지연회로;상기 수평 시작신호를 셋 신호로 수신하고 상기 지연회로의 출력신호를 리셋 신호로 수신하여 상기 제1신호를 발생하는 신호 발생회로; 및상기 로드 신호에 응답하여 상기 신호발생회로로부터 출력된 상기 제1신호를 샘플링하여 프레임을 인식할 수 있는 상기 프레임 인식신호를 출력하는 샘플링 회로를 구비하는 것을 특징으로 하는 데이터 라인 드라이버.
- 선택된 영상을 형성하기 위한 디지털 영상 데이터, 및 클럭신호, 수평 시작 신호, 및 로드 신호를 포함하는 제어신호들을 발생하는 컨트롤러;계조전압들과 상기 디지털 영상 데이터에 응답하여 데이터 라인들을 구동하기 위한 데이터 라인 구동신호들을 출력하는 데이터 라인 드라이버;상기 제어신호들과 게이트 턴-온/턴-오프 전압들에 기초하여 스캔 라인들을 구동하는 스캔 라인 구동신호들을 출력하는 스캔 라인 드라이버; 및상기 데이터 라인 구동신호들과 상기 스캔 라인 구동신호들에 응답하여 영상데이터를 디스플레이하기 위한 디스플레이 패널을 구비하며,상기 데이터 라인 드라이버는,클럭 신호에 응답하여 수평 시작신호를 순차적으로 쉬프트하기 위한 쉬프트 레지스터;상기 쉬프트 레지스터로부터 출력된 신호에 기초하여 디지털 영상 데이터를 저장하고, 로드 신호에 기초하여 저장된 디지털 영상 데이터를 출력하는 래치;상기 래치로부터 출력된 디지털 영상 데이터에 기초하여 입력된 계조전압들 중에서 하나의 계조전압을 선택하고, 상기 래치로부터 출력된 디지털 영상 데이터에 상응하는 아날로그 전압들을 출력하는 디지털-아날로그 변환기;상기 디지털-아날로그 변환기로부터 출력된 상기 아날로그 전압들을 버퍼링하여 데이터 라인들로 공급하기 위한 버퍼; 및상기 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 제1신호를 상기 로드 신호에 응답하여 샘플링하고 프레임 인식신호를 발생하는 프레임 인식신호 발생회로를 구비하는 것을 특징으로 하는 디스플레이 장치.
- 제6항에 있어서, 상기 프레임 인식신호 발생회로는,상기 로드 신호를 지연시켜 상기 지연된 로드 신호를 발생시키기 위한 지연회로;상기 수평 시작신호를 셋 신호로 수신하고 상기 지연회로의 출력신호를 리셋 신호로 수신하여 상기 제1신호를 발생하는 신호 발생회로; 및상기 로드 신호에 응답하여 상기 신호발생회로로부터 출력된 상기 제1신호를 샘플링하여 프레임을 인식할 수 있는 상기 프레임 인식신호를 출력하는 샘플링 회로를 구비하는 것을 특징으로 하는 디스플레이 장치.
- 수평 시작신호에 응답하여 제1논리 상태에서 제2논리 상태로 천이하고 지연된 로드 신호에 응답하여 상기 제2논리 상태에서 상기 제1논리 상태로 천이하는 신호를 발생하는 단계; 및로드 신호에 응답하여 상기 신호를 샘플링하여 프레임 인식신호를 발생하는 단계를 구비하는 것을 특징으로 하는 데이터 라인 드라이버에서 프레임 인식신호 발생방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060002878A KR100782306B1 (ko) | 2006-01-10 | 2006-01-10 | 프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는장치 |
US11/621,602 US20070159440A1 (en) | 2006-01-10 | 2007-01-10 | Data line driver circuits and methods for internally generating a frame recognition signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060002878A KR100782306B1 (ko) | 2006-01-10 | 2006-01-10 | 프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070074844A true KR20070074844A (ko) | 2007-07-18 |
KR100782306B1 KR100782306B1 (ko) | 2007-12-06 |
Family
ID=38232353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060002878A KR100782306B1 (ko) | 2006-01-10 | 2006-01-10 | 프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070159440A1 (ko) |
KR (1) | KR100782306B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101463622B1 (ko) * | 2008-06-19 | 2014-11-19 | 엘지디스플레이 주식회사 | 표시장치 |
KR101534203B1 (ko) * | 2008-10-14 | 2015-07-07 | 삼성디스플레이 주식회사 | 데이터 구동 장치 및 이를 이용한 표시 장치 |
KR20160038154A (ko) * | 2014-09-29 | 2016-04-07 | 삼성전자주식회사 | 소스 드라이버 및 그것의 동작 방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080238895A1 (en) * | 2007-03-29 | 2008-10-02 | Jin-Ho Lin | Driving Device of Display Device and Related Method |
TWI453715B (zh) * | 2011-08-09 | 2014-09-21 | Raydium Semiconductor Corp | 自動調整訊號偏移之裝置 |
KR102536952B1 (ko) * | 2016-03-15 | 2023-05-26 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
CN106601207A (zh) * | 2017-01-13 | 2017-04-26 | 京东方科技集团股份有限公司 | 控制电路、源极控制电路、驱动方法及显示装置 |
DE102018208118A1 (de) * | 2018-05-23 | 2019-11-28 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Authentifizieren einer über einen Bus übertragenen Nachricht |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3307486B2 (ja) * | 1993-11-19 | 2002-07-24 | 富士通株式会社 | 平面表示装置及びその制御方法 |
JP2002099270A (ja) * | 2000-07-19 | 2002-04-05 | Sharp Corp | 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法 |
JP3729163B2 (ja) * | 2001-08-23 | 2005-12-21 | セイコーエプソン株式会社 | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 |
JP2004264720A (ja) * | 2003-03-04 | 2004-09-24 | Seiko Epson Corp | 表示ドライバ及び電気光学装置 |
KR20040083725A (ko) * | 2003-03-24 | 2004-10-06 | 엘지전자 주식회사 | 압축오디오재생장치의 데이터위치검출방법 및 장치 |
KR20050066255A (ko) * | 2003-12-26 | 2005-06-30 | 엘지전자 주식회사 | 영상신호 무선 송수신 장치 및 방법 |
-
2006
- 2006-01-10 KR KR1020060002878A patent/KR100782306B1/ko not_active IP Right Cessation
-
2007
- 2007-01-10 US US11/621,602 patent/US20070159440A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101463622B1 (ko) * | 2008-06-19 | 2014-11-19 | 엘지디스플레이 주식회사 | 표시장치 |
KR101534203B1 (ko) * | 2008-10-14 | 2015-07-07 | 삼성디스플레이 주식회사 | 데이터 구동 장치 및 이를 이용한 표시 장치 |
KR20160038154A (ko) * | 2014-09-29 | 2016-04-07 | 삼성전자주식회사 | 소스 드라이버 및 그것의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100782306B1 (ko) | 2007-12-06 |
US20070159440A1 (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100782306B1 (ko) | 프레임 인식신호 발생장치, 발생방법, 및 이를 구비하는장치 | |
KR101267019B1 (ko) | 평판 디스플레이 장치 | |
EP2264694B1 (en) | Display device and mobile terminal | |
EP2264695B1 (en) | Display device and mobile terminal | |
US20060274016A1 (en) | Liquid crystal display having data driver and gate driver | |
US10621943B2 (en) | Display device driver having pixel drive voltage delay selection | |
US7719509B2 (en) | Driver for liquid crystal display | |
US20100177089A1 (en) | Gate driver and display driver using thereof | |
KR20100081760A (ko) | 표시 장치 및 표시 장치의 구동 회로 | |
US8077135B2 (en) | Source driver of LCD for black insertion technology | |
CN112216239A (zh) | 源极驱动器和显示装置 | |
KR20070118459A (ko) | 표시장치 | |
US10818219B2 (en) | Display apparatus and method of driving display panel using the same | |
US20070236434A1 (en) | Display drive device and liquid crystal display device | |
KR100611509B1 (ko) | 액정표시장치의 소스 구동회로 및 소스구동 방법 | |
US8766960B2 (en) | Image display system | |
KR20070074841A (ko) | 액정 표시 장치 | |
JP5202084B2 (ja) | タイミングコントローラ、画像信号線駆動回路および画像表示装置 | |
KR101298607B1 (ko) | 액정표시장치의 데이터 구동회로 | |
KR102207191B1 (ko) | 표시장치 | |
JP2001265291A (ja) | 液晶パネルの駆動回路及び画像表示装置 | |
US8493311B2 (en) | Display device | |
KR100542689B1 (ko) | 박막 트랜지스터 액정표시소자의 게이트 드라이버 | |
KR20100066132A (ko) | 액정 표시 장치 | |
KR20070077354A (ko) | 액정 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |