KR102536952B1

KR102536952B1 - 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Info

Publication number: KR102536952B1
Application number: KR1020160031082A
Authority: KR
Inventors: 강선구; 김태곤; 박승남; 신옥권
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-03-15
Filing date: 2016-03-15
Publication date: 2023-05-26
Also published as: KR20170107636A; US10147387B2; US20170270889A1

Abstract

표시 패널의 구동 방법은 수평 구간의 제1 구간 동안, 표시 패널의 픽셀들에 프리차지 전압을 출력하는 단계, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하는 단계 및 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 단계를 포함한다. 이에 따라, 표시 장치의 소비 전력을 감소시키고, 표시 품질을 향상시킬 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE METHOD}

본 발명은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 보다 상세하게는 소비 전력을 감소시키고, 표시 품질을 향상시킬 수 있는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.

표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러, 게이트 구동부 및 데이터 구동부를 포함한다.

상기 데이터 구동부는 표시 패널의 픽셀들에 계조 전압을 출력한다. 저 계조 및 고 계조를 반복하는 패턴에서는 상기 계조 전압의 레벨이 큰 폭으로 증가 및 감소를 반복하므로 소비 전력이 증가하는 문제가 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 소비 전력을 감소시키고, 표시 품질을 향상시키는 표시 패널의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 수평 구간의 제1 구간 동안, 표시 패널의 픽셀들에 프리차지 전압을 출력하는 단계, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하는 단계 및 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 단계를 포함한다.

본 발명의 일 실시예에 있어서, 상기 프리차지 전압을 출력하는 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구간 동안 상기 제1 그룹의 픽셀들은 제1 프리차지 스위치를 통해 상기 프리차지부에 연결되고 상기 제2 그룹의 픽셀들은 제2 프리차지 스위치를 통해 상기 프리차지부에 연결될 수 있다. 상기 제2 구간 동안 상기 제1 그룹의 픽셀들은 제1 그룹의 버퍼 스위치들을 통해 제1 그룹의 버퍼들에 연결되고, 상기 제2 그룹의 픽셀들은 제2 그룹의 버퍼 스위치들을 통해 제2 그룹의 버퍼들에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 구간 동안 상기 프리차지부는 더미 스위치를 통해 더미 버퍼에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 프리차지부는 상기 제1 그룹의 픽셀들에 연결되는 제1 전극 및 상기 제2 그룹의 픽셀들에 연결되는 제2 전극을 포함하는 프리차지 캐패시터를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 프리차지부는 상기 제1 그룹의 픽셀들에 연결되는 제1 프리차지 캐패시터 및 상기 제2 그룹의 픽셀들에 연결되는 제2 프리차지 캐패시터를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 프리차지 전압은 최대 계조 전압과 최소 계조 전압의 중간 계조 전압으로 초기화될 수 있다.

본 발명의 일 실시예에 있어서, 상기 프리차지 전압은 현재 프레임의 계조 전압의 평균으로 초기화될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구간은 데이터 구동부의 로드 신호의 라이징 에지로부터 상기 로드 신호의 폴링 에지 사이의 구간일 수 있다.

본 발명의 일 실시예에 있어서, 현재 프레임의 영상을 기초로 프리차지 구동의 적용 여부를 결정하는 단계를 더 포함할 수 있다. 상기 프리차지 전압을 출력하는 단계는 상기 프리차지 구동의 적용 여부에 따라 선택적으로 상기 프리차지 전압을 출력할 수 있다.

본 발명의 일 실시예에 있어서, 상기 프리차지 구동을 적용하는 경우, 데이터 구동부의 로드 신호의 폴링 에지에서 상기 표시 패널의 상기 픽셀들에 상기 계조 전압을 출력할 수 있다. 상기 프리차지 구동을 적용하지 않는 경우, 상기 로드 신호의 라이징 에지에서 상기 표시 패널의 상기 픽셀들에 상기 계조 전압을 출력할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 데이터 구동부를 포함한다. 상기 표시 패널은 복수의 픽셀들을 포함한다. 상기 데이터 구동부는 수평 구간의 제1 구간 동안, 상기 표시 패널의 픽셀들에 프리차지 전압을 출력하고, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하며, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화한다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 프리차지 전압을 출력하는 프리차지부를 포함할 수 있다. 상기 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 제1 구간 동안 상기 제1 그룹의 픽셀들을 상기 프리차지부에 연결하는 제1 프리차지 스위치, 상기 제1 구간 동안 상기 제2 그룹의 픽셀들을 상기 프리차지부에 연결하는 제2 프리차지 스위치, 상기 제2 구간 동안 상기 제1 그룹의 픽셀들을 제1 그룹의 버퍼들에 연결하는 제1 그룹의 버퍼 스위치들 및 상기 제2 구간 동안 상기 제2 그룹의 픽셀들을 제2 그룹의 버퍼들에 연결하는 제2 그룹의 버퍼 스위치들을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 더미 버퍼 및 더미 스위치를 더 포함할 수 있다. 상기 제2 구간 동안 상기 프리차지부는 상기 더미 스위치를 통해 상기 더미 버퍼에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구간은 상기 데이터 구동부의 로드 신호의 라이징 에지로부터 상기 로드 신호의 폴링 에지 사이의 구간일 수 있다.

이와 같은 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 따르면, 수평 구간의 제1 구간 동안 표시 패널의 픽셀들을 프리차지하므로, 표시 장치의 소비 전력을 감소시킬 수 있다. 또한, 계조 전압이 픽셀들에 출력되는 동안 프리차지 전압을 초기화하여 프리차지 전압의 편차에 따른 표시 패널의 아티팩트를 방지할 수 있다. 따라서, 표시 패널의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널 및 데이터 구동부를 나타내는 개념도이다.
도 3a 및 도 3b는 본 발명의 비교예에 따른 프리차지 구동을 나타내는 회로도이다.
도 4 및 도 5는 도 3a 및 도 3b의 프리차지 구동 시에 나타나는 표시 아티팩트를 나타내는 그래프이다.
도 6a 및 도 6b는 도 2의 데이터 구동부의 프리차지 구동을 나타내는 회로도이다.
도 7a 및 도 7b는 도 2의 데이터 구동부의 선택적 프리차지 구동을 나타내는 그래프이다.
도 8은 도 2의 데이터 구동부의 프리차지 구동에 의해 표시 아티팩트가 해결된 것을 나타내는 그래프이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 데이터 구동부의 프리차지 구동을 나타내는 회로도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 단위 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

각 단위 픽셀은 스위칭 소자, 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터를 포함할 수 있다. 상기 단위 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다. 예를 들어, 상기 데이터 전압은 계조 전압이라고 부를 수 있다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

상기 데이터 구동부(500)의 구조 및 동작에 대해서는 도 2 내지 도 8을 참조하여 상세히 후술한다.

도 2는 도 1의 표시 패널(100) 및 데이터 구동부(500)를 나타내는 개념도이다.

도 1 및 도 2를 참조하면, 상기 데이터 구동부(500)는 복수의 데이터 구동 칩(DC1 내지 DC6)을 포함할 수 있다. 상기 표시 패널(100)은 상기 데이터 구동 칩(DC1 내지 DC6)에 대응하는 복수의 표시 영역을 포함할 수 있다.

제1 데이터 구동 칩(DC1)은 상기 표시 패널(100)의 제1 영역에 계조 전압을 출력한다. 제2 데이터 구동 칩(DC2)은 상기 표시 패널(100)의 제2 영역에 계조 전압을 출력한다. 제3 데이터 구동 칩(DC3)은 상기 표시 패널(100)의 제3 영역에 계조 전압을 출력한다. 제4 데이터 구동 칩(DC4)은 상기 표시 패널(100)의 제4 영역에 계조 전압을 출력한다. 제5 데이터 구동 칩(DC5)은 상기 표시 패널(100)의 제5 영역에 계조 전압을 출력한다. 제6 데이터 구동 칩(DC6)은 상기 표시 패널(100)의 제6 영역에 계조 전압을 출력한다.

본 실시예에서는 6개의 데이터 구동 칩(DC1 내지 DC6)에 의해 표시 패널(100)이 구동되는 것을 도시하였으나, 본 발명은 상기 데이터 구동 칩의 개수에 의해 한정되지 않는다.

각 데이터 구동 칩은 하나의 프리차지 캐패시터(CQ1 내지 CQ6)에 연결될 수 있다. 상기 프리차지 캐패시터(CQ1 내지 CQ6)는 상기 데이터 구동 칩(DC1 내지 DC6)에 연결되어, 상기 데이터 구동 칩(DC1 내지 DC6)에 대응하는 표시 영역의 픽셀들에 프리차지 전압을 출력한다.

본 실시예에서는 하나의 데이터 구동 칩이 하나의 프리차지 캐패시터와 연결되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 이와는 달리, 상기 하나의 데이터 구동 칩에 복수의 프리차지 캐패시터가 연결될 수 있다. 예를 들어, 상기 데이터 구동 칩이 966개의 채널을 갖는 경우, 제1 채널 내지 제966 채널은 모두 하나의 프리차지 캐패시터와 연결될 수 있다. 이와는 달리, 상기 데이터 구동 칩이 966개의 채널을 갖는 경우, 제1 채널 내지 제483 채널이 하나의 프리차지 캐패시터와 연결되고, 제484 채널 내지 제966 채널은 다른 프리차지 캐패시터와 연결될 수 있다. 이와는 달리, 상기 데이터 구동 칩이 966개의 채널을 갖는 경우, 제1 채널 내지 제322 채널이 하나의 프리차지 캐패시터와 연결되고, 제323 내지 제644 채널은 다른 프리차지 캐패시터와 연결되고, 제645 채널 내지 제966 채널은 또 다른 프리차지 캐패시터와 연결될 수 있다.

도 2에서는 상기 표시 패널(100)의 제5 영역 및 제6 영역에 걸쳐 화이트 박스의 패턴(e.g. 255 계조)이 도시되는 경우를 예시하였다. 상기 화이트 박스 부분을 제외한 영역은 모두 동일한 레벨의 회색(e.g. 127 계조)을 타겟 휘도로 갖는다. 도 2의 화이트 박스의 패턴에 의한 표시 아티팩트는 도 3a 내지 도 5를 참조하여 후술한다.

도 3a 및 도 3b는 본 발명의 비교예에 따른 프리차지 구동을 나타내는 회로도이다. 도 4 및 도 5는 도 3a 및 도 3b의 프리차지 구동 시에 나타나는 표시 아티팩트를 나타내는 그래프이다.

도 3a 및 도 3b는 도 2의 제6 데이터 구동 칩(DC6) 및 그에 대응하는 표시 영역 및 그에 대응하는 프리차지 캐패시터(CQ6)를 도시하고 있다.

도 1 내지 도 5를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함한다. 상기 각 픽셀들은 액정 캐패시터(CL1 내지 CLN)를 포함한다. 도 3a 및 도 3b에서 상기 액정 캐패시터들(CL1 내지 CLN)은 하나의 데이터 구동 칩(DC6)에 대응하는 1행의 픽셀들의 액정 캐패시터들이다. 상기 1행의 픽셀들은 총 N개일 수 있다.

상기 데이터 구동 칩(DC6)은 N개의 채널(CH1 내지 CHN)을 포함할 수 있다. 상기 데이터 구동 칩(DC6)은 N개의 버퍼를 포함할 수 있다. 제1 버퍼(B1)는 제1 픽셀의 제1 액정 캐패시터(CL1)에 제1 계조 전압(VG1)을 출력한다. 제2 버퍼(B2)는 제2 픽셀의 제2 액정 캐패시터(CL2)에 제2 계조 전압(VG2)을 출력한다.

예를 들어, 상기 표시 패널(100)은 컬럼 반전 방식으로 구동될 수 있다. 예를 들어, 제1 프레임에서 홀수번째 픽셀들(CL1, CL3, ..., CLN-1)은 정극성 픽셀들이고, 짝수번째 픽셀들(CL2, CL4, ..., CLN)은 부극성 픽셀들일 수 있다. 예를 들어, 제2 프레임에서 홀수번째 픽셀들(CL1, CL3, ..., CLN-1)은 부극성 픽셀들이고, 짝수번째 픽셀들(CL2, CL4, ..., CLN)은 정극성 픽셀들일 수 있다.

상기 표시 패널(100)은 프리차지 방식으로 구동될 수 있다. 수평 구간(1H)의 제1 구간(DQ) 동안, 상기 데이터 구동부(500)는 상기 표시 패널의 픽셀들에 프리차지 전압(VQ1, VQ2)을 출력할 수 있다. 수평 구간(1H)의 제2 구간 동안, 상기 데이터 구동부(500)는 상기 표시 패널의 픽셀들에 계조 전압(VG1 내지 VGN)을 출력할 수 있다. 상기 제1 구간(DQ)은 프리차지 구간이고, 상기 제2 구간은 메인차지 구간이다.

상기 데이터 구동부(500)는 상기 픽셀들에 프리차지 전압을 출력하는 프리차지부(520)를 포함한다. 상기 프리차지부(520)는 제1 그룹의 픽셀들(예컨대, CL1, CL3, ..., CLN-1)에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들(예컨대, CL2, CL4, ..., CLN)에 제2 프리차지 전압을 전달할 수 있다.

도 3a는 프리차지 구간에서의 데이터 구동부(500) 및 표시 패널(100)의 연결 상태를 도시하고, 도 3b는 메인차지 구간에서의 데이터 구동부(500) 및 표시 패널(100)의 연결 상태를 도시한다.

상기 제1 구간(DQ) 동안 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)은 제1 프리차지 스위치(SWQ1)를 통해 상기 프리차지부(520)에 연결되고 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)은 제2 프리차지 스위치(SWQ2)를 통해 상기 프리차지부(520)에 연결된다.

상기 제2 구간 동안 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)은 제1 그룹의 버퍼 스위치들(SW1, SW3, ..., SWN-1)을 통해 제1 그룹의 버퍼들(B1, B3, ..., BN-1)에 연결되고, 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)은 제2 그룹의 버퍼 스위치들(SW2, SW4, ..., SWN)을 통해 제2 그룹의 버퍼들(B2, B4, ..., BN)에 연결될 수 있다.

상기 프리차지부(520)는 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)에 연결되는 제1 전극(E1) 및 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)에 연결되는 제2 전극(E2)을 포함하는 프리차지 캐패시터(CQ6)를 포함한다.

상기 제1 구간 동안 상기 제1 전극(E1)에 저장된 제1 프리차지 전압 레벨은 상기 제1 프리차지 스위치(SWQ1)를 통해 상기 제1 그룹의 픽셀들(CL1, CL3, , CLN-1)에 전달될 수 있다. 상기 제1 구간 동안 상기 제2 전극(E2)에 저장된 제2 프리차지 전압 레벨은 상기 제2 프리차지 스위치(SWQ2)를 통해 상기 제2 그룹의 픽셀들(CL2, CL4, , CLN)에 전달될 수 있다.

본 비교예에서, 상기 프리차지 전압 레벨은 다음과 같이 결정될 수 있다. 상기 제1 구간 동안 상기 프리차지 캐패시터(CQ6)는 상기 픽셀들의 상기 액정 캐패시터들(CL1 내지 CLN)에 연결되어 차지를 공유하게 된다.

구체적으로, 상기 제1 구간 동안 상기 프리차지 캐패시터(CQ6)의 제1 전극(E1)은 상기 픽셀들의 상기 제1 그룹의 픽셀들의 액정 캐패시터들(CL1, CL3, ..., CLN-1)에 연결될 수 있다. 따라서, 상기 제1 전극(E1)의 전압 레벨은 상기 제1 그룹의 픽셀들의 계조 전압의 평균 전압 레벨에 가까운 값이 저장될 수 있다. 상기 제1 그룹의 픽셀들의 계조 전압의 평균 전압 레벨에 가까운 값은 다음 라인에서 상기 제1 그룹의 픽셀들의 액정 캐패시터들(CL1, CL3, ..., CLN-1)을 프리차지하는 프리차지 전압 레벨로 사용된다.

상기 제1 구간 동안 상기 프리차지 캐패시터(CQ6)의 제2 전극(E2)은 상기 픽셀들의 상기 제2 그룹의 픽셀들의 액정 캐패시터들(CL2, CL4, ..., CLN)에 연결될 수 있다. 따라서, 상기 제2 전극(E2)의 전압 레벨은 상기 제2 그룹의 픽셀들의 계조 전압의 평균 전압 레벨에 가까운 값이 저장될 수 있다. 상기 제2 그룹의 픽셀들의 계조 전압의 평균 전압 레벨에 가까운 값은 다음 라인에서 상기 제2 그룹의 픽셀들의 액정 캐패시터들(CL2, CL4, ..., CLN)을 프리차지하는 프리차지 전압 레벨로 사용된다.

도 2에서는 상기 표시 패널(100)의 제5 영역 및 제6 영역에 걸쳐서 화이트 박스 패턴(e.g. 255 계조)이 표시된다. 상기 화이트 박스 패턴을 제외한 영역은 모두 동일한 회색(e.g. 127 계조)의 타겟 계조를 갖는다.

A1 영역의 경우에는 타겟 계조가 127 계조이고, 상기 제6 데이터 구동 칩(DC6)이 커버하는 영역의 가로 행(L1)의 평균 계조도 127 계조일 수 있다.

반면, 상기 화이트 박스 패턴에 이웃한 A2 영역의 경우에는 타겟 계조는 127 계조이나, 상기 제6 데이터 구동 칩(DC6)이 커버하는 영역의 가로 행(L2)의 평균 계조는 127 계조와 255 계조의 사이 값으로 A1 영역에서의 가로 행(L1)의 평균 계조보다 크다.

도 4에서 보듯이, A1 영역에서의 제1 프리차지 전압 레벨(VQ1)은 L1의 계조 레벨의 평균에 의해 결정되고, A2 영역에서의 제2 프리차지 전압 레벨(VQ2)은 L2의 계조 레벨의 평균에 의해 결정되므로, A2 영역에서의 상기 제2 프리차지 전압 레벨(VQ2)이 A1 영역에서의 상기 제1 프리차지 전압 레벨(VQ1)보다 크다.

도 5에서 보듯이, 상기 A1 영역은 상기 제1 프리차지 전압 레벨(VQ1)에 의해 프리차지되고, 상기 A2 영역은 상기 제1 프리차지 전압 레벨(VQ1)보다 큰 제2 프리차지 전압 레벨(VQ2)에 의해 프리차지되므로, 상기 A1 영역의 타겟 휘도와 상기 A2 영역의 타겟 휘도가 동일함에도 불구하고, 상기 A2 영역은 상기 A1 영역에 의해 밝은 휘도를 나타낸다.

결과적으로, 상기 화이트 박스 패턴이 하나의 표시 영역(e.g. 제6 영역)의 일부분에만 형성되는 경우, 상기 A1 영역과 A2 영역의 휘도 차에 의한 아티팩트가 시인될 수 있다.

도 6a 및 도 6b는 도 2의 데이터 구동부(500)의 프리차지 구동을 나타내는 회로도이다. 도 7a 및 도 7b는 도 2의 데이터 구동부(500)의 선택적 프리차지 구동을 나타내는 그래프이다. 도 8은 도 2의 데이터 구동부(500)의 프리차지 구동에 의해 표시 아티팩트가 해결된 것을 나타내는 그래프이다.

도 6a 및 도 6b는 도 3a 및 도 3b에 비해 프리차지 전압 레벨을 설정하기 위한 더미 버퍼(BD1, BD2) 및 더미 스위치(SWD1, SWD2)를 더 포함한다.

도 1 내지 도 8을 참조하면, 상기 표시 패널(100)은 컬럼 반전 방식으로 구동될 수 있다. 예를 들어, 제1 프레임에서 홀수번째 픽셀들(CL1, CL3, ..., CLN-1)은 정극성 픽셀들이고, 짝수번째 픽셀들(CL2, CL4, ..., CLN)은 부극성 픽셀들일 수 있다. 예를 들어, 제2 프레임에서 홀수번째 픽셀들(CL1, CL3, ..., CLN-1)은 부극성 픽셀들이고, 짝수번째 픽셀들(CL2, CL4, ..., CLN)은 정극성 픽셀들일 수 있다.

상기 데이터 구동부(500)는 상기 픽셀들에 프리차지 전압을 출력하는 프리차지부(520)를 포함한다. 상기 프리차지부(520)는 제1 그룹의 픽셀들(예컨대, CL1, CL3, ..., CLN-1)에 제1 프리차지 전압(VQS1)을 전달하고, 제2 그룹의 픽셀들(예컨대, CL2, CL4, ..., CLN)에 제2 프리차지 전압(VQS2)을 전달할 수 있다.

도 6a는 프리차지 구간에서의 데이터 구동부(500) 및 표시 패널(100)의 연결 상태를 도시하고, 도 6b는 메인차지 구간에서의 데이터 구동부(500) 및 표시 패널(100)의 연결 상태를 도시한다.

본 실시예에서는 상기 프리차지부(520)는 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)에 연결되는 제1 전극(E1) 및 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)에 연결되는 제2 전극(E2)을 포함하는 프리차지 캐패시터(CQ6)를 포함한다.

상기 제1 구간 동안 상기 제1 전극(E1)에 저장된 제1 프리차지 전압 레벨(VQS1)은 상기 제1 프리차지 스위치(SWQ1)를 통해 상기 제1 그룹의 픽셀들(CL1, CL3, , CLN-1)에 전달될 수 있다. 상기 제1 구간 동안 상기 제2 전극(E2)에 저장된 제2 프리차지 전압 레벨(VQS2)은 상기 제2 프리차지 스위치(SWQ2)를 통해 상기 제2 그룹의 픽셀들(CL2, CL4, , CLN)에 전달될 수 있다.

본 실시예에서, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압은 초기화된다. 상기 데이터 구동부(500)는 더미 버퍼(BD1, BD2) 및 더미 스위치(SWD1, SWD2)를 더 포함한다. 상기 제2 구간 동안 상기 프리차지부(520)는 상기 더미 스위치(SWD1, SWD2)를 통해 더미 버퍼(BD1, BD2)에 연결된다. 상기 더미 버퍼(BD1, BD2)에는 프리차지 전압(VQS1, VQS2)이 인가될 수 있다.

구체적으로, 상기 제2 구간 동안 상기 제1 그룹의 픽셀들(CL1, CL3, , CLN-1)은 제1 더미 스위치(SWD1)에 의해 제1 더미 버퍼(BD1)에 연결될 수 있다. 상기 제2 구간 동안 상기 제1 그룹의 픽셀들(CL1, CL3, , CLN-1)은 제1 프리차지 전압(VQS1)에 의해 초기화될 수 있다. 상기 제2 구간 동안 상기 제2 그룹의 픽셀들(CL2, CL4, , CLN)은 제2 더미 스위치(SWD2)에 의해 제2 더미 버퍼(BD2)에 연결될 수 있다. 상기 제2 구간 동안 상기 제2 그룹의 픽셀들(CL2, CL4, , CLN)은 제2 프리차지 전압(VQS2)에 의해 초기화될 수 있다.

예를 들어, 상기 제1 프리차지 전압(VQS1)은 정극성 픽셀들을 초기화하기 위한 정극성 프리차지 전압이고, 상기 제2 프리차지 전압(VQS2)은 부극성 픽셀들을 초기화하기 위한 부극성 프리차지 전압일 수 있다.

예를 들어, 상기 프리차지 전압(VQS1, VQS2)은 최대 계조 전압과 최소 계조 전압의 중간 계조 전압으로 초기화될 수 있다. 예를 들어, 상기 최대 계조가 255 계조일 때, 상기 프리차지 전압(VQS1, VQS2)은 최대 계조인 255 계조 및 최저 계조인 0 계조의 중간 계조인 127 계조의 전압으로 초기화될 수 있다. 예를 들어, 상기 제1 프리차지 전압(VQS1)은 127 계조에 대응하는 정극성 전압에 의해 초기화되고, 상기 제2 프리차지 전압(VQS2)은 127 계조에 대응하는 부극성 전압에 의해 초기화될 수 있다.

예를 들어, 상기 프리차지 전압(VQS1, VQS2)은 현재 프레임 내에서의 최대 계조 전압과 최소 계조 전압의 중간 계조 전압으로 초기화될 수 있다. 예를 들어, 현재 프레임에서의 최대 계조가 200 계조이고, 최소 계조가 100 계조인 경우, 상기 프리차지 전압(VQS1, VQS2)은 현재 프레임 내에서의 중간 계조인 150 계조의 전압으로 초기화될 수 있다. 여기서 상기 현재 프레임의 계조 전압은 해당 데이터 구동 칩(제6 데이터 구동 칩, DC6)에 전달되는 계조 전압을 기준으로 할 수 있다.

예를 들어, 상기 프리차지 전압(VQS1, VQS2)은 현재 프레임 내에서의 계조 전압의 평균으로 초기화될 수 있다. 예를 들어, 현재 프레임에서의 영상이 대체로 밝은 영상을 나타내어 계조 전압의 평균이 200 계조인 경우에, 상기 프리차지 전압(VQS1, VQS2)은 현재 프레임 내에서의 계조 전압의 평균인 200 계조의 전압으로 초기화될 수 있다. 예를 들어, 현재 프레임에서의 영상이 대체로 어두운 영상을 나타내어 계조 전압의 평균이 50 계조인 경우에, 상기 프리차지 전압(VQS1, VQS2)은 현재 프레임 내에서의 계조 전압의 평균인 50 계조의 전압으로 초기화될 수 있다. 여기서 상기 현재 프레임의 계조 전압은 해당 데이터 구동 칩(제6 데이터 구동 칩, DC6)에 전달되는 계조 전압을 기준으로 할 수 있다.

상기 데이터 구동부(500)는 현재 프레임의 영상을 기초로 프리차지 구동의 적용 여부를 결정할 수 있다. 예를 들어, 도 7a와 같이 이전 수평 구간과 현재 수평 구간 사이에 계조의 변화(VGB-VGA)가 작은 경우에는 버퍼의 전력 소비가 크지 않으므로, 상기 프리차지 구동을 적용하지 않을 수 있다. 예를 들어, 도 7b와 같이 이전 수평 구간과 현재 수평 구간 사이에 계조의 변화(VGD-VGC)가 큰 경우에는 버퍼의 전력 소비가 크므로, 상기 프리차지 구동을 적용할 수 있다.

상기 프리차지 구동을 적용하는 경우, 데이터 구동부(500)의 로드 신호(TP)의 폴링 에지에서 상기 표시 패널(100)의 상기 픽셀들에 상기 계조 전압을 출력할 수 있다. 반면, 상기 프리차지 구동을 적용하지 않는 경우, 상기 로드 신호(TP)의 라이징 에지에서 상기 표시 패널(100)의 상기 픽셀들에 상기 계조 전압을 출력할 수 있다.

도 8에서 보듯이, 상기 프리차지 구간인 상기 제1 구간(DQ)은 데이터 구동부(500)의 로드 신호(TP)의 라이징 에지로부터 상기 로드 신호(TP)의 폴링 에지 사이의 구간일 수 있다.

예를 들면, 상기 제1 구간에서, 상기 제1 프리차지 스위치(SWQ1) 및 상기 제2 프리차지 스위치(SWQ2)는 상기 로드 신호(TP)에 의해 턴 온될 수 있다. 상기 제1 구간에서, 상기 버퍼 스위치들(SW1 내지 SWN)은 로드 바 신호(TPB)에 의해 턴 오프될 수 있다. 상기 제1 구간에서, 상기 더미 스위치들(SWD1 및 SWD2)은 상기 로드 바 신호(TPB)에 의해 턴 오프될 수 있다.

예를 들면, 상기 제2 구간에서, 상기 제1 프리차지 스위치(SWQ1) 및 상기 제2 프리차지 스위치(SWQ2)는 상기 로드 신호(TP)에 의해 턴 오프될 수 있다. 상기 제2 구간에서, 상기 버퍼 스위치들(SW1 내지 SWN)은 로드 바 신호(TPB)에 의해 턴 온될 수 있다. 상기 제2 구간에서, 상기 더미 스위치들(SWD1 및 SWD2)은 상기 로드 바 신호(TPB)에 의해 턴 온될 수 있다.

본 실시예의 표시 장치에서, 도 2의 화이트 박스 패턴(e.g. 255 계조)이 표시되는 경우를 설명한다.

본 실시예에서는 상기 프리차지 전압 레벨(VQS1, VQS2)은 이전 라인의 픽셀들의 계조 전압에 의해 결정되는 것이 아니고, 더미 버퍼를 통해 인가되는 계조 전압에 의해 결정된다. 따라서, 본 실시예에서는 상기 A1 영역과 A2 영역에서의 상기 프리차지 전압 레벨(VQS1, VQS2)은 실질적으로 동일하다.

따라서, 상기 A1 영역 및 상기 A2 영역은 상기 더미 버퍼(BD1)에 의해 인가된 프리차지 전압 레벨(VQS1)에 의해 프리차지되므로, 상기 A1 영역 및 상기 A2 영역은 실질적으로 동일한 휘도를 나타낸다.

결과적으로, 상기 화이트 박스 패턴이 하나의 표시 영역(e.g. 제6 영역)의 일부분에만 형성되는 경우에도, 상기 A1 영역과 A2 영역의 휘도 차에 의한 아티팩트가 제거될 수 있다.

본 실시예에 따르면, 수평 구간(1H)의 제1 구간(DQ) 동안 표시 패널(100)의 픽셀들(CL1 내지 CLN-1)을 프리차지하므로, 표시 장치의 소비 전력을 감소시킬 수 있다. 또한, 계조 전압(VG1 내지 VGN)이 픽셀들에 출력되는 동안 프리차지 전압(VQS1, VQS2)을 초기화하여 프리차지 전압의 편차에 따른 표시 패널(100)의 아티팩트를 방지할 수 있다. 따라서, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 9a 및 도 9b는 본 발명의 일 실시예에 따른 데이터 구동부의 프리차지 구동을 나타내는 회로도이다.

본 실시예에 따른 표시 패널의 구동 방법 및 표시 장치는 프리차지부를 제외하면, 도 1 내지 도 8을 참조하여 설명한 표시 패널의 구동 방법 및 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.

도 1, 도 2, 도 7a 내지 도 9b를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 데이터 구동부(500)는 복수의 데이터 구동 칩(DC1 내지 DC6)을 포함할 수 있다. 상기 표시 패널(100)은 상기 데이터 구동 칩(DC1 내지 DC6)에 대응하는 복수의 표시 영역을 포함할 수 있다.

상기 데이터 구동부(500)는 상기 픽셀들에 프리차지 전압을 출력하는 프리차지부(520A)를 포함한다. 상기 프리차지부(520A)는 제1 그룹의 픽셀들(예컨대, CL1, CL3, ..., CLN-1)에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들(예컨대, CL2, CL4, ..., CLN)에 제2 프리차지 전압을 전달할 수 있다.

도 9a는 프리차지 구간에서의 데이터 구동부(500) 및 표시 패널(100)의 연결 상태를 도시하고, 도 9b는 메인차지 구간에서의 데이터 구동부(500) 및 표시 패널(100)의 연결 상태를 도시한다.

상기 제1 구간(DQ) 동안 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)은 제1 프리차지 스위치(SWQ1)를 통해 상기 프리차지부(520A)에 연결되고 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)은 제2 프리차지 스위치(SWQ2)를 통해 상기 프리차지부(520A)에 연결된다.

본 실시예에서는 상기 프리차지부(520A)는 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)에 연결되는 제1 프리차지 캐패시터(CQP) 및 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)에 연결되는 제2 프리차지 캐패시터(CQN)를 포함한다.

상기 제1 프리차지 캐패시터(CQP)는 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함한다. 상기 제2 프리차지 캐패시터(CQN)는 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함한다.

상기 제1 구간 동안 상기 제1 전극(E1)에 저장된 제1 프리차지 전압 레벨(VQS1)은 상기 제1 프리차지 스위치(SWQ1)를 통해 상기 제1 그룹의 픽셀들(CL1, CL3, ..., CLN-1)에 전달될 수 있다. 상기 제1 구간 동안 상기 제2 전극(E2)에 저장된 제2 프리차지 전압 레벨(VQS2)은 상기 제2 프리차지 스위치(SWQ2)를 통해 상기 제2 그룹의 픽셀들(CL2, CL4, ..., CLN)에 전달될 수 있다.

본 실시예에서, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압은 초기화된다. 상기 데이터 구동부(500)는 더미 버퍼(BD1, BD2) 및 더미 스위치(SWD1, SWD2)를 더 포함한다. 상기 제2 구간 동안 상기 프리차지부(520A)는 상기 더미 스위치(SWD1, SWD2)를 통해 더미 버퍼(BD1, BD2)에 연결된다. 상기 더미 버퍼(BD1, BD2)에는 프리차지 전압(VQS1, VQS2)이 인가될 수 있다.

이상에서 설명한 본 발명에 따른 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 따르면, 표시 장치의 소비 전력을 감소시키고 표시 패널의 표시 품질을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 520, 520A: 프리차지부

Claims

수평 구간의 제1 구간 동안, 표시 패널의 픽셀들에 프리차지 전압을 출력하는 단계;
상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하는 단계; 및
상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 단계를 포함하고,
상기 프리차지 전압은 최대 계조 전압과 최소 계조 전압의 중간 계조 전압으로 초기화되거나, 상기 프리차지 전압은 현재 프레임의 계조 전압의 평균으로 초기화되는 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 프리차지 전압을 출력하는 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달하는 것을 특징으로 하는 표시 패널의 구동 방법.
수평 구간의 제1 구간 동안, 표시 패널의 픽셀들에 프리차지 전압을 출력하는 단계;
상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하는 단계; 및
상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 단계를 포함하고,
상기 프리차지 전압을 출력하는 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달하며,
상기 제1 구간 동안 상기 제1 그룹의 픽셀들은 제1 프리차지 스위치를 통해 상기 프리차지부에 연결되고 상기 제2 그룹의 픽셀들은 제2 프리차지 스위치를 통해 상기 프리차지부에 연결되며,
상기 제2 구간 동안 상기 제1 그룹의 픽셀들은 제1 그룹의 버퍼 스위치들을 통해 제1 그룹의 버퍼들에 연결되고, 상기 제2 그룹의 픽셀들은 제2 그룹의 버퍼 스위치들을 통해 제2 그룹의 버퍼들에 연결되는 것을 특징으로 하는 표시 패널의 구동 방법.
수평 구간의 제1 구간 동안, 표시 패널의 픽셀들에 프리차지 전압을 출력하는 단계;
상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하는 단계; 및
상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 단계를 포함하고,
상기 프리차지 전압을 출력하는 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달하며,
상기 제2 구간 동안 상기 프리차지부는 더미 스위치를 통해 더미 버퍼에 연결되는 것을 특징으로 하는 표시 패널의 구동 방법.
제2항에 있어서, 상기 프리차지부는
상기 제1 그룹의 픽셀들에 연결되는 제1 전극 및 상기 제2 그룹의 픽셀들에 연결되는 제2 전극을 포함하는 프리차지 캐패시터를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
제2항에 있어서, 상기 프리차지부는
상기 제1 그룹의 픽셀들에 연결되는 제1 프리차지 캐패시터 및 상기 제2 그룹의 픽셀들에 연결되는 제2 프리차지 캐패시터를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
삭제
삭제
제1항에 있어서, 상기 제1 구간은 데이터 구동부의 로드 신호의 라이징 에지로부터 상기 로드 신호의 폴링 에지 사이의 구간인 것을 특징으로 하는 표시 패널의 구동 방법.
수평 구간의 제1 구간 동안, 표시 패널의 픽셀들에 프리차지 전압을 출력하는 단계;
상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하는 단계; 및
상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 단계를 포함하고,
현재 프레임의 영상을 기초로 프리차지 구동의 적용 여부를 결정하는 단계를 더 포함하고,
상기 프리차지 전압을 출력하는 단계는 상기 프리차지 구동의 적용 여부에 따라 선택적으로 상기 프리차지 전압을 출력하는 것을 특징으로 하는 표시 패널의 구동 방법.
제10항에 있어서, 상기 프리차지 구동을 적용하는 경우, 데이터 구동부의 로드 신호의 폴링 에지에서 상기 표시 패널의 상기 픽셀들에 상기 계조 전압을 출력하고,
상기 프리차지 구동을 적용하지 않는 경우, 상기 로드 신호의 라이징 에지에서 상기 표시 패널의 상기 픽셀들에 상기 계조 전압을 출력하는 것을 특징으로 하는 표시 패널의 구동 방법.
복수의 픽셀들을 포함하는 표시 패널; 및
수평 구간의 제1 구간 동안, 상기 표시 패널의 픽셀들에 프리차지 전압을 출력하고, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하며, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 데이터 구동부를 포함하고,
상기 프리차지 전압은 최대 계조 전압과 최소 계조 전압의 중간 계조 전압으로 초기화되거나, 상기 프리차지 전압은 현재 프레임의 계조 전압의 평균으로 초기화되는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 데이터 구동부는 상기 프리차지 전압을 출력하는 프리차지부를 포함하고,
상기 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달하는 것을 특징으로 하는 표시 장치.
복수의 픽셀들을 포함하는 표시 패널; 및
수평 구간의 제1 구간 동안, 상기 표시 패널의 픽셀들에 프리차지 전압을 출력하고, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하며, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 데이터 구동부를 포함하고,
상기 데이터 구동부는 상기 프리차지 전압을 출력하는 프리차지부를 포함하고,
상기 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달하며,
상기 데이터 구동부는
상기 제1 구간 동안 상기 제1 그룹의 픽셀들을 상기 프리차지부에 연결하는 제1 프리차지 스위치;
상기 제1 구간 동안 상기 제2 그룹의 픽셀들을 상기 프리차지부에 연결하는 제2 프리차지 스위치;
상기 제2 구간 동안 상기 제1 그룹의 픽셀들을 제1 그룹의 버퍼들에 연결하는 제1 그룹의 버퍼 스위치들; 및
상기 제2 구간 동안 상기 제2 그룹의 픽셀들을 제2 그룹의 버퍼들에 연결하는 제2 그룹의 버퍼 스위치들을 포함하는 것을 특징으로 하는 표시 장치.
복수의 픽셀들을 포함하는 표시 패널; 및
수평 구간의 제1 구간 동안, 상기 표시 패널의 픽셀들에 프리차지 전압을 출력하고, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하며, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 데이터 구동부를 포함하고,
상기 데이터 구동부는 상기 프리차지 전압을 출력하는 프리차지부를 포함하고,
상기 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달하며,
상기 데이터 구동부는 더미 버퍼 및 더미 스위치를 더 포함하며,
상기 제2 구간 동안 상기 프리차지부는 상기 더미 스위치를 통해 상기 더미 버퍼에 연결되는 것을 특징으로 하는 표시 장치.
복수의 픽셀들을 포함하는 표시 패널; 및
수평 구간의 제1 구간 동안, 상기 표시 패널의 픽셀들에 프리차지 전압을 출력하고, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하며, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 데이터 구동부를 포함하고,
상기 데이터 구동부는 상기 프리차지 전압을 출력하는 프리차지부를 포함하고,
상기 프리차지부는 제1 그룹의 픽셀들에 제1 프리차지 전압을 전달하고, 제2 그룹의 픽셀들에 제2 프리차지 전압을 전달하며,
상기 프리차지부는
상기 제1 그룹의 픽셀들에 연결되는 제1 전극 및 상기 제2 그룹의 픽셀들에 연결되는 제2 전극을 포함하는 프리차지 캐패시터를 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 프리차지부는
상기 제1 그룹의 픽셀들에 연결되는 제1 프리차지 캐패시터 및 상기 제2 그룹의 픽셀들에 연결되는 제2 프리차지 캐패시터를 포함하는 것을 특징으로 하는 표시 장치.
삭제
삭제
복수의 픽셀들을 포함하는 표시 패널; 및
수평 구간의 제1 구간 동안, 상기 표시 패널의 픽셀들에 프리차지 전압을 출력하고, 상기 수평 구간의 제2 구간 동안, 상기 표시 패널의 상기 픽셀들에 계조 전압을 출력하며, 상기 수평 구간의 상기 제2 구간 동안, 상기 프리차지 전압을 초기화하는 데이터 구동부를 포함하고,
상기 제1 구간은 상기 데이터 구동부의 로드 신호의 라이징 에지로부터 상기 로드 신호의 폴링 에지 사이의 구간인 것을 특징으로 하는 표시 장치.