KR102207191B1

KR102207191B1 - 표시장치

Info

Publication number: KR102207191B1
Application number: KR1020140144178A
Authority: KR
Inventors: 박동원; 권용철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-10-23
Filing date: 2014-10-23
Publication date: 2021-01-26
Also published as: KR20160048274A

Abstract

본 발명의 표시장치는 표시패널, 파워모듈, 타이밍 콘트롤러 및 게이트 구동부를 포함한다. 표시패널에는 게이트라인이 배치된다. 파워모듈은 게이트하이전압 또는 게이트로우전압 중에서 적어도 어느 하나의 전압레벨을 가변한다. 타이밍 콘트롤로는 파워모듈이 출력하는 게이트하이전압 및 게이트로우전압을 게이트제어신호에 동기시킨다. 게이트 구동부는 파워모듈이 제공하는 게이트하이전압 및 게이트로우전압을 바탕으로 게이트펄스를 출력하여, 게이트하이전압 또는 게이트로우전압 중에서 적어도 어느 하나의 전압레벨이 가변하는 게이트펄스를 출력한다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것이다.

평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 평판표시장치는 데이터라인들과 게이트라인들이 교차하는 영역에 화소들이 형성된다.

데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트 펄스가 순차적으로 공급된다. 스캔펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 스캔펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.

근래에는 표시장치의 패널을 대면적으로 하는 경우가 많아지고, 패널이 대화면으로 되면서 게이트라인의 길이가 증가하고 있다. 게이트라인의 길이가 길어지면서 자체저항이 증가하고, 게이트펄스의 입력단과 거리가 먼 위치에서는 게이트펄스의 딜레이 현상이 문제시되고 있다. 게이트펄스의 딜레이 현상이 심해지면, 게이트 펄스가 공급되는 기간이 짧아질 뿐만 아니라, 심할 경우에는 스위치 소자, 예컨대 트랜지스터를 동작시키지 못하는 경우도 발생한다.

본 발명은 짧은 시간 동안에 스위치 소자를 동작시켜서 고속으로 게이트라인을 스캔할 수 있는 표시장치를 제공하기 위한 것이다.

본 발명의 표시장치는 표시패널, 파워모듈, 타이밍 콘트롤러 및 게이트 구동부를 포함한다. 표시패널에는 게이트라인이 배치된다. 타이밍 콘트롤러는 게이트제어신호에 동기되는 제어신호를 생성한다. 파워모듈은 타이밍 콘트롤러로부터 제공받는 제어신호에 대응하여, 게이트하이전압 또는 게이트로우전압 중에서 적어도 어느 하나의 전압레벨을 변조한다. 게이트 구동부는 파워모듈이 제공하는 게이트하이전압 및 게이트로우전압을 바탕으로 게이트펄스를 출력하여, 게이트하이전압 또는 게이트로우전압 중에서 적어도 어느 하나의 전압레벨이 가변하는 게이트펄스를 출력한다.

본 발명은 게이트펄스 초기 구간의 전압레벨을 높여서 짧은 시간 내에 스위치 소자를 동작시킬 수 있다.

또한 본 발명의 게이트펄스가 하강할 때 게이트로우전압의 전압레벨을 낮추어서 빠른 시간 내에 게이트펄스를 초기화할 수 있다.

특히 본 발명은 게이트 구동부에 추가적인 회로를 요구하지 않으면서도 게이트펄스의 게이트하이전압 또는 게이트로우전압을 변조할 수 있기 때문에 간단한 구성으로 대면적, 고해상도 표시패널을 갖는 표시장치 고속 구동을 수행할 수 있다.

도 1은 본 발명에 의한 표시장치를 나타내는 도면.
도 2는 본 발명에 의한 게이트 드라이브 IC의 구성을 나타내는 도면.
도 3은 제1 실시 예에 의한 파워모듈 및 게이트 구동부를 나타내는 도면.
도 4는 제1 실시 예에 의한 구동파형을 나타내는 도면.
도 5는 제2 실시 예에 의한 파워모듈 및 게이트 구동부를 나타내는 도면.
도 6은 제2 실시 예에 의한 구동파형을 나타내는 도면.
도 7은 제3 실시 예에 의한 파워모듈 및 게이트 구동부를 나타내는 도면.
도 8은 제3 실시 예에 의한 구동파형을 나타내는 도면.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명에 의한 표시장치를 나타내는 도면이다.

도 1을 참조하면, 제1 실시 예에 의한 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(130), 및 게이트 구동부(140)를 구비한다.

표시패널(100)은 복수 개의 화소(P)를 포함하고, 각각의 화소(P)들이 표시하는 계조를 기반으로 영상을 표시한다. 화소(P)들은 수평라인들 각각에 복수 개가 매트릭스 형태로 배치된다. 각각의 화소(P)들은 서로 직교하는 데이터라인(DL) 및 게이트라인(GL)이 교차하는 영역에 형성된다. 각 화소(P)는 게이트라인(GL)과 데이터라인(DL)에 연결된 스위치 소자(SW)를 통해 공급된 스캔신호에 대응하여 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)를 포함한다. 픽셀회로(PC) 및 스위치 소자(SW)는 표시패널의 종류에 따라서 다른 형태로 구현될 수 있고, 예컨대 게이트펄스에 응답하여 턴-온되는 트랜지스터를 이용할 수 있다.

타이밍 콘트롤러(110)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블신호(DE) 및 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동부(130) 및 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 이러한 제어신호들은 게이트 타이밍 제어신호와 데이터 타이밍 제어신호를 포함한다. 또한, 타이밍 콘트롤러(110)는 데이터 구동부(130)에 디지털 비디오 데이터(RGB)를 공급한다.

타이밍 콘트롤러(110)에 의해 생성되는 게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC) 및 게이트 출력 인에이블신호(Gate Output Enable, GOE)를 포함한다. 그리고 타이밍 콘트롤러(110)에 의해 생성되는 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC) 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(130) 내에서 데이터의 래치동작을 지시한다.

또한 타이밍 콘트롤러(110)는 파워모듈(120)의 게이트하이전압(VGH) 및 게이트로우전압(VGL)의 출력타이밍을 제어하는 제1 및 제2 제어신호(CON1,CON2)를 생성한다. 타이밍 콘트롤러(110)는 게이트 제어신호(GDC)를 바탕으로 제1 및 제2 제어신호(CON1,CON2)를 생성할 수 있다. 일례로 타이밍 콘트롤러(110)는 게이트 출력 인에이블신호(GOE)를 바탕으로 제1 및 제2 제어신호(CON1,CON2)를 생성할 수 있다. 게이트 출력 인에이블신호(GOE)와 제1 및 제2 제어신호(CON1,CON2)의 타이밍은 후술하는 실시 예를 통해서 설명하기로 한다.

파워모듈(120)은 입력전압을 바탕으로 제1 및 제2 게이트하이전압(VGH1,VGH2), 제1 및 제2 게이트로우전압(VGL1,VGL2)을 생성한다. 제1 및 제2 게이트하이전압(VGH1,VGH2)은 게이트 구동부(140)에서 각각의 게이트라인(GL)에 연결되는 출력버퍼의 고전위 구동전압으로 이용된다. 제1 및 제2 게이트로우전압(VGL1,VGL2)은 게이트 구동부에서 각각의 게이트라인(GL)에 연결되는 출력버퍼의 저전위전압으로 이용된다.

파워모듈(120)은 타이밍콘트롤러(110)로부터 제공받은 제1 제어신호(CON1)를 바탕으로 제1 및 제2 게이트하이전압(VGH1,VGH2)을 출력한다. 또한 파워모듈(120)은 타이밍콘트롤러(110)로부터 제공받는 제2 제어신호(CON2)를 바탕으로 제1 및 제2 게이트로우전압(VGL1,VGL2)을 출력한다.

데이터 구동부(130)는 복수의 소스 IC들로 이루어질 수 있고, 소스 IC들 각각은 쉬프트 레지스터, 래치, 디지털-아날로그 변환기, 출력 버퍼 등을 포함한다. 데이터 구동부(130)는 타이밍 콘트롤러(110)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다.

게이트 구동부(140)는 타이밍 콘트롤러(110)로부터 제공받는 게이트 제어신호를 이용하여 게이트펄스를 생성한다. 게이트 제어신호는 게이트 스타트 펄스(Gate Start Pulse;GSP), 게이트 쉬프트 클럭(Gate Shift Clock;GSC) 및 게이트 출력 인에이블(Gate Output Enable;GOE)를 포함한다.

게이트 스타트 펄스(GSP)는 첫 번째 게이트 드라이브 IC(G-IC)에 인가되어 첫 번째 게이트 드라이브 IC(G-IC)가 제1 게이트펄스(G1)를 생성하도록 스캔이 시작되는 시작 라인을 지시한다. 게이트 쉬프트 클럭(GSC)는 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭이다. 게이트 IC(G-IC)들의 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC(G-IC)들에 공통으로 입력된다. 게이트 드라이브 IC(G-IC)들은 게이트 출력 인에이블신호(GOE)의 로우논리기간 동안 제1 내지 제m(m은 게이트라인의 개수) 게이트 펄스를 출력한다.

도 2는 본 발명의 게이트 드라이브 IC(G-IC)를 나타내는 도면이다.

도 2를 참조하면, 각각의 게이트 드라이브 IC(G-IC)들은 로직부(LOGIC) 및 버퍼부(147)를 구비한다. 로직부(LOGIC)는 쉬프트 레지스터(141), 레벨 쉬프터(145), 논리곱 게이트(이하, AND 게이트)(142)를 포함한다.

쉬프트 레지스터(141)는 종속적으로 접속된 다수의 플립플롭을 이용하여 게이트 스타트 펄스(Gate start pulse, GSP)를 게이트 쉬프트 클럭(Gate Shift Clock, GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트(142)들 각각은 쉬프트 레지스터(141)의 플립플롭의 비반전 출력신호와 게이트 출력 인에이블신호(Gate Output Enable, GOE)의 반전신호를 논리곱하여 출력을 발생한다. 게이트 출력 인에블신호(GOE)는 인버터(143)에 의해 반전되어 AND 게이트(142)의 일측 입력단자에 입력된다. 레벨 쉬프터(145)는 AND 게이트(142)의 출력전압 스윙폭을 액정표시패널의 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 일례로 레벨쉬프터(145)는 제1 게이트로우전압(VGL1)과 제1 게이트하이전압(VGH) 사이에서 스윙하는 출력신호를 버퍼부(147)로 제공한다. 일례로 게이트로우전압(VGL)은 '-5V'의 전압으로 설정될 수 있고, 제1 게이트하이전압(VGH1)은 '20V'전압으로 설정될 수 있다.

버퍼부(147)는 레벨 쉬프터(145)의 출력신호의 전압레벨을 변조한다. 예컨대, 버퍼부(147)는 레벨 쉬프터(145)의 제1 게이트하이전압(VGH1) 또는 제1 게이트로우전압(VGL1) 중에서 적어도 어느 하나의 전압을 가변할 수 있다.

버퍼부(147)가 레벨 쉬프터(145) 출력신호의 전압레벨을 변조하는 실시 예들을 살펴보면 다음과 같다.

도 3은 제1 실시 예에 의한 버퍼부(147)를 나타내는 도면이고, 도 4는 제1 실시 예에 의한 게이트제어신호 및 게이트하이전압의 타이밍을 나타내는 도면이다.

제1 실시 예에 의한 타이밍 콘트롤러(110)는 게이트하이전압의 출력타이밍을 결정하는 제1 제어신호(CON1)를 생성하여 파워모듈(120)로 제공한다. 파워모듈(120)은 제1 및 제2 게이트하이전압(VGH1,VGH2)을 생성하고, 제1 제어신호(CON1)를 바탕으로 제1 및 제2 게이트하이전압(VGH1,VGH2) 사이를 스윙하는 게이트하이전압을 게이트 드라이브 IC(G-IC)로 출력한다.

제1 및 제2 게이트하이전압(VGH1,VGH2)의 출력 타이밍을 살펴보면 다음과 같다.

타이밍 콘트롤러(110)는 게이트 출력 인에이블신호(GOE)를 바탕으로 제1 제어신호(CON1)를 생성한다. 제1 제어신호(CON1)는 게이트 출력 인에이블신호(GOE)가 로우레벨로 하강하기 시작하는 순간부터 일정 간격인 제1 구간(t1) 동안에는 제2 게이트하이전압(VGH2)을 출력하도록 파워모듈(120)의 게이트하이전압 출력타이밍을 제어한다. 또한, 제1 제어신호(CON1)는 이어지는 게이트 출력 인에이블신호(GOE)가 하강하기 이전까지 제2 게이트하이전압(VGH2)을 출력하도록 파워모듈(120)의 게이트하이전압 출력타이밍을 제어한다.

파워모듈(120)은 제1 제어신호(CON1)를 제공받아서, 게이트펄스가 출력되는 초기구간인 제1 및 제3 구간(t1,t3) 동안에는 제2 게이트하이전압(VGH2)을 출력하고, 제2 게이트하이전압(VGH2)을 출력하는 이외의 구간인 제2 및 제4 구간(t2,t4) 동안에는 제1 게이트하이전압(VGH1)을 출력한다.

게이트 구동부(140)의 로직부(LOGIC)는 타이밍 콘트롤러(110)로부터 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 게이트 출력 인에이블(GOE)을 입력받아서 로우레벨전압과 하이레벨전압 사이를 스윙하는 출력신호를 생성한다. 로직부(LOGIC)의 출력신호는 게이트로우전압(VGL) 및 제1 게이트하이전압(VGH1) 사이를 스윙한다.

버퍼부(147)의 제i(i는 m 이하의 자연수) 버퍼(BUF)는 로직부(LOGIC)에서 생성한 출력신호를 입력받아서, 제i 게이트라인에 제공되는 제i 게이트펄스(Gi)를 출력한다. 버퍼(BUF)의 저전위 입력단은 게이트로우전압(VGL)을 제공받고, 고전위입력단은 제1 또는 제2 게이트하이전압(VGH2)을 제공받는다. 각 버퍼(BUF)들은 가변하는 게이트하이전압을 구동전압으로 이용하여 로직부(LOGIC)가 생성하는 출력신호의 하이레벨전압을 가변한다.

즉, 제1 구간(t1) 동안에 버퍼부(147)의 제1 버퍼는 고전위입력단으로 제공받는 제2 게이트하이전압(VGH2)을 이용하여 제1 게이트펄스(G1)를 출력한다. 제2 구간(t2) 동안에는 버퍼부(147)의 제1 버퍼는 고전위입력단으로 제공받는 제1 게이트하이전압(VGH1)에 대응하는 제1 게이트펄스(G1)를 출력한다. 결국 버퍼부(147)의 제1 버퍼는 제1 게이트펄스(G1)의 하이레벨전압을 파워모듈(120)이 출력하는 게이트하이전압(VGH)에 동기되도록 한다.

전술한 제1 실시 예에서, 타이밍 콘트롤러(110)는 제2 게이트하이전압(VGH2)이 출력되는 제1 구간(t1)이 게이트펄스의 출력타이밍에 동기되도록 제1 제어신호(CON1)를 출력한다. 변형되는 실시 예로서, 타이밍 콘트롤러(110)는 게이트펄스의 초기 구간의 전압레벨을 빠르게 상승시키기 위해서 게이트펄스가 출력되는 시점 보다 빠른 시점에 제2 게이트하이전압(VGH2)을 출력하도록 파워모듈(120)을 제어하기 위한 제1 제어신호(CON1)를 생성할 수도 있다.

이처럼 제1 실시 예에 의한 게이트 구동부(140)는 파워모듈(120)에서 생성되는 제1 및 제2 게이트하이전압(VGH1,VGH2)을 이용하여 게이트하이전압(VGH)을 변조할 수 있다. 즉, 제1 실시 예에 의한 게이트 구동부(140)는 추가적인 회로를 구성하지 않고도 게이트하이전압(VGH)의 전압레벨을 가변할 수 있다.

그리고 제1 실시 예에 의한 게이트펄스는 게이트하이전압의 초기 기간의 전압레벨인 제2 게이트하이전압(VGH2)은 일반적인 게이트펄스의 전압레벨인 제1 게이트하이전압(VGH1)의 전압보다 높게 설정되어서 초기 강조(pre-emphasis) 효과를 나타낸다. 따라서, 제1 실시 예에 의한 게이트펄스는 짧은 시간 동안에 스위치 소자(SW)를 턴-온 시킬 수 있기 때문에 고속구동이 가능하여, 고해상도 대면적 표시패널에 적용하기에 유리하다.

도 5는 제2 실시 예에 의한 버퍼부(147)를 나타내는 도면이고, 도 6은 제2 실시 예에 의한 게이트제어신호 및 게이트하이전압의 타이밍을 나타내는 도면이다.

제2 실시 예에 의한 타이밍 콘트롤러(110)는 게이트로우전압의 출력타이밍을 결정하는 제2 제어신호(CON2)를 생성하여 파워모듈(120)로 제공한다. 파워모듈(120)은 제1 및 제2 게이트로우전압(VGL1,VGL2)을 생성하고, 제2 제어신호(CON2)를 바탕으로 제1 및 제2 게이트로우전압(VGL1,VGL2) 사이를 스윙하는 게이트로우전압을 게이트 드라이브 IC(G-IC)로 출력한다.

제1 및 제2 게이트로우전압(VGL1,VGL2)의 출력 타이밍을 살펴보면 다음과 같다.

타이밍 콘트롤러(110)는 게이트 출력 인에이블신호(GOE)를 바탕으로 제2 제어신호(CON2)를 생성한다. 제2 제어신호(CON2)는 게이트펄스가 출력되는 구간, 즉 게이트 출력 인에이블신호(GOE)가 로우레벨인 동안에는 제1 게이트로우전압(VGL1)을 출력하도록 파워모듈(120)의 게이트로우전압 출력 타이밍을 제어한다. 그리고 제2 제어신호(CON2)는 게이트 출력 인에이블신호(GOE)가 하이레벨로 상승하기 시작하는 순간부터 일정 간격인 제2 구간(t22) 동안에는 제2 게이트로우전압(VGL2)을 출력하도록 파워모듈(120)의 게이트로우전압 출력 타이밍을 제어한다.

버퍼부(147)의 제i(i는 m 이하의 자연수) 버퍼(BUF)는 로직부(LOGIC)에서 생성한 출력신호를 입력받아서, 제i 게이트라인에 제공되는 제i 게이트펄스(Gi)를 출력한다. 버퍼(BUF)의 저전위입력단은 제1 또는 제2 게이트로우전압(VGL2)을 제공받고, 고전위입력단은 게이트하이전압(VGH)을 제공받는다. 각 버퍼(BUF)들은 가변하는 게이트로우전압을 저전위 구동전압으로 이용하여 로직부(LOGIC)가 생성하는 출력신호의 로우레벨전압을 가변한다.

즉, 제1 구간(t21) 동안에 버퍼부(147)의 제1 버퍼는 저전위입력단으로 제공받는 제1 게이트로우전압(VGL1)을 이용하여 제1 게이트펄스(G1)를 출력한다. 제2 구간(t22) 동안에는 버퍼부(147)의 제1 버퍼는 저전위입력단으로 제공받는 제2 게이트로우전압(VGL2)에 대응하는 제1 게이트펄스(G1)를 출력한다. 결국 버퍼부(147)의 제1 버퍼는 제1 게이트펄스(G1)의 로우레벨전압을 파워모듈(120)이 출력하는 게이트로우전압(VGL)에 동기되도록 한다.

전술한 제2 실시 예에서, 타이밍 콘트롤러(110)는 제2 게이트로우전압(VGL2)이 출력되는 제2 구간(t22)이 게이트펄스의 하강 시점에 동기되도록 제2 제어신호(CON2)를 생성하는 실시 예를 바탕으로 설명되었다. 변형되는 실시 예로서, 타이밍 콘트롤러(110)는 게이트펄스의 하강 속도를 빠르게 하기 위해서 게이트펄스가 하강되는 시점 보다 빠른 시점에 제2 게이트로우전압(VGL2)을 출력하도록 파워모듈(120)을 제어하기 위한 제2 제어신호(CON2)를 생성할 수도 있다.

이처럼 제2 실시 예에 의한 게이트 구동부(140)는 파워모듈(120)에서 생성되는 제1 및 제2 게이트로우전압(VGL1,VGL2)을 이용하여 게이트펄스의 게이트로우전압(VGL)을 변조할 수 있다. 즉, 제2 실시 예에 의한 게이트 구동부(140)는 추가적인 회로를 구성하지 않고도 게이트로우전압(VGL)의 전압레벨을 가변할 수 있다.

그리고 제2 실시 예에 의한 게이트 구동부(140)는 게이트펄스가 하강하는 시점의 전압레벨을 일반적인 제1 게이트로우전압(VGL1) 보다 낮은 전압레벨의 제2 게이트로우전압(VGL2)을 설정하여 게이트펄스의 폴링 타이밍을 빠르게 할 수 있다. 즉, 제2 실시 예에 의한 게이트 구동부(140)는 스위치 소자(SW)의 턴-오프를 빠르게 하여 화소(P)들에 인접하는 수평라인에 배열되는 화소(P)들의 데이터전압이 충전되지 않도록 할 수 있다.

도 7은 제3 실시 예에 의한 버퍼부(147)를 나타내는 도면이고, 도 8은 제3 실시 예에 의한 게이트제어신호 및 게이트하이전압의 타이밍을 나타내는 도면이다. 제3 실시 예에서 전술한 실시 예와 실질적으로 동일한 구성에 대해서는 자세한 설명을 생략하기로 한다.

타이밍 콘트롤러(110)는 게이트 출력 인에이블신호(GOE)를 바탕으로 제1 및 제2 제어신호(CON1,CON2)를 생성한다. 제1 제어신호(CON1)는 게이트 출력 인에이블신호(GOE)가 로우레벨로 하강하기 시작하는 순간부터 일정 간격인 제1 구간(t31) 동안에는 제2 게이트하이전압(VGH2)을 출력하도록 파워모듈(120)의 게이트하이전압 출력타이밍을 제어한다. 또한, 제1 제어신호(CON1)는 이어지는 게이트 출력 인에이블신호(GOE)가 하강하기 이전까지 제2 게이트하이전압(VGH2)을 출력하도록 파워모듈(120)의 게이트하이전압 출력타이밍을 제어한다.

제2 제어신호(CON2)는 게이트펄스가 출력되는 구간, 즉 게이트 출력 인에이블신호(GOE)가 로우레벨인 동안에는 제1 게이트로우전압(VGL1)을 출력하도록 파워모듈(120)의 게이트로우전압 출력 타이밍을 제어한다. 그리고 제2 제어신호(CON2)는 게이트 출력 인에이블신호(GOE)가 하이레벨로 상승하기 시작하는 순간부터 일정 간격인 제2 구간(t22) 동안에는 제2 게이트로우전압(VGL2)을 출력하도록 파워모듈(120)의 게이트로우전압 출력 타이밍을 제어한다.

제3 실시 예에 의한 파워모듈(120)은 제1 및 제2 게이트로우전압(VGL1,VGL2)을 생성하고, 게이트 제어신호를 바탕으로 제1 및 제2 게이트로우전압(VGL1,VGL2) 사이를 스윙하는 게이트로우전압을 게이트 드라이브 IC(G-IC)로 출력한다. 또한, 파워모듈(120)은 제1 및 제2 게이트하이전압(VGH1,VGH2)을 생성하고 게이트 제어신호를 바탕으로 제1 및 제2 게이트하이전압(VGH1,VGH2) 사이를 스윙하는 게이트하이전압을 게이트 드라이브 IC(G-IC)로 출력한다.

파워모듈(120)은 게이트 출력 인에이블신호(GOE)가 로우레벨로 하강하기 시작하는 순간부터 일정 간격인 제1 구간(t31) 동안에는 제2 게이트하이전압(VGH2)을 출력한다. 파워모듈(120)은 이어지는 게이트 출력 인에이블신호(GOE)가 하강하기 이전까지 제2 게이트하이전압(VGH2)을 출력한다.

그리고 파워모듈(120)은 게이트펄스가 출력되는 구간, 즉 게이트 출력 인에이블신호(GOE)가 로우레벨인 동안에는 제1 게이트로우전압(VGL1)을 출력한다. 그리고 파워모듈(120)은 게이트 출력 인에이블신호(GOE)가 하이레벨로 상승하기 시작하는 순간부터 일정 간격인 제3 구간(t33) 동안에는 제2 게이트로우전압(VGL2)을 출력한다.

게이트 구동부(140)의 로직부(LOGIC)는 타이밍 콘트롤러(110)로부터 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 게이트 출력 인에이블(GOE)을 입력받아서 로우레벨전압과 하이레벨전압 사이를 스윙하는 출력신호를 생성한다. 로직부(LOGIC)의 출력신호는 게이트로우전압(GOE) 및 제1 게이트하이전압(VGH1) 사이를 스윙한다.

버퍼부(147)의 제i(i는 m 이하의 자연수) 버퍼(BUF)는 로직부(LOGIC)에서 생성한 출력신호를 입력받아서, 제i 게이트라인에 제공되는 제i 게이트펄스(Gi)를 출력한다. 버퍼(BUF)의 저전위입력단은 제1 또는 제2 게이트로우전압(VGL2)을 제공받고, 고전위입력단은 제1 또는 제2 게이트하이전압(VGH2)을 제공받는다. 각 버퍼(BUF)들은 가변하는 게이트로우전압을 저전위 구동전압으로 이용하여 로직부(LOGIC)가 생성하는 출력신호의 로우레벨전압을 가변한다. 그리고 각 버퍼(BUF)들은 가변하는 게이트하이전압을 고전위 구동전압으로 이용하여 로직부(LOGIC)가 생성하는 출력신호이 하이레벨전압을 가변한다.

결과적으로 제3 실시 예에 의한 게이트 구동부(140)는 제1 구간(t31) 동안에 게이트하이전압을 높이는 초기 강조 파형을 출력하며, 제3 구간(t33) 동안에는 게이트로우전압을 낮춘다. 즉, 제3 실시 예에 의한 게이트 구동부(140)는 화소(P)의 스위치 소자(SW)를 빠르게 턴-온 시킬 수 있어서 스캔 기간이 짧은 표시패널에 적용하기 유리하다. 또한, 제3 실시 예에 의한 게이트 구동부(140)는 화소(P)의 스위치 소자(SW)를 빠르게 턴-오프 시킬 수 있어서 인접하는 수평라인 간의 화소들에 데이터전압이 잘못 제공되는 것을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 110 : 타이밍 콘트롤러
120 : 파워모듈 130 : 데이터 구동부
140 : 게이트 구동부

Claims

게이트라인이 배치되는 표시패널;
게이트제어신호에 동기되는 제어신호를 생성하는 타이밍 콘트롤러;
상기 타이밍 콘트롤러로부터 제공받는 상기 제어신호에 대응하여, 제1 게이트하이전압 및 상기 제1 게이트하이전압 보다 높은 전압을 갖는 제2 게이트하이전압 사이를 스윙하는 게이트하이전압을 출력하고, 제1 게이트로우전압 및 상기 제1 게이트로우전압 보다 낮은 전압을 갖는 제2 게이트로우전압 사이를 스윙하는 게이트로우전압을 출력하는 파워모듈; 및
상기 파워모듈이 제공하는 상기 제1 게이트하이전압 또는 상기 제2 게이트하이전압과 상기 제1 게이트로우전압 또는 상기 제2 게이트로우전압을 바탕으로 게이트펄스를 출력하여, 게이트하이전압과 게이트로우전압의 전압레벨이 가변하는 게이트펄스를 출력하는 게이트 구동부를 포함하는 표시장치.
제 1 항에 있어서,
상기 타이밍 콘트롤러는 게이트 출력 인에이블신호의 출력 타이밍을 바탕으로 상기 제어신호를 생성하는 표시장치.
제 1 항에 있어서,
상기 게이트 구동부는
제2 게이트로우전압에서 제2 게이트하이전압 사이를 스윙하는 출력신호를 생성하는 로직부; 및
상기 로직부의 출력신호를 입력받고, 상기 파워모듈이 생성하는 상기 제1 게이트로우전압 및 제2 게이트로우전압을 저전위 입력단으로 제공받으며, 상기 파워모듈이 생성하는 상기 제1 게이트하이전압 및 제2 게이트하이전압을 고전위 입력단으로 제공받는 버퍼를 포함하는 표시장치.
삭제
삭제
제 3 항에 있어서,
상기 타이밍 콘트롤러는 상기 파워모듈이 상기 게이트펄스가 출력되는 초기 기간에 일정기간 동안 상기 제1 게이트하이전압 보다 높은 전압을 갖는 제2 게이트하이전압을 출력하고, 상기 게이트펄스가 종료되는 시점에 일정기간 동안 상기 제1 게이트로우전압 보다 낮은 전압을 갖는 제2 게이트로우전압을 출력하도록 상기 파워모듈의 게이트하이전압 및 게이트로우전압 출력 타이밍을 각각 제어하는 제1 및 제2 제어신호를 생성하고,
상기 게이트 구동부는 상기 제1 및 제2 게이트하이전압과 상기 제1 및 제2 게이트로우전압에 동기되는 게이트펄스를 출력하는 표시장치.