KR101298607B1 - 액정표시장치의 데이터 구동회로 - Google Patents

Abstract

본 발명은 액정표시장치의 데이터 구동회로에서 액정패널의 데이터라인에 데이터전압을 출력할 때 데이터전압의 상승에지 및 하강에지에 의한 지연시간 문제를 해소하는 기술에 관한 것이다. 이러한 본 발명은, 샘플링신호에 응답하여 입력 데이터를 순차적으로 저장한 후, 그 저장된 데이터를 D/A 변환기에 출력하는 2라인 래치와; 상기 2라인 래치로부터 입력되는 디지털 R,G,B 데이터를 아날로그의 영상신호로 변환하여 출력하는 D/A변환기와; 상기 D/A변환기에 의해 변환된 아날로그의 R,G,B 데이터전압을 출력할 때, 소스아웃인에이블신호의 '하이' 구간에서의 전압을 주어진 데이터전압 이상의 레벨까지 프리 오버 차징시켜 출력하는 출력 버퍼에 의해 달성된다.

Description

액정표시장치의 데이터 구동회로{DATA DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래 기술에 의한 액정표시장치의 블록도.

도 2는 종래 데이터 구동회로에서 출력되는 데이터전압의 파형도.

도 3은 본 발명에 의한 액정표시장치의 데이터 구동회로의 블록도.

도 4는 본 발명에 의한 데이터 구동회로에서 출력되는 데이터전압의 파형도.

***도면의 주요 부분에 대한 부호의 설명***

31 : 쉬프트레지스터/콘트롤 로직부 32 : 데이터 레지스터

33 : 2라인 래치 34 : D/A변환기

35 : 출력버퍼

본 발명은 액정표시장치의 데이터 구동기술에 관한 것으로, 특히 데이터전압의 상승에지 및 하강에지에 의한 지연시간 문제를 해소하는데 적당하도록 한 액정표시장치의 데이터 구동회로에 관한 것이다.

일반적으로, 액정표시장치(LCD)는 경량, 박형, 저소비 전력구동 등의 특징으로 인하여 그 응용범위가 사무자동화 기기, 오디오/비디오기기 등으로 점차 확대되고 있는 추세에 있다.

도 1은 종래 기술에 의한 액정표시장치의 구동회로의 블록도로서 이에 도시한 바와 같이, 게이트 구동부(12) 및 데이터 구동부(13)의 구동을 제어하기 위한 각종 제어신호를 출력하는 타이밍 콘트롤러(11)와; 액정 패널(14)의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부(12)와; 상기 액정 패널(14)의 각 데이터 라인에 데이터 신호를 공급하는 데이터 구동부(13)와; 상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정패널(14)을 포함하여 구성된 것으로, 이의 작용을 설명하면 다음과 같다.

타이밍 콘트롤러(11)는 시스템으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동부(12)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(13)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 또한, 상기 타이밍 콘트롤러(11)는 상기 시스템으로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동부(13)에 공급한다.

상기 게이트 구동부(12)는 상기 타이밍 콘트롤러(11)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 스캔펄스(게이트펄스)를 게이트라인(G1∼Gn)에 순차적으로 공급하고, 이에 의해 데이터가 공급되는 액정패널(14)의 수평라인들이 선택된다.

상기 데이터 구동부(13)는 상기 타이밍 콘트롤러(11)로부터 입력되는 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 데이터전압(아날로그 감마보상전압)으로 변환하고, 이렇게 변환된 데이터전압이 액정패 널(14)상의 데이터라인(D1∼Dm)에 공급된다.

액정패널(14)은 데이터라인(D1∼Dm)과 게이트라인(G1∼Gn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비하는데, 이 다수의 액정셀(Clc)들은 상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하게 된다.

참고로, 상기 설명에서는 데이터 구동부(13)와 게이트 구동부(12)가 액정패널(14)과 분리 설치된 것으로 설명하였으나, 근래 들어 이들 각각은 COG(COG: Chip On Glass) 또는 COF(COF: Chip On Film 또는 Chip On Flexible Printed Circuit) 등의 패키징 기술을 이용하여 액정패널(15)상에 직접 실장되는 추세에 있다.

도 2는 상기 데이터 구동부(13)에 의해 생성되는 데이터전압의 파형을 나타낸 것이다. 상기 도 2에 도시한 바와 같이 소스아웃인에이블신호(SOE)의 '하이' 구간에서의 전압이 공통전압(Vcom)의 레벨까지 상승된다. 이어서, 상기 소스아웃인에이블신호(SOE)의 '로우' 구간에서 계속 상승되어 소정 레벨에 도달된 후 그 레벨을 계속 유지한다. 이렇게 하여 정극성의 데이터전압이 생성된다.

이와 동일한 방식으로 부극성의 데이터전압이 생성된다. 즉, 소스아웃인에이블신호(SOE)의 다음 '하이' 구간에서의 전압이 공통전압(Vcom)의 레벨까지 하강된다. 이어서, 상기 소스아웃인에이블신호(SOE)의 '로우' 구간에서 계속 하강되어 소정 레벨에 도달된 후 그 레벨을 계속 유지한다.

이와 같이, 종래의 액정표시장치에 있어서는 데이터전압의 상승(Rising) 및 하강(Falling) 지연시간을 줄이기 위하여, 소스아웃인에이블신호의 '하이' 구간에서 데이터전압을 공통전압 레벨까지 프리차지(Pre-charge) 시켰다.

그럼에도 불구하고, 상기 소스아웃인에이블신호의 '로우' 구간에서 또 다시 요구된 데이터전압 레벨로의 상승시간을 필요로 하였다. 이로 인하여 요구된 레벨의 데이터전압 유지시간이 목표치보다 짧게 되는 문제점이 있었다. 더욱이 이와 같은 현상은 액정패널의 사이즈가 커지거나 고해상도 모델 일수록 더욱 심하게 나타나 화질을 저하시키는 요인이 되었다.

따라서, 본 발명의 목적은 데이터전압의 상승에지 및 하강에지에 의한 지연시간 문제를 해소하여 데이터전압의 차징량을 충분히 확보할 수 있도록 하는 데이터전압 구동회로를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 샘플링신호에 응답하여 데이터 레지스터로부터 입력되는 데이터를 순차적으로 저장한 후, 그 저장된 데이터를 디지털(D)/아날로그(A) 변환기에 출력하는 2라인 래치와; 상기 2라인 래치로부터 입력되는 디지털 R,G,B 데이터를 아날로그의 영상신호로 변환하여 출력함과 아울러 라인별로 극성을 전환하여 출력하는 D/A변환기와; 상기 D/A변환기에 의해 변환된 아날로그의 R,G,B 데이터전압을 출력할 때 소스아웃인에이블신호의 '하이' 구간의 전압을 주어진 데이터전압 이상의 레벨까지 프리 오버 차징시켜 출력하는 출력 버퍼로 구성함을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 또 다른 본 발명은, 샘플링신호에 응답하여 데이터 레지스터로부터 입력되는 데이터를 순차적으로 저장한 후, 그 저장된 데이 터를 D/A변환기에 출력하는 2라인 래치와; 상기 2라인 래치로부터 입력되는 디지털 R,G,B 데이터를 아날로그의 데이터전압으로 변환하여 출력하고 라인별로 극성을 전환하여 출력할 때, 소스아웃인에이블신호의 '하이' 구간의 전압을 주어진 데이터전압 이상의 레벨까지 프리 오버 차징시켜 출력하는 D/A변환기와; 상기 D/A변환기에 의해 변환된 아날로그의 R,G,B 영상신호의 전류를 증폭하여 액정패널 상의 데이터라인으로 출력하는 출력버퍼로 구성함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

도 3은 본 발명에 의한 액정표시장치의 데이터 구동회로에 대한 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 외부로부터 입력되는 소스 스타프 펄스(SSP)를 클럭신호의 1주기마다 쉬프트시키면서 소정 개수의 샘플링신호를 생성하는 쉬프트레지스터/콘트롤 로직부(31)과; 외부로부터 입력되는 R,G,B 데이터를 임시로 저장하는 데이터 레지스터(32)와; 상기 쉬프트레지스터/콘트롤 로직부(31)로부터 입력되는 샘플링신호에 응답하여 상기 데이터 레지스터(32)로부터 입력되는 데이터를 순차적으로 저장한 후, 그 저장된 데이터를 D/A 변환기(34)에 출력하는 2라인 래치(33)와; 상기 2라인 래치(33)로부터 입력되는 디지털 R,G,B 데이터를 아날로그의 영상신호로 변환하여 출력함과 아울러, 라인별로 극성을 전환하여 출력하는 D/A변환기(34)와; 상기 D/A변환기(34)에 의해 변환된 아날로그의 R,G,B 영상신호의 전류를 증폭하여 액정패널 상의 데이터라인으로 출력할 때, 소스아웃인에이블신호(SOE)의 '하이' 구간의 전압을 주어진 데이터전압 이상의 레벨까지 프리 오버 차징시켜 출력하는 출력 버퍼(35)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 4를 참조하여 상세히 설명하면 다음과 같다.

쉬프트레지스터/콘트롤 로직부(31)는 외부로부터 소스 스타프 펄스(SSP)를 입력받아 클럭신호의 1주기마다 그 소스 스타프 펄스(SSP)를 쉬프트시켜 가면서 순차적으로 소정 개수의 샘플링신호를 생성한다. 이를 위해 상기 쉬프트레지스터/콘트롤 로직부(31)는 소정 개수의 쉬프트레지스터를 구비한다.

데이터 레지스터(32)는 외부로부터 공급되는 R,G,B 데이터를 임시로 저장하여 이를 2라인 래치부(33)에 전달하는 역할을 수행한다.

2라인 래치(33)는 실질적으로 샘플링 래치부와 홀딩 래치부로 이루어진다. 상기 샘플링 래치부는 상기 쉬프트레지스터/콘트롤 로직부(31)로부터 순차적으로 공급되는 샘플링신호에 응답하여, 상기 데이터 레지스터(32)로부터 공급되는 R,G,B 데이터를 순차적으로 저장한다. 이를 위하여, 상기 샘플링 래치부는 소정 개수의 샘플링 래치를 구비한다. 그리고, 상기 홀딩 래치부는 상기 샘플링 래치부로부터 R,G,B 데이터를 입력받아 저장하였다가 이를 D/A 변환기(34)에 출력한다. 이를 위해 상기 홀딩 래치부 또한 소정 개수의 홀딩 래치를 구비한다.

D/A변환기(34)는 실질적으로 채널 수에 상응하는 개수의 D/A변환기로 이루어지며, 이들은 상기 홀딩 래치부로부터 입력되는 디지털 R,G,B 데이터를 감마기준전압 발생기(도면에 미표시)의 기준전압을 이용하여 아날로그의 R,G,B 영상신호로 변환한다. 그리고, 상기 D/A변환기(34)는 상기와 같이 디지털 R,G,B 데이터를 아날로그의 R,G,B 영상신호로 변환하여 출력할 때, 극성신호(POL)를 근거로 데이터를 라인 별로 극성전환하여 출력하게 된다.

출력 버퍼(35)는 실질적으로 채널 수에 상응하는 개수의 버퍼로 이루어지며, 이들은 상기 D/A변환기(34)에 의해 변환된 아날로그의 R,G,B 영상신호의 전류를 증폭하여 액정패널 상의 데이터라인으로 출력한다.

한편, 상기 출력 버퍼(35)는 상기 액정패널 상의 데이터라인으로 출력되는 데이터전압을 프리 오버 차징시켜 출력하게 되는데, 이 과정을 도 4를 참조하여 상세히 설명하면 다음과 같다.

상기 출력 버퍼(35)는 소스아웃인에이블신호(SOE)의 '하이' 구간의 전압을 주어진 데이터전압 이상의 레벨까지 프리 오버 차징시켜 출력한다. 이 프리 오버 차징되는 레벨은 딜레이(delay)에 의한 차징 특성 저하를 감안하여 설정한 것으로, 액정 패널의 특성을 고려하여 적절한 레벨로 설정하는 것이 바람직하다. 이어서, 상기 소스아웃인에이블신호(SOE)의 '로우' 구간에서 상기 출력 버퍼(35)는 데이터전압을 주어진 정극성 레벨로 설정하여 출력한다. 이렇게 생성된 정극성의 데이터전압을 액정패널의 데이터라인에 출력한다.

상기 출력 버퍼(35)는 상기와 동일한 방식으로 부극성의 데이터전압을 생성하여 출력한다. 즉, 소스아웃인에이블신호(SOE)의 다음 '하이' 구간의 전압을 주어진 데이터전압 이하의 레벨까지 프리 오버 차징시켜 출력한다. 이 프리 오버 차징되는 레벨은 딜레이(delay)에 의한 차징 특성 저하를 감안하여 설정한 것으로, 액정 패널의 특성을 고려하여 적절한 레벨로 설정하는 것이 바람직하다. 이어서, 상기 소스아웃인에이블신호(SOE)의 '로우' 구간에서 상기 출력 버퍼(35)는 데이터전압을 주어진 부극성 레벨로 설정하여 출력한다. 이렇게 생성된 부극성의 데이터전압을 액정패널의 데이터라인에 출력한다.

상기 설명에서는 출력 버퍼(35)에서 상기 도 4에서와 같이 데이터전압을 프리 오버 차징시켜 출력하는 것을 예로 하여 설명하였는데, 이를 상기 D/A변환기(34)에서 수행하여도 동일한 효과를 얻을 수 있다. 물론, 상기 D/A변환기(34)에서 데이터전압을 프리 오버 차징시키는 원리는 상기 출력 버퍼(35)에서의 프리 오버 차징 원리가 그대로 적용된다.

이상에서 상세히 설명한 바와 같이 본 발명은 데이터 구동회로에서 액정패널에 데이터전압을 출력할 때 소스아웃인에이블신호의 '하이' 구간마다 데이터전압을 충분히 프리 오버 차징시켜 출력함으로써, 데이터전압의 상승에지 및 하강에지에 의한 지연시간 문제가 해소되고, 이로 인하여 데이터전압의 차징량을 충분히 확보할 수 있는 효과가 있다.

Claims (8)

1. 샘플링신호에 응답하여 입력 데이터를 순차적으로 저장한 후, 그 저장된 데이터를 D/A 변환기에 출력하는 2라인 래치와;

   상기 2라인 래치로부터 입력되는 디지털 R,G,B 데이터를 아날로그의 영상신호로 변환하여 출력하는 D/A변환기와;

   상기 D/A변환기로부터 입력되는 아날로그의 영상신호의 전압을 증폭 또는 감소시키되, 소스아웃인에이블신호의 '하이' 구간에서 정극성의 경우 입력된 전압레벨 이상의 레벨까지 프리 오버 차징시키고, 부극성의 경우 입력된 전압레벨 이하의 레벨까지 프리 오버 차징시켜 출력하는 출력 버퍼를 포함하여 구성한 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
2. 제1항에 있어서, D/A변환기는 상기 아날로그의 영상신호를 출력할 때 라인별로 극성을 전환하여 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
3. 삭제
4. 제1항에 있어서, '하이' 구간에서의 전압은 액정 패널의 딜레이 특성을 고려하여 설정되는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
5. 삭제
6. 삭제
7. 삭제
8. 삭제

Images