KR20070070125A - 패턴 및 배선 패턴과 이들의 제조방법 - Google Patents

패턴 및 배선 패턴과 이들의 제조방법 Download PDF

Info

Publication number
KR20070070125A
KR20070070125A KR1020060136637A KR20060136637A KR20070070125A KR 20070070125 A KR20070070125 A KR 20070070125A KR 1020060136637 A KR1020060136637 A KR 1020060136637A KR 20060136637 A KR20060136637 A KR 20060136637A KR 20070070125 A KR20070070125 A KR 20070070125A
Authority
KR
South Korea
Prior art keywords
photosensitive resin
resin composition
coating layer
layer
pattern
Prior art date
Application number
KR1020060136637A
Other languages
English (en)
Inventor
다츠로 나가하라
Original Assignee
에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Publication of KR20070070125A publication Critical patent/KR20070070125A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 저비용으로 반도체 소자 또는 표시소자를 제조할 수 있는 패턴의 제조방법과 이러한 제조방법에 따라 형성되는 패턴을 제공한다.
기판 위에 형성된 감광성 수지 조성물층 위에 소액성이 높은 표면 피복층을 형성시켜 패턴을 형성시킨다. 기판 위에 잔류하는 표면 피복층은 소액성이 높은 반면, 피복이 제거된 부분은 상대적으로 친액성이 높으므로 피복이 제거된 부분에 선택적으로 전기전도성 재료 함유 조성물을 부착시킬 수 있으며 원하는 배선 패턴을 얻을 수 있다.
감광성 수지 조성물, 반도체 소자, 배선 패턴, 전기 전도성 재료.

Description

패턴 및 배선 패턴과 이들의 제조방법{Pattern and wiring pattern, and method for producing thereof}
도 1은 본 발명에 따르는 패턴의 형성방법을 설명하는 도면이다.
도 2는 본 발명에 따르는 패턴의 예를 도시하는 단면도이다.
도 3은 본 발명에 따르는 배선 패턴의 제조방법을 도시하는 단면도이다.
도 4는 본 발명에 따르는 패턴의 예를 도시하는 입체 단면도이다.
도 5는 본 발명에 따르는 패턴 형상의 예를 도시하는 상면도이다.
[부호의 설명]
1 기판
2 감광성 수지 조성물층
3 표면 피복층
4 마스크
5, 6 친액성이 높은 재료의 층
7 전기전도성 재료 함유 조성물
8 액 저장고
본 발명은 반도체 소자 및 표시소자와 이들의 제조방법에 관한 것이다. 보다 상세하게는 하지(下地)로 되는 기판 표면에 친액성 부분과 소액성 부분을 형성시켜 친액성 부분에만 배선 재료를 부착시킴으로써 배선을 형성시킨 반도체 소자 및 표시소자 및 이의 제조방법에 관한 것이다.
종래, 반도체 소자 또는 표시소자에 사용되는 배선 패턴을 제조하는 경우에는 포토리소그래피법을 사용하는 방법이 일반적으로 채용되고 있다. 이러한 방법은 통상적으로,
기판 위에 전기전도막을 형성시키는 공정(1),
전기전도막 위에 광내식막을 도포하여, 포토리소그래피법에 의해 패턴을 형성시키는 공정(2),
형성된 패턴(광내식막)을 개재시켜 전기전도막을 에칭하는 공정(3) 및
광내식막을 박리하는 공정(4)로 이루어진다.
반도체 소자나 표시소자는 보다 고성능인 것이 요구되고 있으며 이에 따라 이들의 구조는 보다 한층 미세화 및 고집적화가 요망되고 있다. 따라서, 이들 소자의 제조에 사용되는 스퍼터 장치나 에칭장치도 보다 고도로 제어할 수 있는 고가의 장치가 요구되었다. 구체적으로는 상기한 전기전도막 형성공정에서는 전기전도막의 형성을 기상법으로 실시하는 경우에는 스퍼터 장치나 CVD 장치가 필요해지며 전기전도막의 에칭공정에서는 에칭장치가 필요해진다. 이들은 그대로 설비에 대한 비용 증대를 의미하는 것으로 된다.
따라서, 보다 염가로 반도체 소자나 표시소자를 제조하기 위한 방법이 검토되고 있다. 이러한 방법의 한가지로서, 기판 위에 패턴을 형성한 다음, 액적 토출법에 의해 오목 부분에 금속재료를 포함하는 액적을 충전하여 매몰하여 배선을 형성하는 방법이 특허 문헌 1에 개시되어 있다. 이러한 방법에 따르면 비싼 스퍼터 장치나 에칭장치가 불필요해지는 장점이 있다.
그러나 본 발명자들의 검토에 따르면 이러한 특허 문헌 1에 기재된 방법에서는 액적 토출법의 정밀도가 중요해지며 액적 토출법에 높은 정밀도가 요구되므로 설비비용이나 제조 수율의 관점에서 개량의 여지가 있는 것으로 밝혀졌다.
[특허 문헌 1] 일본 공개특허공보 2005-210081호
본 발명은 상기한 바와 같은 종래 기술의 문제점을 감안하여 저비용으로 충분한 성능을 갖는 반도체 소자 또는 표시소자를 제조하는 방법을 제공하는 것이다.
본 발명에 따르는 패턴은 기판, 기판 위에 형성된 감광성 수지 조성물층 및 감광성 수지 조성물층 위에 형성된 표면 피복층을 구비하며, 감광성 수지 조성물층 과 표면 피복층이 화상에 따라 제거된 패턴이며, 23℃에서 측정한 표면 피복층에 대한 n-헥사데칸의 접촉각이 41°이상임을 특징으로 한다.
또한, 본 발명에 따르는 배선 패턴의 형성방법은 기판 위에 감광성 수지 조성물층을 형성시키는 공정, 감광성 수지 조성물층 위에 표면 피복층을 형성시키는 공정, 감광성 수지 조성물층을 화상에 따라 노출하는 공정 및 노출된 영역의 감광성 수지 조성물층과 표면 피복층을 현상에 의해 제거하는 공정을 포함하며, 23℃에서 측정한 표면 피복층에 대한 n-헥사데칸의 접촉각이 41°이상임을 특징으로 한다.
또한, 본 발명에 따르는 배선 패턴의 제조방법은 기판 위에 감광성 수지 조성물층을 형성시키는 공정, 감광성 수지 조성물층 위에 표면 피복층을 형성시키는 공정, 감광성 수지 조성물층을 화상에 따라 노출하는 공정, 노출된 영역의 감광성 수지 조성물층과 표면 피복층을 현상에 의해 제거하는 공정 및 현상에 의해 피복이 제거된 부분에만 전기전도성 재료 함유 조성물을 부착시키는 공정을 포함하며, 23℃에서 측정한 표면 피복층에 대한 전기전도성 재료 함유 조성물의 접촉각이 41°이상임을 특징으로 한다.
또한, 본 발명에 따르는 반도체 소자는 배선 패턴을 구비하며, 당해 배선 패턴은 기판 위에 감광성 수지 조성물층을 형성시키는 공정, 감광성 수지 조성물층 위에 표면 피복층을 형성시키는 공정, 감광성 수지 조성물층을 화상에 따라 노출하는 공정, 노출된 영역의 감광성 수지 조성물층과 표면 피복층을 현상에 의해 제거하는 공정 및 현상에 의해 피복이 제거된 부분에만 전기전도성 재료 함유 조성물을 부착시키는 공정을 포함하는 방법에 따라 제조되며, 23℃에서 측정한 표면 피복층에 대한 전기전도성 재료 함유 조성물의 접촉각이 41°이상임을 특징으로 한다.
본 발명에 따르는 패턴의 형성방법을 도면을 사용하여 설명하면 다음과 같다.
도 1은 본 발명에 따르는 패턴 형성방법의 일례를 설명하기 위한 것이다. 우선, 기판(1) 위에 감광성 수지 조성물층을 형성시킨다[도 1(a)]. 여기서 사용할 수 있는 기판은 임의이며, 유리, Si 또는 GaAs 등의 반도체 재료 등을 사용할 수 있다. 또한, 감광성 수지 조성물층을 형성시키기 전에 표면을 연마하는 등의 전처리를 실시하거나, 하기하는 전기전도성 재료를 포함하는 액체에 대한 친화성이 높은 재료, 즉 친액성 재료로 피복할 수 있다.
상기한 기판(1)의 표면에 감광성 수지 조성물층(2)을 형성시킨다. 감광성 수지 조성물층(2)은 임의의 것을 사용할 수 있다. 이러한 감광성 수지 조성물층(2)은 일반적으로 중합체와 감광제와 용제를 함유하여 이루어진 감광성 수지 조성물을 기판(1) 위에 도포함으로써 형성시킨다. 감광성 수지 조성물에 함유되는 성분은 목적하는 소자나 패턴의 종류 등에 따라 임의로 선택된다. 사용할 수 있는 중합체로서는 실라잔 구조를 갖는 중합체, 아크릴 중합체, 실란올실리콘, 폴리이미드 등을 들 수 있다. 사용되는 감광제는 조합되는 중합체의 종류나, 노출에 사용되는 광원 등에 따라 적당하게 선택된다. 구체적으로는 나프토퀴논디아지드 함유 화합물, 트리페닐설포늄 화합물, 디페닐요오도늄 화합물, 트리아진 화합물 등을 들 수 있다. 또한, 용제로서는 상기한 중합체 및 감광제를 균일하게 용해 또는 분산 할 수 있는 것으로부터 선택된다. 구체적으로는 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노메틸에테르, 아세트산부틸, 크실렌, 톨루엔, 노난, 노닐알콜 등을 들 수 있다.
이러한 감광성 수지 조성물 중에서 바람직한 것은 중합체로서 실라잔 구조를 갖는 중합체를 함유하는 것이다. 본 발명에서 사용할 수 있는 감광성 폴리실라잔 조성물로는, 예를 들면, 일본 공개특허공보 2000-311591호에 기재되어 있는 물질을 들 수 있다. 중합체가 실라잔 구조를 포함하면 내열성 및 가시광선 투과성이 높아지며, 또한 유전율이 낮아지므로 바람직하다. 이러한 감광성 수지 조성물은 예를 들면, PS-MSZ(메틸실라잔에 무기산 발생제가 첨가된 조성물: AZ 일렉트로닉머티리얼즈사제) 등을 사용할 수 있다.
감광성 수지 조성물층(2)은 통상적으로 액체의 상태로 도포된다. 이러한 감광성 수지 조성물의 도포는 임의의 방법, 예를 들면, 스핀 도포, 침지 도포, 스프레이 도포 및 슬릿 도포로부터 선택된다.
도포된 감광성 수지 조성물층(2)은 필요에 따라 계속해서 용매 제거 및/또는 조성물층의 경화를 위해 가열된다. 이러한 가열을 일반적으로 프리베이킹이라고 호칭한다. 프리베이킹 조건은 사용되는 감광성 수지 조성물의 종류 등에 따라 변화되지만 일반적으로 40 내지 150℃, 바람직하게는 60 내지 140℃에서 일반적으로 0.5 내지 10분 동안, 바람직하게는 1 내지 3분 동안으로 실시된다.
형성시키는 감광성 수지 조성물층(2)의 두께는 특별히 한정되지 않지만, 일반적으로 0.01 내지 100㎛이며, 제조되는 패턴의 용도에 따라 선택된다.
이어서, 형성된 감광성 수지 조성물층 위에 표면 피복층(3)을 형성시킨다[도 1(b)]. 형성되는 표면 피복층(3)은 유기 용매나 계면활성제를 함유하는 수용액에 대하여 소액성인 것이 필요하며, 본 발명에서는 표면 피복층(3)에 대한 n-헥사데칸의 접촉각이 41°이상인 것이 필요하며, 50°이상인 것이 바람직하다. 따라서 이러한 층에 접촉된 용매 등은 안 묻는다. 여기서, n-헥사데칸의 접촉각은 재료 표면의 소액성을 나타내는 일반적인 지표이며, 본 발명에서 표면 피복층은 이에 대한 n-헥사데칸의 접촉각이 41°이상인 것에 의해 통상적으로 사용되는 유기 용매 또는 계면활성제를 함유하는 수용액에 대하여 소액성임을 나타내고 있다. 이러한 표면 피복층(3)은 예를 들면, 불소 함유 중합체를 포함하여 이루어진 피막에 의해 달성할 수 있다.
일반적으로 이러한 불소 함유 중합체층은 불소 함유 중합체를 용매에 용해 또는 분산시킨 조성물을 도포함으로써 형성시킨다. 사용할 수 있는 불소 중합체로서는 불소 함유 중합체층에 대한 n-헥사데칸 또는 하기하는 전기전도성 재료 함유 조성물의 접촉각이 본 발명에서 특정되는 범위에 있는 것이면 임의의 것을 사용할 수 있다. 이러한 불소 함유 중합체로서는 퍼플루오로알칸, 퍼플루오로알콕시알칸과 같은 탄소수 1 내지 18의 퍼플루오로알킬기나 퍼플루오로알콕시기 등을 포함하는 알칸, 알켄, 알킬에테르, 알칸올 등을 들 수 있다. 이들은 필요에 따라 불소 이외의 할로겐을 함유할 수 있다. 보다 구체적으로는 테트라플루오로에틸렌, 클로로트리플루오로에틸렌, 에틸렌테트라플루오로에틸렌 중합체 등을 들 수 있다. 또한, 이것을 용해 또는 분산하기 위해서 사용되는 용매로서는 하이드로플루오로에테 르 등을 들 수 있다. 또한, 이러한 불소 함유 중합체를 함유하는 조성물은 필요에 따라 기타 첨가물, 예를 들면, 계면활성제, 착색제, 결합제, 분산제, pH 조정제, 점도 조정제, 소성 촉매 등을 함유할 수 있다. 또한, 이러한 불소 함유 중합체를 함유하는 조성물로서, FS-1010(가부시키가이샤플루오로테크놀로지제) 등의 시판하는 조성물을 사용할 수 있다. 이들 불소 함유 중합체를 함유하는 조성물은 임의의 방법으로 도포할 수 있다.
표면 피복층(3)은 필요에 따라 가열 등에 의해 용매를 제거한다. 이러한 공정은 감광성 수지 조성물층(2)의 프리베이킹과 아울러 실시할 수 있다. 즉 감광성 수지 조성물층(2)를 도포한 후, 가열하기 전에 「습윤층 위에 습윤층(wet-on-wet)」을 도포하여, 2층을 동시에 가열하여 경화시킬 수 있다.
형성되는 표면 피복층(3)은 감광성 수지 조성물층(2)를 피복하여, 상기한 바와 같이 표면을 소액성으로 할 수 있으면 임의의 두께로 설정할 수 있다. 그러나, 불균일 없이 감광성 수지 조성물층(2)을 피복하며, 또한 하기하는 현상공정에서 감광성 수지 조성물층(2)와 동시에 용이하게 제거되도록 일반적으로 1㎛ 이하, 바람직하게는 0.5㎛ 이하, 보다 바람직하게는 0.1㎛ 이하로 설정된다. 한편, 표면 피복층(3)이 충분한 소액성을 나타내기 위해 이의 두께는 O.OO1㎛ 이상인 것이 바람직하다.
이어서, 감광성 수지 조성물층(2) 및 표면 피복층(3)(이하, 이들을 아울러 「피복층」이라고 하는 경우가 있다)이 형성된 기판(1)을 화상에 따라 노출한다[도 1(c)]. 화상에 따라 노출을 하기 위해서는 도 1(c)에 도시된 바와 같이 마스크(4) 를 개재시켜 노출하는 방법 이외에 스텝퍼를 사용하거나, 주사 노출을 하는 등의 방법을 들 수 있다. 이러한 노출공정에서 노출된 영역의 감광성 수지 조성물층은 현상액에 대하여 용해성이 높아진다.
이어서 노출 완료의 감광성 수지 조성물층(2)은 현상된다. 현상액은 사용되는 감광성 수지 조성물에 따라 선택된다. 일반적으로는 알칼리성 수용액, 예를 들면, 수산화테트라메틸암모늄 수용액, 수산화나트륨, 수산화칼륨 등의 수용액이 사용된다. 현상후, 필요에 따라 건조되며, 본 발명에 따르는 패턴이 수득된다. 수득된 패턴에서 표면 피복층이 제거된 부분은 기판 표면이 노출되거나 친액성의 재료로 기판 표면을 피복한 경우에는 당해 친액성 재료의 층이 노출된다. 이 부분은 표면 피복층에 대하여 상대적으로 친액성이 높지만, 구체적으로는 n-헥사데칸의 접촉각이 일반적으로 작으면 작을수록 바람직하지만, 구체적으로는 40°이하인 것이 바람직하다.
감광성 수지 조성물로서, 실라잔 구조를 갖는 중합체를 사용하는 경우, 패턴 형성후의 감광성 수지 조성물층에 노출 및 가습처리를 할 수 있다. 이러한 처리를 실시함으로써 감광성 수지 조성물층의 노출 부분에 산이 생성되며, 이와 같이 생성된 산에 의해 폴리실라잔의 Si-N 결합이 개열되며, 또한 분위기 중의 수분과 반응하여 실란올로 된다. 이 결과, 실라잔 구조를 갖는 중합체의 실리카질 막으로의 전환이 촉진되므로 바람직하다.
상기한 예에서는 감광성 수지 조성물층(2)를 형성시켜 노출을 하기 전에 표면 피복층(3)을 형성시켰지만, 본 발명의 효과를 얻기 위해서는 반드시 이러한 공 정의 순서로 할 필요는 없다. 즉, 감광성 수지 조성물층을 형성시킨 다음, 현상전까지 임의의 순서로 표면 피복층을 형성시킬 수 있다. 예를 들면, 노출을 한 후에 표면 피복층을 형성시킬 수 있다.
또한, 상기한 예에서는 소위 포지티브형의 감광성 수지 조성물을 사용하는 방법을 설명하고 있지만, 네거티브형의 감광성 수지 조성물을 사용해도 동일하게 패턴을 형성시킬 수 있다. 이 경우에는 일반적으로 실시되는 네거티브형 감광성 수지 조성물을 사용하여 패턴을 형성시킬 때와 동일하게 노출된 부분에 피복층이 잔류된 패턴을 형성시키는 것으로 된다.
또한, 필요에 따라 기타 층을 형성시킬 수 있다. 예를 들면, 감광성 수지 조성물층과 표면 피복층 사이 또는 기판과 감광성 수지 조성물층 사이에 중간층을 설치할 수 있다. 특히, 기판 위에 하기 전기전도성 재료 함유 조성물과 친화성이 높은 즉, 친액성이 높은 재료의 층에서 현상에 의해 제거되지 않은 층(5)을 설치하는 것으로, 표면 피복층의 표면과, 피복층이 제거된 부분의 친액성의 차이가 커지며, 친액성이 높은 부분에 전기전도성 재료 함유 조성물을 부착시키는 데 유리해진다[도 2(a)]. 또한, 현상후에 피복층이 제거된 부분에 친액성이 높은 재료의 층(6)을 형성시킴으로써 동일한 효과를 얻을 수 있다[도 2(b)].
또한 피복층이 제거된 부분의 표면상태를 조정하여, 하기 전기전도성 재료 함유 재료의 부착성을 개량할 수 있다. 이러한 방법으로서는 자외선을 조사하는 방법, 플라즈마 처리, 불소산처리 등을 들 수 있다.
본 발명에 따르는 배선 패턴의 제조방법은 상기한 방법에 따라 수득된 패턴 에 또한 전기전도성 재료를 원하는 위치, 즉 피복층이 제거된 부분에 부착시키는 공정을 포함하여 이루어진다.
전기전도성 재료 함유 조성물로서는 전기전도성의 금속 미립자 등을 분산시킨 분산액을 들 수 있다. 본원 발명에서 표면 피복층은 이에 대한 n-헥사데칸의 접촉각이 41°이상이므로 일반적으로 사용되는 유기 용매 및 계면활성제를 함유하는 수용액에 대하여 소액성이 높으므로 특별한 사정이 없는 한, 임의의 매체를 함유하는 조성물을 사용할 수 있다. 그러나 피복층이 제거된 부분, 즉 전기전도성 재료 함유 조성물을 부착시키려고 하는 부분과의 친화성이 높은 것이 바람직하므로 적절한 매체를 함유하는 조성물을 사용하여야 한다. 또한, 형성되어 있는 피복층 등을 불필요하게 용해하지 않는 것도 필요하다.
이러한 전기전도성 재료 함유 조성물의 예로서는 예를 들면, 전기전도성 재료로서 구리, 은, 금, 니켈, 아연, 흑연 등의 전기전도성 입자를 n-헥사데칸, 데칸, 프로필알콜, 톨루엔, 크실렌, 메틸에틸케톤, 디옥틸아민, 옥탄, 프탈산디메틸 등의 유기 용매 또는 계면활성제를 함유하는 물에 분산시킨 것 등을 들 수 있다. 여기서, 매체에 물을 사용하는 경우에는 일반적으로 계면활성제를 함유하는 수용액이 사용된다. 사용할 수 있는 계면활성제로서는 라우릴산나트륨, 라우릴산암모늄, 라우릴알콜황산에스테르암모늄, 알킬벤젠설폰산나트륨, 알킬아민옥사이드, 라우릴디메틸베타인, 폴리에틸렌글리콜모노라우레이트 등을 들 수 있다. 이들 중에서 특히 구리나 은을 포함하는 것은 형성되는 배선회로의 저항이 낮아지므로 바람직하다. 이러한 전기전도성 재료 함유 조성물은 필요에 따라 다양한 성분을 함유할 수 있지만, 당해 조성물의 23℃에서 측정한 표면 피복층에 대한 접촉각이 41°이상, 바람직하게는 50°이상인 것이 필요하다.
이들 전기전도성 재료 함유 조성물은 임의의 방법으로 상기한 패턴에 부착시킬 수 있다. 예를 들면, 스핀 도포, 침지 도포, 스프레이 도포, 슬릿 도포 등의 방법에 따라 기판의 전체면에 전기전도성 재료 함유 조성물을 도포할 수 있다. 이와 같이 도포된 전기전도성 재료는 소액성이 높은 부분, 즉 표면 피복층 위에서는 구슬 모양이 되어, 친액성이 높은 부분, 즉 피복층이 제거된 부분에서는 부착된다. 이러한 상태는 도 3에 도시된 바와 같다. 즉, 전기전도성 재료 함유 조성물은 피복층의 제거된 부분, 즉 형성된 패턴의 홈 부분에 부착하며(7A), 한편, 잔여의 전기전도성 재료 함유 조성물은 표면 피복층 위에서 소액성이기 때문에 구슬 모양이 된다(7B). 이와 같이 구슬 모양으로 된 전기전도성 재료 함유 조성물은 기판을 기울이거나, 원심력을 걸거나, 바람을 내뿜는 것으로 기판 표면에서 간단히 제거된다. 그 결과, 기판 위의 피복층이 제거된 부분만큼 전기전도성 재료 조성물이 부착된다.
또한, 전체면 도포가 아니라, 피복층이 제거된 부분에만 전기전도성 재료를 배치할 수 있다. 즉, 디스펜서 등을 사용하여, 피복층이 제거된 부분에 전기전도성 재료 조성물을 공급하면, 당해 부분에 연결된 피복층 제거부분에 전기전도성 재료가 전개된다. 피복층이 잔류하고 있는 부분은 표면 피복층에 피복되어 있으므로 전기전도성 재료 함유 조성물이 넘치고, 피복층이 제거되어 있지 않은 부분에 부착되는 경우도 없다. 따라서 디스펜서 등에는 과도하게 높은 정밀도가 요구되지 않 으며, 제조설비에 대한 제한이 적어진다.
이 때, 피복층 제거부분의 폭이 좁은 등의 이유로부터 디스펜서 등으로 전기전도성 재료 함유 조성물을 공급하는 것이 곤란한 경우에는 패턴에 미리 전기전도성 재료 함유 조성물을 공급하기 위한 액 저장고를 형성시킬 수 있다. 도 4는 이러한 액 저장고를 구비하여 이루어진 패턴의 일례의 입체 단면도이다. 감광성 수지 조성물층 위에 형성된 액 저장고(8)에 전기전도성 재료 함유 조성물을 공급함으로써 여기에 연결된 피복층 제거부분에 전기전도성 재료 함유 조성물이 전개된다. 이러한 액 저장고의 형상은 도 5에 도시된 바와 같은 것일 수 있다.
이러한 액 저장고를 갖는 패턴에 전기전도성 재료 함유 조성물을 디스펜서로 공급하는 방법을 채용하면, 한개의 기판에 상이한 전기전도성 재료 함유 조성물로 이루어진 배선을 형성시킬 수 있다.
이와 같이 전기전도성 재료 함유 조성물을 원하는 형상으로 부착시켜 배선 패턴이 형성되지만, 필요에 따라 한번 더 처리를 실시하여 전기전도성 재료 함유 조성물을 고정할 수 있다. 예를 들면, 가열에 의해 매체를 제거하여 도전성 재료 함유 조성물을 배선 재료로서 고정할 수 있다. 또한 전기전도성 재료 함유 조성물에 가열이나 자외선 또는 전자선 등의 조사에 의해 반응하여 전기전도성 재료 함유 조성물을 경화시킬 수 있는 첨가제를 배합하고 가열 등을 하는 것으로 경화시킬 수 있다.
이와 같이 형성된 배선 패턴은 각종 반도체 소자에 사용할 수 있다. 구체적으로는 트랜지스터, 발광 다이오드 등이나, 이들을 이용한 LSI, 플랫 패널 디스플 레이, 칼러 필터 등을 들 수 있다.
실시예 1
실리콘 기판 위에 감광성 수지 조성물 PS-MSZ를 스핀 도포하고, 110℃에서 1분 동안 프리베이킹함으로써 막 두께 1.5㎛의 막을 형성시킨다. 또한 불소계 중합체 조성물 FS-1010(가부시키가이샤플루오로테크놀로지제)를 스핀 도포하여, 막 두께 0.01㎛의 표면 피복막을 형성시킨다.
이러한 시료를 스텝퍼(가부시키가이샤히타치세이사쿠쇼제 LD-5050iw)를 사용하여 패터닝하며, 폭 10㎛의 트렌치 패턴을 수득한다. 다음에 시료 전체면에 자외선을 10OmJ/cm2의 강도로 조사하고, 25℃ 80% RH의 수증기 분위기에 2분 동안 폭로한 후, 150℃에서 5분 동안 포스트베이킹한다.
이러한 시료의 패턴 잔류부의 표면 특성을 조사한 바, 계면활성제를 함유하는 수용액 및 이소프로필알콜, 크실렌 또는 프로필렌글리콜모노메틸에테르아세테이트의 어느 유기 용매에 대하여도 강한 발액성을 나타내며, 습윤이 생기지 않는다. 이 때, 23℃에서 측정한 패턴 잔류부에 대한 n-헥사데칸의 접촉각은 65°이다. 한편, 패턴 제거부(트렌치 내부)는 계면활성제를 함유하는 수용액 및 유기 용매를 묻히며 친액성인 것으로 확인되었다. 23℃에서 측정한 패턴 제거부에 대한 n-헥사데칸의 접촉각은 10°이다.
실시예 2
10g의 구리 나노입자를 90g의 데칸에 분산시켜 전기전도성 잉크(이하, 구리 전기전도성 잉크라고 한다)를 제조한다. 실시예 1에서 제조한 패턴에 스핀 도포(a), 침지 도포(b), 스프레이 도포(c) 또는 슬릿 도포(d)에 의해 구리 전기전도성 잉크를 도포한다. 23℃에서 측정되는 구리 전기전도성 잉크의 접촉각은 패턴 잔류부에 대하여 60°, 패턴 제거부에 대하여 10°이다.
어느 경우에도 구리 전기전도성 잉크는 일단 패턴 전체면으로 확장되지만, 구리 전기전도성 잉크는 곧 패턴 잔류부에서 튀겨지고, 구슬 모양이 된다. 이들 구슬 모양이 된 구리 전기전도성 잉크는 패턴에 원심력을 부여하거나, 바람을 부여함으로써 제거할 수 있다. 한편, 트렌치 내에 잔류된 구리 전기전도성 잉크는 상기한 조작 후에도 트렌치 내에 균일하게 잔류된다.
비교예 1
불소계 중합체막을 형성시키지 않는 것을 제외하고, 실시예 1과 동일하게 하여 패턴을 형성시킨다. 이러한 시료의 패턴 잔류부의 표면 특성을 조사한 바, 유기 용매 및 계면활성제를 함유하는 수용액에 대하여는 습윤이 생긴다. 이 때, 23℃에서 측정한 패턴 잔류부에 대한 n-헥사데칸의 접촉각은 20°이다. 또한 구리 전기전도성 잉크를 스핀 도포한 바, 패턴 전체면에 구리 전기전도성 잉크가 확장되서 부착되며, 원심력이나 바람에 의해 제거하는 것이 곤란하다.
실시예 3
실시예 1과 동일한 방법에 따라 트렌치와, 이에 접속되는 1mm ×1mm의 액 저장고를 갖는 패턴을 제조한다. 이러한 액 저장고에 정밀한 디스펜서에 의해 구리 전기전도성 잉크를 토출시킨 바, 구리 전기전도성 잉크는 트렌치에 흘러 들어오고, 패턴 제거부분을 균일하게 피복하는 것을 확인할 수 있다. 또한, 패턴 잔류부에 구리 전기전도성 잉크를 토출시킨 바, 구리 전기전도성 잉크는 구슬 모양으로 되어 흩어지며 트렌치에 접촉된 구리 전기전도성 잉크는 트렌치 내로 흘러 들어온다.
실시예 4
PS-MSZ 대신에 감광성 아크릴 수지 조성물[AZ RISOFINE OC-302(상품명; AZ 일렉트로닉머티리얼즈사제)]를 사용하며, 가습처리를 생략한 이외에는 실시예 1과 동일하게 하여 패턴을 형성시킨다. 이러한 패턴을 사용하여 실시예 1과 동일하게 패턴면의 표면 특성을 조사한 바, 패턴 잔류부에서는 계면활성제를 함유하는 수용액 및 유기 용매에 대하여 발액성을 나타내며, 패턴 제거부에서는 계면활성제를 함유하는 수용액 및 유기 용매에 대하여 친액성을 나타낸다. 23℃에서 측정되는 n-헥사데칸의 접촉각은 패턴 잔류부에 대하여 55°, 패턴 제거부에 대하여 5°이다.
실시예 5
계면활성제로 표면을 코팅한 10g의 은 나노입자를 90g의 물에 분산시켜 은 전기전도성 잉크를 제조한다. 이러한 은 전기전도성 잉크를 사용하는 이외에는 실 시예 2와 동일하게 하여 a) 내지 d)의 방법으로 도포시험을 실시한다. 은 전기전도성 잉크를 사용하는 경우에도, 패턴 잔류부에서는 잉크가 구슬 모양으로 되어 튀겨지고 발액성을 나타내는 한편, 패턴 제거부에는 균일하게 잉크가 확장된다. 23℃에서 측정되는 은 전기전도성 잉크의 접촉각은 패턴 잔류부에 대하여 82°, 패턴 제거부에 대하여 4°이다.
실시예 6
실시예 1에서 수득된 패턴에 침지 도포에 의해 은 전기전도성 잉크로 패턴 제거부를 매몰하고, 표면에 잔류되어 있는 구슬 모양의 잉크를 제거한 후, 300℃에서 30분 동안 소성한다. 수득된 매몰 배선의 저항치를 측정한 바, 3.5μΩcm이며, 양호한 저항치임을 확인하였다.
실시예 7
감광성 아크릴 수지[AZ 일렉트로닉머티리얼즈사제 AZ RISOFINE OC-302(상품명)]을 유리 기판에 스핀 도포하여, 막 두께 3㎛의 막을 수득한다. 이것을 90℃ 1분 동안의 프리베이킹을 실시한다. 또한, 불소 중합체1(가부시키가이샤네오스제 후타젠트110)을 에탄올에 2%의 농도로 용해한 것을 준비한다. 상기한 감광성 아크릴 수지 도포 완료의 기판을 불소 중합체 에탄올 용액에 침지하여 끌어올리고 엘립소 분광법에 의해 측정한 바, 0.07㎛의 불소 중합체막이 부착된 것으로 구해진다.
수득된 시료를 스텝퍼를 사용하여 8um의 패터닝을 실시한 후, 150℃의 포스 트베이킹을 실시한다. 이러한 시료에 대한 접촉각을 측정한 바, 23℃에서 측정되는 n-헥사데칸의 접촉각은 패턴 잔류부에 대하여 55°, 패턴 제거부에 대하여 5° 이하이다.
본 발명에 따르면 기판 위에 액체와의 친화성이 높은 부분과 낮은 부분의 콘트라스트를 만들어 낼 수 있으며 이에 따라, 기판 표면의 원하는 위치에만 액체를 부착시킬 수 있다. 이러한 효과에 따라 기판 표면에 전기전도성을 갖는 액체를 부착시킴으로써 배선 패턴을 형성시킬 수 있다. 이러한 방법에 따르면 반도체 소자나 표시소자를 염가로 제조할 수 있으며 또한 전기전도성을 갖는 액체의 토출 정밀도를 높게 할 필요성이 낮아지므로 제조가 용이하고, 제조장치에 대한 비용을 억제할 수 있다.

Claims (10)

  1. 기판, 기판 위에 형성된 감광성 수지 조성물층 및 감광성 수지 조성물층 위에 형성된 표면 피복층을 구비하며, 감광성 수지 조성물층과 표면 피복층이 화상에 따라 제거된 패턴이며, 23℃에서 측정한 표면 피복층에 대한 n-헥사데칸의 접촉각이 41°이상임을 특징으로 하는, 패턴.
  2. 제1항에 있어서, 23℃에서 측정한 감광성 수지 조성물층과 표면 피복층이 제거된 부분에 대한 n-헥사데칸의 접촉각이 40°이하임을 특징으로 하는, 패턴.
  3. 제1항 또는 제2항에 있어서, 표면 피복층이 불소 함유 중합체를 함유함을 특징으로 하는, 패턴.
  4. 제3항에 있어서, 불소 함유 중합체가 탄소수 1 내지 18의 퍼플루오로알킬기를 함유함을 특징으로 하는 패턴.
  5. 감광성 수지 조성물층이 실라잔 구조를 갖는 중합체, 감광제 및 용제를 함유하는 감광성 수지 조성물에 유래한 것인, 제1항 내지 제4항 중의 어느 한 항에 따르는 패턴의 형성방법.
  6. 기판 위에 감광성 수지 조성물층을 형성시키는 공정, 감광성 수지 조성물층 위에 표면 피복층을 형성시키는 공정, 감광성 수지 조성물층을 화상에 따라 노출하는 공정 및 노출된 영역의 감광성 수지 조성물층과 표면 피복층을 현상에 의해 제거하는 공정을 포함하며, 23℃에서 측정한 표면 피복층에 대한 n-헥사데칸의 접촉각이 41°이상임을 특징으로 하는, 패턴의 형성방법.
  7. 기판 위에 감광성 수지 조성물층을 형성시키는 공정, 감광성 수지 조성물층 위에 표면 피복층을 형성시키는 공정, 감광성 수지 조성물층을 화상에 따라 노출하는 공정, 노출된 영역의 감광성 수지 조성물층 및 표면 피복층을 현상에 의해 제거하는 공정 및 현상에 의해 피복이 제거된 부분에만 전기전도성 재료 함유 조성물을 부착시키는 공정을 포함하며, 23℃에서 측정한 표면 피복층에 대한 전기전도성 재료 함유 조성물의 접촉각이 41°이상임을 특징으로 하는, 배선 패턴의 제조방법.
  8. 제7항에 있어서, 전기전도성 재료 함유 조성물이 금속 미립자와 용매를 함유함을 특징으로 하는, 배선 패턴의 제조방법.
  9. 제7항 또는 제8항에 있어서, 전기전도성 재료 함유 조성물을 부착시킨 다음, 가열, 또는 자외선 또는 전자선의 조사에 의해 전기전도성 재료 함유 조성물을 경화시킴을 특징으로 하는, 배선 패턴의 제조방법.
  10. 배선 패턴을 구비하는 반도체 소자로서, 배선 패턴이, 기판 위에 감광성 수지 조성물층을 형성시키는 공정, 감광성 수지 조성물층 위에 표면 피복층을 형성시키는 공정, 감광성 수지 조성물층을 화상에 따라 노출하는 공정, 노출된 영역의 감광성 수지 조성물층 및 표면 피복층을 현상에 의해 제거하는 공정 및 현상에 의해 피복이 제거된 부분에만 전기전도성 재료 함유 조성물을 부착시키는 공정을 포함하는 방법에 따라 제조되며, 23℃에서 측정한 표면 피복층에 대한 전기전도성 재료 함유 조성물 접촉각이 41°이상임을 특징으로 하는, 반도체 소자.
KR1020060136637A 2005-12-28 2006-12-28 패턴 및 배선 패턴과 이들의 제조방법 KR20070070125A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00379508 2005-12-28
JP2005379508A JP2007178885A (ja) 2005-12-28 2005-12-28 パターンおよび配線パターンならびにそれらの製造法

Publications (1)

Publication Number Publication Date
KR20070070125A true KR20070070125A (ko) 2007-07-03

Family

ID=38194244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136637A KR20070070125A (ko) 2005-12-28 2006-12-28 패턴 및 배선 패턴과 이들의 제조방법

Country Status (4)

Country Link
US (1) US20070148591A1 (ko)
JP (1) JP2007178885A (ko)
KR (1) KR20070070125A (ko)
TW (1) TWI420569B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846644B2 (en) * 2007-11-20 2010-12-07 Eastman Kodak Company Photopatternable deposition inhibitor containing siloxane
US20120288697A1 (en) * 2011-05-13 2012-11-15 Xerox Corporation Coating methods using silver nanoparticles
TWI617629B (zh) * 2013-05-01 2018-03-11 Jsr股份有限公司 具有凹圖案的基材的製造方法、組成物、導電膜的形成方法、電子電路及電子元件
CN113903873B (zh) * 2020-06-22 2023-04-07 京东方科技集团股份有限公司 量子点发光面板、显示装置和制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2574180B1 (fr) * 1984-12-04 1987-02-13 Centre Nat Rech Scient Procede et dispositif pour determiner l'angle de contact d'une goutte de liquide posee sur un substrat horizontal solide ou liquide
US4770974A (en) * 1986-09-18 1988-09-13 International Business Machines Corporation Microlithographic resist containing poly(1,1-dialkylsilazane)
JPH02254449A (ja) * 1989-03-29 1990-10-15 Konica Corp 湿し水不要の平版印刷版材料
JP3238369B2 (ja) * 1998-04-10 2001-12-10 ソニーケミカル株式会社 フォトレジスト用組成物、及びフレキシブルプリント配線板の製造方法
TW495494B (en) * 1998-10-05 2002-07-21 Tonengeneral Sekiyu Kk Photosensitive polysilazane composition and method of forming patterned polysilazane film
US6790587B1 (en) * 1999-05-04 2004-09-14 E. I. Du Pont De Nemours And Company Fluorinated polymers, photoresists and processes for microlithography
EP1347001B1 (en) * 2000-08-29 2006-04-19 Daikin Industries, Ltd. Curable fluoropolymer, curable resin composition containing the same, and antireflexion film
JP2002243931A (ja) * 2001-02-19 2002-08-28 Canon Inc ブラックマトリクス基板、カラーフィルタ及びその製造方法、液晶素子
WO2003080362A1 (fr) * 2002-03-22 2003-10-02 Mitsubishi Heavy Industries, Ltd. Procede permettant de regenerer une plaque d'impression lithographique, dispositif de regeneration, imprimante, plaque d'impression lithographique et procede de fabrication associe, et corps de structure stratifiee et procede de fabrication associe
KR101026127B1 (ko) * 2002-10-09 2011-04-05 닛산 가가쿠 고교 가부시키 가이샤 리소그라피용 반사방지막 형성 조성물
US7238462B2 (en) * 2002-11-27 2007-07-03 Tokyo Ohka Kogyo Co., Ltd. Undercoating material for wiring, embedded material, and wiring formation method
JP4192737B2 (ja) * 2003-07-15 2008-12-10 セイコーエプソン株式会社 層パターン製造方法、配線製造方法、電子機器の製造方法
JP4697406B2 (ja) * 2004-08-05 2011-06-08 信越化学工業株式会社 高分子化合物，レジスト保護膜材料及びパターン形成方法

Also Published As

Publication number Publication date
JP2007178885A (ja) 2007-07-12
TW200731341A (en) 2007-08-16
US20070148591A1 (en) 2007-06-28
TWI420569B (zh) 2013-12-21

Similar Documents

Publication Publication Date Title
KR101222262B1 (ko) 기판 상에서 선택 영역 도금을 가능하게 하는 방법
US6391523B1 (en) Fast drying thick film negative photoresist
KR100714256B1 (ko) 칼라 필터의 형성 방법
KR100714255B1 (ko) 도전성 패턴의 형성 방법
JP5320631B2 (ja) 厚膜形成用のフォトレジスト組成物
WO2010047264A1 (ja) スプレー塗布用ポジ型感光性樹脂組成物及びそれを用いた貫通電極の製造方法
US6472127B1 (en) Method of forming a photoresist pattern
KR20060064058A (ko) 금속 패턴 및 그 제조 방법
EP0283498A1 (en) Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
KR20070070125A (ko) 패턴 및 배선 패턴과 이들의 제조방법
KR19990029914A (ko) 미소 구조체의 제조방법
KR20150018608A (ko) 광활성화되는 엣칭 페이스트 및 그의 용도
KR100860306B1 (ko) 전기화학적 식각을 이용한 마이크로사이즈 금속 식각방법
CN105917751B (zh) 立体电路基板和其使用的阻焊剂组合物
KR20220168140A (ko) 네거티브형 감광성 수지 조성물
CN101424877A (zh) 包含酚醛清漆树脂共混物的光刻胶
US3390992A (en) Non-etching circuit fabrication
JP2017034236A (ja) 配線基板の製造方法、及び配線基板
KR101176541B1 (ko) 절연층 패터닝 방법, 상기 방법에 의해서 제조된 절연층 및이를 포함하는 표시 소자
JP4875253B2 (ja) プリント配線板の製造方法
WO2013024767A1 (ja) 配線パターンの製造方法及びめっき用部材
DE3246403A1 (de) Verfahren zur entwicklung von reliefstrukturen auf der basis von strahlungsvernetzten polymervorstufen hochwaermebestaendiger polymere
TW201401965A (zh) 基板之光成像方法
JP2019201079A (ja) テンプレートの製造方法およびテンプレート
Voigt et al. Improved adhesion of novolac and epoxy based resists by cationic organic materials on critical substrates for high volume patterning applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application