KR100714255B1 - 도전성 패턴의 형성 방법 - Google Patents

도전성 패턴의 형성 방법 Download PDF

Info

Publication number
KR100714255B1
KR100714255B1 KR1020050100020A KR20050100020A KR100714255B1 KR 100714255 B1 KR100714255 B1 KR 100714255B1 KR 1020050100020 A KR1020050100020 A KR 1020050100020A KR 20050100020 A KR20050100020 A KR 20050100020A KR 100714255 B1 KR100714255 B1 KR 100714255B1
Authority
KR
South Korea
Prior art keywords
bank
substrate
film
liquid
liquid repellent
Prior art date
Application number
KR1020050100020A
Other languages
English (en)
Other versions
KR20060059171A (ko
Inventor
나오유키 도요다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060059171A publication Critical patent/KR20060059171A/ko
Application granted granted Critical
Publication of KR100714255B1 publication Critical patent/KR100714255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 보다 간편하게 비교적 두께가 두껍고, 잉크의 착탄지름보다 작은 선폭에서도 착탄 자국이 없는 도전성 패턴을 얻는 형성 방법을 제공함을 과제로 한다.
상기 과제를 해결하기 위해, 발액제(80)는 상술한 바와 같이 뱅크 상면(12e)에서, 물에 대해서 110°이상의 높은 접촉각을 구비하고 있기 때문에, 도전성 액상 재료(11)에 대해서도 접촉각θ은 크다. 한편, 뱅크 홈부(20)는 상술한 바와 같이 친수성으로 되어 있기 때문에, 기판(10)에 도달한 도전성 액상 재료(11)는 뱅크 상면(12e)에 배열설치되어 있는 발액제(80)로부터 압축력을 받고, 역으로 뱅크 홈부(20)로부터는 장력을 받는다. 이 때문에, 도전성 액상 재료(11)는 뱅크 홈부(20)의 홈을 따라, 동일 도면 지면의 수직 방향의 전후로 퍼져 갈 수 있다. 또한, 뱅크 홈폭(B)이 액적의 크기(D)보다 큰 경우는, 보다 안정하게 도전성 액상 재료(11)를 뱅크 홈부(20) 중에 수용할 수 있다.
도전성 패턴, 도전성 액상 재료, 발액제

Description

도전성 패턴의 형성 방법{METHOD OF FORMING CONDUCTIVE PATTERN}
도 1은 기판과 그 기판상에 뱅크를 형성하는 공정의 플로우 차트.
도 2(a)∼(f)는 포토리소그래피법에 의해서 뱅크막을 에칭하여 뱅크를 형성하는 공정을 설명하는 기판 단면도.
도 3(a), (b)는 전사법에 의해서 뱅크를 형성하는 공정을 설명하는 기판 단면도.
도 4(a)∼(c)은 인쇄법에 의해서 뱅크막을 에칭하여 뱅크를 형성하는 공정을 설명하는 기판 단면도.
도 5는 도 1의 플로우 차트에서의 인쇄법에 의해, 직접적으로 뱅크를 형성하는 공정(S102,S103)을 설명하는 기판 단면도.
도 6(a)∼(c)는 엠보스법에 의한 인쇄법에 의해서 직접적으로 뱅크를 형성하는 공정을 설명하는 기판 단면도.
도 7(a)∼(c)는 임프린트(imprint)법에 의한 인쇄법에 의해서 직접적으로 뱅크를 형성하는 공정을 설명하는 기판 단면도.
도 8(a)∼(e)는 도 1의 플로우 차트에서의 포토리소그래피법에 의해서, 기판을 에칭하여 뱅크를 형성하는 공정(S121,S124,S125)을 설명하는 기판 단면도.
도 9(a)∼(d)는 도 1의 플로우 차트에서의 전사법에 의해서, 기판을 에칭하 여 뱅크를 형성하는 공정(S122,S124,S125)을 설명하는 기판 단면도.
도 10(a)∼(c)는 도 1의 플로우 차트에서의 인쇄법에 의해서, 기판을 에칭하여 뱅크를 형성하는 공정(S123,S124,S125)을 설명하는 기판 단면도.
도 11(a)는 평판 형상의 원판부재를 제조할 때의 평면도, (b)는 평판 형상의 원판부재를 제조할 때의 도 11(a) A－A 단면도, (c)는 완성한 평판 형상의 원판부재의 사시도.
도 12(a)는 발액제(80)가 도포되어 있는 원판부재(51)의 단면도, (b)는 발액제(80)가 도포되어 있는 원판면(54a)과 기판(10)의 뱅크 상면(12e)을 접촉시켜, 원판면(54a)의 발액제(80)를 기판(10)의 뱅크 상면(12e)에 전사함을 설명하는 기판(10) 및 원판부재(51)의 단면도, (c)는 원판부재(51)가 기판(10)의 뱅크 상면(12e)으로부터 이탈하여, 발액제(80)가 기판(10)의 뱅크 상면(12e)상에 전사된 상태를 설명하는 기판(10)의 단면도.
도 13(a)는 액적 토출 헤드(200)의 전체의 단면 사시도, (b)는 토출부의 상세 단면도.
도 14(a)∼(c)는 액적 토출 헤드(200)로부터 토출된 도전성 액상 재료(11)와 기판(10)의 관계를 설명하는 단면도.
도 15(a), (b)는 롤 형상의 원판부재(61)를 제조하는 공정을 설명하는 평단면도, (c)는 형틀(62)로부터 취출된 롤 형상의 원판부재(61)의 사시도.
도 16은 엠보스 인쇄법으로 뱅크 형성을 행하면서, 필요 뱅크막(12a)의 뱅크 상면(12e)에 발액제(80)를 도포하는 공정을 설명하는 기판 단면도.
도 17(a)는 TFT를 탑재하기 위한 게이트 전극을 배열설치하는 방법을 설명하는 기판의 부분 평면도, (b)는 기판의 부분 단면도.
[부호의 설명]
B…뱅크홈 폭, D…액적의 크기, L…착탄지름, θ…접촉각, 10…기판, 10a…표면, 10b…패턴, 11,11a,11b…도전성 액상 재료, 11c,11d…경계, 12…뱅크막, 12a,12aa,12ab,12ac…필요 뱅크막, 12b…불필요 뱅크막, 12c,12d…뱅크벽 측면, 12e…뱅크 상면, 14…레지스트, 14a…필요 레지스트, 14b…불필요 레지스트, 16…포토마스크, 16a…포토마스크 패턴, 20…뱅크 홈부, 30…필름, 31…뱅크벽, 32…롤러, 33a…도전층용 잉크, 50…발액제, 51…기판과는 다른 부재의 평판 형상의 원판부재, 52…형틀, 52a…안내 구멍, 52b…벽면, 53…스탬프체, 53a…경사면, 53b…돌출부, 53c…면, 54…스탬프제, 54a…원판면, 55…평판, 55a…면, 56…바이어스(bias) 부재, 61…기판과는 다른 부재의 롤 형상의 원판부재, 62…형틀(mold form), 62a…벽, 62b,62c…계단형 구멍(stepped opening), 63,64…바닥판, 64a…구멍, 65…중심축, 65a,65b…돌출부, 66…덮개, 66a…구멍, 66b,66c…빼냄 구멍(relief hole), 70…표면 처리제, 71…기판과는 다른 부재의 평판 형상의 원판부재, 71a…뱅크 형상 패턴부, 72…뱅크 형상 패턴부, 73…뱅크 액상 재료, 74…뱅크 액상 재료 공급 장치, 75…엠보스 인쇄 장치, 76…발액제 도포 장치, 77…엠보스 드럼, 78…알루미늄 플레이트, 79…탱크, 80…발액제, 81…보조 롤, 82…막두께 제어장치, 200…액적 토출 헤드, 220…캐비티, 222…격벽, 224…진동자, 224a,224b…전극, 224c…피에조 소자, 226…진동판, 227…토출부, 228…노즐 플레이트, 229… 액저류소, 230…공급구, 232…구멍, 252…노즐, 300…TFT 어레이 기판, 301…반도체층, 302…게이트 전극, 310…TFT 어레이 기판 표면, 311,317,318a,318b…도전성 액상 재료, 312…뱅크 상면, 313,314,315,316…뱅크벽 측면, 320,321…뱅크 홈부, 322…절연층, 323…소스 전극, 324…드레인 전극.
본 발명은 잉크젯 방식을 사용한 금속 배선의 제조 프로세스에 관한 것이다.
잉크젯 방식에 의한 패턴 형성에서는, 기판에 배열설치된 볼록한 형상의 격벽 부재(이하, 뱅크라 함)에 의한 패턴의 미세화가 행해지고 있다. 잉크젯 방식에 의해서 토출된 도전성 재료액(이하, 잉크라 함)을 뱅크와 기판으로 형성한 오목부(이하, 뱅크 홈부라 함)에 수납하기 위해서, 뱅크는 발액성을 나타내고, 기판은 친수성을 나타내도록 하여 잉크가 뱅크를 넘어가는 것을 방지하고 있다(예를 들면, 일본 특개2002-305077호 공보).
그러나, 비교적 큰 전류가 흐르는 도전성 패턴을 형성하는 경우는, 도전성 패턴 자체의 전기적 저항값을 낮게 하기 위해서 두께가 필요하게 되지만, 뱅크가 발액성을 나타냄에 의해서, 뱅크와 기판으로 형성한 오목부에 체재할 수 있는 잉크의 양은 한정된 양으로 되고, 도전성 패턴으로서의 두께를 확보할 수 없어, 비교적 큰 전류가 흐르는 도전성 패턴으로서는 바람직하지 않았다.
또한, 잉크젯 방식에 의해서 토출된 잉크가 기판에 도달한 경우에, 도달한 잉크는 주로 잉크 자체의 점도와 기판의 표면 장력의 관계에 의해서 도달한 잉크의 크기(이하, 착탄지름이라 함)가 정해진다. 기판상에 이 착탄지름보다 작은 폭의 오목부를 배열설치하여, 이 오목부를 채우도록 잉크를 토출하면, 뱅크의 상면에 잉크가 잔류(이하, 착탄 자국(landing mark)이라 함)해 버린다.
이 착탄 자국은 뱅크에 수용된 잉크와 함께 열처리 등이 행하여짐에 의하여, 이 착탄 자국 자체도 도전성을 갖게 되어, 기판으로서의 전기적 신뢰성을 손상하였다.
그래서 본 발명의 목적은, 보다 간편하게 비교적 두께가 두껍고, 잉크의 착탄지름보다 작은 선폭으로도 착탄 자국이 없는 도전성 패턴을 얻는 형성 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해 본 발명에서는, 기판상에 뱅크를 형성하는 공정과, 상기 뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정을 포함하는 것을 요지로 한다.
이것에 의하면, 기판상에 뱅크를 형성하는 공정과, 그 뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정을 포함함에 의해, 잉크젯 방식에 의해서 토출된 잉크가 뱅크의 상면에 토출된 경우는, 뱅크 상면의 일부 또는 전부에 도포되어 있는 발액제에 의해서, 뱅크의 상면에 잉크가 잔류하는 것을 방지할 수 있다. 이 경우는, 뱅크의 상면에 착탄 자국이 없는 도전성 패턴을 얻게 된다.
기판상에 뱅크를 형성하는 공정과, 상기 기판과 상기 뱅크의 일부 또는 전부를 친수화하는 공정과, 상기 뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정을 포함하는 것을 요지로 한다.
이것에 의하면, 잉크의 착탄지름보다 작은 선폭으로 착탄 자국이 없는 도전성 패턴을 얻을 수 있다.
본 발명의 발액제는 상기 기판 이외의 원판부재에 부착시켜, 상기 원판부재와 상기 기판 상의 상기 뱅크가 접촉함에 의해, 상기 발액제가 상기 뱅크의 상면의 일부 또는 전부에 전사하는 것을 요지로 한다.
이것에 의하면, 발액제를 기판 이외의 원판부재에 부착시켜, 원판부재와 기판 상의 뱅크가 접촉함에 의해, 발액제가 뱅크의 상면의 일부 또는 전부에 전사할 수 있기 때문에, 친수화되어 있는 뱅크의 홈에 영향을 주지 않고 뱅크의 상면의 일부 또는 전부에 발액제를 마련할 수 있다.
본 발명의 뱅크는 포토리소그래피법 또는 전사법 또는 인쇄법에 의해서 형성하는 것을 요지로 한다.
이것에 의하면, 잉크의 착탄지름보다 작은 선폭을 구비한 뱅크를 형성할 수 있다.
본 발명의 뱅크의 재질은 무기 재료 또는 유기 재료인 것을 요지로 한다.
이것에 의하면, 뱅크의 재질에 관계없이 본 발명을 적용할 수 있다.
본 발명의 뱅크의 높이는 1㎛ 이상인 것을 요지로 한다.
이것에 의하면, 뱅크의 상면의 일부 또는 전부에 발액제를 마련할 때에, 뱅 크의 높이가 1㎛ 이상이면 뱅크의 홈 중에 발액제가 부착하는 것을 막을 수 있다.
본 발명의 상기 기판과 상기 뱅크의 일부 또는 전부를 친수화하는 공정은 오존 산화 처리, 플라즈마 처리, 코로나 처리, 자외선 조사 처리, 전자선 조사 처리, 산 처리, 알칼리 처리의 적어도 하나의 처리를 포함하는 것을 요지로 한다.
이것에 의하면, 기판과 뱅크의 일부 또는 전부를 친수화하는 공정의 처리 방법으로서, 오존 산화 처리, 플라즈마 처리, 코로나 처리, 자외선 조사 처리, 전자선 조사 처리, 산 처리, 알칼리 처리의 적어도 하나의 처리를 포함함에 의해서, 기판과 뱅크의 일부 또는 전부를 친수화할 수 있다.
본 발명의 원판부재는 평판 형상 또는 롤 형상인 것을 요지로 한다.
이것에 의하면, 기판상에 형성된 뱅크 상면의 일부 또는 전부에 대해서, 평판 형상 또는 롤 형상의 원판부재에 부착되어 있는 발액제를 용이하게 전사할 수 있어, 뱅크 상면의 일부 또는 전부가 발액성을 구비할 수 있다.
본 발명의 원판부재의 재질은 적어도 실록산 구조를 포함하는 엘라스토머인 것을 요지로 한다.
이것에 의하면, 원판부재의 재질이 적어도 실록산 구조를 포함하는 엘라스토머이기 때문에, 탄성체로서의 원판부재를 얻을 수 있어, 기판과 뱅크의 일부 또는 전부의 밀착성을 높일 수 있다. 또한, 발액제에 대한 내성도 확보된다.
본 발명의 발액제는 실란 커플링제 또는 발액성을 나타내는 고분자인 것을 요지로 한다.
이것에 의하면, 발액제가 실란 커플링제 또는 발액성을 나타내는 고분자이기 때문에, 뱅크의 상면의 일부 또는 전부에 강한 발액성이 구비되고, 잉크를 안정하게 뱅크 홈부에 수용할 수 있다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 실시예에 대해서 상세히 설명한다.
[실시예 1]
본 실시예는 도전성 패턴의 형성 방법으로서의 기판과 그 기판상에 뱅크를 형성하는 공정과, 기판과 뱅크의 일부 또는 전부를 친수화하는 공정과, 뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정에 대해서 설명한다.
＜기판과 그 기판상에 뱅크를 형성하는 공정의 플로우 차트＞
도 1은 본 실시예의 기판과 그 기판상에 뱅크를 형성하는 공정의 플로우 차트이다.
본 실시예에서는, 기판 자체를 뱅크로서 사용할지 여부를 스텝(이후, S라 함)(100)에서 선택한다. 기판 자체를 뱅크로서 사용하지 않는 경우는 S101로 진행하고, 기판 자체를 뱅크로서 사용하는 경우는 S120으로 진행한다.
여기서, 기판의 재질로는 유리, 석영 등으로 이루어지는 투명 또는 반투명의 무기질 기판 재료, 다이아몬드, 실리콘계, 게르마늄계 등의 단결정 또는 비단결정의 반도체 기판 재료, 또는 세라믹 등으로 되는 기판 재료, 또는 폴리에틸렌 수지계, 폴리스티렌 수지계, 폴리에틸렌 테레프탈레이트 수지계, 폴리아크릴 수지계, 폴리메타크릴 수지계 등의 범용 플라스틱이나 폴리카보네이트 수지계, 폴리에스테르 수지계, 폴리아미드 수지계, 폴리아세탈 수지계, 폴리아미드이미드 수지계, 폴 리이미드 수지계, 폴리에테르이미드 수지계, 에폭시 수지계(유리 함유된 것을 포함함), 폴리설폰 수지계, 폴리에테르설폰 수지계, 폴리에테르 수지계, 폴리에테르에테르케톤 수지계, 폴리에테르니트릴 수지계, 폴리페닐렌에테르 수지계, 폴리페닐렌설파이드 수지계, 폴리페놀 수지계 등의 엔지니어링 플라스틱의 어느 하나 또는 각각의 재료를 조합한 재료이다.
기판 자체를 뱅크로서 사용하지 않는 경우에 대해서 설명한다.
S101에서는 인쇄법으로 기판상에 직접 뱅크를 형성할지 여부를 선택한다. 인쇄법으로 기판상에 직접 뱅크를 형성하는 경우는 S102로 진행하고, 인쇄법에 의해서 기판상에 직접 뱅크를 형성하지 않는 경우는 S104로 진행한다. S102의 인쇄법에서는 스크린 인쇄법, 오프셋 인쇄법, 엠보스법, 임프린트법 등에 의해 소망한 패턴을 기판상에 뱅크 재료를 직접 배열설치하고, S103에서 열 및／또는 광처리 등의 막형성 처리를 행하여 소망한 뱅크를 얻는다. 열 및／또는 광처리라 함은 가열, 자외선 조사, 적외선 조사 또는 가시광 조사 등에 의해 뱅크를 구성하고 있는 물질을 활성화하여, 반응시켜, 뱅크로서의 성능을 얻기 위한 처리를 말한다. 이후, 막형성 처리라 한다.
S104에서는 기판의 일부 또는 전부에 뱅크의 재료를 도포 또는 부착시켜, 뱅크로서의 성능을 얻기 위해서 막형성 처리가 행해진다. 여기서 얻어진 막을 이후, 뱅크막이라 한다. 뱅크의 높이로서의 뱅크막의 두께(높이)는 1㎛ 이상인 것이 바람직하다.
여기서, 기판 자체를 뱅크로서 사용하지 않는 경우에서의 도포 또는 부착되 는 뱅크로서의 재질로는 무기 재료로서의 무기질 기판 재료, 반도체 기판 재료, 세라믹 기판 재료, 또는 유기 재료로서의 범용 플라스틱이나 엔지니어링 플라스틱의 어느 하나 또는 각각의 재료를 조합한 재료이다.
또한, 도포 또는 부착하는 방법에 대해서 설명한다.
도포하는 방법으로는 액상의 상술한 뱅크의 재료를 회전하고 있는 기판에 공급함에 의해서 소망한 두께를 가진 뱅크막을 얻을 수 있는 스핀 코팅법, 액상의 상술한 뱅크의 재료를 기체 또는 매체에 의해서 안개 형상으로서 기판에 분무하는 스프레이 코팅법, 액상의 상술한 뱅크의 재료를 회전하고 있는 복수의 롤에 공급하여 소망한 두께로 조정하고, 적어도 하나의 롤과 기판을 접촉시켜 뱅크의 재료를 롤로부터 기판에 전사시키는 롤 코팅법, 액상의 상술한 뱅크의 재료를 스퀴지의 내부에 공급하고, 스퀴지의 선단으로부터 균일하게 기판에 도포하는 다이 코팅법, 액상의 상술한 뱅크의 재료를 용기에 저장시켜, 기판을 침지한 뒤에 등속(等速)으로 끌어올려 도포하는 딥 코팅법이 있다.
동 도면의 S104에서 얻어진 뱅크막을 소망한 패턴으로 성형하는 방법으로서, 포토리소그래피법, 전사법 또는 인쇄법이 있고, S105에서 구해지는 뱅크의 정밀도에 따라서 선택한다.
S106의 포토리소그래피법을 사용하는 경우에는, 뱅크 형상에 맞춰 마스크를 행하여, 액상의 레지스트를 도포·노광·현상하고, S109에서 뱅크막의 불필요부를 에칭하여 제거하고, S110에서 레지스트를 박리하여 소망한 뱅크 형상을 얻는다. 상세한 것은 후술한다.
S108의 전사법을 사용하는 경우에는, 뱅크의 재질이 주로 유기 재료인 경우에 유효하고, 필름상에 미리 뱅크로 되는 물질을 부착시켜, 포토리소그래피법 또는 인쇄법을 사용하여 소망한 패턴을 형성해 둔다. 이 뱅크 부착 필름의 뱅크가 형성되어 있는 면과 기판을 대향시켜, 복수의 롤러에 의해 압착시켜 뱅크와 기판을 고착한다. 다음에 필름과 뱅크 사이에서 박리를 행하여, 뱅크만을 기판에 남겨 소망한 뱅크 형상을 얻는다. 이 방법은, 대형 기판을 제조하는 경우에 대단히 유효하다. 또한, S106의 포토리소그래피법을 사용하는 경우와 비교하여, 뱅크를 에칭할 필요가 없고 드라이 프로세스만으로 뱅크를 얻을 수 있기 때문에, 보다 염가인 제조 방법이다. 자세한 것은 후술한다.
S107의 인쇄법을 사용하는 경우에는, 스크린 인쇄 또는 오프셋 인쇄나 엠보스법, 임프린트법 등을 들 수 있다.
S107의 인쇄법에서, 스크린 인쇄 또는 오프셋 인쇄를 사용하는 경우에는, 뱅크의 재료를 소망한 형상으로 가공한 원판을 사용하여 스크린 인쇄 또는 오프셋 인쇄로 기판상에 인쇄하고, 건조 또는 가열 또는 광조사에 의해 경화시켜, 소망한 뱅크 형상을 얻는다. 하지에 뱅크막을 형성하는 경우는, 뱅크막의 불필요부를 에칭하여 제거하고, S110에서 레지스트를 박리하여 소망한 뱅크 형상을 얻는다. 이 방법은 포토리소그래피법과 비교하여 염가인 제조 방법이다.
또한, S107의 인쇄법에서, 엠보스법을 사용하는 경우에는, 액상의 상술한 뱅크의 재료를 기판에 공급한 뒤, 일단 건조 또는 가열 또는 광조사에 의해 경화시킨다. 그 후, 소망한 형상으로 가공한 원판을 압착시키면서, 적당히 가압한다. 또 한, 필요에 따라서 가열함으로써 소망한 뱅크 형상을 얻는다. 이 방법은 포토리소그래피법과 비교하여 염가인 제조 방법이다.
또한, S107의 인쇄법에서, 임프린트법을 사용하는 경우에는, 액상의 상술한 뱅크의 재료를 기판에 공급한 뒤, 소망한 형상으로 가공한 원판을 압착시키면서, 건조 또는 가열 또는 광조사에 의해 경화시켜, 소망한 뱅크 형상을 얻는다. 이 방법은 엠보스법과 같이 포토리소그래피법과 비교하여 염가인 제조 방법이다.
기판 자체를 뱅크로서 사용하는 경우에 대해서 설명한다.
동 도면의 S100에서 기판 자체를 뱅크로서 사용하는 경우가 선택되고, S120에서 요구되는 뱅크의 형상 또는 위치의 정밀도에 따라서 포토리소그래피법, 전사법 또는 인쇄법이 선택된다. S121의 포토리소그래피법, S122의 전사법 및 S123의 인쇄법은 상술한 방법과 동일하기 때문에 설명을 생략한다. S124에서, 각각의 방법에 의해서 기판상에 형성된 레지스트에 의한 패턴의 레지스트가 없는 부분의 기판을, 인산, 황산, 질산 등의 산성 용제 또는 알칼리 용제에 의해서 에칭한 다음, S125에서, 레지스트를 박리하여 기판상에 소망한 깊이의 오목부를 얻는다. 이 오목부를 뱅크 홈부로서 사용한다.
＜포토리소그래피법에 의해서 기판상에 뱅크를 형성하는 공정＞
도 2(a)∼(f)은 포토리소그래피법에 의해서 뱅크막을 에칭하여 뱅크를 형성하는 공정을 설명하는 기판 단면도이다.
도 2(a)에서는 기판(10)의 일부 또는 전부에 뱅크막(12)을 도 1의 S104에서 설명한 바와 같이 형성한다. 도 2(b)에서는 도 2(a)의 뱅크막(12) 일부 또는 전부 위에 도 1의 S106 방법에 의해서 레지스트(14)를 형성한다.
도 2(c)에서는 형성된 레지스트(14)에 밀착하도록, 포토마스크(16)을 행하고, 그 밀착된 포토마스크(16) 면에는, 소망한 패턴이 행해지고 있다. 본 실시예에서는 포지티브 레지스트가 사용되고 있고, 포토마스크(16)의 위쪽으로부터 조사된 평행광은 포토마스크 패턴(16a)이 없는 부분에만 조사된다.
도 2(d)에서는 광이 조사된 레지스트(14)는 그 광에 의해서 화학 반응을 일으켜, 현상액에 대해서 가용으로 된다. 현상액에 레지스트(14)의 표면을 충분히 침지하면, 불필요 레지스트(14b)는 현상액에 용해한다. 또한, 필요 레지스트(14a)는 현상액에 녹지 않는다. 필요 레지스트(14a)는 가열시켜 뱅크막(12)과의 밀착성을 향상시켜도 좋다.
도 2(e)에서는, 뱅크막(12)을 용해하는 용제(이후, 에칭액이라 함)를 뱅크막(12)의 표면에 공급하여, 필요 레지스트(14a)가 없는 부분의 불필요 뱅크막(12b)을 용해하여 제거한다. 필요 뱅크막(12a)은 필요 레지스트(14a)와 기판(10) 사이에 확보되어 있다.
도 2(f)에서는, 필요 레지스트(14a)가 박리 용제에 의해서 제거되어, 필요 뱅크막(12a)이 기판(10)상에 패턴화되어 형성되어 있다. 본 실시예에서는, 하나의 필요 뱅크막(12a)의 뱅크벽 측면(12c)과 대향해 있는 다른 필요 뱅크막(12a)의 뱅크벽 측면(12d)과 기판(10)의 표면(10a)으로 형성된 오목부를 뱅크 홈부(20)라 한다. 또한, 필요 뱅크막(12a)의 위쪽면을 뱅크 상면(12e)이라 한다.
＜전사법에 의해서 기판상에 뱅크를 형성하는 공정＞
도 3(a),(b)는 전사법에 의해서 뱅크를 형성하는 공정을 설명하는 기판 단면도이다.
도 3(a)는 뱅크벽 부착 필름과 기판을 압착하는 공정을 설명하는 기판 단면도이다. 필름(30)에는 미리 필름(30) 면에 포토리소그래피법 또는 인쇄법 등을 사용하여 유기 재료의 뱅크벽(31)이 소망한 패턴으로 형성되어 있다. 롤러 간의 거리가 조정되어 있는 복수의 롤러(32) 사이에, 뱅크벽 부착 필름의 뱅크벽(31)이 형성되어 있는 면과 기판을 대향시켜 삽입하고, 복수의 롤러(32)에 의해서 필름(30)과 뱅크벽(31)과 기판(10) 사이에 압력을 발생시켜, 뱅크벽(31)과 기판(10)을 압착한다. 이 경우에, 롤러 또는 주위의 공기를 가열해도 좋다.
도 3(b)는 압착된 뱅크벽으로부터 필름을 박리하는 공정을 설명하는 기판 단면도이다. 필름(30)과 뱅크벽(31)의 고착력은 기판(10)과 뱅크벽(31)의 고착력보다 약한 관계로 되어 있다. 따라서, 필름(30)을 들어 올리면, 뱅크벽(31)은 기판(10)에 고착된 상태로 필름(30)만을 박리할 수 있다. 필름(30)의 재질은 뱅크벽(31)과 작업 공정에서 박리하지 않을 정도의 밀착력을 갖고 있으면 좋고, 주로 불소 수지계이다.
＜인쇄법에 의해서 기판상에 뱅크를 형성하는 공정＞
도 4(a)∼(c)은 스크린 인쇄 또는 오프셋 인쇄법에 의해서 뱅크막을 에칭하여 뱅크를 형성하는 공정을 설명하는 기판 단면도이다.
도 4(a)에서는 기판(10)면에 뱅크막(12)이 상술한 바와 같이 형성된다. 이 뱅크막(12)상에, 스크린 인쇄 또는 오프셋 인쇄에 의해서 레지스트(14)가 소망한 패턴으로 인쇄된다. 인쇄된 레지스트(14) 및 기판(10)은 가열 처리되어 밀착하고, 레지스트(14)는 고화한다. 여기서, 레지스트(14)는 광에 대해서 감응형이어도 비감응형이어도 좋다. 비감응형으로는 도료 등이 있다.
도 4(b)에서는 레지스트(14)가 없는 부분(불필요 뱅크막(12b))을 에칭하여 제거하는 공정이다. 에칭에 관해서는, 포토리소그래피법의 에칭과 동일하다.
도 4(c)에서는 필요 뱅크막(12a)상에 있는 레지스트(14)를 포토리소그래피법과 동일하게 제거하는 공정이다. 이들 공정을 거침으로써, 기판(10)상의 면에 필요 뱅크막(12a)이 소망한 패턴을 가져 배열설치되고, 하나의 필요 뱅크막(12a)의 뱅크벽 측면(12c)과 이 필요 뱅크막(12a)에 대향하여 배열설치되어 있는 다른 필요 뱅크막(12a)의 뱅크벽 측면(12d)과 기판(10)의 표면(10a)으로 오목부가 구성되어, 뱅크 홈부(20)가 형성된다. 또한, 필요 뱅크막(12a) 위쪽 면을 뱅크 상면(12e)이라 한다.
＜인쇄법에 의해서 기판상에 직접적으로 뱅크를 형성하는 공정＞
도 5는 도 1의 플로우 차트에서의 스크린 인쇄 또는 오프셋 인쇄법에 의해서, 직접적으로 뱅크를 형성하는 공정(S102,S103)을 설명하는 기판 단면도이다.
S102에서는, 기판(1)상에 스크린 인쇄 또는 오프셋 인쇄에 의해서, 뱅크 재료를 소망한 패턴으로 인쇄하여 필요 뱅크막(12a)을 얻는다. S103에서는 막형성 처리가 행해져, 하나의 필요 뱅크막(12a)의 뱅크벽 측면(12c)과 이 필요 뱅크막(12a)에 대향하여 배열설치되어 있는 다른 필요 뱅크막(12a)의 뱅크벽 측면(12d)과 기판(10)의 표면(10a)으로 오목부가 구성되어, 뱅크 홈부(20)가 형성된다. 또한, 필요 뱅크막(12a)의 위쪽 면을 뱅크 상면(12e)이라 한다.
에칭되어 형성된 뱅크벽 측면(12c)과 뱅크벽 측면(12d)과, 이 인쇄법에 의해서 기판상에 직접적으로 뱅크를 형성하는 방법으로 형성된 뱅크벽 측면(12c)과 뱅크벽 측면(12d)을 비교하면, 다소 뱅크 상면(12e)과 뱅크벽 측면(12c)과 뱅크벽 측면(12d)의 경계가 불명확한 곳은 있지만, 뱅크 홈부(20)를 형성할 때까지의 공정이 짧아서 좋은 것이 특징이다.
＜인쇄법에 의해서 기판상에 직접적으로 뱅크를 형성하는 공정＞
도 6(a)∼(c)는 엠보스법에 의한 인쇄법에 의해서 직접적으로 뱅크를 형성하는 공정을 설명하는 기판 단면도이다.
도 6(a)에서는 기판(10) 면에 뱅크막(12)이 상술한 바와 같이 형성된다. 이 뱅크막(12)은 일단 건조 또는 가열 또는 광조사에 의해 고화시킨다. 여기서, 뱅크막(12)은 광 또는 열에 대해서 감응형이어도 비감응형이어도 좋다. 비감응형으로는 도료 등이 있다.
도 6(b)에서는, 레지스트막 또는 에칭 등에 의해 형성된 뱅크 형상 패턴부(71a)를 구비하고 있는 기판(10)과는 다른 부재의 평판 형상의 원판부재(71)를 제조하고, 이 뱅크 형상 패턴부(71a)와 뱅크막(12)을 대향하여 배치한다. 뱅크막(12)을 원판부재(71)의 뱅크 형상 패턴부(71a)와 밀착시키면서, 적당히 가압한다. 또한, 필요에 따라서 가열함으로써 뱅크막(12)은 변형하여, 뱅크 형상 패턴부(71a)의 홈을 따라 성형되고, 뱅크막(12)는 뱅크 형상 패턴부(71a)와 대향하는 형상으로 된다.　
도 6(c)에서는, 원판부재(71) 및 뱅크 형상 패턴부(71a)를 기판(10)으로부터 박리함으로써, 소망한 필요 뱅크막(12a)을 얻는 공정이다. 이들 공정을 거침에 의해서, 기판(10)상의 면에 필요 뱅크막(12a)이 소망한 패턴을 가져 배열설치되어, 하나의 필요 뱅크막(12a)의 뱅크벽 측면(12c)과 이 필요 뱅크막(12a)에 대향하여 배열설치되어 있는 다른 필요 뱅크막(12a)의 뱅크벽 측면(12d)과 기판(10)의 표면(10a)으로 오목부가 구성되어, 뱅크 홈부(20)가 형성된다. 또한, 필요 뱅크막(12a)의 위쪽 면을 뱅크 상면(12e)이라 한다.
＜인쇄법에 의해서 기판상에 직접적으로 뱅크를 형성하는 공정＞
도 7(a)∼(c)는 임프린트법에 의한 인쇄법에 의해서 직접적으로 뱅크를 형성하는 공정을 설명하는 기판 단면도이다.
도 7(a)에서는, 기판(10) 면에 뱅크 액상 재료(73)가 뱅크 액상 재료 공급 장치(74)에 의해서, 적당량 공급된다. 뱅크 액상 재료(73)는 일단 건조 또는 가열 또는 광조사 등에 의해 반고체 상태로 해도 좋다.
도 7(b)에서는, 레지스트막 또는 에칭 등에 의해 형성된 뱅크 형상 패턴부(72)를 구비하고 있는 평판 형상의 원판부재(71)를 제조하고, 이 뱅크 형상 패턴부(72)와 기판(10)상에 공급된 뱅크 액상 재료(73) 또는 반고체 상태로 된 뱅크막(12)을 대향하여 배치한다. 뱅크 액상 재료(73) 또는 뱅크막(12)을 원판부재(71)가 구비하고 있는 뱅크 형상 패턴부(72)와 밀착시키면서, 적당히 가압함으로써 뱅크 액상 재료(73) 또는 뱅크막(12)을 변형시켜, 원판부재(71)가 구비하고 있는 뱅크 형상 패턴부(72)의 홈으로 침투시킨다. 적당히 가압하고 있는 상태로 건조 또 는 가열 또는 광조사에 의해 뱅크 액상 재료(73) 또는 뱅크막(12)을 고화시킨다. 여기서, 뱅크 액상 재료(73) 또는 뱅크막(12)은 광 또는 열에 대해서 감응형이어도 비감응형이어도 좋다. 비감응형으로는 도료 등이 있다.
도 7(c)에서는 뱅크 형상 패턴부(72) 및 원판부재(71)를 뱅크막(12)으로부터 박리함으로써, 소망한 필요 뱅크막(12a)을 얻는 공정이다. 이들 공정을 거침으로써, 기판(10)상의 면에 필요 뱅크막(12a)이 소망한 패턴을 가져 배열설치되고, 하나의 필요 뱅크막(12a)의 뱅크벽 측면(12c)과 이 필요 뱅크막(12a)에 대향하여 배열설치되어 있는 다른 필요 뱅크막(12a)의 뱅크벽 측면(12d)과 기판(10)의 표면(10a)으로 오목부가 구성되어, 뱅크 홈부(20)가 형성된다. 또한, 필요 뱅크막(12a)의 위쪽 면을 뱅크 상면(12e)이라 한다.
도 8(a)∼(e)은 도 1의 플로우 차트에서의 포토리소그래피법에 의해서, 기판을 에칭하여 뱅크를 형성하는 공정(S121,S124,S125)을 설명하는 기판 단면도이다.
도 8(a)에서는, S121에서, 기판(10)상에 레지스트(14)를 형성하는 공정이다. 형성하는 방법, 재질은 S106와 동일하다. S121와 S106의 차이점은 기판(10)상에 뱅크막(12)이 배열설치되지 않고, 기판(10)상에 레지스트(14)가 형성되는 것이다.
도 8(b)에서는, S121에서, 포토마스크(16)을 행하고, 포토마스크 패턴(16a)이 없는 부분으로부터 평행광이 조사되어, 포토마스크 패턴(16a)이 없는 부분에 대향하고 있는 레지스트(14)에만 평행광이 조사된다.
도 8(c)에서는, S121에서, 광이 조사된 레지스트(14)는 그 광에 의해서 화학반응을 일으켜, 현상액에 대해서 가용으로 된다. 현상액에 레지스트(14)의 표면을 충분히 침지하면, 불필요 레지스트(14b)는 현상액에 용해된다. 또한, 필요 레지스트(14a)는 현상액에 용해되지 않는다. 필요 레지스트(14a)는 가열시켜 뱅크막(12)과의 밀착성을 향상시켜도 좋다.
도 8(d)에서는, S121에서, 기판(10)을 용해하는 용제(이후, 기판 에칭액이라 함)를 필요 레지스트(14a)와 기판(10)의 표면에 공급하여, 필요 레지스트(14a)가 없는 부분의 기판(10)을 용해하여 소망한 깊이로 제거하여 오목 형상의 소망한 패턴 (10b)을 얻는다. 기판 에칭액은, 필요 레지스트(14a)를 용해하지 않고 기판(10)을 용해하는 액이면 좋다.
도 8(e)에서는, S124에서, 필요 레지스트(14a)가 박리 용제에 의해서 제거되어, 에칭된 기판(10)의 오목 형상의 소망한 패턴(10b)이 얻어지고, 본 실시예에서는, 이 오목 형상의 소망한 패턴(10b)을 뱅크 홈부(20)로서 사용하는 것이다. 또한, 에칭되지 않은 기판(10)의 표면(10a)을 뱅크 상면(12e)이라 한다.
도 9(a)∼(d)는 도 1의 플로우 차트에서의 전사법에 의해서, 기판을 에칭하여 뱅크를 형성하는 공정(S122,S124,S125)을 설명하는 기판 단면도이다.
도 9(a)에서는, S122에서, 레지스트 부착 필름과 기판을 압착하는 공정을 설명하는 기판 단면도이다. 필름(30)에는, 미리 필름(30)의 면에 포토리소그래피법 또는 인쇄법 등을 사용하여 유기 재료의 레지스트(14)가 소망한 패턴으로 형성되어 있다. 롤러간의 거리가 조정되어 있는 복수의 롤러(32) 사이에, 레지스트 부착 필름의 레지스트(14)가 형성되어 있는 면과 기판(10)을 대향시켜 삽입하고, 복수의 롤러(32)에 의해서 필름(30)과 레지스트(14)와 기판(10) 사이에 압력을 발생시켜, 레지스트(14)와 기판(10)을 압착한다. 이 경우에, 롤러 또는 주위의 공기를 가열해도 좋다.
도 9(b)에서는, S122에서, 압착된 레지스트로부터 필름을 박리하는 공정을 설명하는 기판 단면도이다. 필름(30)과 레지스트(14)의 고착력은 기판(10)과 레지스트(14)의 고착력보다 약한 관계로 되어 있다. 따라서, 필름(30)을 들어 올리면, 레지스트(14)는 기판(10)에 고착된 상태로 필름(30)만을 박리할 수 있다. 필름(30)의 재질은 레지스트(14)와 작업 공정에서 박리하지 않을 정도의 밀착력을 갖고 있으면 좋고, 주로 불소 수지계이다.
도 9(c)에서는, S124에서, 기판(10)을 용해하는 용제(이후, 기판 에칭액이라 함)를 레지스트(14)와 기판(10)의 표면에 공급하여, 레지스트(14)가 없는 부분의 기판(10)을 용해하여 소망한 깊이로 제거하여 오목 형상의 소망한 패턴(10b)을 얻는다. 기판 에칭액은 레지스트(14)를 용해하지 않고 기판(10)을 용해하는 액이면 좋다.
도 9(d)에서는, S125에서, 레지스트(14)가 박리하는 용제에 의해서 제거되어, 에칭된 기판(10)의 오목 형상의 소망한 패턴(10b)이 얻어지고, 본 실시예에서는, 이 오목 형상의 소망한 패턴(10b)을 뱅크 홈부(20)로서 사용하는 것이다. 또한, 에칭되지 않은 기판(10)의 표면(10a)을 뱅크 상면(12e)이라 한다.
도 10(a)∼(c)는 도 1의 플로우 차트에서의 인쇄법에 의해서, 기판을 에칭하여 뱅크를 형성하는 공정(S123,S124,S125)을 설명하는 기판 단면도이다.
도 10(a)에서는, S123에서, 스크린 인쇄법, 오프셋 인쇄법 등에 의해 소망한 패턴을 기판상에 레지스트(14)를 직접 배열설치한다. 인쇄된 레지스트(14) 및 기판(10)은 가열 처리되어 밀착하고, 레지스트(14)는 고화한다. 여기서, 레지스트(14)는 광에 대해서 감응형이어도 비감응형이어도 좋다. 비감응형으로는 도료 등이 있다.
도 10(b)에서는, S124에서, 기판(10)을 용해하는 용제(이후, 기판 에칭액이라 함)를 레지스트(14)와 기판(10)의 표면에 공급하여, 레지스트(14)가 없는 부분의 기판(10)을 용해하여 소망한 깊이로 제거하여 오목 형상의 소망한 패턴(10b)을 얻는다. 기판 에칭액은 필요 레지스트(14a)를 용해하지 않고 기판(10)을 용해하는 액이면 좋다.
도 10(c)에서는, S125에서, 레지스트(14)가 박리 용제에 의해서 제거되어, 에칭된 기판(10)의 오목 형상의 소망한 패턴(10b)이 얻어지고, 본 실시예에서는, 이 오목 형상의 소망한 패턴(10b)을 뱅크 홈부(20)로서 사용하는 것이다. 또한, 에칭되지 않은 기판(10)의 표면(10a)을 뱅크 상면(12e)이라 한다.
＜기판과 뱅크의 일부 또는 전부를 친수화하는 공정＞
도 1의 S101∼S110에서 기판(10)상에 형성된 뱅크 홈부(20), 도 1의 S120∼S125에서 기판(10)을 에칭하여 형성된 뱅크 홈부(20), 및 각각의 방법으로 형성된 뱅크 상면(12e)의 일부 또는 전부에 대해서 친수화하는 공정이다.
친수화하는 공정(친수 처리)은, 물에 대해서 젖기 쉽게 하기 위한 처리이며, 뱅크 홈부(20), 기판(10) 및 뱅크 상면(12e)의 일부 또는 전부에 대해서 처리되는 것이다. 친수 처리의 구체적인 예로는, 오존 산화 처리, 플라즈마 처리, 코로나 처리, 자외선 조사 처리, 전자선 조사 처리, 산 처리, 알칼리 처리 등을 예시할 수 있다. 또한, 뱅크 홈부(20), 기판(10) 및 뱅크 상면(12e)의 표면 특성에 따라 적당히 행해지는 처리이고, 예를 들면 유기물인 뱅크 홈부(20)나 기판(10)의 표면에 히드록실기, 알데히드기, 케톤기, 아미노기, 이미노기, 카복실기, 실라놀기 등의 극성기가 포함되어 있는 경우에는, 친수 처리 공정은 생략할 수 있다.
친수 처리가 행해진 뱅크 홈부(20) 및 기판(10)은 물에 대해서 20°이하의 접촉각을 나타낸다.
＜뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정＞
다음에, 상술한 뱅크 상면(12e)의 일부 또는 전부에 대해서, 발액제(50)를 도포하는 공정에 대해서 설명한다. 이 공정은, 뱅크 상면(12e)의 일부 또는 전부가 물에 대해서 젖기 어렵게 하는 처리이다.
발액제(50)를 기판(10)과는 다른 부재의 평판 형상의 원판부재(51)에 부착시키고, 이 원판부재(51)와 기판(10)상의 뱅크 상면(12e)이 접촉함에 의해, 발액제(50)가 뱅크 상면(12e)의 일부 또는 전부에 전사하여, 뱅크 상면(12e)을 발액화하는 공정이다.
도 11(a)∼(c)는 평판 형상의 원판부재의 제조 방법을 설명하는 평단면도와 사시도이다.
도 11(a)는 평판 형상의 원판부재를 제조할 때의 평면도이고, 도 11(b)는 평판 형상의 원판부재를 제조할 때의 도 11(a)의 A－A 단면도이고, 도 11(c)는 완성한 평판 형상의 원판부재의 사시도이다.
도 11(a), (b)에서는, 평판 형상의 원판부재(51)를 제조하기 위해서는 먼저 형틀(52) 위쪽으로부터 스탬프체(53)를 삽착(揷着)한다. 형틀(52)의 저면(底面)에는 안내 구멍(52a)이 배열설치되고, 스탬프체(53)로부터 아래쪽으로 뻗어있는 돌출부(53b)가 끼어 맞추어져 있다. 또한, 형틀(52)과 스탬프체(53)는 끼어 맞추어져 있다. 스탬프체(53)의 위쪽에는 아래쪽으로 간격이 줄어들도록 대향한 한쌍의 경사면(53a)을 구비한 돌출부가 배열설치되어 있다.
형틀(52)의 위쪽으로부터 스탬프체(53)를 삽착한 뒤에, 액상의 스탬프제(54)를 형틀(52)과 스탬프체(53)로 구성된 오목 형상의 영역에 유입시킨다. 유입된 액상의 스탬프제(54)는 스탬프체(53)의 면(53c)과 경사면(53a) 및 형틀(52)의 내벽면(52b)을 포함하는 영역에 충전할 때까지 유입한다.
액상의 스탬프제(54)의 충전 뒤에, 적어도 일면이 평활한 면(55a)을 구비하고 있는, 예를 들면, 실리콘 웨이퍼 또는 유리 등의 평판(55)을 형틀(52)의 위쪽으로부터 삽착하여, 액상의 스탬프제(54)를 끼워 넣는다. 이 경우에, 평판(55)의 평활한 면(55a)과 액상의 스탬프제(54) 사이에 공기가 들어가지 않도록, 미리 평판(55)의 평활한 면(55a)에 액상의 스탬프제(54)를 도포하여 삽착한다. 평판(55)은 평탄한 면을 갖는 것이라면 무엇이든지 좋고, 특히 한정되지 않는다.
평판(55)을 형틀(52)에 삽착한 뒤에, 바이어스 부재(56)를 삽착한다. 본 실시예에서는, 바이어스 부재(56)의 중량을 이용하여, 평판(55)과 액상의 스탬프제(54)를 바이어스하고 있지만, 위쪽으로부터 에어 실린더, 스프링에 의해서 바이어스 해도 좋고, 형틀(52)과 바이어스 부재(56)를 나선결합해도 좋다.
이와 같이 하여 각각의 부재가 장착된 세트(set)를 실온에서 24시간 방치한다. 또한, 가열해도 좋다. 이 처리에 의해 액상의 스탬프제(54)가 탄력성을 구비한 상태로 경화한다.
여기서, 원판부재의 재질로서의 스탬프제(54)의 재료에 대해서 설명한다.
스탬프제(54)의 재료로는 폴리디메틸실록산(PDMS)(Shin-Etsu Chemical Co., Ltd., KE1310ST)을 사용하여, 부가형의 반응 기구에 의해 경화하는 수지 재료와 경화제를 혼합한 뒤, 실온 24시간 방치 또는 가열 방치에 의해서 탄력성을 구비한 상태로 경화한다.
예를 들면, 액상의 스탬프제(54)를 반응시켜 엘라스토머를 성형하는 경우의 반응은, 축합형 또는 부가형의 어느 것에 의해서도 좋지만, 0.5％ 정도의 선수축율을 나타내는 축합형은 고분자가 반응하는 과정에서 가스를 발생하는 것이므로, 선수축율 0.1％ 정도의 부가형 반응 기구에 의한 탄성체 재료를 사용하는 것이 보다 바람직하다.
또한, 스탬프제(54)로는 기판(10)과의 밀착성을 높이기 위해서 실록산 구조를 함유하는 엘라스토머를 사용하는 것이 바람직하다. 예를 들면, 실란 화합물인 폴리디메틸실록산(PDMS)계의 엘라스토머를 들 수 있다. 이 고분자의 구조식은 Si(CH3)3-O-(Si(CH3)2O)n-Si(CH3)3으로 표시된다. n은 양의 정수이다. 이 재료를 사용함에 의해, 성형된 원판면(54a)의 표면에, 후술하는 기판(10)에 도포하는 표면 처리제를 흡수 또는 부착시킬 수 있다.
도 11(c)은 스탬프제(54)가 탄력성을 구비하여 경화된 상태에서, 형틀(52)으로부터 떼어낸 원판부재(51)의 사시도이다.
스탬프체(53)의 복수의 경사면(53a)과 면(53c)을 포함하여 스탬프제(54)가 고착되어 있다. 스탬프체(53)에 배열설치되어 있는 돌출부(53b)는 후술하는 공정에서 원판부재(51)를 다른 장치에 장착하기 위해서 사용된다. 또한, 스탬프제(54)의 원판면(54a)은 평판(55)의 평활한 면(55a)에 의해서 평활한 면으로 되어 있다.
원판부재(51)의 원판면(54a)상에, 표면 처리제(70)로서 발액성 고분자 용액(Daikin Industries Ltd., 유니다인 TG－656)를, 스피너(spinner)에 의해, 3000rpm으로 30초간의 회전시킴에 의해 원판면(54a)에 표면 처리제(70)를 도포한다. 이 표면 처리제(70)의 도포에 의해, 원판면(54a)은 발액성을 구비한다.
＜뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정＞
도 12(a)∼(c)는 기판(10)에 형성된 뱅크 상면(12e)의 일부 또는 전부에 발액제(80)를 도포하는 공정을 설명하는 기판(10) 및 원판부재(51)의 단면도이다.
도 12(a)는 발액제(80)가 도포되어 있는 원판부재(51)의 단면도이다.
원판부재(51)가 구비하고 있는 스탬프제(54)의 원판면(54a)의 일부 또는 전부에 발액제(80)가 도포되어 있다. 발액제(80)로는, 예를 들면, 분자의 말단 관능기가 기판 구성 원자에 선택적으로 화학적 흡착하는 것을 특징으로 하는 실란 커플링제(유기 규소 화합물)나 계면활성제를 사용할 수 있다.
여기서, 실란 커플링제라 함은 R1SiX1 mX2 (3－m)으로 표시되는 화합물이고, R1은 유기기를 표시하고, X1 및 X2는 －OR2, －R2, －Cl를 표시하고, R2는 탄소수 1∼4의 알킬기를 표시하고, m는 1∼3의 정수이다.
또한, 계면활성제라 함은 R1Y1로 표시되는 화합물이고, Y1은 친수성의 극성기, －OH, －(CH2CH2O)nH, －COOH, －COOK, －COONa, －CONH2, －SO3H, －SO3Na, －OSO3H, －OSO3Na, －PO3H2, －PO3Na2, －PO3K2, －NO2, －NH2, －NH3Cl(암모늄염), －NH3Br(암모늄염), ≡NHCl(피리디늄염), ≡NHBr(피리디늄염) 등이다.
실란 커플링제는 기판 표면에서의 수산기에 대해서 화학적으로 흡착하는 것을 특징으로 하고, 금속이나 절연체 등의 폭넓은 재료의 산화물 표면에 반응성을 나타내기 때문에, 발액제(80)로서 적합하게 사용할 수 있다. 이들 실란 커플링제나 계 면활성제 중에서, 특히 R1이 퍼플루오로알킬 구조 CnF2n + 1나 퍼플루오로알킬에테르 구조 CpF2p +1O(CpF2pO)r를 갖도록 불소 원자 함유 화합물에 의해서 변성되고, 고체 표면의 표면 자유 에너지는 25mJ／㎡보다도 낮게 되어, 극성을 가진 재료와의 친화성이 작아지기 때문에, 적합하게 사용된다.
보다 구체적으로는, 실란 커플링제로는 CF3－CH2CH2－Si(OCH3)3, CF3(CF2)3－CH2CH2－Si(OCH3)3, CF3(CF2)5－CH2CH2－Si(OCH3)3, CF3(CF2)5－CH2CH2－Si(OC2H5)3, CF3(CF2)7－CH2CH2－Si(OCH3)3, CF3(CF2)11－CH2CH2－Si(OC2H5)3, CF3(CF2)3－CH2CH2－ Si(CH3)(OCH3)2, CF3(CF2)7－CH2CH2－Si(CH3)(OCH3)2, CF3(CF2)8－CH2CH2－Si(CH3)(OC2H5)2, CF3(CF2)8－CH2CH2－Si(C2H5)(OC2H5)2, CF3O(CF2O)6－CH2CH2－Si(OC2H5)3, CF3O(C3F6O)4－CH2CH2－Si(OCH3)3, CF3O(C3F6O)2(CF2O)3－CH2CH2－Si(OCH3)3, CF3O(C3F6O)8－CH2CH2－Si(OCH3)3, CF3O(C4F9O)5－CH2CH2－Si(OCH3)3, CF3O(C4F9O)5－CH2CH2－Si(CH3)(OC2H5)2, CF3O(C3F6O)4－CH2CH2－Si(C2H5)(OCH3)2 등을 들 수 있다. 다만, 이들 구조에 한정되는 것은 아니다.
또한, 계면활성제로는 CF3－CH2CH2－COONa, CF3(CF2)3－CH2CH2－COONa, CF3(CF2)3－CH2CH2－NH3Br, CF3(CF2)5－CH2CH2－NH3Br, CF3(CF2)7－CH2CH2－NH3Br, CF3(CF2)7－CH2CH2－OSO3Na, CF3(CF2)11－CH2CH2－NH3Br, CF3(CF2)8－CH2CH2－OSO3Na, CF3O(CF2O)6－CH2CH2－OSO3Na, CF3O(C3F6O)2(CF2O)3－CH2CH2－OSO3Na, CF3O(C3F6O)4－CH2CH2－OSO3Na, CF3O(C4F9O)5－CH2CH2－OSO3Na, CF3O(C3F6O)8－CH2CH2－OSO3Na 등을 들 수 있다. 다만, 이들 구조에 한정되는 것은 아니다.
또한, 발액제(80)로는 발액성의 고분자 화합물을 사용할 수도 있다. 예를 들면, 발액성 고분자 화합물로는, 분자내에 불소 원자를 함유하는 올리고머 또는 폴리머를 사용할 수 있고, 구체예를 들면, 폴리4불화에틸렌(PTFE), 에틸렌－4불화에틸렌 공중합체, 6불화프로필렌－4불화에틸렌 공중합체, 폴리불화비닐리덴(PVdF), 폴리(펜타데카플루오로헵틸에틸메타크릴레이트)(PPFMA), 폴리(퍼플루오로옥틸에틸 아크릴레이트) 등의 장쇄 퍼플루오로 알킬 구조를 갖는 에틸렌, 에스테르, 아크릴레이트, 메타크릴레이트, 비닐, 우레탄, 실리콘, 이미드, 카보네이트계 폴리머이다.
전사된 발액제(80)의 막은 뱅크 홈부(20)에 영향을 주지 않도록, 두께는 10nm 이하가 바람직하고, 보다 바람직하게는 5nm 이하의 막두께이다.
또한, 스탬프제(54)의 원판면(54a)으로의 발액제(80)의 도포 방법으로는 일반적인 코팅 방법, 예를 들면, 압출 코팅 방법, 스핀 코팅 방법, 그라비아 코팅 방법, 리버스 롤 코팅 방법, 로드 코팅 방법, 슬릿 코팅 방법, 마이크로 그라비아 코팅 방법, 딥 코팅 방법, 잉크젯 코팅 방법 등을 채용할 수 있다.
도 12(b)는 발액제(80)가 도포되어 있는 원판면(54a)과 기판(10)의 뱅크 상면(12e)를 접촉시켜, 원판면(54a)의 발액제(80)를 기판(10)의 뱅크 상면(12e)에 전사하는 것을 설명하는 기판(10) 및 원판부재(51)의 단면도이다.
먼저, 원판면(54a)과 기판(10)의 뱅크 상면(12e)의 평행도가 조정된다. 다음에, 탄력성을 구비한 스탬프제(54)가 다소 변형할 정도로, 원판면(54a)과 기판(10)의 뱅크 상면(12e) 사이에 바이어스한다. 따라서, 뱅크벽 측면(12c), 뱅크벽 측면(12d)에는 발액제(80)가 도포되지 않고, 상술한 뱅크벽 측면(12c), 뱅크벽 측면(12d) 및 기판(10)의 표면(10a)의 친수성은 그대로 확보되어 있다. 스탬프제(54)가 다소 변형함에 의해서, 발액제(80)가 뱅크 홈부(20)에 부착하는 경우가 있기 때문에, 필요 뱅크막(12a)의 높이(두께)는 1㎛ 이상인 것이 바람직하다.
도 12(c)는 원판부재(51)가 기판(10)의 뱅크 상면(12e)로부터 이탈하여, 발 액제(80)가 기판(10)의 뱅크 상면(12e)상에 전사된 상태를 설명하는 기판(10)의 단면도이다.
원판면(54a)과 기판(10)의 뱅크 상면(12e)이 접촉한 부분에만 발액제(80)가 전사되고, 접촉하지 않은 부분에는 발액제(80)가 전사되지 않는다. 이것은, 뱅크 상면(12e)의 일부에 전사할 수 있는 방법이다. 뱅크 상면(12e)의 전체에 전사해도 좋다.
전사된 뱅크 상면(12e)의 발액제(80)의 발액성을 높이기 위해서, 전사 공정 후에, 발액제(80)를 기판(10)에 대해서 고정하기 위한 공정, 구체적으로는 가열 처리나 반응성의 증기를 쬐는 등의 처리를 사용하는 것이 바람직하다. 예를 들면, 실란 커플링제의 경우, 기판을 고온으로 가열하거나, 또는 실온에서 고습도의 환경하에 노출시킴에 의해 반응이 진행한다. 구체예로서, 발액제(80)로서의 발액성 고분자를 기판(10)의 뱅크 상면(12e)에 반응 정착시키기 위해서, 150℃로 가열한 오븐에서 1분간 가열 처리하는 방법이다.
이와 같이, 도포된 발액제(80)가 기판(10)에 고정됨에 의해, 기판(10)상의 뱅크 상면(12e)만이 발액제(80)인 발액성 고분자의 박막이 형성된다. 전사된 발액제(80)의 발액성 고분자에 의해 표면이 발액성으로 처리되어, 뱅크 상면(12e)은 물에 대해서 90°이상의 높은 접촉각을 나타낸다.
도 13(a)은 액적 토출 헤드(200)의 전체의 단면 사시도, 동 도면 (b)는 토출부의 상세 단면도이다. 각각의 액적 토출 헤드(200)는 잉크젯 액적 토출 헤드이다. 각각의 액적 토출 헤드(200)는 진동판(226)과, 노즐 플레이트(228)를 구비하 고 있다. 진동판(226)과, 노즐 플레이트(228) 사이에는, 탱크(도시 하지 않음)로부터 튜브(도시하지 않음)를 거쳐서, 구멍(232)에 공급되는 잉크로서의 도전성 액상 재료(11)가 항상 충전되는 액저류소(229)가 위치하고 있다.
또한, 진동판(226)과, 노즐 플레이트(228) 사이에는, 복수의 격벽(222)이 위치하고 있다. 또한, 진동판(226)과, 노즐 플레이트(228)와, 1쌍의 격벽(222)에 의해서 둘러싸인 부분이 캐비티(220)이다. 캐비티(220)는 노즐(252)에 대응하여 마련되어 있기 때문에, 캐비티(220)의 수와 노즐(252)의 수는 동일하다. 캐비티(220)에는, 한쌍의 격벽(222) 사이에 위치하는 공급구(230)을 거쳐서, 액저류소(229)로부터 도전성 액상 재료(11)가 공급된다.
도 13(b)에서는, 진동판(226)상에는, 각각의 캐비티(220)에 대응하여, 진동자(224)가 위치한다. 진동자(224)는 피에조 소자(224c)와, 피에조 소자(224c)를 끼운 한쌍의 전극(224a,224b)을 포함한다. 이 한쌍의 전극(224a,224b) 사이에 구동 전압을 부여함으로써, 대응하는 노즐(252)로부터 도전성 액상 재료(11)가 토출된다. 또한, 노즐(252)로부터 Z축 방향으로 도전성 액상 재료(11)가 토출되도록, 노즐(252)의 형상이 조정되어 있다.
여기서, 본 실시예에서 「도전성 액상 재료(11)」라 함은 노즐로부터 토출가능한 점도를 갖는 재료를 말한다. 이 경우, 재료가 수성이든 유성이든 상관 없다. 노즐로부터 토출 가능한 유동성(점도)을 구비하고 있으면 충분하고, 고체 물질이 혼입되어 있어도 전체로서 유동체이면 좋다.
도전성 액상 재료(11)의 점도는 1mPa·s∼50mPa·s인 것이 바람직하다. 점 도가 1mPa·s보다 작은 경우에는, 도전성 액상 재료(11)의 액적을 토출할 때에 노즐(252)의 주변부가 도전성 액상 재료(11)의 유출에 의해 오염되기 쉽다. 한편, 점도가 50mPa·s보다 큰 경우는 노즐(252)에서의 막힘 빈도가 높아지고, 이 때문에 원활한 액적의 토출이 곤란해질 수 있다.
본 실시예에서는, 하나의 노즐(252)과, 노즐(252)에 대응하는 캐비티(220)와, 캐비티(220)에 대응하는 진동자(224)를 포함한 부분을 「토출부(227)」로 표기하는 경우도 있다. 이 표기에 의하면, 하나의 액적 토출 헤드(200)는 노즐(252)의 수와 같은 수의 토출부(227)을 갖는다. 토출부(227)는 피에조 소자 대신에 전기열변환 소자를 가져도 좋다. 즉, 토출부(227)는 전기열변환 소자에 의한 재료의 열팽창을 이용하여 재료를 토출하는 구성을 갖고 있어도 좋다.
여기서 도전성 액상 재료(11)의 재질에 대해서 설명한다. 도전성 패턴으로 되는 도전성 액상 재료(11)는 도전성 미립자 및 유기 금속 화합물 중의 적어도 한쪽을 함유하고, 액적 토출 장치(도시하지 않음)에 의해서 기판(10)상에 소정의 형상으로 소정의 위치에 마련되어 도전성 패턴으로 된다. 도전성 미립자 및 유기 금속 화합물 중의 적어도 한쪽을 함유하는 도전성 액상 재료(11)로는 도전성 미립자를 분산매에 분산시킨 분산액, 액체의 유기 금속 화합물, 유기 금속 화합물의 용액, 또는 그들의 혼합물을 사용한다.
여기서 사용되는 도전성 미립자는, 예를 들면, 금, 은, 동, 알루미늄, 팔라듐, 망간, 인듐, 주석, 안티몬 및 니켈 중의 적어도 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
이들 도전성 미립자는 분산성을 향상시키기 위해서 표면에, 크실렌이나 톨루엔 등의 유기 용제나 구연산 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1nm∼0.1㎛인 것이 바람직하다. 0.1㎛보다 크면 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면 도전성 미립자에 대한 코팅재의 체적비가 커져서, 얻어지는 막 중의 유기물의 비율이 과다하게 된다. 코팅재로 도전성 미립자를 피복한 것을 사용한 경우, 액상체의 형태에서는 도전성을 나타내지 않고, 건조 또는 소결했을 때에 도전성을 나타내도록 잉크로 할 수도 있다.
도전성 미립자의 코팅제로서, 아민, 알콜, 티올 등이 알려져 있다. 보다 구체적으로는, 도전성 미립자의 코팅제로서, 2－메틸아미노에탄올, 디에탄올아민, 디에틸메틸아민, 2－디메틸아미노에탄올, 메틸디에탄올아민 등의 아민 화합물, 알킬아민류, 에틸렌디아민, 알킬알콜류, 에틸렌글리콜, 프로필렌글리콜, 알킬티올류, 에탄디티올을 사용할 수 있다.
또한, 유기 금속 화합물로는, 예를 들면 금, 은, 동, 팔라듐 등을 함유하는 화합물이나 착체로, 열분해에 의해 금속을 석출하는 것을 들 수 있다. 구체적으로는, 클로로트리에틸포스핀금(I), 클로로트리메틸포스핀금(I), 클로로트리페닐포스핀금(I), 은(I)2,4－펜탄디오네이트 착체, 트리메틸포스핀(헥사플루오로아세틸아세토네이트)은(I) 착체, 동(I)헥사플루오로펜탄디오네이트 시클로옥타디엔 착체, 등을 들 수 있다.
도전성 미립자 및 유기 금속 화합물 중의 적어도 한쪽을 함유하는 액체의 분 산매 또는 용매로는 실온에서의 증기압이 0.001mmHg∼200mmHg(약 0.133Pa∼26600Pa)인 것이 바람직하다. 증기압이 200mmHg보다 높으면, 토출 후에 분산매 또는 용매가 급격히 증발해버려, 양호한 막을 형성하는 것이 곤란해지기 때문이다.
또한, 분산매 또는 용매의 증기압은 0.001mmHg∼50mmHg(약 0.133Pa∼6650Pa)인 것이 보다 바람직하다. 증기압이 50mmHg보다 높으면, 액적 토출법으로 액적을 토출할 때에 건조에 의한 노즐 막힘이 일어나기 쉬워, 안정한 토출이 곤란해지기 때문이다. 한편, 실온에서의 증기압이 0.001mmHg 보다 낮은 분산매 또는 용매의 경우에는, 건조가 느리게 되어 막중에 분산매 또는 용매가 잔류하기 쉽게 되고, 후 공정의 열 및/또는 광처리 후에 양질의 도전막을 얻기 어려워진다.
분산매로는, 상기의 도전성 미립자를 분산할 수 있는 것으로 응집을 일으키지 않은 것이면 특히 한정되지 않는다. 예를 들면, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n－헵탄, n－옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또는 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2－디메톡시에탄, 비스(2－메톡시에틸)에테르, p－디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ－부티로락톤, N－메틸－2－피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법에 대한 적용의 용이성의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자를 분산매에 분산하는 경우의 분산질 농도로는 1질량％∼80질량％로 하는 것이 바람직하고, 소망한 도전막의 막두께에 따라 조정할 수 있다. 80질량％을 넘으면 응집을 일으키기 쉽게 되어, 균일한 막이 얻어지기 어려워진다. 또한, 동일한 이유에서, 상기 유기 금속화합물의 용액의 용질 농도로서도, 상기의 분산질 농도와 동일 범위의 것이 바람직하다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N／m∼0.07N／m의 범위내인 것이 바람직하다. 액적 토출법에 의해 잉크를 토출할 때, 표면 장력이 0.02N/m 미만이면, 잉크의 노즐면에 대한 젖음성이 증대하기 때문에 비행 곡선이 생기기 쉽게 되고, 0.07N/m을 넘으면 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위해서, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는 잉크의 기판으로의 젖음성을 향상시키고, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유해도 좋다.
상기 분산액의 점도는 1mPa·s∼50mPa·s인 것이 바람직하다. 액적 토출법을 사용하여 잉크를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노 즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mP·s보다 큰 경우는 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해진다.
이러한 도전층용 잉크(33a)로는, 구체적으로는, 직경 10nm 정도의 은미립자가 유기 용제에 분산한 은미립자 분산액(Vaccum Metallurgical Co., Ltd.제, 상품명「퍼펙트 실버」)의 분산매를 테트라데칸으로 치환해서 이것을 희석하여, 농도가 60wt％, 점도가 8mPa·s, 표면장력이 0.022N／m로 되도록 조정한 것을 예시할 수 있다.
도 14(a)∼(c)는 액적 토출 헤드(200)로부터 토출된 도전성 액상 재료(11)와 기판(10)의 관계를 설명하는 단면도이다.
도 14(a)에서는, 액적 토출 헤드(200)로부터 토출된 도전성 액상 재료(11)는 포탄형의 형상으로 기판(10)에 도달한다. 액적 토출 장치(도시하지 않음)에 의해서, 뱅크벽 측면(12c)과 기판(10)의 표면(10a)과 뱅크벽 측면(12d)으로 구성되어 있는 뱅크 홈부(20)에 대해서, 토출하기 위한 위치가 제어되어 도전성 액상 재료(11)가 토출된다. 도시하고 있는 도전성 액상 재료(11)는 액적 토출 장치가 구비하고 있는 액적 토출 헤드(200)로부터 토출된 것이다. 도전성 액상 재료(11)의 액적의 크기(D)가 뱅크 홈부(20)의 뱅크 홈폭(B)보다 큰 경우에 대해서 설명한다.
도 14(b)에서는, 도전성 액상 재료(11)가 기판(10)에 도달한 직후의 상태를 나타낸다. 도전성 액상 재료(11)의 액적의 크기(D)가 뱅크 홈부(20)의 뱅크 홈폭(B)보다 크기 때문에, 기판(10)에 도달한 직후는 동 도면과 같이 뱅크 홈부(20)의 뱅크 홈폭(B)에서 삐져나와, 뱅크 상면(12e)상에 배열설치되어 있는 발액제(80)의 영역까지 퍼진 형상(이후, 착탄 지름이라 함)(L)으로 된다.
발액제(80)는, 상술한 바와 같이 뱅크 상면(12e)에서, 물에 대해서 110°이상의 높은 접촉각을 구비하고 있기 때문에, 도전성 액상 재료(11)에 대해서도 접촉각θ는 크다. 한편, 뱅크 홈부(20)는 상술한 바와 같이 친수성으로 되어 있기 때문에, 기판(10)에 도달한 도전성 액상 재료(11)는 뱅크 상면(12e)에 배열설치되어 있는 발액제(80)로부터 압축력을 받고, 역으로 뱅크 홈부(20)로부터는 장력을 받는다. 이 때문에, 도전성 액상 재료(11)는 뱅크 홈부(20)의 홈을 따라, 동 도면 지면의 수직 방향의 전후로 퍼져 나갈 수 있다. 또한, 뱅크 홈폭(B)이 액적의 크기(D)보다 큰 경우는, 보다 안정하게 도전성 액상 재료(11)를 뱅크 홈부(20) 중에 수용할 수 있다.
도 14(c)에서는, 도전성 액상 재료(11)가 뱅크 홈부(20)의 홈을 따라 퍼진 뒤의 상태를 나타낸다.
도전성 액상 재료(11)는 친수성으로 되어 있는 뱅크벽 측면(12c)과 뱅크 상면(12e)상에 배열설치되어 있는 발액성으로 되어 있는 발액제(80)의 경계(11c)로부터, 뱅크벽 측면(12d)과 뱅크 상면(12e)상에 배열설치되어 있는 발액성으로 되어 있는 발액제(80)의 경계(11d) 사이의 뱅크 홈부(20)에 수용된다. 종래는, 뱅크벽 측면(12c) 및 뱅크벽 측면(12d)은 발액성으로 되어 있었기 때문에, 도전성 액상 재료(11)를 뱅크 홈부(20)에 수용되기 위한 장력이 약해서, 도전성 액상 재료(11)가 수용되는 도중에, 동 도면에 나타내는 바와 같이 도전성 액상 재료(11a) 및 도전성 액상 재료(11b)(이후, 착탄 자국이라 함)가 발액제(80)상에 남아 버리고, 도전성 액상 재료(11)의 막형성 처리가 행해진 뒤에, 이 착탄 자국도 전기적으로 도전성을 구비하기 때문에, 다층 구조의 전기 회로를 구성하려고 하면, 각 층간에 전기적인 단락이 생겨 기판으로서의 전기적인 신뢰성을 손상하고 있었다.
이하, 본 실시예의 효과를 기재한다.
(1)뱅크벽 측면(12c) 및 뱅크벽 측면(12d)이 친수성으로 되어 있기 때문에, 도전성 액상 재료(11)를 뱅크 홈부(20)의 홈에 끌어 들이는 힘이 증가하고, 착탄지름(도전성 액상 재료(11)의 액적의 크기(D))보다 작은 선폭(뱅크 홈부(20)의 뱅크홈폭(B))의 경우라도 착탄 자국(도전성 액상 재료(11a) 및 도전성 액상 재료(11b))이 없는 도전성 패턴을 얻을 수 있다.
[실시예 2]
다음에 실시예 2에 대해서 도면을 사용하여 설명한다. 본 실시예는 실시예 1과 다른 부분에 대해서 기재하고, 기재되어 있지 않은 부분은 실시예 1과 동일하다.
도 15(a),(b)는 롤 형상의 원판부재(61)의 제조 방법을 나타내는 평단면도 및 사시도이다.
도 15(a),(b)에서는, 기판(10)과는 다른 부재의 롤 형상의 원판부재(61)를 제조하는 공정을 설명한다.
형틀(62)의 내벽(62a)은 원통 연삭 가공으로 진원도(眞圓度), 원통도(圓筒度)가 정밀도 좋게 마무리되어 있다. 형틀(62)의 아래쪽에는 계단형 구멍(62b)이 내벽(62a)과 동심도(同心度)가 확보되어 마련되고, 중심에 구멍(64a)을 구비한 바 닥판(64)과 바닥판(63)이 접합하여 있다. 여기에 실시예 1에서 기재한 액상의 스탬프제(54)를 유입한다.
중심축(65)을 형틀(62)의 위쪽으로부터 넣어, 중심축(65)의 일단을 바닥판(64) 중심의 구멍(64a)에 삽입한다. 형틀(62)의 위쪽에 마련되어 있는 계단형 구멍(62c)과 끼어 맞추어지는 덮개(66)를 형틀(62)의 위쪽으로부터 삽입하고, 덮개(66)에 구비되어 있는 구멍(66a)과 중심축(65)의 다른 단부를 끼어 맞추면서 삽입한다. 덮개(66)에 구비되어 있는 빼냄 구멍(66b,66c)으로부터는, 여분의 액상의 스탬프제(54)가 형틀(62)의 외부로 유출되도록 되어 있다. 이들의 부재를 실시예 1과 동일하게 처리함에 의해서, 액상의 스탬프제(54)가 고화한다. 고화된 스탬프제(54)와 일부가 스탬프제(54)에 내포되어 있는 중심축(65)을 형틀(62)로부터 취출한다.
도 15(c)는, 형틀(62)으로부터 취출된 롤 형상의 원판부재(61)이다.
스탬프제(54)로부터 돌출해 있는 중심축(65)의 돌출부(65a,65b)와, 스탬프제(54)의 원판면(54a)의 동축도(同軸度)를 계측한다. 계측된 동축도가 바람직하지 않은 경우 또는 스탬프제(54)의 원판면(54a)에 기포가 존재하는 경우는, 중심축(65)의 돌출부(65a,65b)를 기준으로 하여 원판면(54a)를 선삭(旋削)한다. 이 경우에, 스탬프제(54)는 탄력성을 가지고 있기 때문에, 가열된 예리한 칼날로 선삭하면 좋다.
원판부재(61)의 스탬프제(54)의 원판면(54a)는 실시예 1과 동일하게 표면 처리제(70)에 의해서 처리된다. 이렇게 해서 제작된 원판부재(61)을 롤 코팅하는 장 치 등에 장착하여, 스탬프제(54)의 원판면(54a)에 실시예 1에 기재한 발액제(80)를 균일한 두께로 도포하고, 뱅크 홈부(20)가 구비되어 있는 기판(10)의 뱅크 상면(12e)에 전사하는 발액제(80)를 막형성 처리한다.
이하, 본 실시예의 효과를 기재한다.
(2)기판(10)의 뱅크 상면(12e)에 발액제(80)를 연속하여 도포할 수 있게 되어, 생산성이 향상한다.
[실시예 3]
다음에 실시예 3에 대해서 도면을 사용하여 설명한다.
본 실시예는, 실시예 1과 다른 부분에 대해서 기재하고, 기재되지 않은 부분은 실시예 1과 동일하다.
본 실시예는, 기판(10)에 배열설치되어 있는 뱅크막(12)에 대해서, 엠보스 인쇄법으로 뱅크 형성을 행하면서 발액제(80)을 도포하여, 소망한 형상의 필요 뱅크막(12a)를 얻음과 함께 뱅크 상면(12e)를 발액성으로 하기 위한 처리를 행하는 방법이다.
도 16은 엠보스 인쇄법으로 뱅크 형성을 행하면서, 필요 뱅크막(12a)의 뱅크 상면(12e)에 발액제(80)를 도포하는 공정을 설명하는 기판 단면도이다.
도 16에서는, 먼저, 기판(10) 면에 뱅크막(12)으로 되는 예를 들면, 폴리메틸메타크릴레이트 수지(PMMA)가 상술한 대로 형성된다. 이 뱅크막(12)은 일단 건조 또는 가열 또는 광조사에 의해 고화된다. 여기서, 뱅크막(12)은 광 또는 열에 대해서 감응형이어도 비감응형이어도 좋다. 비감응형으로는 도료 등이 있다.
고화된 뱅크막(12)를 구비한 기판(10)은 엠보스 인쇄 장치(75)와, 발액제 도포 장치(76)에 의해서 적당 가압되어, 상대 위치를 변경한다. 엠보스 인쇄 장치(75)는 엠보스 드럼(77)의 주위에 소망한 뱅크 패턴과 대향한 요철의 홈을 구비한 알루미늄 플레이트(78)가 구비되어 있다. 소망한 뱅크 패턴과 대향한 요철의 홈을 구비하지 않은 알루미늄 플레이트(78) 부분에 의해서 접합하여 엠보스 드럼(77)에 부착하는 경우는, 알루미늄 플레이트(78)의 길이(둘레)를 기판(10)의 상대 위치를 변경하는 방향의 길이보다 길게 해 둠으로써, 기판(10)상에 배열설치되어 있는 뱅크막(12)에 대해서 소망한 필요 뱅크막(12a)을 얻을 수 있다.
또한, 알루미늄 플레이트(78)가 구비되어 있는 엠보스 드럼(77)과, 뱅크막(12)이 구비되어 있는 기판(10)의 상대 위치를 변경하는 동안의 미끄러짐 등에 의한 위치 어긋남을 방지하기 위해서, 톱니바퀴 전달 기구(도시하지 않음) 또는 벨트 전달 기구(도시하지 않음)가 배열설치되어 있다.
알루미늄 플레이트(78)의 소망한 뱅크 패턴과 대향한 요철의 홈은, 포토리소그래피법에 의해 에칭되어 형성된 것, 또는 레이저 가공에 의해 미세 용융 가공된 것이다. 소망한 뱅크 패턴과 대향한 요철의 홈의 깊이는, 뱅크막(12)과 동일하거나 또는 큰 것이 바람직하다.
고화된 뱅크막(12)을 구비한 기판(10)과 엠보스 인쇄 장치(75)가 적당히 가압되어 상대 위치를 변경하면, 뱅크막(12)에는 알루미늄 플레이트(78)의 소망한 뱅크 패턴과 대향한 요철의 홈과 그 요철의 홈에 대향한 소망한 뱅크 패턴이 형성된다.
뱅크막(12)은 엠보스 인쇄 장치(75)에 의해서, 필요 뱅크막(12a)이 기판(10)상에 남겨진다. 이들 공정을 거침에 의해서, 기판(10)상의 면에 필요 뱅크막(12a)이 소망한 패턴으로 배열설치되고, 하나의 필요 뱅크막(12a)의 뱅크벽 측면(12c)과 이 필요 뱅크막(12a)에 대향하여 배열설치되어 있는 다른 필요 뱅크막(12a)의 뱅크벽 측면(12d)과 기판(10)의 표면(10a)으로 오목부가 구성되어, 뱅크 홈부(20)가 형성된다. 또한, 필요 뱅크막(12a)의 위쪽 면을 뱅크 상면(12e)이라 한다. 이 공정에서, 뱅크막(12)을 가열함으로써 뱅크막(12)이 유연성을 나타내고, 더욱 바람직한 필요 뱅크막(12a)이 얻어진다.
발액제 도포 장치(76)는 본 발명의 실시예 2의 기판(10)과는 다른 부재의 롤 형상의 원판부재(61)가 구비되고, 탱크(79)에 저장되어 있는 발액제(80)가 적당한 보조 롤(81)에 공급되고, 막두께 제어장치(82)에 의해서 보조 롤(81)의 주위에 부착해 있는 발액제(80)의 두께를 제어하고 있다.
보조 롤(81)은, 원판부재(61)와 인접해 있어 보조 롤(81)의 주위의 발액제(80)를 원판부재(61)에 전사시킨다. 전사된 발액제(80)는 원판부재(61)에 의해서 기판(10)의 필요 뱅크막(12a)의 뱅크 상면(12e)을 적당히 가압하면서 뱅크 상면(12e)에 전사된다. 이 후에 발액제(80)의 상술한 막형성 처리가 행해진다.
이들 공정을 거침에 의해서, 기판(10)상에 배열설치된 뱅크막(12)은 엠보스 인쇄 장치(75)에 의해서 뱅크 홈부(20)가 형성되고, 이어서 발액제 도포 장치(76)에 의해서 뱅크 상면(12e)의 일부 또는 전부에 발액제(80)가 도포／막형성 처리되어, 뱅크 상면(12e)은 발수성을 구비하게 된다.
이하, 본 실시예의 효과를 기재한다.
(3)기판(10)에 배열설치되어 있는 뱅크막(12)에 대해, 엠보스 인쇄 장치(75)에 의해서 뱅크 홈부(20)가 형성되고, 이어서 발액제 도포 장치(76)에 의해서 뱅크 상면(12e)의 일부 또는 전부에 발액제(80)가 도포되기 때문에 생산성이 향상한다.
[실시예 4]
다음에 실시예 4에 대해서 도면을 사용하여 설명한다.
본 실시예는 실시예 1과 다른 부분에 대해서 기재하고, 기재되지 않은 부분은 실시예 1과 동일하다.
본 실시예는 박막 트랜지스터(이하, TFT라 함) 구동에 의한 액정 패널에 본 발명을 사용한 것이다.
도 17(a)는 TFT를 탑재하기 위한 게이트 전극을 배열설치하는 방법을 설명하는 기판의 부분 평면도이고, 도 17(b)는 기판의 부분 단면도이다.
액정 패널의 TFT 어레이 기판(300)상에는, 매트릭스상으로 복수의 투명한 화소 전극(도시하지 않음)이 마련되어 있고, 각각의 화소 전극에는 폴리실리콘 막으로 되는 반도체층(301)이 배열설치되어 있다. 또한, TFT 어레이 기판(300)과 대향하는 대향 기판(도시하지 않음) 사이에는 액정(도시하지 않음)이 충전되어 있고, 각각의 기판의 표면에는 배향막(도시하지 않음)이 배열설치되어, 액정이 소정 방향으로 배열하도록 배향처리가 이루어지고 있다. 이 액정의 소정의 방향과 일치하는 방향으로 편광축을 구비한 한쌍의 편광판(도시하지 않음)이 광로 상에 배열설치되어 있다.
본 실시예는 이 반도체층(301)용의 게이트 전극(302)을 형성하는 방법으로 설명한다.
TFT 어레이 기판(300)상에, 소망한 필요 뱅크막(12aa,12ab,12ac)이 각각 상술한 바와 같이 형성된다. 필요 뱅크막(12aa)의 뱅크벽 측면(313)과 필요 뱅크막(12ab)의 하나의 한 변으로서의 뱅크벽 측면(314)과 TFT 어레이 기판 표면(310)에 의해서 뱅크 홈부(320)가 구성된다. 또한, 필요 뱅크막(12ab)의 다른 한변으로서의 뱅크벽 측면(315)과 필요 뱅크막(12ac)의 하나의 한 변으로서의 뱅크벽 측면(316)과 TFT 어레이 기판 표면(310)에 의해서 다른 뱅크 홈부(321)가 구성된다. 뱅크 홈부(320,321)는 본 실시예에서는 직선이지만, 굴곡해 있어도 좋다. 또한, 뱅크 홈부(320,321)의 폭은 일정하지 않아도 좋다.
필요 뱅크막(12aa,12ab,12ac)의 각각의 뱅크 표면(312)에는, 상술한 바와 같이 발액제(80)가 도포／막형성 처리되어 발액성을 나타내고 있다.
TFT 어레이 기판(300)의 뱅크 홈부(320)의 홈의 거의 중심에, 뱅크 홈부(320)의 폭보다 큰 상술한 액적 토출 헤드(200)(도 13 참조)로부터 토출된 도전성 액상 재료(311)가 도달했을 때는, 도전성 액상 재료(311)는 도전성 액상 재료(317)로 형태를 변경하여 착탄한다.
착탄한 도전성 액상 재료(317)는 뱅크 홈부(320)의 폭보다 크기 때문에, 도전성 액상 재료(317)의 일부는 필요 뱅크막(12aa)과 필요 뱅크막(12ab)의 뱅크 상면(312) 위에 착탄한다. 그러나, 본 발명에 의하면, 뱅크 상면(312)은 발액제(80)에 의해서 발액화되고, 뱅크 홈부(320)는 친수화되어 있기 때문에, 뱅크 상면(312) 위에 착탄한 도전성 액상 재료(317)는 뱅크 홈부(320) 중에 전부 수용된다.
수용된 도전성 액상 재료(317)는 뱅크 홈부(320) 중에서 변형하여 도전성 액상 재료(318a)로부터 도전성 액상 재료(318b)까지 퍼진다. 이 퍼지는 양은 뱅크 홈부(320)의 폭과, 뱅크 홈부(320)의 깊이와, 토출된 도전성 액상 재료(311)의 체적과, 도전성 액상 재료(311)의 점성과, TFT 어레이 기판(300)의 온도와, 뱅크 홈부(320)의 친수화의 정도와, 발액제(80)에 의한 뱅크 상면(312)의 발액화의 정도에 따라서 대략 정해진다.
뱅크 홈부(320)상에, 상술한 액적 토출 헤드(200)으로부터 다른 위치에 도전성 액상 재료(311)를 토출하는 경우는 상술한 퍼지는 양을 고려하여 토출한다. 이 경우에, 앞서 토출되어 퍼진 도전성 액상 재료(318a)로부터 도전성 액상 재료(318b)까지의 영역에 겹쳐서 도전성 액상 재료(311)를 토출함에 의해서 두꺼운 게이트 전극(302)을 얻을 수 있다.
다른 뱅크 홈부(321)에도 마찬가지로 도전성 액상 재료(311)를 토출하여 게이트 전극(302)을 제조할 수 있다.
TFT 어레이 기판(300)에서는, 게이트 전극(302)을 형성한 후에, 게이트 전극(302)과 뱅크 상면(312)을 포함하는 일부 또는 전부에 절연층(322)을 형성한다. 이 경우에, 뱅크 상면(312)에 배열설치한 발액제(80)에 의한 발액화층을 친수화하는 공정을 마련하고나서, 절연층을 배열설치해도 좋다. 이 절연층 상의 소정의 위치에 반도체층(301)이 배열설치된다. 또한, 이 반도체층(301)용의 전극으로서, 소스 전극(323)(도 17(b) 참조)과 드레인 전극(324)(도 17(b) 참조)이 배열설치되어 TFT의 주요부가 구성된다.
본 실시예는, TFT 구동에 의한 액정 패널의 게이트 전극(302)으로서 설명했지만, TFT 구동에 의한 액정 패널의 다른 전극, 유기 TFT 구동의 액정 패널의 각 전극, 유기 일렉트로루미네선스 표시 장치의 각 전극, 다른 전기 광학 표시 장치의 각 전극을 제조하는 방법으로서 동일하게 적용할 수 있다.
이하, 본 실시예의 효과를 기재한다.
(4)전기 광학 표시 장치는, 표시를 하기 위한 표시 영역을 넓게 확보함에 의해서, 화소수를 늘려, 보다 고세밀하게 함이 요구되고 있다. 본 실시예에 의하면, 트랜지스터, 다이오드 등을 제어하기 위한 각 전극을 매우 좁게 할 수 있음과 동시에 뱅크 표면(312)에 도전성 액상 재료(311)가 잔류하지 않는 전기적으로 신뢰성이 있는 도전성 패턴을 형성할 수 있다.
본 발명의 실시예는, 상기에 한정되지 않고 이하와 같이 변경할 수 있다.
(변형예 1) 상기 실시예에서는, 기판(10)과는 다른 부재의 원판부재(51)의 원판면(54a)은 평활한 평면을 구비하고 있는 것으로 했지만, 기판(10)의 뱅크 홈부(20)의 형상에 맞추어 요철로 성형하여, 뱅크 상면(12e)의 일부 또는 전부에 발액제(80)를 마련해도 좋다.
(변형예 2) 상기 실시예에서는, 기판(10)과는 다른 부재의 원판부재(61)에 구비되어 있는 스탬프제(54)를 롤 형상으로 하고 있지만, 기판(10)의 뱅크 홈부(20)의 형상에 맞추어 요철로 성형하여, 뱅크 상면(12e)의 일부 또는 전부에 발액제(80)를 마련해도 좋다.
본 발명에 의하면, 보다 간편하게 비교적 두께가 두껍고, 잉크의 착탄지름보다 작은 선폭으로도 착탄 자국이 없는 도전성 패턴을 얻는 형성 방법을 제공할 수 있다.

Claims (10)

  1. 기판상에 뱅크를 형성하는 공정과, 상기 뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정을 포함하는 도전성 패턴의 형성 방법으로서,
    상기 발액제는 상기 기판과는 다른 부재의 원판 부재에 부착시켜, 상기 원판 부재와 상기 기판 상의 상기 뱅크의 상면이 접촉함에 의해, 상기 발액제가 상기 뱅크의 상면의 일부 또는 전부에 전사하는 것을 특징으로 하는 도전성 패턴의 형성 방법.
  2. 기판상에 뱅크를 형성하는 공정과, 상기 기판과 상기 뱅크의 일부 또는 전부를 친수화하는 공정과, 상기 뱅크의 상면의 일부 또는 전부에 발액제를 도포하는 공정을 포함하는 도전성 패턴의 형성 방법으로서,
    상기 발액제는 상기 기판과는 다른 부재의 원판부재에 부착시켜, 상기 원판부재와 상기 기판 상의 상기 뱅크의 상면이 접촉함에 의해, 상기 발액제가 상기 뱅크의 상면의 일부 또는 전부에 전사하는 것을 특징으로 하는 도전성 패턴의 형성 방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 상기 뱅크는 포토리소그래피법, 전사법 또는 인쇄법 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 도전성 패턴의 형성 방법.
  5. 제1항 또는 제2항에 있어서, 상기 뱅크의 재질은 무기 재료 또는 유기 재료 인 것을 특징으로 하는 도전성 패턴의 형성 방법.
  6. 제1항 또는 제2항에 있어서, 상기 뱅크의 높이는 1㎛ 이상인 것을 특징으로 하는 도전성 패턴의 형성 방법.
  7. 제2항에 있어서, 상기 기판과 상기 뱅크의 일부 또는 전부를 친수화하는 공정은 오존 산화 처리, 플라즈마 처리, 코로나 처리, 자외선 조사 처리, 전자선 조사 처리, 산 처리, 알칼리 처리의 적어도 하나의 처리를 포함하는 것을 특징으로 하는 도전성 패턴의 형성 방법.
  8. 제1항 또는 제2항에 있어서, 원판 부재는 평판 형상 또는 롤 형상인 것을 특징으로 하는 도전성 패턴의 형성 방법.
  9. 제1항 또는 제2항에 있어서, 상기 원판 부재의 재질은 적어도 실록산 구조를 포함하는 엘라스토머인 것을 특징으로 하는 도전성 패턴의 형성 방법.
  10. 제1항 또는 제2항에 있어서, 상기 발액제는 실란 커플링제 또는 발액성을 나타내는 고분자인 것을 특징으로 하는 도전성 패턴의 형성 방법.
KR1020050100020A 2004-11-25 2005-10-24 도전성 패턴의 형성 방법 KR100714255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004339907A JP2006156426A (ja) 2004-11-25 2004-11-25 導電性パターンの形成方法
JPJP-P-2004-00339907 2004-11-25

Publications (2)

Publication Number Publication Date
KR20060059171A KR20060059171A (ko) 2006-06-01
KR100714255B1 true KR100714255B1 (ko) 2007-05-02

Family

ID=36461245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100020A KR100714255B1 (ko) 2004-11-25 2005-10-24 도전성 패턴의 형성 방법

Country Status (5)

Country Link
US (1) US20060110545A1 (ko)
JP (1) JP2006156426A (ko)
KR (1) KR100714255B1 (ko)
CN (1) CN1780531A (ko)
TW (1) TWI284377B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510946B2 (en) * 2003-03-17 2009-03-31 Princeton University Method for filling of nanoscale holes and trenches and for planarizing of a wafer surface
JP2006154354A (ja) 2004-11-30 2006-06-15 Seiko Epson Corp カラーフィルタの形成方法
JP4682645B2 (ja) * 2005-02-28 2011-05-11 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器
JP4407673B2 (ja) 2006-07-10 2010-02-03 セイコーエプソン株式会社 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
JP4222390B2 (ja) 2006-07-25 2009-02-12 セイコーエプソン株式会社 パターンの形成方法、及び液晶表示装置の製造方法
US7732329B2 (en) * 2006-08-30 2010-06-08 Ipgrip, Llc Method and apparatus for workpiece surface modification for selective material deposition
KR101370969B1 (ko) * 2006-11-30 2014-03-10 엘지디스플레이 주식회사 광경화성의 유기 물질
US7777939B2 (en) 2007-02-28 2010-08-17 Samsung Mobile Display Co., Ltd. Method of manufacturing electrophoretic display having organic thin film transistor control circuit and electrophoretic display manufactured using the method
JP2008251888A (ja) * 2007-03-30 2008-10-16 Sony Corp パターン形成方法および電子素子の製造方法
JP5109446B2 (ja) * 2007-03-30 2012-12-26 ソニー株式会社 パターン形成方法および電子素子の製造方法
EP3249635A1 (en) 2007-04-13 2017-11-29 Nikon Corporation Method and apparatus for manufacturing display devices, and display device
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
GB2455747B (en) * 2007-12-19 2011-02-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI408454B (zh) * 2010-12-30 2013-09-11 Au Optronics Corp 面板
JP5306404B2 (ja) * 2011-03-25 2013-10-02 株式会社東芝 パターン形成方法
KR20180069930A (ko) * 2011-06-16 2018-06-25 스미토모 긴조쿠 고잔 가부시키가이샤 은분 및 그 제조 방법
KR101284595B1 (ko) * 2011-12-23 2013-07-15 한국생산기술연구원 멀티 터치용 터치 스크린 패널 및 그 제조 방법
JP6488815B2 (ja) * 2015-03-26 2019-03-27 株式会社デンソー 有機トランジスタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09203803A (ja) * 1996-01-25 1997-08-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
KR20000068763A (ko) * 1997-08-21 2000-11-25 야스카와 히데아키 액티브 매트릭스형 표시장치
KR20030043718A (ko) * 2001-11-28 2003-06-02 세이코 엡슨 가부시키가이샤 토출 방법 및 그 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL146613B (nl) * 1968-02-26 1975-07-15 Canon Kk Elektrofotografische kopieerwerkwijze waarbij wordt ontwikkeld met een waterige vloeistof, alsmede met deze werkwijze verkregen fotografische afdruk.
US4527479A (en) * 1981-07-31 1985-07-09 Dahlgren Harold P Ink removal, circulating and distributing system
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
US6484045B1 (en) * 2000-02-10 2002-11-19 Medtronic Minimed, Inc. Analyte sensor and method of making the same
US6242152B1 (en) * 2000-05-03 2001-06-05 3M Innovative Properties Thermal transfer of crosslinked materials from a donor to a receptor
JP5055672B2 (ja) * 2001-07-31 2012-10-24 大日本印刷株式会社 薄膜パターン形成用スタンプ
ATE342579T1 (de) * 2003-04-28 2006-11-15 Koninkl Philips Electronics Nv Feldemissionsanordnung und verfahren zur ihrer herstellung
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP2005123083A (ja) * 2003-10-17 2005-05-12 Dainippon Screen Mfg Co Ltd 塗布組成物および有機ｅｌ素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09203803A (ja) * 1996-01-25 1997-08-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
KR20000068763A (ko) * 1997-08-21 2000-11-25 야스카와 히데아키 액티브 매트릭스형 표시장치
KR20030043718A (ko) * 2001-11-28 2003-06-02 세이코 엡슨 가부시키가이샤 토출 방법 및 그 장치

Also Published As

Publication number Publication date
KR20060059171A (ko) 2006-06-01
TWI284377B (en) 2007-07-21
US20060110545A1 (en) 2006-05-25
CN1780531A (zh) 2006-05-31
JP2006156426A (ja) 2006-06-15
TW200629452A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
KR100714255B1 (ko) 도전성 패턴의 형성 방법
KR100714256B1 (ko) 칼라 필터의 형성 방법
JP3780700B2 (ja) パターン形成方法、パターン形成装置、パターン形成用版、パターン形成用版の製造方法、カラーフィルタの製造方法、導電膜の製造方法及び液晶パネルの製造方法
KR100782492B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR100688276B1 (ko) 마스크, 마스크의 제조 방법, 패턴 형성 방법, 배선 패턴형성 방법
KR100597017B1 (ko) 막 형성 방법, 박막 트랜지스터의 형성 방법 및 패터닝 방법
US8870345B2 (en) Method of making superoleophobic re-entrant resist structures
US20020166232A1 (en) Method for fine pattern formation
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
KR20060116695A (ko) 막 패턴의 형성 방법, 막 패턴, 디바이스, 전기 광학 장치,및 전자 기기
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
WO2014021200A1 (en) Nozzle plate, method of manufacturing nozzle plate, inkjet head, and inkjet printing apparatus
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR20070107593A (ko) 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기
JPH10204350A (ja) インクとインクジェットヘッドと印刷装置と配線基板
KR101391807B1 (ko) 잉크젯 프린팅과 나노 임프린팅을 이용한 패턴 형성 방법
US20070148591A1 (en) Pattern and wiring pattern and processes for producing them
JP4449949B2 (ja) 表面エネルギー差バンクの形成方法、パターンの形成方法、バンク構造、電子回路、電子デバイス、電子機器、及びスタンプ
KR101460072B1 (ko) 고해상도 마이크로 패턴의 제조방법
JPH10235858A (ja) インクジェットヘッド及びその製造方法
WO2009142704A1 (en) Method of etching
JP2004186676A (ja) 基板および集積回路
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee