KR20070056497A

KR20070056497A - 액정 표시 패널의 데이터 구동 방법 및 장치

Info

Publication number: KR20070056497A
Application number: KR1020050115197A
Authority: KR
Inventors: 문국철; 이준영; 김웅식; 송석천; 이상훈; 박근우; 맹호석; 강성욱; 최필모
Original assignee: 삼성전자주식회사
Priority date: 2005-11-30
Filing date: 2005-11-30
Publication date: 2007-06-04
Also published as: CN1975850A; KR101263932B1; JP2007156473A; CN1975850B; JP5022009B2; US20070146155A1; US7876303B2

Abstract

본 발명은 블록 순차적으로 구동되는 화소 블록간의 경계선 불량을 방지할 수 있는 액정 패널의 데이터 구동 방법 및 장치를 제공하는 것이다.

이를 위하여, 본 발명은 제1 데이터 블록에 데이터 신호를 인가하는 단계와; 상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지하는 단계와; 상기 제2 데이터 블록에 데이터 신호를 인가하는 단계를 포함하는 액정 패널의 데이터 구동 방법 및 장치를 개시한다.

LTPS, 블록 순차, 블록 에지 커플링, 블록 경계선, 프리 차지

Description

액정 표시 패널의 데이터 구동 방법 및 장치{METHOD AND APPARATUS DRIVING DATA OF LIQUID CRYSTAL DISPLAY PANEL}

도 1은 종래의 액정 패널의 데이터 구동부를 도시한 회로도.

도 2는 본 발명의 실시예에 따른 액정 패널의 데이터 구동부를 도시한 회로도.

도 3은 본 발명의 다른 실시예에 따른 액정 패널의 데이터 구동부를 도시한 회로도.

도 4는 도 3에 도시된 프리차지 제어부의 상세 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

10, 30, 50 : 데이터 구동부 12, 42, 62 : 화소 전극

20, 40, 60 : 화상 표시부 70 : 프리차지 제어부

SRm, SRm+1 : 쉬프트 레지스터 SBm, SBm+1 : 샘플링 스위치부

PBm, PBm+1 : 화소 블록

본 발명은 액정 표시 장치에 관한 것으로, 특히 블록 순차 구동으로 인한 블록경계선 불량을 방지할 수 있는 액정 표시 패널의 데이터 구동 방법 및 장치에 관한 것이다.

통상의 액정 표시 장치는 비디오 신호에 따라 액정셀들의 광투과율을 조정함으로써 액정셀들이 매트릭스 형태로 배열된 화상 표시부에 비디오 신호에 해당하는 화상을 표시하게 된다. 액정 표시 장치는 액티브 매트릭스 구동을 위하여 스위치 소자인 박막 트랜지스터를 이용한다. 박막 트랜지스터는 아몰퍼스 실리콘(Amorphous Silicon) 박막 또는 저온 폴리 실리콘(Low Temperature Poly Silicon; 이하, LTPS) 박막을 이용한다. 여기서 LTPS 박막은 아몰퍼스 실리콘 박막을 레이저 어닐링(Laser Annealing) 등의 방법으로 결정화한 박막으로 전자 이동도가 빨라 회로의 고집적화가 가능하므로 화상 표시부의 구동 회로를 기판 상에 내장할 수 있는 장점이 있다.

LTPS 박막을 이용하여 구동 회로가 내장된 액정 표시 장치는 블록 순차 구동 방식으로 데이터를 화상 표시부에 공급한다. 다시 말하여, LTPS 박막을 이용한 액정 표시 장치는 데이터 라인들을 다수의 블록으로 분할하여 한 수평 기간 동안 블록 순차적으로 데이터 라인들을 구동한다. 그런데, 블록 순차 구동 방식에서는 각 블록의 마지막 데이터 라인과 접속된 화소 전극에 충전된 데이터 전압이 다음 블록의 데이터 충전시 첫번째 데이터 라인에 공급되는 데이터 신호의 간섭으로 변동하여 블록 경계선으로 시인되는 화질 불량이 발생하게 된다.

이하, 도 1을 참조하여 종래 블록 순차 구동 방식에서 블록 경계선이 발생되는 원인을 구체적으로 살펴보기로 한다.

도 1은 종래의 LTPS 박막을 이용한 액정 패널의 박막 트랜지스터 기판 일부를 데이터 구동부 중심으로 도시한 등가 회로도이다. 도 1에 도시된 액정 패널은 화상 표시부(20)의 데이터 라인(DLm1 내지 DL(m+1)n)을 블록 순차적으로 구동하기 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 포함하여 내장된 데이터 구동부(10)를 구비한다.

화상 표시부(20)에는 게이트 라인(GLi, GLi+1)과 데이터 라인(DLm1 내지 DL(m+1)n)의 교차로 정의된 서브 화소 영역에 형성된 화소 전극(12)과, 화소 전극(12)을 독립적으로 구동하기 위한 박막 트랜지스터(TFT)를 구비한다. 게이트 라인(GLi, GLi+1)은 액정 패널에 내장된 게이트 구동부(미도시)에 의해 순차 구동된다. 데이터 라인(DLm1 내지 DL(m+1)n)은 게이트 라인(GLi, GLi+1) 각각이 구동되는 수평 기간마다 블록 순차적으로 구동되어 데이터 구동부(10)를 통해 공급된 데이터 신호를 충전한다. 박막 트랜지스터(TFT)는 게이트 라인(GLi, GLi+1)의 스캔 신호에 응답하여 데이터 라인(DLm1 내지 DL(m+1)n)의 데이터 신호를 화소 전극(12)에 충전하여 유지되게 한다.

데이터 구동부(10)는 화상 표시부(20)의 데이터 라인(DLm1 내지 DL(m+1)n)을 블록(PBm, PBm+1) 순차적으로 구동하면서 데이터 버스(B1 내지 Bn)를 통해 공급된 데이터 신호(D1 내지 Dn)를 공급한다. 구체적으로, 데이터 구동부(10)의 m번째 및 m+1번째 쉬프트 레지스터(SRm, SRm+1)는 순차적으로 샘플링 제어 신호를 공급한다. m번째 샘플링부(SBm)의 샘플링 스위치(SW1 내지 SWn)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 응답하여 n개의 데이터 버스(B1 내지 Bn)를 통해 공급된 n개의 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m번째 화소 블록(PBm)의 n개의 데이터 라인(DLm1 내지 DLmn) 각각에 충전한다. 이에 따라, m번째 화소 블록(PBm)에서 게이트 라인(GL)의 구동으로 턴-온된 박막 트랜지스터들(TFT)이 데이터 라인(DLm1 내지 DLmn)의 데이터 신호를 화소 전극(12)에 각각 충전한다. 이어서, m+1번째 쉬프트 레지스터(SRm+1)와 샘플링부(SBm+1)가 동일하게 구동되어 데이터 버스(B1 내지 Bn)로부터의 n개의 데이터 신호(D1 내지 Dn)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n) 각각에 충전한다. 이에 따라, m+1번째 화소 블록(PBm+1)에서 게이트 라인(GL)의 구동으로 턴-온된 박막 트랜지스터들(TFT)이 데이터 라인(DL(m+1)1 내지 DL(m+1)n)의 데이터 신호를 화소 전극(12)에 각각 충전한다.

그런데, m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n)에 데이터 신호가 충전될 때 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)과 접속된 화소 전극(12)에 충전된 데이터 신호가 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 충전된 데이터 신호의 간섭으로 변동하게 된다. 이는 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)과 접속된 화소 전극(12)과 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1) 사이에 형성된 기생 캐패시턴스(Cp)의 커플링 작용에서 기인한 것이다. 이로 인하여, 순차 구동되는 m번째 및 m+1번째 화소 블록(PBm, PBm+1) 사이에 경계선이 시인되는 불량이 발생하게 된 다.

따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위하여 안출된 것으로 블록 순차적으로 구동되는 화소 블록간의 경계선 불량을 방지할 수 있는 액정 패널의 데이터 구동 방법 및 장치를 제공하는데 목적이 있다.

이를 위하여, 본 발명에 따른 액정 패널의 데이터 구동 방법은 n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 포함하는 액정 패널의 데이터 구동 방법에서, 제1 데이터 블록에 데이터 신호를 인가하는 단계와; 상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지하는 단계와; 상기 제2 데이터 블록에 데이터 신호를 인가하는 단계를 포함한다.

상기 소정의 데이터 신호는 상기 제2 데이터 블록에 상기 데이터 신호를 인가하는 단계에서 상기 제2 데이터 블록의 첫번째 데이터 라인에 공급되는 데이터 신호와 동일하다.

상기 각 데이터 블록에 상기 데이터 신호를 인가하는 단계는 상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호와 상기 소정의 데이터 신호를 입력하는 단계와; 상기 각 데이터 블록에 해당하는 샘플링 제어 신호를 발생하는 단계와; 상 기 샘플링 제어 신호에 응답하여 상기 n개의 데이터 신호와 상기 소정의 데이터 신호를 샘플링하는 단계를 추가로 포함한다.

그리고, 본 발명에 따른 액정 패널의 데이터 구동 방법은 상기 다수의 데이터 블록을 순차 구동하는 방향을 결정하는 방향 선택 신호를 발생하는 단계를 추가로 포함한다. 또한, 상기 각 데이터 블록에 상기 데이터 신호를 인가하는 단계는 상기 방향 선택 신호에 따라 상기 소정의 데이터 신호가 프리차지 되어질 데이터 라인을 선택하는 단계를 추가로 포함한다. 상기 데이터 라인을 선택하는 단계는 상기 방향 선택 신호와 함께 상기 제1 및 제2 데이터 블록 각각의 샘플링 제어 신호를 이용하여 상기 소정의 데이터 신호가 프리차지 되어질 데이터 라인을 선택하는 단계를 포함한다. 상기 다수의 데이터 블록은 상기 방향 선택 신호에 따라 순방향 또는 역방향으로 블록 순차적으로 구동되고, 상기 제2 데이터 블록은 상기 제1 데이터 블록과 상기 순방향 또는 역방향으로 인접하게 된다.

본 발명에 따른 액정 패널의 데이터 구동 장치는 n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 포함하는 액정 패널과; 상기 액정 패널의 제1 데이터 블록에 데이터 신호를 인가할 때 상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지 하는 데이터 구동부를 구비한다.

상기 데이터 구동부는 상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호를 공급하는 n개의 데이터 버스 및 상기 소정의 데이터 신호를 공급하는 보조 데이터 버스와; 상기 각 데이터 블록에 해당되는 샘플링 제어 신호를 생성하여 공 급하는 다수의 쉬프트 레지스터와; 상기 샘플링 제어 신호 각각에 응답하여 상기 다수의 데이터 블록을 순차적으로 구동하면서 인접한 다음 블록의 첫번째 데이터 라인에 상기 소정의 데이터 신호를 프리차지하는 다수의 샘플링 스위치부를 추가로 구비한다.

상기 다수의 샘플링 스위치부 각각은 해당 샘플링 제어 신호에 응답하여 상기 n개의 데이터 버스를 해당 데이터 블록의 n개의 데이터 라인과 접속시키는 n개의 샘플링 스위치와; 상기 해당 샘플링 제어 신호에 응답하여 상기 보조 데이터 버스를 인접한 다음 블록의 첫번째 데이터 라인과 접속시키는 프리차지용 샘플링 스위치를 구비한다.

상기 다수의 쉬프트 레지스터는 방향 선택 신호에 따라 순방향 또는 역방향으로 구동된다. 상기 다수의 샘플링 스위치부 각각은 해당 샘플링 제어 신호에 응답하여 상기 n개의 데이터 버스를 해당 데이터 블록의 n개의 데이터 라인과 접속시키는 n개의 샘플링 스위치와; 상기 방향 선택 신호에 따라 상기 소정의 데이터 신호가 프리차지될 다음 블록의 데이터 라인을 선택하는 프리차지부를 구비한다. 상기 프리차지부는 상기 방향 선택 신호와 함께 상기 제1 및 제2 데이터 블록 각각의 샘플링 제어 신호를 이용하여 상기 소정의 데이터 신호가 프리차지될 데이터 라인을 선택한다.

상기 프리차지부는 상기 제2 데이터 블록에서 상기 제1 데이터 블록과 인접한 첫번째 데이터 라인과 접속된 제1 샘플링 스위치와; 상기 제1 데이터 블록에서 상기 제2 데이터 블록과 인접한 첫번째 데이터 라인과 접속된 제2 샘플링 스위치 와; 상기 제1 및 제2 데이터 블록 각각에 해당되는 제1 및 제2 샘플링 제어 신호와 상기 상기 방향 선택 신호를 이용하여 상기 제1 및 제2 샘플링 스위치 중 어느 하나를 상기 데이터 보조 버스와 접속시키는 프리차지 제어부를 구비한다.

상기 프리차지 제어부는 상기 제1 샘플링 제어 신호와 방향 선택 신호를 낸드(NAND) 연산하는 제1 낸드 연산기와; 상기 제1 낸드 연산기의 출력을 반전시켜 상기 제2 샘플링 스위치를 제어하는 제1 인버터와; 상기 방향 선택 신호를 반전시키는 제2 인버터와; 상기 제2 인버터를 통해 반전된 방향 선택 신호와 상기 제2 샘플링 제어 신호를 낸드 연산하는 제2 낸드 연산기와; 상기 제2 낸드 연산기의 출력을 반전시켜 상기 제1 샘플링 스위치를 제어하는 제3 인버터를 구비한다.

상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시예들을 첨부한 도 2 내지 도 4를 참조하여 상세히 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 액정 패널의 데이터 구동부가 내장된 박막 트랜지스터 기판의 일부를 도시한 등가 회로도이다.

도 2에 도시된 액정 패널은 화상 표시부(40)의 데이터 라인(DLm1 내지 DL(m+1)n)을 블록 순차적으로 구동하기 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 포함하여 내장된 데이터 구동부(30)를 구비한다.

화상 표시부(40)는 게이트 라인(GLi, GLi+1)과 데이터 라인(DLm1 내지 DL(m+1)n)의 교차로 정의된 서브 화소 영역에 형성된 화소 전극(42)과, 화소 전극 (42)을 독립적으로 구동하기 위한 박막 트랜지스터(TFT)를 구비한다. 게이트 라인(GLi, GLi+1)은 액정 패널에 내장된 게이트 구동부(미도시)에 의해 순차 구동된다. 데이터 라인(DLm1 내지 DL(m+1)n)은 게이트 라인(GLi, GLi+1)이 구동되는 각 수평 기간에서 블록(PBm, PBm+1) 순차적으로 구동되어 데이터 구동부(30)를 통해 공급된 데이터 신호를 충전한다. 박막 트랜지스터(TFT)는 게이트 라인(GLi, GLi+1)의 스캔 신호에 응답하여 블록(PBm, PBm+1) 순차적으로 데이터 라인(DLm1 내지 DL(m+1)n)에 공급된 데이터 신호를 화소 전극(12)에 충전하여 유지되게 한다.

특히, 화상 표시부(40)에서 m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호가 충전될 때 m번째 화소 블록(PBm)과 가장 인접한 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 프리차지된다. m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지된 전압은 다음의 m+1번째 화소 블록(PBm+1) 구동시 공급되어질 데이터 신호가 이용된다. 그리고, m번째 화소 블록(PBm)에 데이터를 충전한 다음 m+1번째 화소 블록(PBm+1)에 데이터를 충전하는 경우 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 공급된다. 이에 따라, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 m번째 화소 블록(PBm)의 데이터 충전시 프리차지된 전압을 그대로 유지하면서 전압 변화가 없으므로 인접한 m번째 화소 블록(PBm)의 화소 전극(42)에 주는 신호 간섭을 최소화할 수 있게 된다. 따라서, m+1번째 화소 블록(PBm+1)의 데이터 충전시 m번째 화소 블록(PBm)의 에지부에 위치하는 화소 전극(42)의 전압 변동을 방지함으로써 각 화 소 블록(PBm, PBm+1)간의 경계선 불량을 방지할 수 있게 된다.

이를 위하여, 데이터 구동부(30)는 각 화소 블록(PBm, PBm+1)에 공급되어질 n개의 데이터 신호(D1 내지 Dn)를 공급하는 n개의 데이터 버스(B1 내지 Bn)와, 다음 화소 블록의 첫번째 데이터 라인에 프리차지될 n+1번째 데이터 신호(Dn+1)를 공급하는 n+1번째 데이터 버스(Bn+1)를 구비한다. 그리고, 데이터 구동부(30)는 각 화소 블록(PBm, PBm+1)의 순차 구동을 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 구비한다.

구체적으로, 데이터 구동부(30)의 m번째 및 m+1번째 쉬프트 레지스터(SRm, SRm+1)는 순차적으로 샘플링 제어 신호를 공급한다. m번째 샘플링부(SBm)에 구성된 n+1개의 샘플링 스위치(SW1 내지 SWn+1)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m번째 화소 블록(PBm)의 n개의 데이터 라인(DLm1 내지 DLmn) 각각에 충전한다. 그리고, 제n+1 샘플링 스위치(SWn+1)는 n+1번째 데이터 버스(Bn+1)로부터 공급된 데이터 신호(n+1)를 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지 한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지된 전압은 다음의 m+1번째 화소 블록(PBm+1) 구동시 첫번째 데이터 라인(DL(m+1)1)에 공급되어질 데이터 신호가 이용된다.

이어서, m+1번째 샘플링부(SBm+1)에 구성된 n+1개의 샘플링 스위치(SW1 내지 SWn+1)는 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m+1번째 화소 블록(PBm)의 n개의 데이터 라인(DL(m+1)1 내지 DL(m+1)n) 각각에 충전하고, 제n+1 샘플링 스위치(SWn+1)는 n+1번째 데이터 버스(Bn+1)로부터 공급된 데이터 신호(n+1)를 다음 화소 블록(PBm+2)의 첫번째 데이터 라인(DL(m+2)1)에 프리차지한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 충전된다. 다시 말하여, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 및 m+1번째 화소 블록(PBm, PBm+1)의 구동시 동일한 데이터 신호가 충전된다. 이를 위하여, 데이터 구동부(30)의 데이터 버스(B1 내지 Bn+1)로 데이터를 공급하는 타이밍 컨트롤러(미도시)는 m번째 화소 블록(PBm)의 구동시 제n+1 데이터 버스(Bn+1)로 공급하는 프리차지용 데이터 신호(Dn+1)로 그 다음 m+1번째 화소 블록(PBm+1)의 구동시 제1 데이터 버스(B1)를 통해 공급되어질 첫번째 데이터 신호(D1)를 공급하게 된다. 이에 따라, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 m번째 화소 블록(PBm)의 구동시 프리차지된 전압을 그대로 유지하여 전압 변화가 없음에 따라 인접한 m번째 화소 블록(PBm)의 화소 전극(42)에 주는 신호 간섭을 최소화할 수 있게 된다. 따라서, m+1번째 화소 블록(PBm+1)의 데이터 충전시 m번째 화소 블록(PBm)의 에지부에 위치하는 화소 전극(42)의 전압 변동을 방지하여 경계선 불량을 방지할 수 있게 된다.

한편, m+1번째 화소 블록(PBm+1)이 액정 패널(20)의 마지막 화소 블록인 경우 이를 구동하기 위한 m+1번째 샘플링부(SBm+1)는 n개의 샘플링 스위치(SW1 내지 SWn)만 구비하고 n+1번째 샘플링 스위치(SWn+1)를 구비하지 않는다.

도 3은 본 발명의 다른 실시예에 따른 액정 패널의 데이터 구동부가 내장된 박막 트랜지스터 기판의 일부를 도시한 등가 회로도이다.

도 3에 도시된 액정 패널의 데이터 구동부(50)는 도 2에 도시된 데이터 구동부(30)와 대비하여 양방향으로 순차 구동되는 쉬프트 레지스터(SRm, SRm+1)를 이용하고 양방향 구동에 대응하여 프리차지될 데이터 라인을 선택하는 프리차지부(80)를 추가로 구비한 것을 제외하고는 동일한 구성 요소들을 구비한다. 따라서, 중복된 구성 요소들에 대한 상세한 설명은 생략하기로 한다.

화상 표시부(40)의 데이터 라인(DLm1 내지 DL(m+1)n)은 게이트 라인(GLi, GLi+1)이 구동되는 각 수평 기간에서 블록(PBm, PBm+1) 순차적으로 구동되어 데이터 구동부(30)를 통해 공급된 데이터 신호를 충전한다. 박막 트랜지스터(TFT)는 게이트 라인(GLi, GLi+1)의 스캔 신호에 응답하여 블록(PBm, PBm+1) 순차적으로 데이터 라인(DLm1 내지 DL(m+1)n)에 공급된 데이터 신호를 화소 전극(12)에 충전하여 유지되게 한다.

특히, 화상 표시부(40)에서 m번째 및 m+1번째 화소 블록(PBm)은 순방향 또는 역방향으로 순차 구동된다. 먼저, 순방향으로 순차 구동되는 경우 m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호가 충전될 때 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 프리차지된다. 그리고, m+1번째 화 소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n)에 데이터가 충전될 때 그 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 공급된다. 반면에, 역방향으로 순차 구동되는 경우 m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1) 내지 DL(m+1)n)에 데이터 신호가 충전될 때 m+1번째 화소 블록(PBm+1)과 가장 인접한 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)이 프리차지된다. 그리고, m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호가 충전될 때 마지막 데이터 라인(DLmn)에는 m+1번째 화소 블록(PBm+1)의 구동시 프리차지된 전압과 동일한 데이터 신호가 공급된다. 이에 따라, 각 화소 블록(PBm, PBm+1)은 순방향 또는 역방향, 즉 양방향 구동시 현재 화소 블록과 가장 인접한 다음 화소 블록의 데이터 라인이 프리차지되게 함으로써 각 화소 블록의 에지부에 위치하는 화소 전극(42)의 전압 변동을 최소화하여 블록간의 경계선 불량을 방지할 수 있게 된다.

이를 위하여, 데이터 구동부(50)는 각 화소 블록(PBm, PBm+1)에 공급되어질 n개의 데이터 신호(D1 내지 Dn)를 공급하는 n개의 데이터 버스(B1 내지 Bn)와, 다음 화소 블록의 첫번째 데이터 라인에 프리차지될 보조 데이터 신호(Da)를 공급하는 보조 데이터 버스(Ba)를 구비한다. 그리고, 데이터 구동부(50)는 각 화소 블록(PBm, PBm+1)의 양방향 순차 구동을 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 구비한다. 특히, 데이터 구동부(50)는 샘플링부(SBm, SBm+1) 사이에 위치하여 쉬프트 레지스터(SRm, SRm+1)의 구동 방향, 즉 방향 선택 신호(DS)에 따라 프리차지될 데이터 라인을 선택하는 프리차지부(80)를 더 구비한다. 프리차 지부(80)는 쉬프트 레지스터(SRm, SRm+1)의 샘플링 제어 신호와 방향 선택 신호(DS)를 이용한 프리차지 제어부(70)의 제어에 따라 제어되는 순방향 샘플링 스위치(SWf) 및 역방향 샘플링 스위치(SWb)를 구비한다.

구체적으로, 데이터 구동부(50)의 m번째 및 m+1번째 쉬프트 레지스터(SRm, SRm+1)는 방향 선택 신호(DS)에 응답하여 순방향 또는 역방향으로 샘플링 제어 신호를 순차 공급한다. 순방향으로 구동되는 경우 m번째 샘플링부(SBm)에 구성된 n개의 샘플링 스위치(SW1 내지 SWn)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 또한, m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호 및 방향 선택 신호(DS)에 의해 프리차지 제어부(80)에서 순방향 샘플링 스위치(SWf)가 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m번째 화소 블록(PBm)의 n개의 데이터 라인(DLm1 내지 DLmn) 각각에 충전한다. 그리고, 순방향 샘플링 스위치(SWf)는 보조 데이터 버스(Ba)로부터 공급된 보조 데이터 신호(Da)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지 한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지된 보조 데이터 신호(Da)는 다음의 m+1번째 화소 블록(PBm+1) 구동시 첫번째 데이터 라인(DL(m+1)1)에 공급되어질 데이터 신호가 이용된다. 이어서, m+1번째 샘플링부(SBm+1)가 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호에 의해 구동되어 m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n)에 데이터 신호(D1 내지 Dn) 각각을 충전한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 충전된다.

이와 달리, 역방향으로 구동되는 경우 순방향으로 구동되는 경우 m+1번째 샘플링부(SBm+1)에 구성된 n개의 샘플링 스위치(SW1 내지 SWn)는 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 또한, m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호 및 방향 선택 신호(DS)에 의해 프리차지 제어부(80)에서 역방향 샘플링 스위치(SWb)가 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m+1번째 화소 블록(PBm+1)의 n개의 데이터 라인(DL(m+1)1 내지 DL(m+1)n) 각각에 충전한다. 그리고, 역방향 샘플링 스위치(SWb)는 보조 데이터 버스(Ba)로부터 공급된 보조 데이터 신호(Da)를 샘플링하여 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)에 프리차지 한다. 이때, m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)에 프리차지된 보조 데이터 신호(Da)는 다음의 m번째 화소 블록(PBm) 구동시 마지막 데이터 라인(DLmn)에 공급되어질 데이터 신호가 이용된다. 이어서, m번째 샘플링부(SBm)가 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 의해 구동되어 m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호(D1 내지 Dn) 각각을 충전한다. 이때, m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)에는 m+1번째 화소 블록(PBm+1)의 구동시 프리차지된 전압과 동일한 데이터 신호가 충전된다.

이와 같이, 본 발명에 따른 액정 패널의 구동부는 순방향 또는 역방향, 즉 양방향 구동시에도 현재 화소 블록과 가장 인접한 다음 화소 블록의 데이터 라인이 프리차지되게 함으로써 각 화소 블록의 에지부에 위치하는 화소 전극의 전압 변동을 최소화하여 블록간의 경계선 불량을 방지할 수 있게 된다.

도 4는 도 3에 도시된 프리차지부(80)의 상세 회로를 도시한 것이다.

도 4에 도시된 프리차지부(80)는 보조 데이터 버스(Ba)와 공통 접속된 순방향 샘플링 스위치(SWf) 및 역방향 샘플링 스위치(SWb)와, 역방향 및 순방향 샘플링 스위치(SWb, SWf)를 각각 제어하는 프리차지 제어부(70)를 구비한다.

순방향 샘플링 스위치(SWf)는 순방향 구동시 프리차지 제어부(70)의 제어에 응답하여 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 제1 데이터 라인(DL(m+1)1)에 프리차지한다. 역방향 샘플링 스위치(SWb)는 역방향 구동시 프리차지 제어부(70)의 제어에 응답하여 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m번째 화소 블록(PBm)의 제n 데이터 라인(DLmn)에 프리차지한다.

프리차지 제어부(70)는 m번째 및 m+1번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호와, 방향 선택 신호(DS)의 논리 연산으로 역방향 및 순방향 샘플링 스위치(SWb, SWf)를 각각 제어한다. 구체적으로, 프리차지 제어부(70)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호와 방향 선택 신호(DS)를 낸드(NAND) 연산하는 제1 낸드 연산기(22)와, 제1 낸드 연산기(22)의 출력을 반전시켜 순방향 샘플링 스위치(SWf)로 공급하는 제1 인버터(24)와, 제2 인버터(26)을 통해 반전된 방향 선택 신호(DS)와 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호를 낸드 연산하는 제2 낸드 연산기(28)과, 제2 낸드 연산기(28)의 출력을 반전시켜 역방향 샘플링 스위치(SWb)로 공급하는 제3 인버터(30)를 구비한다.

먼저, m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호와 방향 선택 신호(DS)가 모두 하이 논리인 순방향 구동을 나타내는 경우 제1 낸드 연산기(22)를 통해 출력된 로우 논리가 제1 인버터(24)를 통해 하이 논리로 반전되어 순방향 샘플링 스위치(SWf)를 턴-온시키게 된다. 이에 따라, 턴-온된 순방향 샘플링 스위치(SWf)는 m번째 샘플링부(SBm)와 함께 턴-온되어 m번째 화소 블록(PBm)이 구동될 때 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 제1 데이터 라인(DL(m+1)1)에 프리차지한다.

반면에, m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호는 하이 논리이고 방향 선택 신호(DS)는 로우 논리인 역방향 구동을 나타내는 경우 제2 낸드 연산기(28)에는 제2 인버터(26)에 의해 하이 논리로 반전된 방향 선택 신호(DS)와 하이 논리의 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호가 입력된다. 이에 따라, 제2 낸드 연산기(28)를 통해 출력된 로우 논리가 제3 인버터(30)를 통해 하이 논리로 반전되어 역방향 샘플링 스위치(SWb)를 턴-온 시키게 된다. 따라서, 턴-온된 역방향 샘플링 스위치(SWb)는 m+1번째 샘플링부(SBm+1)와 함께 턴-온되어 m+1번째 화소 블록(PBm+1)이 구동될 때 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m번째 화소 블록(PBm)의 제n 데이터 라인(DLmn)에 프리차지한다.

상술한 바와 같이, 본 발명에 따른 액정 패널의 데이터 구동 방법 및 장치는 각 화소 블록의 구동시 다음 화소 블록에서 현재 화소 블록과 가장 인접한 데이터 라인에 해당 데이터 신호를 프리차지 시키고, 다음 화소 블록의 구동시 프리차지된 전압과 동일한 데이터를 재충전시킴으로써 각 화소 블록의 에지부에 위치하는 화소 전극의 전압 변동을 최소화할 수 있다. 또한, 본 발명에 따른 액정 패널의 데이터 구동 방법 및 장치는 양방향 구동시에도 구동 방향에 따라 현재 화소 블록과 가장 인접한 다음 화소 블록의 데이터 라인이 프리차지되게 함으로써 각 화소 블록의 에지부에 위치하는 화소 전극의 전압 변동을 최소화할 수 있게 된다. 따라서, 본 발명에 따른 액정 패널의 데이터 구동 방법 및 장치는 화소 블록간의 신호 간섭으로 인한 블록 경계선 불량을 방지할 수 있게 된다.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 포함하는 액정 패널의 데이터 구동 방법에 있어서,

제1 데이터 블록에 데이터 신호를 인가하는 단계와;

상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지하는 단계와;

상기 제2 데이터 블록에 데이터 신호를 인가하는 단계를 포함하는 것을 특징으로 하는 액정 패널의 데이터 구동 방법.
제 1 항에 있어서,

상기 소정의 데이터 신호는

상기 제2 데이터 블록에 상기 데이터 신호를 인가하는 단계에서 상기 제2 데이터 블록의 첫번째 데이터 라인에 공급되는 데이터 신호와 동일한 것을 특징으로 하는 액정 패널의 데이터 구동 방법.
제 1 항에 있어서,

상기 각 데이터 블록에 상기 데이터 신호를 인가하는 단계는

상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호와 상기 소정의 데이터 신호를 입력하는 단계와;

상기 각 데이터 블록에 해당하는 샘플링 제어 신호를 발생하는 단계와;

상기 샘플링 제어 신호에 응답하여 상기 n개의 데이터 신호와 상기 소정의 데이터 신호를 샘플링하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 패널의 데이터 구동 방법.
제 1 항에 있어서,

상기 다수의 데이터 블록을 순차 구동하는 방향을 결정하는 방향 선택 신호를 발생하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 패널의 데이터 구동 방법.
제 4 항에 있어서,

상기 각 데이터 블록에 상기 데이터 신호를 인가하는 단계는

상기 방향 선택 신호에 따라 상기 소정의 데이터 신호가 프리차지 되어질 데이터 라인을 선택하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 패널의 데이터 구동 방법.
제 5 항에 있어서,

상기 데이터 라인을 선택하는 단계는

상기 방향 선택 신호와 함께 상기 제1 및 제2 데이터 블록 각각의 샘플링 제어 신호를 이용하여 상기 소정의 데이터 신호가 프리차지 되어질 데이터 라인을 선 택하는 단계를 포함하는 것을 특징으로 하는 액정 패널의 데이터 구동 방법.
제 6 항에 있어서,

상기 다수의 데이터 블록은 상기 방향 선택 신호에 따라 순방향 또는 역방향으로 블록 순차적으로 구동되고,

상기 제2 데이터 블록은 상기 제1 데이터 블록과 상기 순방향 또는 역방향으로 인접한 것을 특징으로 하는 액정 패널의 데이터 구동 방법.
n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 포함하는 액정 패널과;

상기 액정 패널의 제1 데이터 블록에 데이터 신호를 인가할 때 상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지 하는 데이터 구동부를 구비하는 것을 특징으로 하는 액정 패널의 데이터 구동 장치.
제 8 항에 있어서,

상기 소정의 데이터 신호는

상기 제2 데이터 블록에 데이터 신호를 인가할 때 상기 제2 데이터 블록의 첫번째 데이터 라인에 공급되는 데이터 신호와 동일한 것을 특징으로 하는 액정 패널의 데이터 구동 장치.
제 8 항에 있어서,

상기 데이터 구동부는

상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호를 공급하는 n개의 데이터 버스 및 상기 소정의 데이터 신호를 공급하는 보조 데이터 버스와;

상기 각 데이터 블록에 해당되는 샘플링 제어 신호를 생성하여 공급하는 다수의 쉬프트 레지스터와;

상기 샘플링 제어 신호 각각에 응답하여 상기 다수의 데이터 블록을 순차적으로 구동하면서 인접한 다음 블록의 첫번째 데이터 라인에 상기 소정의 데이터 신호를 프리차지하는 다수의 샘플링 스위치부를 추가로 구비하는 것을 특징으로 하는 액정 패널의 구동 장치.
제 10 항에 있어서,

상기 다수의 샘플링 스위치부 각각은

해당 샘플링 제어 신호에 응답하여 상기 n개의 데이터 버스를 해당 데이터 블록의 n개의 데이터 라인과 접속시키는 n개의 샘플링 스위치와;

상기 해당 샘플링 제어 신호에 응답하여 상기 보조 데이터 버스를 인접한 다음 블록의 첫번째 데이터 라인과 접속시키는 프리차지용 샘플링 스위치를 구비하는 것을 특징으로 하는 액정 패널의 데이터 구동 장치.
제 10 항에 있어서,

상기 다수의 쉬프트 레지스터는 방향 선택 신호에 따라 순방향 또는 역방향으로 구동되는 것을 특징으로 하는 액정 패널의 구동 장치.
제 12 항에 있어서,

상기 다수의 샘플링 스위치부 각각은

해당 샘플링 제어 신호에 응답하여 상기 n개의 데이터 버스를 해당 데이터 블록의 n개의 데이터 라인과 접속시키는 n개의 샘플링 스위치와;

상기 방향 선택 신호에 따라 상기 소정의 데이터 신호가 프리차지될 다음 블록의 데이터 라인을 선택하는 프리차지부를 구비하는 것을 특징으로 하는 액정 패널의 데이터 구동 장치.
제 13 항에 있어서,

상기 프리차지부는 상기 방향 선택 신호와 함께 상기 제1 및 제2 데이터 블록 각각의 샘플링 제어 신호를 이용하여 상기 소정의 데이터 신호가 프리차지될 데이터 라인을 선택하는 것을 특징으로 하는 액정 패널의 데이터 구동 장치.
제 14 항에 있어서,

상기 프리차지부는

상기 제2 데이터 블록에서 상기 제1 데이터 블록과 인접한 첫번째 데이터 라 인과 접속된 제1 샘플링 스위치와;

상기 제1 데이터 블록에서 상기 제2 데이터 블록과 인접한 첫번째 데이터 라인과 접속된 제2 샘플링 스위치와;

상기 제1 및 제2 데이터 블록 각각에 해당되는 제1 및 제2 샘플링 제어 신호와 상기 상기 방향 선택 신호를 이용하여 상기 제1 및 제2 샘플링 스위치 중 어느 하나를 상기 데이터 보조 버스와 접속시키는 프리차지 제어부를 구비하는 것을 특징으로 하는 액정 패널의 데이터 구동 장치.
제 15 항에 있어서,

상기 프리차지 제어부는

상기 제1 샘플링 제어 신호와 방향 선택 신호를 낸드(NAND) 연산하는 제1 낸드 연산기와;

상기 제1 낸드 연산기의 출력을 반전시켜 상기 제2 샘플링 스위치를 제어하는 제1 인버터와;

상기 방향 선택 신호를 반전시키는 제2 인버터와;

상기 제2 인버터를 통해 반전된 방향 선택 신호와 상기 제2 샘플링 제어 신호를 낸드 연산하는 제2 낸드 연산기와;

상기 제2 낸드 연산기의 출력을 반전시켜 상기 제1 샘플링 스위치를 제어하는 제3 인버터를 구비하는 것을 특징으로 하는 액정 패널의 데이터 구동 장치.