JP3532515B2 - アクティブマトリクス基板 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、液晶表示装置など
に用いられるアクティブマトリクス基板に関するもので
ある。 【０００２】 【従来の技術】従来、液晶表示装置などに用いられるア
クティブマトリクス基板においては、画素に表示信号を
供給する信号線、および画素ごとに設けられたスイッチ
ング素子を駆動する走査線を有し、これらを駆動するた
めに信号線および走査線の本数と同数の出力端をもつよ
うに外部駆動回路を装着している。しかし、外部回路の
点数を減らし、また実装にかかるコストを低減するため
に、ＩＣの数を半分や３分の１に減らし、これを分岐し
て信号線スイッチング素子によって選択して信号供給す
る方法が考えられる。具体的には信号線の端部にそれぞ
れ信号線スイッチング素子を設け、これら素子の他端は
外部回路を装着するための信号入力部と電気的に接続さ
れており、信号入力部と上記スイッチング素子の間には
信号線分岐部が設けられている。信号線スイッチング素
子の制御端には素子の導通・非導通を切り替える制御配
線が複数のブロック毎に共通に接続されており、時分割
で信号線に信号を供給できるようになっている。このよ
うな構造は例えば特開平８−２３４２３７号公報に開示
されており、上記効果に加えて駆動回路の単辺実装が容
易であるなどの効果も記載されている。ちなみにこの引
例では走査線はブロック毎に選択されるのに対し、信号
線は隣接ラインをスイッチング素子で切り替える例が記
載されているが、信号線をブロック毎としても効果は同
様であり、かえって駆動回路の構成を単純にすることが
できる。 【０００３】 【発明が解決しようとする課題】上記構造には、信号線
と画素電極の寄生容量によってブロック切り替え時に、
ブロックの境目に当たる信号線および画素が揺動を受
け、境界線が視認されるという問題点があった。この原
理を図７および図８によって説明する。 【０００４】ここでは画面全体を黒表示するために、信
号線駆動回路１の出力端ｓ₁ 〜ｓ₄から最大振幅の信号
が供給されている場合を例に説明する。ある走査線ｇ₁
が選択されている間に、信号線スイッチング素子（ＳＷ
ａ等）を導通させるために制御配線ＳＷ₁ およびＳＷ₂
に順に信号が送られる。まずＳＷ₁ の選択により信号線
スイッチング素子ＳＷａ、ＳＷｂが導通する。これによ
り信号線駆動回路１からの信号が信号線ａ、ｂに供給さ
れる。走査線ｇ₁ が選択されているため、これらは画素
Ａ₁ 、Ｂ₁ にそれぞれ書き込まれる。このときＳＷ₂ は
選択されていないため信号線ｃ、ｄには信号は供給され
ない。次にＳＷ₁ が非選択になりＳＷａ、ＳＷｂが非導
通となるため、信号線ａ、ｂおよび画素Ａ₁ 、Ｂ₁ は保
持の状態となる。そしてＳＷ₂ が選択され信号線スイッ
チング素子ＳＷｃ、ＳＷｄが導通状態となると、信号線
駆動回路１からの信号が信号線ｃ、ｄに供給され、走査
線ｇ₁ が選択中であるため、これらは画素Ｃ₁ 、Ｄ₁ に
それぞれ書き込まれる。 【０００５】今画面全体を黒表示した場合を例にとって
いるため、信号線ａ〜ｄには同一信号が供給されている
が、通常はＳＷ₁ の選択とＳＷ₂ の選択の間に信号線駆
動回路１からの信号は切り替えられる。 【０００６】ところで、画素電極と信号線の間には寄生
容量Ｃｓｄが存在する。図７には画素Ｂ２部分のみのＣ
ｓｄを記しているが、それぞれの信号線には信号線にそ
った画素の数だけのＣｓｄが付加されているため、実際
には信号線全体の静電容量とくらべて無視できないだけ
の容量が存在することになる。ここで、ＳＷ₁ が非選択
の状態でＳＷ₂ が選択されたとき、図８に示すように信
号線ｃの電位が極性反転する。信号線ｂは画素電極（Ｂ
２をはじめとして信号線方向の複数画素）を介して信号
線ｃと容量結合しており、しかもＳＷ₁ は非選択である
ため、信号線ｃの極性反転によって信号線ｂは少なから
ず電位が突き上げられる。しかもこのとき走査線ｇ₁ は
選択された状態であるため、この突き上げられた電位が
画素Ｂ₁に供給され、この状態のまま走査線ｇ₁ が非選
択に切り替わる。 【０００７】このような動作がすべての走査線において
もたらされるため、画面全体の表示のうちで信号線ｂに
相当する１ライン分だけが他の画素よりも高い電圧が供
給された形となり、より黒いラインとして視認されるこ
とになるという問題が生じてしまう。 【０００８】ちなみにＳＷ₂ が非選択でＳＷ₁ が選択さ
れた瞬間にも同様の突き上げは発生するが、走査線ｇ₁
の選択中において次のタイミングでＳＷ₂ が選択されて
正しい電位に書き換えられるため、画素Ｃ₁ に関しては
表示上問題は生じない。また走査線ｇ₁ の非導通時のＣ
ｓｄによる揺動は画素と容量結合する信号線によって違
いがあるが、表示期間全体の実効値としては差がなく、
問題を生じない。 【０００９】ここでは簡単のため２ブロックにわけての
駆動について記載したが、たとえば画面全体を４ブロッ
クにわけて駆動している場合は、それぞれのブロックの
境目に、あわせて３本の黒いラインが視認されるという
問題となる。 【００１０】 【課題を解決するための手段】上記の課題を解決するた
め、本発明のアクティブマトリクス基板は、複数の画素
電極のそれぞれに接続される画素スイッチング素子と、
上記画素スイッチング素子を駆動する複数の走査線と、
上記画素スイッチング素子を介してデータ信号を上記画
素電極に印加する複数の信号線と、上記信号線に上記デ
ータ信号を供給して信号線の電圧を極性反転させる信号
入力部とを備え、一水平期間内で上記データ信号が供給
される時期によって上記信号線がブロック分けされてお
り、上記信号入力部からのデータ信号を上記各ブロック
へ分岐させる信号線分岐部と、導通・非導通を切り替え
られることによって上記信号線分岐部から上記各信号線
へのデータ信号の供給をオンオフする信号線スイッチン
グ素子と、上記ブロックごとに設けられ、上記信号線ス
イッチング素子に導通信号を供給して、上記信号線スイ
ッチング素子の導通・非導通を、上記データ信号の供給
時期に従って上記ブロックごとに切り替える制御配線と
を有するアクティブマトリクス基板において、少なくと
も２つの互いに隣接したブロックの少なくとも一方につ
いて、一水平期間内で自ブロックの制御配線よりも隣接
ブロックの制御配線のほうが先に上記データ信号を供給
されるブロックについて、隣接ブロックとの境界線上の
自ブロック内の信号線が、自ブロックの上記制御配線と
は異なる別の補助制御配線により補助導通信号の供給を
受けて制御される、自ブロックの上記制御配線により制
御される上記信号線スイッチング素子とは異なる別の補
助信号線スイッチング素子によって、一水平期間内で上
記隣接ブロックへのデータ信号供給終了より前に、予行
として、自ブロックの信号線の電圧を極性反転させる予
行極性反転信号の供給を受けることを特徴としている。 【００１１】上記の構成により、隣接ブロックとの境界
線上の自ブロック内の信号線が、補助信号線スイッチン
グ素子によって、予行として、自ブロックの信号線の電
圧を極性反転する。 【００１２】したがって、信号線を予め極性反転させる
ことができるため、上記のように境界線上の画素が電位
の揺動を受けた状態で書き込まれて、それが表示期間に
わたって保持されるという現象がおこらない。それゆ
え、ブロックの境目に周辺と同じ電位を供給したにもか
かわらず周辺とは表示状態が異なるという不具合を軽減
することができる。 【００１３】また、予め決定された選択順序にしたがっ
て各ブロックに導通信号が供給され、このときに表示上
不具合が生じる信号線のみに別の信号線スイッチング素
子を設ける構造である。それゆえ、不要な信号線スイッ
チング素子を設けない分、信号線スイッチング素子の形
成領域を大きくとることができる。また、別の信号線ス
イッチング素子の制御配線はブロック間に各１本でよ
い。それゆえ、制御信号も余計に生成しなくてよく、配
線の形成もレイアウトしやすくなる。 【００１４】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、少なくとも２つの互いに隣接
したブロックでブロックの境界線上にある両方の信号線
が、上記各補助信号線スイッチング素子を介して互いに
同一の上記予行極性反転信号の供給を受けており、一水
平期間内で、上記隣接ブロックのうち、データ信号供給
開始が早いほうのブロックの信号線へのデータ信号供給
開始までに、上記予行極性反転信号の供給が終了するこ
とを特徴としている。 【００１５】上記の構成により、例えば境界線上の両方
の信号線に接続された補助反転データ供給線等によっ
て、同一の上記予行極性反転信号が境界線上の両方の信
号線に供給されており、一水平期間内で、上記隣接ブロ
ックのうち、データ信号供給開始が早いほうのブロック
の信号線へのデータ信号供給開始までに、上記予行極性
反転信号の供給が終了する。したがって、この表示装置
が画像の左右反転機能を備えている場合、すなわち画像
データのスキャニングが左右どちらからも行われ、制御
配線の選択順序が入れ替わることがある場合に、どちら
のブロックが先にデータ信号の供給を受けても、データ
信号の供給による極性反転期間と予行の極性反転期間と
が重ならない。それゆえ、上記の構成による効果に加え
て、補助信号線スイッチング素子が境目の双方の信号線
に設置されていることによってこの表示装置が画像の左
右反転機能を備えている場合、すなわち画像データのス
キャニングが左右どちらからも行われ、制御配線の選択
順序が入れ替わることがある場合でも、上記のように、
ブロックの境目に周辺と同じ電位を供給したにもかかわ
らず周辺とは表示状態が異なるという不具合を軽減する
ことができる。 【００１６】また、このような接続の仕方によると、補
助制御配線および予行極性反転信号を供給する線（補助
反転データ供給線）を共通にすることができるので、配
線形成領域の無駄がない。 【００１７】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される他ブロックの制御配線であることを特徴とし
ている。 【００１８】上記の構成により、上記補助制御配線は、
水平期間において自ブロックの制御配線よりも先に導通
信号を供給される他ブロックの制御配線である。したが
って、制御配線が補助制御配線を兼用できる。それゆ
え、上記の構成による効果に加えて、外部で特殊な制御
信号を生成してこれを別の信号線スイッチング素子に供
給する必要がなく、制御信号生成にかかる外部回路の煩
雑化や制御配線のレイアウト上の問題点も生じない。 【００１９】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される、隣接ブロックの制御配線であることを特徴
としている。 【００２０】上記の構成により、上記補助制御配線は、
水平期間において自ブロックの制御配線よりも先に導通
信号を供給される、隣接ブロックの制御配線である。し
たがって、補助制御配線と、隣接ブロックの制御配線と
を兼用することができる。それゆえ、上記の構成による
効果に加えて、別の信号線スイッチング素子の制御配線
は隣接ブロックの制御配線を少しの距離だけ延伸するの
みで済むため、パターンの配置が極めて容易である。 【００２１】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、自ブ
ロックの制御配線により制御される上記信号線スイッチ
ング素子の、信号線と接続されていないほうの端子が接
続されているのと同一の信号入力部に電気的に接続され
ていることを特徴としている。 【００２２】上記の構成により、上記補助信号線スイッ
チング素子の、信号線と接続されていないほうの端子
は、自ブロックの制御配線により制御される上記信号線
スイッチング素子の、信号線と接続されていないほうの
端子が接続されているのと同一の信号入力部に電気的に
接続されている。言い換えれば、予行極性反転信号を上
記補助信号線スイッチング素子に供給する供給元（補助
反転データ供給線）が、自ブロックの制御配線により制
御される上記信号線スイッチング素子に接続されている
上記信号入力部である。したがって、信号入力部から自
ブロックに入力されるデータ信号が自ブロックの予行極
性反転信号の役目を兼用することができる。それゆえ、
上記の構成による効果に加えて、上記別の信号線スイッ
チング素子の他端への信号入力部を設けなくてすむた
め、構造が簡単である。 【００２３】また、信号線スイッチング素子の入出力を
並列接続して、制御配線のみを別途接続するのみである
ため、スペース的にも設けやすい。 【００２４】また、信号入力部は別のブロックの信号が
供給されている状態にあるため、すでに極性反転してお
り、別途設ける場合のように、極性反転信号をわざわざ
生成して供給する必要がなく、信号入力にかかる部品点
数の増加も防ぐことができる。 【００２５】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、ブロ
ックをまたいだ隣接する信号線に接続された信号線スイ
ッチング素子の、信号線と接続されていないほうの端子
が接続されているのと同一の信号入力部に電気的に接続
されていることを特徴としている。 【００２６】上記の構成により、上記補助信号線スイッ
チング素子の、信号線と接続されていないほうの端子
は、ブロックをまたいだ隣接する信号線に接続された信
号線スイッチング素子の、信号線と接続されていないほ
うの端子が接続されているのと同一の信号入力部に電気
的に接続されている。言い換えれば、予行極性反転信号
を上記補助信号線スイッチング素子に供給する供給元
（補助反転データ供給線）が、ブロックをまたいだ隣接
する信号線に接続された上記信号線スイッチング素子に
接続されている上記信号入力部である。したがって、信
号入力部から隣接ブロックに入力されるデータ信号が自
ブロックの予行極性反転信号の役目を兼用することがで
きる。それゆえ、上記の構成による効果に加えて、予め
供給される信号レベルが隣接ラインの正規の表示信号で
あるため当該信号線の正規の表示信号と同一または類似
であることが多く、黒線化といった問題はさらに生じに
くくなる。仮に生じる場合には、隣接ライン間で信号が
異なる場合、すなわち表示状態の切り替わる境目に相当
するので、視認されにくく問題にならない。 【００２７】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、上記
信号線に接続された画素電極と同色を表示すべき画素に
データ信号を供給し、かつ隣接ブロックにあって上記信
号線に最も近くに位置する別の信号線に接続された信号
線スイッチング素子の、信号線と接続されていないほう
の端子が接続されているのと同一の信号入力部に電気的
に接続されていることを特徴としている。 【００２８】上記の構成により、上記補助信号線スイッ
チング素子の、信号線と接続されていないほうの端子
は、上記信号線に接続された画素電極と同色を表示すべ
き画素にデータ信号を供給し、かつ隣接ブロックにあっ
て上記信号線に最も近くに位置する別の信号線に接続さ
れた信号線スイッチング素子の、信号線と接続されてい
ないほうの端子が接続されているのと同一の信号入力部
に電気的に接続されている。言い換えれば、予行極性反
転信号を上記補助信号線スイッチング素子に供給する供
給元（補助反転データ供給線）が、上記信号線に接続さ
れた画素電極と同色を表示すべき画素にデータ信号を供
給し、かつ隣接ブロックにあって上記信号線に最も近く
に位置する別の信号線に接続された上記信号線スイッチ
ング素子に接続されている上記信号入力部である。した
がって、信号入力部から隣接ブロックに入力される同じ
色のデータ信号が自ブロックの予行極性反転信号の役目
を兼用することができる。それゆえ、上記の構成による
効果に加えて、予め供給される信号レベルが隣接ライン
の同一色の正規の表示信号であるため当該信号線の正規
の表示信号と同一または類似であることがさらに多く、
黒線化といった問題はさらに生じにくくなる。仮に生じ
る場合には、隣接ライン間で信号が異なる場合、すなわ
ち表示状態の切り替わる境目に相当するので、視認され
にくく問題にならない。 【００２９】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記信号線スイッチング素子
は、上記補助信号線スイッチング素子より、導通時に低
抵抗であることを特徴としている。 【００３０】上記の構成により、上記信号線スイッチン
グ素子は、上記補助信号線スイッチング素子より、導通
時に低抵抗である。予め極性反転させるための補助信号
線スイッチング素子は、十分に充電するに足るほどのド
ライブ能力を持つ必要がなく、ある程度極性反転すれば
よいだけである。したがって、予め極性反転させるため
の補助信号線スイッチング素子を、正規の極性反転信号
を供給する信号線スイッチング素子と同一の大きさでし
かも十分抵抗が小さくなるように大きく形成する必要が
ない。それゆえ、上記の構成による効果に加えて、補助
信号線スイッチング素子を空間的に配置しやすい。 【００３１】また、信号線は、予行の極性反転側とは高
抵抗で接続されているのに対し、正規の書き込み側とは
低抵抗で接続されているため、万一、予行の極性反転側
の信号線にノイズなどが混入しても、正規側は影響を受
けることなく信号入力部からの出力信号を得ることがで
きる。このため、表示上の安定度が向上する。 【００３２】また、信号入力部側からみた負荷も、同一
の信号線スイッチング素子で接続されている場合は複数
倍となり、しかも逆極性であるため信号入力部側が揺動
をうけやすく、信号入力部側のドライブＩＣ等のドライ
ブ能力によっては正しく出力されなかったり、ラッチア
ップが生じての信号入力部側の動作不良を生じかねない
が、本構造では同一瞬間での信号入力部側の見かけ上の
負荷は上記の場合より小さく、これらの問題点が解決さ
れる。 【００３３】 【発明の実施の形態】〔参考の形態１〕 本発明の参考の一形態について図１および図２に基づい
て説明すれば、以下の通りである。 【００３４】本参考の形態に係るアクティブマトリクス
基板は、走査線、信号線、画素電極を有し、アクティブ
マトリクス方式で表示駆動される表示装置としての液晶
表示装置であり、特に電位の揺動による表示晶位の低下
を防止するのに有効である。その等価回路を図１を参照
しながら説明する。 【００３５】画素電極には、それぞれデータ処理部とし
ての画素Ａ₁ 、Ｂ₁ 、…が設けられるとともに、図示し
ないＴＦＴ（薄膜トランジスタ）等の画素スイッチング
素子が接続されている。これらの画素は液晶で構成さ
れ、これらによって液晶パネルが構成され、この液晶パ
ネルにて画像を表示する液晶表示装置が構成されてい
る。なお、実際には、図に示した以外にも同様に多くの
信号線およびそれらに対応するだけの各部材が設けられ
ているが、ここでは、説明の便宜上簡略化し、信号線
は、ｆ’、ｆ、ａ、ｂ、ｃ、ｄ、ｅ、ｅ’の８本のみを
示し、同様に、走査線は、ｇ₁ 、ｇ₂ の２本のみを示
す。 【００３６】信号線ｆ’、ｆ、ａ、ｂにより１つのブロ
ック（第１ブロックと称する）が構成されている。ま
た、信号線ｃ、ｄ、ｅ、ｅ’により別の１つのブロック
（第２ブロックと称する）が構成されている。本参考の
形態においてはこのように２ブロックの構成について説
明する。しかしこれに限定されない。すなわち、本参考
の形態では、従来例と同様に２ブロックの構成とする
が、より多いブロック数の場合も同様である。 【００３７】上記信号線ｆ’、ｆ、ａ、ｂ、ｃ、ｄ、
ｅ、ｅ’の端部に同図に示すように信号線スイッチング
素子（ＳＷａ、ＳＷｂ、ＳＷｃ、ＳＷｄ等）を設け、こ
れら素子の他端は、外部回路を装着するための信号入力
部としての信号線駆動回路１（ドライバＩＣ）と電気的
に接続されており、信号線駆動回路１と該信号線スイッ
チング素子の間には信号線分岐部７が設けられている。
信号線スイッチング素子はＣＭＯＳトランジスタで構成
でき、また場合によってはＮＭＯＳトランジスタで構成
することもある。また、信号線分岐部７は配線を枝分か
れさせることで構成できる。 【００３８】そして、これら信号線スイッチング素子
は、信号線駆動回路１の出力端から出ている出力線
ｓ₁ 、ｓ₂ 、ｓ₃ 、ｓ₄ と電気的にそれぞれ接続されて
いる。上記信号線スイッチング素子ＳＷａ等の制御端に
は、信号線スイッチング素子の導通・非導通を切り替え
る制御配線ＳＷ₁ およびＳＷ₂ が複数のブロック毎に共
通に接続されており、このように切り替えることによっ
て、表示信号として、信号線駆動回路１からの画像信号
（データ信号）を、時分割で信号線に供給するようにな
っている。 【００３９】つまり、信号線や走査線をブロックに分
け、信号線であればある走査線が選択されている間（走
査線の一選択期間、一水平期間）、また走査線であれば
一垂直期間を時分割して、データ信号や走査信号を各ブ
ロックに順次印加するように、信号の印加先のブロック
を時間と共に切り替えるようにしている。そのなかで、
本参考の形態では、信号線をブロックに分け、走査線の
一選択期間を時分割して、データ信号を各ブロックに順
次印加するように、信号の印加先のブロックを時間と共
に切り替えるようにしている。走査線をブロックに分け
た場合は、一垂直期間を時分割して、走査信号を各ブロ
ックに順次印加するように、信号の印加先のブロックを
時間と共に切り替えるようにすればよい。 【００４０】このようなブロック駆動を行う信号線駆動
回路１には、図示しないｎ個のサンプリング回路が設け
られている。ブロックの個数が上記の説明のように２個
であれば、信号線の本数はそれらの積であるため２ｎ本
となる。 【００４１】信号線駆動回路１内でシフトレジスタによ
りｎ個のサンプリングパルスが作られ、ｎ個のサンプリ
ング回路にそれぞれ順次供給される。データ信号は、信
号線駆動回路１に順次ｎ個が入力されるに従い、上記サ
ンプリングパルスの各タイミングでｎ個のサンプリング
回路へそれぞれ入力され、保持される。 【００４２】これらのデータ信号は、所定のコントロー
ル信号が示すタイミングで、各サンプリング回路から信
号線分岐部７を経て、信号線に接続されたすべての信号
線スイッチング素子の一端へ出力される。これは例えば
第１ブロック用のデータ信号である。 【００４３】それと同時に、その間に送られてくるデー
タ信号が、上記シフトレジスタにより作られる新たなサ
ンプリングパルスの各タイミングでｎ個のサンプリング
回路へそれぞれ入力され、保持される。これらのデータ
信号は、次の所定のタイミングで、各サンプリング回路
から信号線分岐部７を経て、信号線に接続されたすべて
の信号線スイッチング素子の一端へ出力される。これは
例えば第２ブロック用のデータ信号である。 【００４４】信号線駆動回路１から出力されたデータ信
号は、制御配線ＳＷ₁ やＳＷ₂ の導通信号のパルスがオ
ン（ハイ）の期間に限り、各信号線スイッチング素子
（ＳＷａなど）を通ることができ、該当する信号線に供
給される。したがって、１水平期間内において、図２に
示すように、まずは制御配線ＳＷ₁ のみをオンにして第
１ブロック（信号線ｂを含むブロック）のみにデータ信
号を供給し、それが完了した後、制御配線ＳＷ₂ のみを
オンにして第２ブロック（信号線ｃを含むブロック）の
みにデータ信号を供給する。このようにして信号線のブ
ロック駆動を行っている。 【００４５】上記制御配線ＳＷ₁ およびＳＷ₂ に供給さ
れて各制御配線から各信号線スイッチング素子に供給さ
れる導通信号（パルス）は、例えば以下のようにして供
給される。すなわち、ＰＬＬ（phase-locked loop ）発
振器でクロックＣＬＫを生成する。このクロックＣＬＫ
および、画像信号に同期した水平同期信号ＨＳＹを、水
平カウンタでカウントし、そのカウンタの値を元に各デ
コーダで各パルスを作成する。各デコーダは、予め所定
の値がセットされており、その値に従って各パルスを出
力する。所定の値は、ｓ₁ など、ｇ₂ など、各画素や、
ＳＷａ等の個別のパラメータについて決定し、最適化し
ておく。 【００４６】本参考の形態における信号線の駆動の様子
を図２に示す。図中、ＳＷ_Ｐが補助制御配線２の駆動波
形である。本参考の形態においては、信号線に印加する
データ信号はフレーム反転およびライン反転されてお
り、これは後述のいずれの実施の形態においても同様で
ある。従来例である図７と異なるのは、ブロックの境目
に相当する信号線ｂおよびｃに、正規の信号線スイッチ
ング素子ＳＷｂ、ＳＷｃと並列に、別の制御配線である
補助制御配線２によって制御される補助信号線スイッチ
ング素子ＳＷｂ２、ＳＷｃ２が接続されていることであ
る。正規のデータ信号（表示信号）を信号線に供給する
タイミングに先立って、補助制御配線２を選択する。こ
のとき、反転信号線３（補助反転データ供給線）には前
のフレームの信号の極性とは反対の極性の信号を供給し
ておく。その結果、予行の極性反転として、予め信号線
の極性を反転させておくことができる。これにより、後
のブロックが選択された時の極性反転によって前のブロ
ックの最端の信号線が揺動をうけて境目が視認されると
いう、上記の問題点は解決される。 【００４７】なお、補助制御配線２も、制御配線ＳＷ₁
およびＳＷ₂ の場合と同じような回路構成にて駆動する
ことができる。また、反転信号線３から供給される信号
は、信号線駆動回路１で信号線に印加する信号の元とな
る、出力の極性を決定するための極性反転の元信号（Ｖ
ref ）や、その電圧値を適宜増減させた波形の信号を用
いることができる。 【００４８】上記予行の極性反転時期について、より詳
細に述べれば、信号線ｂでデータ信号供給のための正規
の極性反転期間の開始時期、終了時期をそれぞれＳｂ、
Ｅｂとする。同じく、信号線ｃでデータ信号供給のため
の正規の極性反転期間の開始時期、終了時期をそれぞれ
Ｓｃ、Ｅｃとする。また、信号線ｂで、データ信号供給
のための正規の極性反転期間に先立つ、予行の極性反転
期間の開始時期、終了時期をそれぞれＳｂｐ、Ｅｂｐと
する。同様に、信号線ｃで、データ信号供給のための正
規の極性反転期間に先立つ、予行の極性反転期間の開始
時期、終了時期をそれぞれＳｃｐ、Ｅｃｐとする。な
お、この定義は他の参考の形態および実施の形態でも同
様であるとする。 【００４９】このとき、本参考の形態では、信号線ｂと
信号線ｃとで補助制御配線２が共通であるため、Ｅｂｐ
＝Ｅｃｐである。また、反転信号線３も共通であるた
め、信号線ｂにおいて、反転信号線３から、信号線ｃの
予行の極性反転のための予行極性反転信号が信号線ｂに
も入力される構造となっている。このため、信号線ｂの
正規の極性反転を良好に行うためには、この時期が重な
らないようにする必要があるので、Ｅｂｐ≦Ｓｂであ
る。つまり、Ｅｃｐ＝Ｅｂｐ≦Ｓｂである。 【００５０】さらに詳しく調べると、正規のタイミング
で信号線には反転信号線３から書き込まれたのとは異な
る電位が与えられるため、この電位差に対応した揺動を
前ブロックの最端の信号線が受ける恐れがあるが、この
電位差は表示信号の極性反転と比べると十分小さく、通
常視認されない程度のものであることが多い。また、こ
れが問題となる場合には、最も視認性が高くなる中間調
での揺動を極力防ぐように、反転信号線３には中間調相
当の反転信号を供給するのがよい。 【００５１】また、予行の補助信号線スイッチング素子
が境目の双方の信号線（ｂおよびｃ）に設置されている
ことによって、この表示装置が画像の左右反転機能を備
えている場合、すなわち画像データのスキャニングが左
右どちらからも行われ、ＳＷ１とＳＷ２の選択順序が入
れ替わることがある場合でも、上記効果を実現すること
ができる。図１のような接続の仕方によると、ＳＷｂ２
およびＳＷｃ２の制御配線および反転信号線を同図の
２、３のように共通にしているので、配線形成領域の無
駄がない。 【００５２】ところで、上記効果を得るためだけであれ
ば、別の信号線スイッチング素子を設けるのでなく、正
規の制御配線および信号線を予め全体的に駆動して反転
信号を供給することも考えられる。 【００５３】これに対し、本参考の形態に係る構造で
は、通常の極性反転用信号とは別の信号で予行反転させ
るので、全ラインの極性反転にかかる消費電力の増加を
抑えることができる。また、信号線駆動回路１としての
ドライバＩＣの駆動能力としてあまり大きなものは必要
でない。本参考の形態の構造はこの点で有利である。ま
た、上述した通り、反転信号線３には、信号線駆動回路
１からの出力の極性を決定するための極性反転の元信号
（Ｖref ）を与えることができるため、わざわざ反転信
号を作成する必要もない。また上記のように完全に反転
した黒信号ではない所定の反転信号が必要な場合には、
対向電極への信号を供給したり、接地電位に固定するな
どの方法も効果的である。 【００５４】なお、ブロックが３つ以上ある場合には、
それぞれのブロックの境目の別の補助制御配線２や反転
信号線３はパネル内や外で接続されていてもよく、パネ
ルへの信号入力部を１個所にしてもかまわない。 【００５５】〔参考の形態２〕 本発明の他の参考の形態について図３および図４に基づ
いて説明すれば、以下の通りである。なお、説明の便宜
上、前記の参考の形態の図面に示した部材と同一の機能
を有する部材には、同一の符号を付記してその説明を省
略する。 【００５６】本参考の形態では、等価回路である図３に
示すように、ブロックの境目に相当する信号線ｂ、ｃの
うち、正規の表示信号が供給される時期を比べた場合
に、後に正規の表示信号が供給される信号線ｃのほうに
のみ、正規の信号線スイッチング素子ＳＷｃと並列に、
補助制御配線２によって制御される補助信号線スイッチ
ング素子ＳＷｃ２が接続されている。正規の表示信号を
信号線に供給するタイミングに先立って、別の制御配線
である補助制御配線２を選択する。このとき、反転信号
線３には前のフレームの信号の極性とは反対の極性の信
号を供給するようにしている。 【００５７】本参考の形態における信号線の駆動の様子
を図４に示す。図中、ＳＷ_Ｐが補助制御配線２の駆動波
形である。本参考の形態の構造では、参考の形態１とは
異なり、第１ブロックの正規の書き込みタイミングの間
に補助制御配線２を選択してＳＷｃ２から反転信号を供
給することも可能である。このことにより、極性反転信
号供給用にある一定時間を所望することがないため、各
ブロックの正規の信号供給期間を最大にとることができ
る。同時に選択していても、反転信号の供給は信号線駆
動回路１とは別の反転信号線３から供給され、信号線ｂ
とｃは電気的に分離しているため、信号線駆動回路１の
出力にも、信号線ｂを介して行われる正規の書き込みに
もなんら影響を与えない。 【００５８】すなわち、本参考の形態では、補助制御配
線２・反転信号線３は信号線ｂには接続されておらず、
信号線ｃにのみ接続されている。このため、信号線ｃの
予行の極性反転時期が信号線ｂの正規の極性反転時期と
重なっていてもよい。信号線ｃの予行の極性反転によっ
て信号線ｂが揺動を受けた後、信号線ｂの正規の極性反
転時期が完全にまたは部分的に存在して、極性反転すれ
ばよい。このため、本実施の形態では、Ｅｃｐ＜Ｅｂで
ある。 【００５９】〔実施の形態〕本発明の実施の形態について 図５に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の参
考の形態の図面に示した部材と同一の機能を有する部材
には同一の符号を付記してその説明を省略する。 【００６０】本実施の形態では、等価回路である図５に
示すように、後に選択されるブロックのうち、境目に相
当する信号線ｃに、正規の信号線スイッチング素子ＳＷ
ｃと並列に、補助信号線スイッチング素子ＳＷｃ２が接
続されており、これら二つのスイッチング素子の入出力
は共通で、ＳＷｃ２の補助制御配線は第１ブロックの制
御配線ＳＷ₁ に接続されている。信号線ｃは、正規のデ
ータ信号を信号線に供給するタイミングに先立って、第
１ブロックの選択期間にＳＷｃ２が導通し、このとき信
号線駆動回路１（ドライバＩＣ）からの出力ｓ₁ はすで
に前フレームの信号の極性とは反対の極性の信号が供給
されているため、上記と同様に黒線化が防止される。 【００６１】本構造では別の信号線スイッチング素子Ｓ
Ｗｃ２用に反転信号線３、補助制御配線２およびその信
号入力部が新たには必要ないため、領域的にも設計が容
易で、構造が単純である。また、信号も予行の極性反転
用に別途作成する必要がない。 【００６２】ここで、ＳＷｃ２はＳＷｃよりも小型に設
計されている。予め極性反転させるための補助信号線ス
イッチング素子ＳＷｃ２は、十分に充電するに足るほど
のドライブ能力を持つ必要がなく、ある程度極性反転す
ればよいだけであるため、正規の信号線スイッチング素
子ＳＷｃほど大きく設計する必要がないのである。この
ため、信号線１本あたりに信号線スイッチング素子を２
個ずつ配置しなければならない本実施の形態において
も、空間的に配置しやすい。さらに、万一極性反転側の
信号線にノイズなどが混入しても、極性反転側とは高抵
抗で接続されているのに対し、正規の書き込み側は低抵
抗で接続されているため、正規側は影響を受けることな
く信号線駆動回路１からの出力信号を得ることができ、
表示上の安定度が向上する。 【００６３】また、信号線駆動回路１側からみた負荷
も、同一の信号線スイッチング素子で接続されている場
合は複数倍となり、しかも逆極性であるためドライバが
揺動をうけやすく、信号線駆動回路１のドライブ能力に
よっては正しく出力されなかったり、ラッチアップが生
じて信号線駆動回路１の動作不良を生じかねないが、本
構造では同一瞬間での信号線駆動回路１の見かけ上の負
荷は上記の場合より小さく、これらの問題点が解決され
る。 【００６４】本実施の形態では、参考の形態２同様、図
４に示すような駆動波形であり、Ｅｃｐ＜Ｅｂである。 【００６５】〔参考の形態３〕 本発明のさらに他の参考の形態について図６に基づいて
説明すれば、以下の通りである。なお、説明の便宜上、
前記の参考の形態および実施の形態の図面に示した部材
と同一の機能を有する部材には同一の符号を付記してそ
の説明を省略する。 【００６６】本参考の形態では、等価回路である図６に
示すように、後に選択されるブロックの内、境目に相当
する信号線ｃに、正規の信号線スイッチング素子ＳＷｃ
と並列に、制御配線が第１ブロックの制御配線ＳＷ_１に
接続された信号線スイッチング素子ＳＷｃ２が配置され
ており、その入力にあたる信号線駆動回路１（ドライバ
ＩＣ）側は、ブロックをまたいで隣接する信号線ｂの入
力にあたる信号線駆動回路１の出力ｓ_４に接続されてい
る。信号線ｃを予め極性反転するために供給される信号
のレベルが、隣接ラインである信号線ｂの正規の表示信
号であるため、信号線ｃの正規の表示信号と同一または
類似であることが多く、黒線化といった問題は生じにく
い。仮に生じる場合には、隣接ライン間で信号が異なる
場合、すなわち表示状態の切り替わる境目に相当するの
で、視認されにくく問題にならない。 【００６７】但し、カラー表示に対応した表示装置の場
合は、隣接信号線（ｂ）は当該信号線（ｃ）とは異なる
色の画素に対応しているのが一般的であり、この場合は
隣接ラインとの信号レベルが類似であるとは限らない。
したがって、補助信号線スイッチング素子ＳＷｃ２の入
力側は、信号線ｃに対応する画素と同色の画素に対応し
かつ隣接ブロックにあって信号線ｃに最も近くに位置す
る信号線に接続するのがよい。この構造によれば、予め
極性反転するために供給される信号レベルが隣接する同
一色の信号線の正規の表示信号であるため、当該信号線
の正規の表示信号と同一または類似であることがさらに
多く、黒線化といった問題は生じない。仮に生じる場合
には、隣接ライン間で信号が異なる場合、すなわち表示
状態の切り替わる境目に相当するので、視認されにくく
問題にならない。 【００６８】本参考の形態では、参考の形態２同様、図
４に示すような駆動波形であり、Ｅｃｐ＜Ｅｂである。 【００６９】なお、本発明に係るアクティブマトリクス
基板は、基板上に形成された複数の画素電極と、上記画
素電極に個別に接続される画素スイッチング素子と、上
記画素スイッチング素子を駆動する複数の走査線と、上
記画素スイッチング素子を介して画素電極と接続された
複数の信号線と、上記複数の信号線に個別に一端が接続
された複数の信号線スイッチング素子と、上記信号線ス
イッチング素子の他端と電気的に接続された信号入力部
と、上記信号入力部と上記信号線スイッチング素子の間
に設けられた信号線分岐部と、複数の上記信号線スイッ
チング素子にブロック毎に共通に接続され、上記信号線
スイッチング素子の導通・非導通を切り替える制御配線
とを有するアクティブマトリクス基板において、あるブ
ロックと隣接ブロックとの境界線上の信号線が、自ブロ
ックの制御配線により制御される信号線スイッチング素
子と接続されているとともに、別の制御配線により制御
される別の信号線スイッチング素子とも接続されている
ように構成してもよい。 【００７０】また、本発明に係るアクティブマトリクス
基板は、上記構成において、水平期間内において上記隣
接ブロックの制御配線が自ブロックの制御配線よりも先
に導通信号を供給される上記境界線上の信号線が、自ブ
ロックの制御配線により制御される信号線スイッチング
素子と接続されているとともに、別の制御配線により制
御される別の信号線スイッチング素子とも接続されてい
るように構成してもよい。 【００７１】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の制御配線は、水平
期間において自ブロックの制御配線よりも先に導通信号
を供給される他ブロックの制御配線であるように構成し
てもよい。 【００７２】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の制御配線は、水平
期間において自ブロックの制御配線よりも先に導通信号
を供給される、上記隣接ブロックの制御配線であるよう
に構成してもよい。 【００７３】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の信号線スイッチン
グ素子の他端は、自ブロックの制御配線により制御され
る上記信号線スイッチング素子の他端と同一の信号入力
部に電気的に接続されているように構成してもよい。 【００７４】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の信号線スイッチン
グ素子の他端は、ブロックをまたいだ隣接する信号線に
接続された信号線スイッチング素子の他端と同一の信号
入力部に電気的に接続されているように構成してもよ
い。 【００７５】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の信号線スイッチン
グ素子の他端は、上記信号線に接続された画素電極と同
色を表示すべき画素に信号を供給しかつ隣接ブロックに
あって上記信号線に最も近くに位置する別の信号線に接
続された信号線スイッチング素子の他端と同一の信号入
力部に電気的に接続されているように構成してもよい。 【００７６】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記信号線スイッチング素
子は、上記別の信号線スイッチング素子より、導通時に
低抵抗であるように構成してもよい。 【００７７】 【発明の効果】以上のように、本発明のアクティブマト
リクス基板は、少なくとも２つの互いに隣接したブロッ
クの少なくとも一方について、一水平期間内で自ブロッ
クの制御配線よりも隣接ブロックの制御配線のほうが先
に上記データ信号を供給されるブロックについて、隣接
ブロックとの境界線上の自ブロック内の信号線が、自ブ
ロックの上記制御配線とは異なる別の補助制御配線によ
り補助導通信号の供給を受けて制御される、自ブロック
の上記制御配線により制御される上記信号線スイッチン
グ素子とは異なる別の補助信号線スイッチング素子によ
って、一水平期間内で上記隣接ブロックへのデータ信号
供給終了より前に、予行として、自ブロックの信号線の
電圧を極性反転させる予行極性反転信号の供給を受ける
構成である。 【００７８】これにより、信号線を予め極性反転させる
ことができるため、上記のように境界線上の画素が電位
の揺動を受けた状態で書き込まれて、それが表示期間に
わたって保持されるという現象がおこらない。それゆ
え、ブロックの境目に周辺と同じ電位を供給したにもか
かわらず周辺とは表示状態が異なるという不具合を軽減
することができるという効果を奏する。 【００７９】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、少なくとも２つの互いに隣接
したブロックでブロックの境界線上にある両方の信号線
が、上記各補助信号線スイッチング素子を介して互いに
同一の上記予行極性反転信号の供給を受けており、一水
平期間内で、上記隣接ブロックのうち、データ信号供給
開始が早いほうのブロックの信号線へのデータ信号供給
開始までに、上記予行極性反転信号の供給が終了する構
成である。 【００８０】これにより、どちらのブロックが先にデー
タ信号の供給を受けても、データ信号の供給による極性
反転期間と予行の極性反転期間とが重ならない。それゆ
え、上記の構成による効果に加えて、画像データのスキ
ャニングが左右どちらからも行われ、制御配線の選択順
序が入れ替わることがある場合でも、上記のように、ブ
ロックの境目に周辺と同じ電位を供給したにもかかわら
ず周辺とは表示状態が異なるという不具合を軽減するこ
とができるという効果を奏する。 【００８１】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される他ブロックの制御配線である構成である。 【００８２】これにより、制御配線が補助制御配線を兼
用できる。それゆえ、上記の構成による効果に加えて、
外部で特殊な制御信号を生成してこれを別の信号線スイ
ッチング素子に供給する必要がなく、制御信号生成にか
かる外部回路の煩雑化や制御配線のレイアウト上の問題
点も生じないという効果を奏する。 【００８３】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される、隣接ブロックの制御配線である構成であ
る。 【００８４】これにより、補助制御配線と、隣接ブロッ
クの制御配線とを兼用することができる。それゆえ、上
記の構成による効果に加えて、別の信号線スイッチング
素子の制御配線は隣接ブロックの制御配線を少しの距離
だけ延伸するのみで済むため、パターンの配置が極めて
容易であるという効果を奏する。 【００８５】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、自ブ
ロックの制御配線により制御される上記信号線スイッチ
ング素子の、信号線と接続されていないほうの端子が接
続されているのと同一の信号入力部に電気的に接続され
ている構成である。 【００８６】これにより、信号入力部から自ブロックに
入力されるデータ信号が自ブロックの予行極性反転信号
の役目を兼用することができる。それゆえ、上記の構成
による効果に加えて、上記別の信号線スイッチング素子
の他端への信号入力部を設けなくてすむため、構造が簡
単であるという効果を奏する。 【００８７】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、ブロ
ックをまたいだ隣接する信号線に接続された信号線スイ
ッチング素子の、信号線と接続されていないほうの端子
が接続されているのと同一の信号入力部に電気的に接続
されている構成である。 【００８８】これにより、信号入力部から隣接ブロック
に入力されるデータ信号が自ブロックの予行極性反転信
号の役目を兼用することができる。それゆえ、上記の構
成による効果に加えて、予め供給される信号レベルが隣
接ラインの正規の表示信号であるため当該信号線の正規
の表示信号と同一または類似であることが多く、黒線化
といった問題はさらに生じにくくなるという効果を奏す
る。 【００８９】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、上記
信号線に接続された画素電極と同色を表示すべき画素に
データ信号を供給し、かつ隣接ブロックにあって上記信
号線に最も近くに位置する別の信号線に接続された信号
線スイッチング素子の、信号線と接続されていないほう
の端子が接続されているのと同一の信号入力部に電気的
に接続されている構成である。 【００９０】これにより、信号入力部から隣接ブロック
に入力される同じ色のデータ信号が自ブロックの予行極
性反転信号の役目を兼用することができる。それゆえ、
上記の構成による効果に加えて、予め供給される信号レ
ベルが隣接ラインの同一色の正規の表示信号であるため
当該信号線の正規の表示信号と同一または類似であるこ
とがさらに多く、黒線化といった問題はさらに生じにく
くなるという効果を奏する。 【００９１】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記信号線スイッチング素子
は、上記補助信号線スイッチング素子より、導通時に低
抵抗である構成である。 【００９２】これにより、予め極性反転させるための補
助信号線スイッチング素子を、正規の極性反転信号を供
給する信号線スイッチング素子と同一の大きさでしかも
十分抵抗が小さくなるように大きく形成する必要がな
い。それゆえ、上記の構成による効果に加えて、補助信
号線スイッチング素子を空間的に配置しやすいという効
果を奏する。

【図面の簡単な説明】 【図１】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。 【図２】図１のアクティブマトリクス基板を用いた駆動
のタイミングチャートを示す説明図である。 【図３】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。 【図４】図３のアクティブマトリクス基板を用いた駆動
のタイミングチャートを示す説明図である。 【図５】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。 【図６】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。 【図７】従来のアクティブマトリクス基板の等価回路の
構成例を示す説明図である。 【図８】従来のアクティブマトリクス基板を用いた駆動
のタイミングチャートを示す説明図である。 【符号の説明】 １ 信号線駆動回路（信号入力部） ２ 補助制御配線 ３ 反転信号線（補助反転データ供給線） ７ 信号線分岐部 ａ、ｂ、ｃ、ｄ、ｅ、ｅ’、ｆ、ｆ’ 信号線 ｇ₁ 、ｇ₂ 走査線 Ａ₁ 、Ｂ₁ 、Ｃ₁ 、Ｄ₁ 、Ａ₂ 、Ｂ₂ 、Ｃ₂ 、Ｄ₂
画素 ｓ₁ 、ｓ₂ 、ｓ₃ 、ｓ₄ 出力線 ＳＷ₁ 、ＳＷ₂ 制御配線 ＳＷａ、ＳＷｂ、ＳＷｃ、ＳＷｄ 信号線スイッチン
グ素子 ＳＷｂ２、ＳＷｃ２ 補助信号線スイッチング素子 ＳＷ_P 補助導通信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ａ ６８０ ６８０Ｇ (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】複数の画素電極のそれぞれに接続される画
   素スイッチング素子と、上記画素スイッチング素子を駆
   動する複数の走査線と、上記画素スイッチング素子を介
   してデータ信号を上記画素電極に印加する複数の信号線
   と、上記信号線に上記データ信号を供給して信号線の電
   圧を極性反転させる信号入力部とを備え、一水平期間内
   で上記データ信号が供給される時期によって上記信号線
   がブロック分けされており、上記信号入力部からのデー
   タ信号を上記各ブロックへ分岐させる信号線分岐部と、
   導通・非導通を切り替えられることによって上記信号線
   分岐部から上記各信号線へのデータ信号の供給をオンオ
   フする信号線スイッチング素子と、上記ブロックごとに
   設けられ、上記信号線スイッチング素子に導通信号を供
   給して、上記信号線スイッチング素子の導通・非導通
   を、上記データ信号の供給時期に従って上記ブロックご
   とに切り替える制御配線とを有するアクティブマトリク
   ス基板において、 少なくとも２つの互いに隣接したブロックの少なくとも
   一方について、一水平期間内で自ブロックの制御配線よ
   りも隣接ブロックの制御配線のほうが先に上記データ信
   号を供給されるブロックについて、隣接ブロックとの境
   界線上の自ブロック内の信号線が、自ブロックの上記制
   御配線とは異なる別の補助制御配線により補助導通信号
   の供給を受けて制御される、自ブロックの上記制御配線
   により制御される上記信号線スイッチング素子とは異な
   る別の補助信号線スイッチング素子によって、一水平期
   間内で上記隣接ブロックへのデータ信号供給終了より前
   に、予行として、自ブロックの信号線の電圧を極性反転
   させる予行極性反転信号の供給を受け、かつ、上記信号
   線スイッチング素子は、上記補助信号線スイッチング素
   子より、導通時に低抵抗であることを特徴とするアクテ
   ィブマトリクス基板。