KR101057777B1 - 액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한액정 패널 및 그 구동 방법 - Google Patents

액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한액정 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR101057777B1
KR101057777B1 KR1020030097711A KR20030097711A KR101057777B1 KR 101057777 B1 KR101057777 B1 KR 101057777B1 KR 1020030097711 A KR1020030097711 A KR 1020030097711A KR 20030097711 A KR20030097711 A KR 20030097711A KR 101057777 B1 KR101057777 B1 KR 101057777B1
Authority
KR
South Korea
Prior art keywords
precharge
voltage
video signal
liquid crystal
line
Prior art date
Application number
KR1020030097711A
Other languages
English (en)
Other versions
KR20050066423A (ko
Inventor
박재덕
장정우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030097711A priority Critical patent/KR101057777B1/ko
Publication of KR20050066423A publication Critical patent/KR20050066423A/ko
Application granted granted Critical
Publication of KR101057777B1 publication Critical patent/KR101057777B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 저온 구동시에도 액정 반응 차이를 보상하여 줄무늬를 개선할 수 있는 액정 패널의 프리차징 방법 및 장치와, 그를 이용한 액정 패널 및 그 구동 방법을 제공하는 것이다.
이를 위하여, 본 발명의 프리차징 방법은 비디오 신호를 충전하기 직전에 한 번의 프리차지 기간을 가지며, 상기 프리차지 기간에서, 충전되어질 비디오 신호의 극성에 따라 그 비디오 신호와 근접한 프리차지 하이 전압 및 프리차지 로우 전압 중 어느 하나를 데이터 라인에 프리차징시키게 된다.

Description

액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한 액정 패널 및 그 구동 방법{Method And Apparatus For Percharging Liquid Crystal Display Panel, And Liquid Crystal Display Panel Using The Same and Driving Method Thereof}
도 1은 종래의 폴리-박막 트랜지스터를 이용한 액정 패널의 구성을 도시한 도면.
도 2는 도 1에 도시된 액정 패널의 구동 파형도.
도 3은 액정의 온도 및 주파수에 따른 반응 속도 차이에 의한 유전율 특성을 도시한 그래프.
도 4는 본 발명의 실시 예에 따른 액정 패널의 구성을 도시한 도면.
도 5는 도 4에 도시된 액정 패널의 구동 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 30 : 데이터 드라이버 12, 32 : 화소 매트릭스
14, 34 : 쉬프트 레지스터 16, 36 : 샘플링부
20, 40 : 프리차지부 DMX1 내지 DMXn : 디멀티플렉서
본 발명은 폴리-박막 트랜지스터를 이용한 액정 표시 패널에 관한 것으로, 특히 시분할 구동되는 데이터 라인간의 충전 시간 차이로 인한 줄무늬를 최소화할 수 있는 액정 표시 패널의 프리차징 방법 및 장치와, 그를 이용한 액정 표시 패널 및 그 구동 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 비디오 신호에 따라 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정셀들이 액티브 매트릭스 형태로 배열된 액정 표시 패널(이하, 액정 패널)과, 이 액정 패널을 구동하기 위한 구동 회로들을 포함한다. 액정 패널은 액정셀들 각각을 액티브 구동하기 위한 스위칭 소자로 박막 트랜지스터(Thin Film Transistor)를 구비한다. 이러한 박막 트랜지스터는 아몰퍼스(Amorphous) 실리콘을 이용한 아몰퍼스-박막 트랜지스터와, 폴리(Poly) 실리콘을 이용한 폴리-박막 트랜지스터로 구분된다. 여기서, 폴리-박막 트랜지스터는 아몰퍼스 실리콘 보다 전하 이동도가 약 100배 정도 빠른 폴리 실리콘을 이용함에 따라 구동 회로를 액정 패널에 내장할 수 있게 한다.
이러한 폴리-박막 트랜지스터를 이용한 액정 패널은 도 1에 도시된 바와 같이 화상 표시를 위한 화소 매트릭스(12)와, 화소 매트릭스(12)의 데이터 라인(DL11 내지 DLnk)을 구동하기 위하여 쉬프트 레지스터(14) 및 샘플링부(16)를 포함하여 내장된 데이터 드라이버(10)를 구비한다. 그리고, 액정 패널에는 게이트 라인들(GL1 내지 GLm)을 순차적으로 구동하는 게이트 드라이버(미도시)도 내장된다.
화소 매트릭스(12)는 게이트 라인(GL1 내지 GLm)과 데이터 라인(DL11 내지 DLnk)의 교차로 정의된 영역마다 액정셀과, 액정셀을 독립적으로 구동하기 위한 박막 트랜지스터를 구비한다. 게이트 라인(GL1 내지 GLm)은 게이트 드라이버(미도시)에 의해 순차적으로 구동된다. 데이터 라인(DL11 내지 DLnk)은 게이트 라인(GL1 내지 GLm)이 구동되는 수평 기간마다 데이터 드라이버(10)를 통해 공급된 비디오 신호를 충전한다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 비디오 신호를 액정셀에 충전한다. 액정셀은 충전된 비디오 신호에 의해 유전 이방성을 갖는 액정이 반응하여 광투과율을 제어함으로써 계조를 구현한다. 이러한 액정셀은 박막 트랜지스터와 접속된 화소 전극과, 그 화소 전극과 액정을 사이에 두고 기준 전압인 공통 전압(Vcom)을 공급하는 공통 전극으로 구성된다.
데이터 드라이버(10)는 비디오 입력 라인(VL1 내지 VLk)을 통해 공급된 비디오 신호(VS1 내지 VSk)를 데이터 라인들(DL11 내지 DLnk) 각각에 공급한다. 이를 위하여, 샘플링 신호(φ1 내지 φn)를 발생하는 쉬프트 레지스터(14)와, 샘플링 신호(φ1 내지 φn)에 따라 입력된 비디오 신호(VS1 내지 VSk)를 샘플링하여 데이터 라인(DL11 내지 DLnk)으로 공급하는 샘플링부(16)를 구비한다.
쉬프트 레지스터(14)는 외부로부터 입력된 스타트 펄스를 쉬프트시켜 샘플링부(16)에 공급되어질 제1 내지 제n 샘플링 신호(φ1 내지 φn)를 도 2와 같이 순차 적으로 발생한다.
샘플링부(16)는 데이터 라인(DL11 내지 DLnk)을 시분할 구동하여 비디오 입력 라인(VL1 내지 VLk)을 통해 입력된 비디오 신호(VS1 내지 VSk)를 공급한다. 이를 위하여, 샘플링부(16)는 데이터 라인들(DL11 내지 DLnk)을 n개의 블록으로 나누어 구동하는 n개의 디멀티플렉서(Demultiplexer; 이하, DMX), 즉 DMX1 내지 DMXn를 구비한다.
DMX1 내지 DMXn 각각은 제1 내지 제n 샘플링 신호(φ1 내지 φn) 각각에 응답하여 n개 블록의 데이터 라인(DL11 내지 DL1k, ..., DLn1 내지 DLnk)을 블록 단위로 순차 구동한다. 이를 위하여, DMX1 내지 DMXn 각각은 비디오 신호(VS1 내지 VSk)를 입력하는 k개의 비디오 입력 라인(VL1 내지 VLk) 각각과, k개의 데이터 라인들 각각의 사이에 접속된 k개의 샘플링 스위치를 구비한다. k개의 샘플링 스위치는 샘플링 신호들(φ1 내지 φn) 중 어느 하나에 의해 동시에 턴-온된다.
예를 들면, 도 2와 같이 제1 게이트 라인(GL1)에 턴-온 전압이 공급되어 이네이블 되는 기간에 DMX1 내지 DMXk는 순차 구동된다. 먼저, DMX1에 포함되는 k개의 샘플링 스위치들(T11 내지 T1k)은 제1 샘플링 신호(φ1)에 공통으로 응답하여 비디오 입력 라인(VL1 내지 VLk)을 입력된 k개의 비디오 신호(VS1 내지 VSk) 각각을 제1 블록의 데이터 라인(DL11 내지 DL1k) 각각에 공급한다. 그리고, 나머지 DMX2(미도시) 내지 DMXn 각각도 나머지 샘플링 신호(φ2 내지 φn ) 각각에 응답하여 상기와 동일한 방법으로 나머지 데이터 라인들(DL21 내지 DL2k, ..., DLn1 내지 DLnk)을 블록 단위로 구동하게 된다.
이와 같이, DMX1 내지 DMXn는 게이트 라인(GL1 내지 GLm)이 각각 이네이블되는 기간마다 상기와 같은 동작을 반복하여 데이터 라인(DL11 내지 DLnk)을 블록 단위로 구동하게 된다. 이로 인하여, 데이터 라인(DL11 내지 DLnk)의 비디오 신호 충전 기간이 블록마다 달라지게 되어 그 데이터 라인(DL11 내지 DLnk)에 의해 구동되는 액정셀 블록간의 액정 반응이 달라지게 된다. 특히, 인버젼 구동을 위하여 데이터 라인(DL11 내지 DLnk)에 공급된 비디오 신호는 이전 기간에 충전된 상반된 극성의 비디오 신호로부터 큰 스윙폭을 갖으며 충전되므로, 목표 레벨까지 도달하는데 비교적 긴 시간이 소요된다. 이에 따라, 가장 늦게 구동되는 제n 블록의 데이터 라인(DLn1 내지 DLnk)에서는 액정 반응 시간이 부족하여 원하는 휘도를 표시하지 못하게 됨으로써 줄무늬가 발생하게 된다.
이러한 줄무늬를 개선하기 위하여, 도 1에 도시된 액정 패널은 데이터 라인(DL11 내지 DLnk)이 비디오 신호를 충전하기 이전에 프리차지 전압(Vpc)을 충전하게 하는 프리차지부(20)를 더 구비한다.
프리차지부(20)는 데이터 라인들(DL11 내지 DLnk) 각각과 접속된 프리차지 스위치(PT11 내지 PTnk)를 구비한다. 프리차지 스위치(PT11 내지 PTnk)는 게이트 라인(GL1 내지 GLm)이 각각이 이네이블되는 기간마다 도 2와 같이 샘플링 신호(φ1 내지 φn )가 이네이블되기 전에 프리차지 제어 신호(PCS)에 의해 동시에 턴-온된다. 이에 따라, 데이터 라인(DL11 내지 DLnk)에는 비디오 신호가 충전되기 이전에 프리차지 라인(PL)으로부터의 프리차지 전압(Vpc)이 충전된다. 프리차지 전압(Vpc)으로는 정극성(+) 및 부극성(-) 비디오 신호 사이의 중간 레벨인 공통 전압(Vcom) 이 이용된다. 이에 따라, 데이터 라인들(DL11 내지 DLnk)에 공급된 비디오 신호(VS)는 프리차징된 공통 전압(Vcom)으로부터 충전되므로 상반된 극성의 비디오 신호로부터 충전되는 시간 보다 빠른 시간안에 충전된다.
예를 들면, 도 2와 같이 제1 블록에 포함되는 데이터 라인 DL11과, 제n 블록에 포함되는 데이터 라인 DLn1은 프라차지 제어 신호(PCS)가 이네이블되는 프리차지 기간에서 동시에 공통 전압(Vocm)을 프리차징한다. 이어서, 데이터 라인 DL11은 제1 샘플링 신호(φ1)에 의해 제1 블록의 데이터 라인(DL11 내지 DL1k)이 구동되는 기간에 정극성(+) 또는 부극성(-)의 해당 비디오 신호(VS)를 충전하게 된다. 그리고, 데이터 라인 DLn1은 제n 샘플링 신호(φn)에 의해 제n 블록의 데이터 라인(DLn1 내지 DLnk)이 구동되는 기간에 정극성(+) 또는 부극성(-)의 해당 비디오 신호(VS)를 충전하게 된다. 이에 따라, 데이터 라인 DL11 및 데이터 라인 n1에서 프리차징된 공통 전압(Vocm)으로부터 충전되는 비디오 신호(VS)의 스윙폭이 감소하여 비디오 신호의 충전 시간이 단축된다. 이 결과, 마지막에 구동되는 제n 블록의 데이터 라인 DLn1이 액정 응답 시간을 확보하여 줄무늬를 개선할 수 있게 되었다.
그러나, 액정의 반응 속도를 결정하는 유전율(ε)은 도 3과 같이 구동 주파수(f) 및 온도에 따라 달라지게 된다. 도 3을 참조하면, 구동 전압의 주파수(f)가 저주파수에서 고주파로 갈수록 액정의 반응 속도가 느려지게 됨으로써 액정의 유전율(ε)이 감소함을 알 수 있다. 여기서, 구동 전압의 저주파 대역은 상대적으로 긴 제1 블록의 데이터 라인들(DL11 내지 DL1k)의 비디오 신호 충전 시간(T1)을, 고주파 대역은 상대적으로 짧은 제2 블록의 데이터 라인들(DLn1 내지 DLnk)의 비디오 신호 충전 시간(T2)을 의미한다. 또한, 도 3을 참조하면 고주파 대역으로 가면서 온도가 낮아질 수록(10℃ -> 0℃ ->-10℃) 액정의 반응 속도가 느려지게 됨으로써 액정의 유전율(ε)이 감소함을 알 수 있다. 이에 따라, 액정 패널이 구동되는 주위 온도가 낮은 경우 저주파로 구동되는 제1 블록의 데이터 라인들(DL1 내지 DL1k)에 구동되는 제1 액정셀 블록과, 고주파로 구동되는 제n 블록의 데이터 라인들(DLn1 내지 DLnk)에 의해 구동되는 제n 액정셀 블록간의 액정 반응 차이는 더욱 커지게 된다. 다시 말하여, 저온 구동으로 느려진 액정의 응답 속도에 의해 제n 블록의 데이터 라인들(DLn1 내지 DLnk)에 의해 가장 늦게 구동되는 액정셀 블록은 액정 응답 시간이 부족하여 원하는 휘도를 표시할 수 없게 된다. 이 결과, 액정 반응 차이로 인한 줄무늬가 발생하게 된다.
따라서, 본 발명의 목적은 저온 구동시에도 액정 반응 차이를 보상하여 줄무늬를 개선할 수 있는 액정 패널의 프리차징 방법 및 장치와, 그를 이용한 액정 패널 및 그 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 패널의 프리차징 방법은 비디오 신호를 충전하기 직전에 한 번의 프리차지 기간을 가지며, 상기 프리차지 기간에서, 충전되어질 비디오 신호의 극성에 따라 그 비디오 신호와 근접한 프리차지 하이 전압 및 프리차지 로우 전압 중 어느 하나를 데이터 라인에 프리차징시키게 된다.
다시 말하여, 본 발명의 프리차징 방법은 프리차지 하이 전압과 프리차지 로우 전압이 교번하는 제1 프리차지 전압과, 제1 프리차지 전압과 상반된 제2 프리차지 전압을 입력하는 단계와; 비디오 신호를 충전하기 직전의 한 번의 프리차지 기간을 가지며, 상기 프리차지 기간에서, 데이터 라인들 중 오드 데이터 라인에는 상기 제1 프리차지 전압을, 이븐 데이터 라인에는 상기 제2 프리차지 전압을 프리차징시키는 단계를 포함한다.
상기 프리차지 하이 전압은 공통 전압을 기준으로 정극성의 중간 계조 전압이고, 상기 프리차지 로우 전압은 부극성의 중간 계조 전압으로 설정된다.
상기 데이터 라인에는 정극성의 비디오 신호가 충전되기 이전에 상기 프리차지 하이 전압이 프리차징되고, 부극성의 비디오 신호가 충전되기 이전에 상기 프리차지 로우 전압이 프리차징된다.
본 발명의 액정 패널 구동 방법은 상기 프리차징 방법과; 상기 데이터 라인을 블록 단위로 순차 구동하여 상기 비디오 신호를 충전시키는 단계를 포함한다.
본 발명의 액정 패널의 프리차징 장치는 화소 매트릭스와; 상기 화소 매트릭스의 데이터 라인에 비디오 신호가 충전되기 이전의 프리차지 기간에서, 그 비디오 신호의 극성에 따라 프리차지 하이 전압 및 프리차지 로우 전압 중 어느 하나를 상기 데이터 라인에 프리차징시키는 프리차지부를 구비한다.
상기 프리차지부는 상기 프리차지 하이 전압 및 프리차지 로우 전압이 교번하는 제1 프리차지 전압을 입력하는 제1 프라차지 라인과, 상기 제1 프리차지 전압과 상반된 제2 프리차지 전압을 입력하는 제2 프리차지 라인과; 상기 제1 및 제2 프리차지 라인과 상기 데이터 라인 사이에 접속된 프리차지 스위치들을 구비한다.
상기 프리차지 스위치들 중 오드 프리차지 스위치는 상기 데이터 라인 중 오드 데이터 라인과 상기 제1 프리차지 라인 사이에 접속되고, 상기 프리차지 스위치들 중 이븐 프리차지 스위치는 상기 데이터 라인 중 이븐 데이터 라인과 상기 제2 프리차지 라인 사이에 접속된다.
상기 프리차지 스위치는 프리차지 제어 신호에 응답하여 동시에 턴-온된다.
상기 프리차지부는 상기 데이터 라인에 정극성의 비디오 신호가 충전되기 이전에 상기 프리차지 하이 전압이 프리차징되게 하고, 부극성의 비디오 신호가 충전되기 이전에 상기 프리차지 로우 전압이 프리차징되게 한다.
그리고, 본 발명의 액정 패널은 상기 화소 매트릭스 및 프리차지부와; 상기 데이터 라인을 블록 단위로 순차 구동하여 상기 비디오 신호를 충전시키는 데이터 드라이버와; 상기 화소 매트릭스의 게이트 라인을 구동하는 게이트 드라이버를 구비한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도 4 및 도 5를 참조하여 상세히 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 패널을 도시한 것이고, 도 5는 도 4에 도시된 액정 표시 패널의 구동 방법을 도시한 파형도이다.
도 4에 도시된 액정 패널은 화상 표시를 위한 화소 매트릭스(32)와, 화소 매트릭스(32)의 데이터 라인(DL11 내지 DLnk)을 구동하기 위하여 쉬프트 레지스터(34) 및 샘플링부(36)를 포함하여 내장된 데이터 드라이버(30)와, 데이터 라인(DL11 내지 DLnk)을 프리차징시키기 위한 프리차지부(40)를 구비한다. 그리고, 액정 패널에는 게이트 라인들(GL1 내지 GLm)을 순차적으로 구동하는 게이트 드라이버(미도시)도 내장된다.
화소 매트릭스(32)는 게이트 라인(GL1 내지 GLm)과 데이터 라인(DL11 내지 DLnk)의 교차로 정의된 영역마다 액정셀과, 액정셀을 독립적으로 구동하기 위한 박막 트랜지스터를 구비한다. 게이트 라인(GL1 내지 GLm)은 게이트 드라이버(미도시)에 의해 순차적으로 구동된다. 데이터 라인(DL11 내지 DLnk)은 게이트 라인(GL1 내지 GLm)이 구동되는 수평 기간마다 데이터 드라이버(30)를 통해 공급된 비디오 신호를 충전한다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 비디오 신호를 액정셀에 충전한다. 액정셀은 충전된 비디오 신호에 의해 유전 이방성을 갖는 액정이 반응하여 광투과율을 제어함으로써 계조를 구현한다. 이러한 액정셀은 박막 트랜지스터와 접속된 화소 전극과, 그 화소 전극과 액정을 사이에 두고 기준 전압인 공통 전압(Vcom)을 공급하는 공통 전극으로 구성된다.
데이터 드라이버(30)는 비디오 입력 라인(VL1 내지 VLk)을 통해 공급된 비디오 신호(VS1 내지 VSk)를 데이터 라인들(DL11 내지 DLnk) 각각에 공급한다. 이를 위하여, 샘플링 신호(φ1 내지 φn)를 발생하는 쉬프트 레지스터(34)와, 샘플링 신호(φ1 내지 φn)에 따라 입력된 비디오 신호(VS1 내지 VSk)를 샘플링하여 데이터 라인(DL11 내지 DLnk)으로 공급하는 샘플링부(36)를 구비한다.
쉬프트 레지스터(34)는 외부로부터 입력된 스타트 펄스를 쉬프트시켜 샘플링부(36)에 공급되어질 제1 내지 제n 샘플링 신호(φ1 내지 φn)를 도 5와 같이 순차적으로 발생한다.
샘플링부(36)는 데이터 라인(DL11 내지 DLnk)을 시분할 구동하여 비디오 입력 라인(VL1 내지 VLk)을 통해 입력된 비디오 신호(VS1 내지 VSk)를 공급한다. 이를 위하여, 샘플링부(36)는 데이터 라인들(DL11 내지 DLnk)을 n개의 블록으로 나누어 구동하는 DMX1 내지 DMXn를 구비한다.
삭제
DMX1 내지 DMXn 각각은 제1 내지 제n 샘플링 신호(φ1 내지 φn) 각각에 응답하여 n개 블록의 데이터 라인(DL11 내지 DL1k, ..., DLn1 내지 DLnk)을 블록 단위로 순차 구동한다. 이를 위하여, DMX1 내지 DMXn 각각은 비디오 신호(VS1 내지 VSk)를 입력하는 k개의 비디오 입력 라인(VL1 내지 VLk) 각각과, k개의 데이터 라인들 각각의 사이에 접속된 k개의 샘플링 스위치를 구비한다. k개의 샘플링 스위치는 샘플링 신호들(φ1 내지 φn) 중 어느 하나에 의해 동시에 턴-온된다.
예를 들면, 도 5와 같이 제1 게이트 라인(GL1)에 턴-온 전압이 공급되어 이네이블 되는 기간에 DMX1 내지 DMXk는 순차 구동된다. 먼저, DMX1에 포함되는 k개의 샘플링 스위치들(T11 내지 T1k)은 제1 샘플링 신호(φ1)에 공통으로 응답하여 비디오 입력 라인(VL1 내지 VLk)을 입력된 k개의 비디오 신호(VS1 내지 VSk) 각각을 제1 블록의 데이터 라인(DL11 내지 DL1k) 각각에 공급한다. 그리고, 나머지 DMX2(미도시) 내지 DMXn 각각도 나머지 샘플링 신호(φ2 내지 φn ) 각각에 응답하여 상기와 동일한 방법으로 나머지 데이터 라인들(DL21 내지 DL2k, ..., DLn1 내지 DLnk)을 블록 단위로 구동하게 된다.
삭제
프리차지부(40)는 데이터 라인(DL11 내지 DLnk)이 데이터 드라이버(30)를 통해 비디오 신호를 충전하는 기간 이전의 프리차지 기간에서 제1 및 제2 프리차지 전압(Vpc1, Vpc2) 중 어느 하나가 충전되게 한다. 이를 위하여, 프리차지부(40)는 데이터 라인들(DL11 내지 DLnk) 각각과 접속된 프리차지 스위치(PT11 내지 PTnk)와, 그 프리차지 스위치들(PT11 내지 PTnk) 중 오드(또는 이븐) 프리차지 스위치(PT11, PT13,..., PTn1, PTn3, ...)와 접속된 제1 프라차지 라인(PL1)과, 이븐(또는 오드) 프리차지 스위치(PT12, PT14,..., PTn2, PTn4, ...)와 접속된 제2 프라차지 라인(PL1)을 구비한다.
제1 프리차지 라인(PL1)은 도 4와 같이 프리차지 하이 전압(Vpc_h)과, 프리차지 로우 전압(Vpc_l)이 교번하는 제1 프리차지 전압(Vpc1)을 공급한다. 제2 프리차지 라인(PL1)은 제1 프리차지 전압(Vpc1)과 반대로 프리차지 로우 전압(Vpc_l)과 프리차지 하이 전압(Vpc_h)이 교번하는 제2 프리차지 전압(Vpc2)을 공급한다. 프리차지 하이 전압(Vpc_h)으로는 공통 전압(Vcom)을 기준으로 한 정극성(+)의 중간 계조 전압이, 프리차지 로우 전압(Vpc_l)으로는 부극성(-)의 중간 계조 전압이 이용된다. 이는 도트 인버젼 방식으로 구동되는 데이터 라인들(DL11 내지 DLnk) 각각을 충전되어질 비디오 신호 근처의 레벨로 프리차징시키기 위함이다.
프리차지 스위치(PT11 내지 PTnk)는 게이트 라인(GL1 내지 GLm)이 각각이 이네이블되는 기간마다 도 5와 같이 샘플링 신호(φ1 내지 φn )가 이네이블되기 전에 프리차지 제어 신호(PCS)에 의해 동시에 턴-온된다. 이에 따라, 데이터 라인(DL11 내지 DLnk)에는 비디오 신호가 충전되기 이전에 제1 및 제2 프리차지 라 인(PL1, PL2)으로부터의 제1 및 제2 프리차지 전압(Vpc1, Vpc2)이 충전된다. 다시 말하여, 오드 데이터 라인(DL11, DL13, ..., DLn1, DLn3, ...)이 정극성(+)의 비디오 신호를 충전하기 이전에는 제1 프리차지 전압(Vpc1) 중 하이 프리차지 전압(Vpc_h)이, 부극성(-)의 비디오 신호를 충전하기 이전에는 제1 프리차지 전압(Vpc1) 중 로우 프리차지 전압(Vpc_l)이 프리충전된다. 이븐 데이터 라인(DL12, DL14, ..., DLn2, DLn4, ...)이 정극성(+)의 비디오 신호를 충전하기 이전에는 제2 프리차지 전압(Vpc2) 중 하이 프리차지 전압(Vpc_h)이, 부극성(-)의 비디오 신호를 충전하기 이전에는 제2 프리차지 전압(Vpc2) 중 로우 프리차지 전압(Vpc_l)이 프리충전된다.
예를 들면, 도 5와 같이 제1 블록에 포함되는 데이터 라인 DL11과 제n 블록에 포함되는 데이터 라인 DLn1은 프리차지 기간에서, 정극성(+)의 비디오 신호가 공급될 경우에는 프리차지 하이 전압(Vpc_h)을, 부극성(-)의 비디오 신호가 공급될 경우에는 프리차지 로우 전압(Vpc_l)을 프리차징한다. 이어서, 데이터 라인 DL11은 제1 샘플링 신호(φ1)에 의해 제1 블록의 데이터 라인(DL11 내지 DL1k)이 구동되는 기간에 정극성(+) 또는 부극성(-)의 비디오 신호(VS)를 충전하게 된다. 그리고, 데이터 라인 DLn1은 제n 샘플링 신호(φn)에 의해 제n 블록의 데이터 라인(DLn1 내지 DLnk)이 구동되는 기간에 정극성(+) 또는 부극성(-)의 비디오 신호(VS)를 충전하게 된다. 이때, 데이터 라인 DL11 및 DLn1 각각에서 비디오 신호(VS)는 그와 근접한 프라차지 하이 전압(Vpc_h) 또는 프리차지 로우 전압(Vpc_l)으로부터 충전되므로 공통 전압(Vcom)으로부터 충전된 경우보다 스윙폭이 더욱 작 아지게 된다. 이 결과, 비디오 신호(VS)의 충전 시간이 단축됨으로써 가장 늦게 구동되는 데이터 라인 DLn1도 액정 응답 시간을 충분히 확보할 수 있게 된다.
이와 같이, 데이터 라인(DL11 내지 DLnk)은 충전되어질 비디오 신호(VS)와 동일한 극성으로 근접한 프리차지 하이 전압(Vpc_h) 또는 프라차지 로우 전압(Vpc_l)을 프리차징함으로써 충전되는 비디오 신호(VS)의 스윙폭을 더욱 감소시킬 수 있게 된다. 이에 따라, 비디오 신호의 충전 시간이 단축됨으로써 액정 응답 속도가 느려지는 저온 구동시에도 마지막에 구동되는 제n 블록의 데이터 라인 DLn1도 액정 응답 시간을 충분히 확보할 수 있게 된다. 이 결과, 액정 반응 차이로 인한 줄무늬를 개선할 수 있게 된다.
한편, 프리차지부(40)는 도 5와 같이 데이터 드라이버(30)와 마주하도록 데이터 라인(DL11 내지 DLnk)의 끝단과 접속되거나, 그 데이터 드라이버(30)와 데이터 라인(DL11 내지 DLnk) 사이에 접속된다.
상술한 바와 같이, 본 발명에 따른 액정 패널의 프리 차징 방법 및 장치는 충전되어질 비디오 신호의 극성에 따라 프라차지 하이 전압 또는 프리차지 로우 전압이 데이터 라인에 프리차징되게 함으로써 비디오 신호의 충전 시간을 단축할 수 있게 된다. 이에 따라, 본 발명에 따른 액정 패널 및 그 구동 방법은 저온 구동시에도 가장 늦게 구동되는 액정셀 블록도 액정 응답 시간을 충분히 확보하게 됨으로써 액정 반응 차이로 인한 줄무늬를 개선할 수 있게 된다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (12)

  1. 삭제
  2. 프리차지 하이 전압과 프리차지 로우 전압이 교번하는 제1 프리차지 전압과, 제1 프리차지 전압과 상반된 제2 프리차지 전압을 입력하는 단계와;
    게이트라인이 이네이블되는 기간마다 비디오 신호를 충전하기 직전에 한 번의 프리차지 기간을 가지며, 상기 프리차지 기간에서, 데이터 라인들 중 오드 데이터 라인에 상기 제1 프리차지 전압을 프리차징시킴과 동시에, 이븐 데이터 라인에 상기 제2 프리차지 전압을 프리차징시키는 단계와;
    상기 게이트라인이 이네이블되는 기간마다 상기 프리차징에 이어 상기 데이터 라인을 블록 단위로 순차 구동하여 상기 비디오 신호를 충전시키는 단계를 포함하고;
    상기 비디오 신호를 충전시키는 단계에서 제1 내지 제n 샘플링 신호 각각에 응답하여 n개 블록의 데이터 라인을 블록 단위로 순차 구동시키기 위해, 상기 블록 각각은 상기 비디오 신호를 입력하는 다수의 비디오 입력 라인 각각과 다수의 데이터 라인 각각의 사이에 접속된 다수의 샘플링 스위치를 구비하고, 각 블록 내에서 서로 이웃하여 배치된 샘플링 스위치들은 상기 제1 내지 제n 샘플링 신호 중 어느 하나에 의해 동시에 턴 온 되고,
    상기 게이트라인이 이네이블되는 기간마다, 제1 내지 제n 블록의 샘플링 스위치들은 상기 제1 내지 제n 샘플링 신호에 각각 응답하여 순차적으로 턴 온 되는 것을 특징으로 하는 액정 패널의 프리차징 방법.
  3. 제 2 항에 있어서,
    상기 프리차지 하이 전압은 공통 전압을 기준으로 정극성의 중간 계조 전압이고, 상기 프리차지 로우 전압은 부극성의 중간 계조 전압으로 설정된 것을 특징으로 하는 액정 패널의 프리차징 방법.
  4. 제 2 항에 있어서,
    상기 데이터 라인에는 정극성의 비디오 신호가 충전되기 이전에 상기 프리차지 하이 전압이 프리차징되고, 부극성의 비디오 신호가 충전되기 이전에 상기 프리차지 로우 전압이 프리차징된 것을 특징으로 하는 액정 패널의 프리차징 방법.
  5. 삭제
  6. 화소 매트릭스와;
    상기 화소 매트릭스의 게이트 라인을 구동하는 게이트 드라이버와;
    상기 게이트라인이 이네이블되는 기간마다 상기 화소 매트릭스의 데이터 라인에 비디오 신호가 충전되기 직전에 한 번의 프리차지 기간에서, 그 비디오 신호의 극성에 따라 프리차지 하이 전압 및 프리차지 로우 전압 중 어느 하나를 상기 데이터 라인에 프리차징시키는 프리차지부와;
    상기 게이트라인이 이네이블되는 기간마다 상기 프리차징에 이어 상기 데이터 라인을 블록 단위로 순차 구동하여 상기 비디오 신호를 충전시키는 데이터 드라이버를 구비하고;
    제1 내지 제n 샘플링 신호 각각에 응답하여 n개 블록의 데이터 라인을 블록 단위로 순차 구동시키기 위해, 상기 블록 각각은 상기 비디오 신호를 입력하는 다수의 비디오 입력 라인 각각과 다수의 데이터 라인 각각의 사이에 접속된 다수의 샘플링 스위치를 구비하고, 각 블록 내에서 서로 이웃하여 배치된 샘플링 스위치들은 상기 제1 내지 제n 샘플링 신호 중 어느 하나에 의해 동시에 턴 온 되고,
    상기 게이트라인이 이네이블되는 기간마다, 제1 내지 제n 블록의 샘플링 스위치들은 상기 제1 내지 제n 샘플링 신호에 각각 응답하여 순차적으로 턴 온 되는 것을 특징으로 하는 액정 패널의 프리차징 장치.
  7. 제 6 항에 있어서,
    상기 프리차지부는
    상기 프리차지 하이 전압 및 프리차지 로우 전압이 교번하는 제1 프리차지 전압을 입력하는 제1 프라차지 라인과,
    상기 제1 프리차지 전압과 상반된 제2 프리차지 전압을 입력하는 제2 프리차지 라인과;
    상기 제1 및 제2 프리차지 라인과 상기 데이터 라인 사이에 접속된 프리차지 스위치들을 구비하는 것을 특징으로 하는 액정 패널의 프리차징 장치.
  8. 제 7 항에 있어서,
    상기 프리차지 스위치들 중 오드 프리차지 스위치는 상기 데이터 라인 중 오드 데이터 라인과 상기 제1 프리차지 라인 사이에 접속되고, 상기 프리차지 스위치들 중 이븐 프리차지 스위치는 상기 데이터 라인 중 이븐 데이터 라인과 상기 제2 프리차지 라인 사이에 접속된 것을 특징으로 하는 액정 패널의 프리차징 장치.
  9. 제 7 항에 있어서,
    상기 프리차지 스위치는 프리차지 제어 신호에 응답하여 동시에 턴-온되는 것을 특징으로 하는 액정 패널의 프리차징 장치.
  10. 제 6 항에 있어서,
    상기 프리차지 하이 전압은 공통 전압을 기준으로 정극성의 중간 계조 전압이고, 상기 프리차지 로우 전압은 부극성의 중간 계조 전압으로 설정된 것을 특징으로 하는 액정 패널의 프리차징 장치.
  11. 제 6 항에 있어서,
    상기 프리차지부는
    상기 데이터 라인에 정극성의 비디오 신호가 충전되기 이전에 상기 프리차지 하이 전압이 프리차징되게 하고, 부극성의 비디오 신호가 충전되기 이전에 상기 프 리차지 로우 전압이 프리차징되게 하는 것을 특징으로 하는 액정 패널의 프리차징 장치.
  12. 삭제
KR1020030097711A 2003-12-26 2003-12-26 액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한액정 패널 및 그 구동 방법 KR101057777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097711A KR101057777B1 (ko) 2003-12-26 2003-12-26 액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한액정 패널 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097711A KR101057777B1 (ko) 2003-12-26 2003-12-26 액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한액정 패널 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050066423A KR20050066423A (ko) 2005-06-30
KR101057777B1 true KR101057777B1 (ko) 2011-08-19

Family

ID=37257502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097711A KR101057777B1 (ko) 2003-12-26 2003-12-26 액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한액정 패널 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101057777B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524003B1 (ko) * 2012-04-02 2015-05-29 주식회사 동부하이텍 액정 표시 장치의 도트 반전 제어 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245965B1 (ko) 1995-07-18 2000-03-02 포만 제프리 엘 액정 표시 장치의 구동 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245965B1 (ko) 1995-07-18 2000-03-02 포만 제프리 엘 액정 표시 장치의 구동 장치 및 방법

Also Published As

Publication number Publication date
KR20050066423A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
US7034797B2 (en) Drive circuit, electro-optical device and driving method thereof
US10163392B2 (en) Active matrix display device and method for driving same
US8344981B2 (en) Display driver, display device, and drive method
CN108154861B (zh) 一种削角电压产生电路及液晶显示装置
KR20050104892A (ko) 액정 표시 장치 및 그의 프리차지 방법
KR20070002544A (ko) 모바일용 액정 표시 장치 및 그 구동 방법
JP4059180B2 (ja) 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
US8786542B2 (en) Display device including first and second scanning signal line groups
KR101263932B1 (ko) 액정 표시 패널의 데이터 구동 방법 및 장치
JP3891008B2 (ja) 表示装置及び情報機器
KR101396937B1 (ko) 액정표시장치 및 그 구동방법
KR20040078536A (ko) 액정표시장치 및 그 구동방법
US20070063949A1 (en) Driving circuit, electro-optic device, and electronic device
KR101057777B1 (ko) 액정 표시 패널의 프리차징 방법 및 장치와 그를 이용한액정 패널 및 그 구동 방법
KR20080078772A (ko) 액정표시장치의 구동회로
KR101267079B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20050000991A (ko) 액정표시장치 및 그 구동방법
KR20040016029A (ko) 액정표시장치의 구동방법 및 구동장치
KR20070001475A (ko) 저전력 액정 표시 장치
CN109584834B (zh) 液晶显示装置
KR100709702B1 (ko) 데이터 충전 시간을 보상하는 액정표시장치
KR20050096669A (ko) 스토리지 인버젼을 위한 스토리지 드라이버
KR101097601B1 (ko) 액정표시장치
JP2006338050A (ja) 画像表示装置の駆動方法
KR100580550B1 (ko) 블록순차구동방법및그장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9