JP4188000B2 - 半導体表示装置 - Google Patents
半導体表示装置 Download PDFInfo
- Publication number
- JP4188000B2 JP4188000B2 JP2002142520A JP2002142520A JP4188000B2 JP 4188000 B2 JP4188000 B2 JP 4188000B2 JP 2002142520 A JP2002142520 A JP 2002142520A JP 2002142520 A JP2002142520 A JP 2002142520A JP 4188000 B2 JP4188000 B2 JP 4188000B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal lines
- video signal
- input
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、複数本の配線をm(mは2以上の自然数)本づつのグループ毎に選択して信号を入力する半導体装置の駆動方法に関する。特に、複数本の配線をm(mは2以上の自然数)本づつのグループ毎に選択して信号を入力する、半導体表示装置の駆動方法に関する。さらに、該駆動方法を用いて動作する半導体表示装置に関する。
【0002】
【従来の技術】
近年、基板上に薄膜トランジスタ(Thin Film Transistor、以下TFTと記す)を形成する技術が大幅に進歩し、半導体装置の1つであるアクティブマトリクス型表示装置への応用開発が進められている。アクティブマトリクス型の半導体表示装置は、画素毎にスイッチング素子としてのTFTを設け、ビデオ信号を各画素に順次書き込むことにより、画像を表示するものである。
【0003】
アクティブマトリクス型の半導体表示装置の駆動回路は、主に走査線駆動回路と信号線駆動回路とがある。走査線駆動回路によって画素部に設けられた複数本の走査線が1本づつ、もしくは複数本づつ順に選択され、信号線駆動回路によって該選択された走査線に接続されている画素に、信号線を介して順にビデオ信号が入力される。
【0004】
走査線駆動回路と信号線駆動回路には高速動作が要求される。特に信号線駆動回路は、1ライン分の走査線が選択されている期間内に、該走査線に接続されている画素全てに順にビデオ信号を入力するため、走査線駆動回路よりも高速で動作する必要がある。例えばVGAのアクティブマトリクス型半導体表示装置の場合、信号線駆動回路の駆動周波数は一般的に約25MHz程度である。
【0005】
より高精細、高解像度、多階調の画像を表示するために、アクティブマトリクス型半導体表示装置の走査線方向の画素数(水平画素数:Hn)が増える傾向にある。水平画素数Hnが増加すると、信号線駆動回路をより高速で動作させることが要求される。しかし信号線駆動回路の駆動周波数を高くしすぎると、信号線駆動回路が有するTFTの応答速度が駆動周波数に対応しきれなくなる可能性があった。
【0006】
そこで、水平画素数Hnの増加に伴い、信号線駆動回路の駆動周波数が高まるのを抑えるために、様々な駆動方法が提案されている。その1つとして、走査線方向に並んでいる画素をm個(mは2より大きい正数であり、一般的には自然数)づつのグループに分割し、1ライン期間中に、同時に各グループの画素にビデオ信号を入力する分割駆動法がある。本明細書において1ライン期間とは、水平方向に並んでいる1ラインの画素のうち、最初の画素にビデオ信号が入力されてから、次の1ラインの最初の画素にビデオ信号が入力される直前までの期間を意味する。
【0007】
m分割での分割駆動法では、通常の駆動法に比べて、1ライン期間の長さが同じ場合、1画素あたりビデオ信号の入力される時間がm倍になる。そのため信号線駆動回路の駆動周波数を通常の1/m程度に落とすことが可能になる。
【0008】
【発明が解決しようとする課題】
ところで、画素部には各画素に対応した複数の信号線が設けられており、ビデオ信号は、各信号線を介して信号線駆動回路から各画素に入力される。そして信号線駆動回路では、外部から入力されたビデオ信号を、所定のタイミングに従ってサンプリングし、ビデオ信号として各信号線に入力している。
【0009】
上述した分割駆動法の場合、外部から入力されたシリアル形式のビデオ信号をサンプリングし、m本の信号線に同時に入力する。図10に、信号線駆動回路のビデオ信号をサンプリングする部分の構成を、m=4の場合を例にして簡単に示す。図10において3001は信号線駆動回路であり、分割数mと同じ数のビデオ信号線V1〜Vm(図10ではV1〜V4)を介して、ビデオ信号が信号線駆動回路3001に供給されている。
【0010】
画素部3003は各画素に対応する信号線S1、S2、…が設けられている。図10ではS1〜S12の12本の信号線を示しているが、信号線の数はパネルの規格によって異なる。各スイッチ3004は、各信号線と各ビデオ信号線の接続を制御しており、隣り合うm本(図10では4本)の各信号線が、スイッチ3004を介して互いに異なるビデオ信号線に接続されている。
【0011】
具体的に図10では、信号線S1、S5、S9がスイッチ3004を介してビデオ信号線V1に接続されており、信号線S2、S6、S10がスイッチ3004を介してビデオ信号線V2に接続されており、信号線S3、S7、S11がスイッチ3004を介してビデオ信号線V3に接続されており、信号線S4、S8、S12がスイッチ3004を介してビデオ信号線V4に接続されている。
【0012】
そして、各スイッチ3004のオンオフは、信号線駆動回路3001において生成されたタイミング信号によって決まる。タイミング信号に同期してスイッチ3004がm個ずつオンになることで、信号線m本ずつにビデオ信号がサンプリングされて入力される。
【0013】
例えば図10の場合、図11に示すように、信号線S1〜S4に同時にビデオ信号が入力された後、次に信号線S5〜S8、そのまた次に信号線S9〜S12と、順に4本ずつビデオ信号が入力されていく。なお、図11では、○がついている信号線にビデオ信号が入力されることを意味している。
【0014】
図12(A)に、図10の場合において、各信号線に入力されるビデオ信号のタイミングチャートを示す。なお図12(A)では説明を分かり易くするために、ビデオ信号の有する画像情報が全て同じであると仮定する。m本(図12(A)では4本)の隣り合う信号線S1〜Sm(図12(A)ではS1〜S4)の電圧は、ビデオ信号の入力によって変化する。そして次に一定の期間を隔てて、信号線S(m+1)〜S2m(図12(A)ではS5〜S8)の電圧がビデオ信号の入力によって変化する。このとき、信号線S1〜Smにつながるスイッチ3004はオフになるので、信号線S1〜Smの電圧は保持される。なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。
【0015】
このとき、隣り合う信号線のうち、ビデオ信号の入力のタイミングが異なっている信号線S4とS5の、電圧の変化に着目する。図12(B)に信号線S4とS5のタイミングチャートの拡大図を示す。図12(B)に示すように、信号線S4の電圧はS4へのビデオ信号の入力と同時に変化しており、その後ほぼ一定に保たれる。しかし、信号線S5の電圧がビデオ信号の入力により変化した時点で、破線3010で示すように、信号線S4の電圧は信号線S5の電圧につられて多少変化する。これは、隣り合う信号線どうしが容量結合しているためである。
【0016】
容量結合による電圧の変化は、ビデオ信号の入力のタイミングが異なる信号線と隣り合っている信号線であって、なおかつ先にビデオ信号が入力される全ての信号線において生じる現象である。図10の場合では、信号線S4、S8において、隣りの信号線S5、S9の電圧の変化に引きずられて多少変化する。しかし、次にビデオ信号が入力される信号線とは隣り合っていない信号線は、電圧が変化しないので、m本毎に電圧が変化する信号線が出現することになる。
【0017】
よってm分割の分割駆動法を用いると、信号線m本毎に生じる電圧差が画素部においてに明暗として表示され、観察者に縦縞(分割縞)として視認されてしまう。
【0018】
上述したことに鑑み、複数本の配線をm(mは2以上の自然数)本づつのグループ毎に選択して信号を入力する際に、隣り合う信号線の電圧の変化を防ぐことができる回路及び該回路の駆動方法の提供を課題とする。特に、分割駆動を行う際に、観察者に縦縞が視認されにくい、高精細、高解像度、多階調の画像の表示が可能な、アクティブマトリクス型半導体表示装置及びその駆動方法の提供を課題とする。
【0019】
【課題を解決するための手段】
本発明では上述した課題を解決するために、m本毎に配線への信号の入力を行う際に、次に信号が入力される配線Aと隣り合っている配線Bに、配線Aと同じタイミングで再び信号を入力することで、配線Aと配線Bの容量結合による電圧の変化を防ぐ。
【0020】
半導体表示装置のm分割の分割駆動法を例に挙げて、具体的に説明する。本発明において、S1〜S12の信号線に信号を入力する場合の、信号の入力順を図1に示す。図1では図1ではm=4の場合を例示するが、mは2以上の自然数であれば良い。
【0021】
本発明では、図1に示すように、信号線S1〜S4に同時にビデオ信号が入力された後、次に信号が入力される信号線S5と隣り合っている信号線S4と、信号線S5〜S8に同時にビデオ信号を入力する。つまり、信号線S4には、2回ビデオ信号が入力される。
【0022】
なお、信号線S4に再び入力されるビデオ信号は、先に入力されたビデオ信号と同じ高さの電圧を有している。そのため、信号線S5の電圧が変化しても、信号線S4の電圧は固定されており、信号線S5との容量結合により電圧が変化しない。
【0023】
また、信号線S4に再びビデオ信号が入力される直前と、入力された直後では、信号線S4の電圧は変化せずに固定されたままなので、信号線S4と隣り合っている信号線S3の電圧も変化はしない。
【0024】
同様に、次に信号が入力される信号線S9と隣り合っている信号線S8と、信号線S9〜S12に同時にビデオ信号を入力する。なお、図1では、○がついている信号線にビデオ信号が入力されることを意味している。信号線S4と同様に、信号線S8にも2回ビデオ信号が入力される。
【0025】
このように、次に信号が入力される配線と隣り合っている配線に、次に信号が入力されるタイミングに合わせて再び信号を入力することで、容量結合による電圧の変化を防ぐことができる。よって、半導体表示装置の分割駆動を行う際に、観察者に分割縞を視認されにくくすることができる。
【0026】
【発明の実施の形態】
本発明において、m分割で分割駆動する半導体表示装置において、信号線駆動回路に供給されたビデオ信号をサンプリングする部分の構成を図2に示す。図2ではm=4の場合を例に挙げて示すが、本発明において分割数はこれに限定されない。mは2以上の自然数で、なおかつ信号線の数よりも少なければ良い。
【0027】
図2において4001は信号線駆動回路であり、分割数mよりも1つ多い数のビデオ信号線V1〜Vm、Vm’(図1ではV1〜V4、V4’)を介して、ビデオ信号が信号線駆動回路4001に供給されている。
【0028】
画素部4003は各画素に対応する信号線S1、S2、…が設けられている。図1ではS1〜S12の12本の信号線を示しているが、信号線の数はパネルの規格によって異なる。各スイッチSW1〜SW12、SW4’、SW8’は、各信号線と各ビデオ信号線の接続を制御している。
【0029】
隣り合うm本(図1では4本)の各信号線は、スイッチSW1〜SW12、SW4’、SW8’を介して互いに異なるビデオ信号線に接続されている。特に本発明では、次に信号が入力される信号線に隣り合っている信号線が、それぞれスイッチを介して2つのビデオ信号に接続されている。
【0030】
具体的に図10では、信号線S1、S5、S9がスイッチSW1、SW5、SW9を介してビデオ信号線V1に、信号線S2、S6、S10がスイッチSW2、SW6、SW10を介してビデオ信号線V2に、信号線S3、S7、S11がスイッチSW3、SW7、SW11を介してビデオ信号線V3に、信号線S4、S8、S12がスイッチSW4、SW8、SW12を介してビデオ信号線V4に接続されている。さらに、次に信号が入力される信号線に隣り合っている信号線S4、S8は、別途スイッチSW4’、SW8’を介して、ビデオ信号線V4’に接続されている。
【0031】
そして、各スイッチSW1〜SW12、SW4’、SW8’のオンオフは、信号線駆動回路4001において生成されたタイミング信号によって決まる。
【0032】
次に、各スイッチの動作及び各信号線へのビデオ信号の入力のタイミングについて説明する。本発明では、タイミング信号に同期して、最初にスイッチがm個(図2では4個)オンになり、信号線m本にビデオ信号がサンプリングされ入力された後、次からはスイッチが(m+1)個(図2では5個)ずつオンになり、信号線(m+1)本ずつ順にビデオ信号がサンプリングされ入力される。
【0033】
各スイッチの動作及び各信号線へのビデオ信号の入力のタイミングをより詳細に説明するために、図2の場合を例に挙げ、ビデオ信号線V1〜V4、V4’に入力されるビデオ信号と、信号線S1〜S12にサンプリングされるビデオ信号と、スイッチSW1〜SW12、SW4’、SW8’の動作の関係を、図3に示す。
【0034】
図3に示すように、まずスイッチSW1〜SW4がオンになることで、ビデオ信号線V1〜V4にそれぞれ供給されているビデオ信号D1〜D4が、対応する信号線S1〜S4に入力される。
【0035】
次に、スイッチSW1〜SW4がオフになり、代わってスイッチSW4’、SW5〜SW8がオンになる。このときビデオ信号線V4’には、スイッチSW1〜SW4がオンのときにビデオ信号線V4に供給されていたのと同じ画像情報を有するビデオ信号D4が供給されている。よって、スイッチSW4’がオンになることで、ビデオ信号線V4’に供給されているビデオ信号D4が、再び信号線S4に入力される。またスイッチSW5〜SW8がオンになることで、ビデオ信号線V5〜V8にそれぞれ供給されているビデオ信号D5〜D8が、対応する信号線S5〜S8に入力される。
【0036】
次に、スイッチSW4’、SW5〜SW8がオフになり、代わってスイッチSW8’、SW9〜SW12がオンになる。このときビデオ信号線V8’には、スイッチSW5〜SW8がオンのときにビデオ信号線V4に供給されていたのと同じ画像情報を有するビデオ信号D8が、供給されている。よって、スイッチSW8’がオンになることで、ビデオ信号線V4’に供給されているビデオ信号D8が、再び信号線S8に入力される。またスイッチSW9〜SW12がオンになることで、ビデオ信号線V1〜V4にそれぞれ供給されているビデオ信号D9〜D12が、対応する信号線S9〜S12に入力される。
【0037】
図4(A)に、図2の場合において、各信号線に入力されるビデオ信号のタイミングチャートを示す。なお図4(A)では説明を分かり易くするために、ビデオ信号の有する画像情報が全て同じであると仮定する。m本(図4(A)では4本)の隣り合う信号線S1〜Sm(図4(A)ではS1〜S4)の電圧は、ビデオ信号の入力によって変化する。そして次に一定の期間を隔てて、信号線S(m+1)〜S2m(図4(A)ではS5〜S8)の電圧がビデオ信号の入力によって変化する。なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。
【0038】
本発明では、次にビデオ信号が入力される信号線と隣り合っている信号線S4、S8に、次にビデオ信号が入力されるのと同時に、再びビデオ信号を入力している。隣り合う信号線のうち、ビデオ信号の入力のタイミングが異なっている信号線S4とS5のタイミングチャートの拡大図を、図4(B)に示す。図4(B)に示すように、信号線S4の電圧はS4へのビデオ信号の入力と同時に変化しており、その後ほぼ一定に保たれる。そして、信号線S5の電圧がビデオ信号の入力により変化しても、破線4010で示すように、信号線S4の電圧は殆ど変化せず固定される。
【0039】
これは信号線S9の場合も同様であり、信号線S9の電圧が変化しても、信号線S9の電圧は変化せず固定される。
【0040】
このように本発明では、次に信号が入力される配線と隣り合っている配線に、次に信号が入力されるタイミングに合わせて再び信号を入力することで、容量結合による電圧の変化を防ぐことができる。よって、半導体表示装置の分割駆動を行う際に、観察者に分割縞を視認されにくくすることができる。
【0041】
なお本実施の形態では、本発明を半導体表示装置の分割駆動に用いた場合について説明したが、本発明はこれに限定されない。本発明は、複数本の配線をm(mは2以上の自然数)本づつのグループ毎に選択して信号を入力する回路であれば良く、隣り合う配線との容量結合による電圧の変化を防ぐことができる。
【0042】
【実施例】
以下に、本発明の実施例について説明する。
【0043】
(実施例1)
本実施例では、本発明の半導体表示装置において、信号線駆動回路に供給されたビデオ信号をサンプリングする回路(サンプリング回路と呼ぶ)の、具体的な構成について説明する。
【0044】
図5に本実施例のサンプリング回路の回路図を示す。本実施例のサンプリング回路200には、サンプリングのタイミング、言い換えると各スイッチの動作のタイミング、を決定するタイミング信号が供給されている。本実施例では、信号線駆動回路が有するサンプリング回路200の上段の回路から供給されたタイミング信号が、インバータ201、202で波形整形されて、スイッチの1つであるトランスミッションゲートSW1、SW2、…に入力される。なおトランスミッションゲートSW1、SW2、…には、タイミング信号と、インバータ201により該タイミング信号の極性が反転した信号とが共に入力されている。
【0045】
またサンプリング回路200にはビデオ信号が接続されている。本実施例では4分割駆動の場合を例示しているが、本発明の分割数はこれに限定されない。4分割駆動の場合、1つ数が多い5本のビデオ信号線V1〜V4、V4’が接続されている。
【0046】
そしてトランスミッションゲートSW1、SW2、…は、ビデオ信号線V1〜V4に供給されるビデオ信号の、各信号線S1、S2…への供給を制御することができる。また、トランスミッションゲートSW4’、SW8’、…は、ビデオ信号線V4’に供給されるビデオ信号の、信号線S4、S8、…への供給を制御することができる。
【0047】
また、そしてトランスミッションゲートSWm’は、トランスミッションゲートSW(m+1)〜SW(m+3)と同じタイミング信号が入力されており、同じタイミングでスイッチングする。
【0048】
図5で用いたトランスミッションゲートの構成について、図6を用いて説明する。図6(A)にトランスミッションゲートの論理記号を示す。ノードSにタイミング信号が入力され、ノードSbに極性が反転したタイミング信号が入力される。またノードAにビデオ信号が入力され、タイミング信号に同期してノードBからサンプリングされたビデオ信号が出力される。
【0049】
図6(B)に、図6(A)に示した論理記号の等価回路図を示す。図6(B)に示すトランスミッションゲートは、pチャネル型TFTとnチャネル型TFTを有し、ソースとドレインが互いに接続されている。そしてnチャネル型TFTのゲートにタイミング信号が入力され、pチャネル型TFTのゲートに極性が反転したタイミング信号が入力される。
【0050】
なお、本実施例ではスイッチとしてトランスミッションゲートを用いているが、本発明はこの構成に限定されない。ビデオ信号の各信号線への供給を制御することができるスイッチ素子であれば良い。
【0051】
また、本実施例で示したサンプリング回路の回路図は、ほんの一実施例に過ぎない。本発明では、次に信号が入力される配線と隣り合っている配線に、次に信号が入力されるタイミングに合わせて再び信号を入力することができれば良い。
【0052】
(実施例2)
本実施例では、本発明の半導体表示装置の1つである、アクティブマトリクス型の液晶表示装置の構成について説明する。
【0053】
図7に、本発明の液晶表示装置のブロック図を示す。
【0054】
115は信号線駆動回路、116は走査線駆動回路、120は画素部である。本実施例では信号線駆動回路と走査線駆動回路とを1つづつ設けたが、本発明はこの構成に限定されない。信号線駆動回路を2つ以上設けても良いし、走査線駆動回路を2つ以上設けても良い。
【0055】
信号線駆動回路115は、シフトレジスト回路115_1、レベルシフト回路115_2、サンプリング回路115_3を有している。なおレベルシフト回路は必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフト回路115_2はシフトレジスト回路115_1とサンプリング回路115_3との間に設ける構成としたが、本発明はこの構成に限定されない。シフトレジスト回路115_1の中にレベルシフト回路115_2が組み込まれている構成にしても良い。
【0056】
クロック信号(CLK)、スタートパルス信号(SP)がシフトレジスト回路115_1に供給されると、シフトレジスト回路115_1ではビデオ信号をサンプリングするタイミングを制御するための、タイミング信号を生成する。
【0057】
生成されたタイミング信号は、レベルシフト回路115_2においてその電圧の振幅が増幅されてる。
【0058】
レベルシフト回路115_2において増幅されたタイミング信号は、サンプリング回路115_3に入力される。そしてサンプリング回路115_3に入力されたビデオ信号は、サンプリング回路115_3に入力されたタイミング信号に同期してサンプリングされ、信号線117に入力される。
【0059】
本発明では、複数本の信号線をm(mは2以上の自然数)本づつのグループ毎に選択してサンプリングされたビデオ信号を入力しており、なおかつ次にビデオ信号が入力される信号線と隣り合わせの信号線には、次のビデオ信号が入力されるのと同じタイミングで再びサンプリングされたビデオ信号が入力される。
【0060】
画素部120では、信号線駆動回路115からサンプリングされたビデオ信号が入力される信号線117と、走査線駆動回路116から選択信号が入力される走査線118とが交差している。その信号線117と走査線118とに囲まれた領域に、画素119の薄膜トランジスタ(画素TFT)121と、対向電極と画素電極の間に液晶を挟んだ液晶セル122と、保持容量123とが設けられている。
【0061】
画素TFT121は、走査線駆動回路116から走査線118に入力される選択信号により駆動する。信号線117にそれぞれ入力されたビデオ信号は、画素TFT121により選択され、画素電極に入力される。
【0062】
なお本発明は、本実施例で示す液晶表示装置に限定されない。なお、液晶表示装置は、一定の規格のビデオ信号を液晶表示装置の駆動回路の規格に変換するためのコントローラ、メモリ等を含んでいても良いし、含まなくとも良い。
【0063】
また、本実施例は、実施例1と自由に組み合わせて実施することが可能である。
【0064】
(実施例3)
本実施例では、本発明の半導体表示装置の1つである、アクティブマトリクス型の発光装置の構成について説明する。
【0065】
アクティブマトリクス型の発光装置は、各画素に発光素子が設けられている。発光素子は自ら発光するため視認性が高く、液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。本実施例では、発光素子の1つである有機発光素子(OLED:Organic Light Emitting Diode)を用いた発光装置について説明するが、本発明は他の発光素子を用いた発光装置であっても良い。
【0066】
OLEDは、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる材料を含む層(以下、電界発光層と記す)と、陽極層と、陰極層とを有している。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【0067】
本実施例の発光装置の画素部301の拡大図を図8(A)に示す。信号線(S1〜Sx)、電源線(V1〜Vx)、走査線(G1〜Gy)が画素部301に設けられている。
【0068】
本実例の場合、信号線(S1〜Sx)と、電源線(V1〜Vx)と、走査線(G1〜Gy)とを1つずつ備えた領域が画素304である。画素部301にはマトリクス状に複数の画素304が配置されている。
【0069】
画素304の拡大図を図8(B)に示す。図8(B)において、305はスイッチング用TFTである。スイッチング用TFT305のゲート電極は、走査線Gj(j=1〜y)に接続されている。スイッチング用TFT305のソース領域とドレイン領域は、一方が信号線Si(i=1〜x)に、もう一方が駆動用TFT306のゲート電極、各画素が有する保持容量308にそれぞれ接続されている。
【0070】
保持容量308はスイッチング用TFT305が非選択状態(オフ状態)にある時、駆動用TFT306のゲート電圧(ゲート電極とソース領域間の電位差)を保持するために設けられている。なお本実施例では保持容量308を設ける構成を示したが、本発明はこの構成に限定されず、保持容量308を設けなくても良い。
【0071】
また、駆動用TFT306のソース領域とドレイン領域は、一方が電源線Vi(i=1〜x)に接続され、もう一方は発光素子307に接続される。電源線Viは保持容量308にも接続されている。
【0072】
発光素子307は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用TFT306のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用TFT306のソース領域またはドレイン領域と接続している場合、陰極が画素電極、陽極が対向電極となる。
【0073】
発光素子307の対向電極と、電源線Viには、それぞれ所定の電圧が与えられている。
【0074】
スイッチング用TFT305、駆動用TFT306は、nチャネル型TFTでもpチャネル型TFTでもどちらでも用いることができる。ただし駆動用TFT306のソース領域またはドレイン領域が発光素子307の陽極と接続されている場合、駆動用TFT306はpチャネル型TFTであることが望ましい。また、駆動用TFT306のソース領域またはドレイン領域が発光素子307の陰極と接続されている場合、駆動用TFT306はnチャネル型TFTであることが望ましい。
【0075】
またスイッチング用TFT305、駆動用TFT306は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【0076】
なお、発光装置は、一定の規格のビデオ信号を発光装置の駆動回路の規格に合わせて変換するためのコントローラ、メモリ等を含んでいても良いし、含まなくとも良い。
【0077】
また、本実施例は、実施例1と自由に組み合わせて実施することが可能である。
【0078】
(実施例4)
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電子機器の具体例を図9に示す。
【0079】
図9(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の半導体回路や半導体表示装置を、表示部2003やその他の信号処理回路に用いることで、本発明の表示装置が完成する。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0080】
図9(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の半導体回路や半導体表示装置を、表示部2102やその他の信号処理回路に用いることで、本発明のデジタルスチルカメラが完成する。
【0081】
図9(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の半導体回路や半導体表示装置を、表示部2203やその他の信号処理回路に用いることで、本発明のノート型パーソナルコンピュータが完成する。
【0082】
図9(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の半導体回路や半導体表示装置を、表示部2302やその他の信号処理回路に用いることで、本発明のモバイルコンピュータが完成する。
【0083】
図9(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体回路や半導体表示装置を、表示部A2403、B、2404やその他の信号処理回路に用いることで、本発明の画像再生装置が完成する。
【0084】
図9(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の半導体回路や半導体表示装置を、表示部2502やその他の信号処理回路に用いることで、本発明のゴーグル型ディスプレイが完成する。
【0085】
図9(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明の半導体回路や半導体表示装置を、表示部2602やその他の信号処理回路に用いることで、本発明のビデオカメラが完成する。
【0086】
ここで図9(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体回路や半導体表示装置を、表示部2703やその他の信号処理回路に用いることで、本発明の携帯電話が完成する。
【0087】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例1〜3に示したいずれの構成とも組み合わせて実施することが可能である。
【0088】
【発明の効果】
本発明では、m本毎に配線への信号の入力を行う際に、次に信号が入力される配線Aと隣り合っている配線Bに、配線Aと同じタイミングで再び信号を入力することで、配線Aと配線Bの容量結合による電圧の変化を防ぐ。上記構成により、容量結合による電圧の変化を防ぐことができる。よって、半導体表示装置の分割駆動を行う際に、観察者に分割縞を視認されにくくすることができる。
【図面の簡単な説明】
【図1】 本発明において、各信号線にビデオ信号が入力される順序を示す図。
【図2】 各信号線を選択するスイッチの配置を示す図。
【図3】 各スイッチのタイミングチャート及び信号線とビデオ信号線の信号の流れを示す図。
【図4】 信号線のタイミングチャート。
【図5】 本発明におけるサンプリング回路の回路図。
【図6】 トランスミッションゲートの論理記号及び等価回路図。
【図7】 液晶表示装置の構造を示すブロック図。
【図8】 発光装置の画素部回路図及び画素回路図。
【図9】 本発明の電子機器。
【図10】 従来のサンプリング回路のスイッチの配置を示す図。
【図11】 従来において、各信号線にビデオ信号が入力される順序を示す図。
【図12】 従来における、信号線のタイミングチャート。
Claims (4)
- L(Lは4以上の自然数)本の信号線と、前記L本の信号線に1つずつ対応するように電気的接続されるL個の出力端子を有する信号線駆動回路と、を備え、
前記L本の信号線は、m(mは2以上の自然数)本ずつのN(Nは2以上の自然数)個のグループに分割され、
前記信号線駆動回路において、(m+1)(mは2以上の自然数)本のビデオ信号線が設けられ、且つ前記N個のグループ各々に対応して第1のスイッチ及び第2のスイッチが設けられ、
前記N個のグループのうち第k(kは2以上N以下の自然数)番目のグループにおいて、前記第1のスイッチは前記(m+1)本のビデオ信号線のうちm本のビデオ信号線と前記L個の出力端子のうちのm個の出力端子との電気的接続を選択することによって、前記L本の信号線のうち前記第k番目のグループに含まれる前記m本の信号線に対して前記m本のビデオ信号線に入力されたビデオ信号を出力し、前記第2のスイッチは前記(m+1)本のビデオ信号線のうち前記m本のビデオ信号線とは異なる1本のビデオ信号線と前記L個の出力端子のうちの1個の出力端子との電気的接続を選択することによって、前記L本の信号線のうち前記第(k−1)番目のグループに含まれるm本の信号線であって且つ前記第k番目のグループと隣り合う1本の信号線に対して前記m本のビデオ信号線とは異なる1本のビデオ信号線に入力されたビデオ信号を出力することを特徴とする半導体表示装置。 - 請求項1において、
前記L本の信号線に電気的に接続される複数の画素を有し、
前記複数の画素各々は液晶セルを有することを特徴とする半導体表示装置。 - 請求項1において、
前記L本の信号線に電気的に接続される複数の画素を有し、
前記複数の画素各々は発光素子を有することを特徴とする半導体表示装置。 - 請求項1乃至請求項3のいずれか一において、
前記半導体表示装置を用いたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002142520A JP4188000B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002142520A JP4188000B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003330403A JP2003330403A (ja) | 2003-11-19 |
JP2003330403A5 JP2003330403A5 (ja) | 2005-09-29 |
JP4188000B2 true JP4188000B2 (ja) | 2008-11-26 |
Family
ID=29702782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002142520A Expired - Fee Related JP4188000B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4188000B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3875229B2 (ja) | 2003-11-13 | 2007-01-31 | シャープ株式会社 | データラインの駆動方法およびそれを用いた表示装置並びに液晶表示装置 |
KR101263932B1 (ko) * | 2005-11-30 | 2013-05-15 | 삼성디스플레이 주식회사 | 액정 표시 패널의 데이터 구동 방법 및 장치 |
-
2002
- 2002-05-17 JP JP2002142520A patent/JP4188000B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003330403A (ja) | 2003-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7425937B2 (en) | Device and driving method thereof | |
US20180315370A1 (en) | Light Emitting Device and Method of Driving the Light Emitting Device | |
JP6122462B2 (ja) | 表示装置 | |
US8242971B2 (en) | Display device and method of driving the same | |
JP4628447B2 (ja) | 半導体装置 | |
US8593381B2 (en) | Method of driving light-emitting device | |
US20060139265A1 (en) | Driving method of display device | |
US7961160B2 (en) | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device | |
JP4454943B2 (ja) | 発光装置の駆動方法 | |
JP4188000B2 (ja) | 半導体表示装置 | |
JP4467900B2 (ja) | 発光装置の駆動方法 | |
US20230230522A1 (en) | Display device | |
JP4574128B2 (ja) | 発光装置 | |
JP4421641B2 (ja) | 発光装置の駆動方法 | |
JP2006039452A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4188000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |