KR20070045983A - 층들 이완 - Google Patents
층들 이완 Download PDFInfo
- Publication number
- KR20070045983A KR20070045983A KR1020060104823A KR20060104823A KR20070045983A KR 20070045983 A KR20070045983 A KR 20070045983A KR 1020060104823 A KR1020060104823 A KR 1020060104823A KR 20060104823 A KR20060104823 A KR 20060104823A KR 20070045983 A KR20070045983 A KR 20070045983A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- layers
- crystalline
- thickness
- elastically
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000000203 mixture Substances 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 239000002178 crystalline material Substances 0.000 claims abstract description 19
- 230000006835 compression Effects 0.000 claims abstract description 11
- 238000007906 compression Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 54
- 239000013078 crystal Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 238000003486 chemical etching Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000005489 elastic deformation Effects 0.000 claims description 7
- 230000005693 optoelectronics Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 239000012777 electrically insulating material Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 25
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 17
- 238000000407 epitaxy Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910017214 AsGa Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003102 growth factor Substances 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Magnetic Heads (AREA)
- Materials For Medical Uses (AREA)
- Lubricants (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
Abstract
본 발명은 전자공학, 광학 또는 광전자공학용 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법에 있어서, 장력하에서 (또는 각각 압축으로) 탄성적으로 변형되는 제1 결정성 층 및 제1 층에 인접한, 압축으로 (또는 각각 장력하에서) 탄성적으로 변형되는 제2 결정성 층으로 구성된 구조체로부터 실시되며, 두 층들의 각각 조성 차이가 실질적으로 동일할 때까지 점진적으로 줄어들어, 두 층들은, 전체적으로, 균일 조성을 가지는 결정성 재료의 단일 최종 층을 형성하도록 두 층들 간 확산 단계를 포함하며, 확산 후, 최종 층은 더 이상, 전체적으로, 탄성 변형을 보이지 않도록 두 층들 각각의 조성, 두께, 및 변형도 (degree of strain)가 초기 선택되는 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법을 제안한다.
이완, 확산, 비변형
Description
도 1A 내지 1C는 비변형 층을 가지는 구조체 제조를 위한, 본 발명에 따른 방법의 각 단계를 도시한다.
도 2A 내지 2B는 본 발명에 따른 확산 전후 반도체-온-절연체 구조체를 각각 도시한 것이다.
도 3A 내지 3E는 비변형 층을 가지는 특정 구조체 제조를 위한, 본 발명에 따른 방법의 각 단계를 도시한다.
본 발명은 전자공학, 광학 또는 광전자공학용 비변형 결정성 재료의 층 형성에 관한 것이며, 더욱 상세하게는 본 발명은 상기 층을 포함하는 구조체 제조에 관한 것이다.
여기서 결정성 구조체가 장력(tension)하에서 또는 압축되어 (compression) 탄성적으로 변형되어, 격자 인자가 그 구성 재료의 공칭 격자 인자, 즉 벌크 형태 및 단결정 조건에서의 격자 인자와 실질적으로 차이 나는 경우, 층이 '변형 (strained)' 된다고 정의된다.
반대로, 구성 결정성 재료가 실질적으로 공칭 격자 인자와 동일한 경우, 층이 '완전히 이완 (completely relaxed)' 또는 '비변형 (unstrained)' 된다고 정의된다.
따라서, 열적 스트레스와 같은 외부 스트레스에 놓일 때, 비변형 층은 안정한 결정학적 구조를 가진다.
이러한 비변형 층들을 벌크 웨이퍼에서 직접 찾는 것이 가능하다. 그러나, 벌크 재료의 제작 (fabrication)은 실리콘, AsGa, 게르마늄, 사파이어 또는 기타 소수 재료에 국한된다.
기타 재료로 구성된 비변형 층들을 제조하기 위하여, 다른 결정성 재료로 구성된 벌크 기판 및 층 사이에 버퍼층을 개입하여 동일 웨이퍼에서 이러한 층을 구성하는 것이 공지되어 있다.
이러한 구조에서, '버퍼층'은 형성된 층의 격자 인자를 기판의 것에 변형시키는 전이 (transition) 층으로 이해될 수 있다. 따라서, 이러한 버퍼층은 깊이에 따라 점진적으로 변화되는 조성을 가질 수 있고, 버퍼층 성분들(components)의 이러한 점진적 변화는, 기판 및 형성 층 각각의 격자 인자들 사이에서 격자 인자의 점진적 변화와 직접적으로 연관된다.
언급될 수 있는 예로는, 기판 및 SiGe 층 사이에서 점진적으로 증가하는 게르마늄 조성을 가지는 SiGe 버퍼층을 이용하여 벌크 실리콘 기판에서 SiGe 층을 형성하는 것이다.
따라서, '버퍼층'은 벌크 형태로 존재하지 않거나 드물게 존재하는 재료로 구성된 비변형 층들을 제조하기 위하여 사용될 수 있다.
상기 비변형 층들을 반도체-온-절연체 (semiconductor-on-insulator) 구조체로 일체화하는 것이 유리하며, 이에 따라 반도체-온-절연체는 전기적 절연층 상에 비변형 층으로 구성되며, 상기 절연 재료는 (예를 들면 유리 기판과 같은) 벌크 기판 또는 비변형 층 및 하부 벌크 기판 사이에 삽입되는 (SiO2 또는 Si3N4 층과 같은) 두꺼운 층으로 이루어질 수 있다. 이러한 반도체-온-절연체 구조체는 벌크 구조체와 대비하여 양호한 전기적 및/또는 광학적 특성을 가지므로, 비변형 층에 제조된 콤포넌트 효율을 개선할 수 있다.
반도체-온-절연체 층은 전형적으로는 도너 웨이퍼로부터 수용 웨이퍼로의 층 이송에 의해 제조되며, 도너 웨이퍼는 가능한 벌크 또는 버퍼층 및 부-에피탁시 (sub-epitaxial) 비변형 층으로 이루어진 복합재료 (composite)일 수 있다.
상기 층 이송 기술은 도너 웨이퍼 및 수용 웨이퍼가 결합되는 웨이퍼 결합 단계, 이후 상기 이송 층만을 수용 웨이퍼에 남기는 도너 웨이퍼 부분 리프트 오프 (lifting off) 단계로 구성된다.
도너 웨이퍼는, 예를 들면, '폴리시-백 (polish-back)' 및/또는 '에치-백 (etch-back)' 이라 알려진 기법을 적용하여 배면부 (back portion)에 대한 화학적-기계적 공격 (예를 들면 연마, 그란인딩, 화학적 기계적 평탄화, 화학적 에칭, 선택적 화학적 에칭 등), 또는 당업자에게 공지된 Smart Cut®이라는 기술을 적용하 여 절단될 영역에 원자종 임플란트 후 도너 웨이퍼를 절단 (예로써, 'Silicon-on-Insulator Technology: Materials to VLSI, 2판" 저자 Jean-Pierre Collinge, Kluwer Academic 출판사, 50 및 51쪽, 을 참조할 수 있다)하여 감소될 수 있다.
에치-백 기술을 이용하여 버퍼층을 포함하는 복합재료 도너 웨이퍼로부터 비변형 SiGe 층을 이송하는 기술은 국제특허출원 WO-A-01/99169에 기술되어 있다.
그러나, 상기 비변형 층 이송 기술은 오래 걸리고, 고가이며 이송 이후 도너 웨이퍼 손실을 가져온다.
WO-A-02/27783에는 비변형 SiGe 층을 이송하기 위한 Smart Cut® 기술이 기재되어 있다. 이에 따르면 도너 웨이퍼 일부가 가능한 재활용을 위하여 회수될 수 있다.
그러나, 상기 층 이송은 두께의 완전한 균일성을 확보할 수 없고, 단거리 (short range) 균일성을 높이기 위하여 추가적인 연마 단계가 수행되어야 한다. 그러나, 상기 연마 단계는 원거리 균일성을 감소시킨다 (즉, 웨이퍼 중심 및 에지 사이에서 측정된 균일도).
WO-A-02/15244 및 WO-A-04/06327에서는 버퍼층 및 비변형 SiGe 층 사이의 변형 Si 층을 포함하는 도너 웨이퍼로부터 비변형 SiGe 층을 이송하는 방법이 기재되어 있다. 이 방법은 비변형 SiGe 및 변형 Si 층을 수용 웨이퍼로 이송하고, 선택적으로 비변형 SiGe 층 반대측에서 변형 Si를 제거하는 것으로 이루어진다. 이에 따라 Smart Cut® 기술을 사용하고 최종 연마를 수행하지 않으면서 단거리 및 원거리 균일성을 가지는 비변형 SiGe 최종 층을 제조할 수 있다.
그러나, 변형 Si 층 이송 동안, 열처리가 적용되며, 이것은 변형 Si 층으로 게르마늄 확산 (diffusion)을 유발할 수 있어, 최종 화학적 에칭에서 요구되는, 변형 Si 및 비변형 SiGe 간 선택도를 감소시킬 수 있다. 변형 Si 층이 얇으면, 선택도의 손실로 인하여 비변형 SiGe 층이 공격될 수 있고, 따라서 품질 및 단거리 두께 균일성 저하를 가져올 수 있다.
본 발명의 주 목적은 양호한 두께 균일성을 가지는 완전히 이완된 층을 형성하는 방법을 제안하여 이러한 모든 단점들을 극복하는 것이다.
본 발명의 다른 목적은 비변형 결정성 재료 층 및 양호한 두께 균일성을 가지는 반도체-온-절연체 층을 제조하는 것이다.
본 발명의 이러한 목적들은 전자공학용, 광학용 또는 광전자공학용 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법에 있어서,
장력하에서 (또는 각각 압축으로) 탄성적으로 변형되는 제1 결정성 층 및 제1 층에 인접한, 압축으로 (또는 각각 장력하에서) 탄성적으로 변형되는 제2 결정성 층으로 구성된 구조체로부터 실시되며, 두 층들의 각각 조성 차이가 동일할 때까지 점진적으로 줄어들어, 두 층들은, 전체적으로, 균일 조성을 가지는 결정성 재료의 단일 최종 층을 형성하도록 두 층들 간 확산 단계를 포함하며, 확산 후, 최종 층은 더 이상, 전체적으로, 탄성 변형을 보이지 않도록 두 층들 각각의 조성, 두께, 및 변형도 (degree of strain)가 초기에 선택되는 것을 특징으로 한다.
비변형 층 형성 방법의 기타 특징은 다음과 같다:
ㆍ제1 및 제2 층들의 격자 인자들은 각각 최종 층을 구성하는 재료의 공칭 (nominal) 격자 인자와 동일하며;
ㆍ제2 층은 제1 층 상에 에피탁시 성장된 층이며;
ㆍ제1 층 및 제2 층은 각각의 조성에서 공통되는 최소한 하나의 성분 (element)을 가지며;
ㆍ제1 층은 Si1 - xGex로 형성되며, 제2 층은 Si1 - yGey로 형성되며 최종 층은 Si1-zGez로 형성되며, x 및 y는 각각 0 (포함) 내지 1 (포함) 범위이며, x는 실질적으로 y와는 다르고;
z=(x*th1 + y*th2)/(th1 + th2), th1은 제1 층 두께, th2는 제2 층 두께; 제1 및 제2 변형 층들의 각각의 격자 인자들은 각각 Si1 - zGez 공칭 격자 인자와 동일하며;
ㆍ상기 구조체는 두 결정성 층들 하부에 위치하는 비결정 재료 층을 더욱 포함하며;
ㆍ비결정 재료 층은 전기적으로 절연성이며;
ㆍ비결정 재료 층은 최소한 다음 재료의 하나로 구성되며: SiO2, Si3N4, SixOyNz;
ㆍ확산은 열처리에 의해 수행된다.
본 발명의 두 번째 측면에서, 본 발명은 전자공학용, 광학용 또는 광전자공학용 탄성적으로 비변형된 결정성 층을 포함하는 구조체 제조하는 방법에 있어서,
ㆍ장력하에서 (또는 각각 압축으로) 탄성적으로 변형된 제1 결정성 층 상에 제2 결정성 층을 결정 성장하는 단계를 포함하여, 제2 층은 제1 층에 의해 압축으로 (또는 각각 장력하에서) 탄성적으로 변형되며, 제2 층의 두께가 참조 두께 정도가 되도록 선택되며, 상기 참조 두께는 제2 층을 이루는 성분들 (elements) 어셈블리 및 제1 층을 이루는 성분들 어셈블리가, 결합된 후, 전체적으로, 비변형된 균일한 층을 형성할 수 있는 두께에 상당하며;
ㆍ두 층들 간 성분들의 확산 단계를 포함하여, 두 층들의 각각의 조성들의 차이가 동일할 때까지, 점진적으로 줄어들어, 이후 두 층들은, 전체적으로, 균일 조성을 가지는 결정성 재료의 단일 최종 층을 형성하며, 상기 구조체의 최소한 일부를 제조하는 것을 특징으로 한다.
비변형 층을 포함하는 구조체를 제조하는 본 방법의 또 다른 특징은 다음과 같다:
ㆍ제1 층 격자 인자는 최종 층을 구성하는 재료의 공칭 인자와 실질적으로 동일하도록 선택되며;
ㆍ또한, 결정 성장 단계는 제2 층의 두께가 탄성 변형이 실질적으로 이완되 는 임계 두께 이하 또는 동일하도록 수행되며;
ㆍ또한, 결정 성장 단계 이전에, 제1 층은 수용 기판과 결합되며, 따라서 최종적으로 형성되는 상기 구조체는 상기 최종 층 및 상기 수용 기판을 포함하며;
ㆍ결합 단계가 결합 대향 면들의 하나 및/또는 다른 면 상에 형성된 결합층을 통하여 수행되며;
ㆍ결합층은 다음 두 재료들: SiO2, Si3N4의 최소한 하나를 포함하며;
ㆍ결합은 분자적이고 이후 적절한 열처리에 의해 보강되며;
ㆍ제1 층은 결합 시에 웨이퍼에 포함되며, 또한 본 방법은, 결합 및 결정 성장 단계 사이에, 제1 층을 구성하지 않는 웨이퍼 일부에 대하여 리프트 오프 단계를 더욱 포함하며;
ㆍ제1 층을 구성하지 않는 웨이퍼 일부는 최소한 다음의 기술의 하나에 의해 리프트 오프되며: 그라인딩, 화학적 기계적 평탄화 (CMP), 선택적 CMP, 화학적 에칭, 선택적 화학 에칭;
ㆍ결합 단계 전에, 또한 본 발명은 제1 층 두께와 실질적으로 동일한 깊이에서 연약영역을 생성하기 위하여 웨이퍼 내부로 원자종을 임플란트하는 단계를 더욱 포함하며: 웨이퍼 일부는 영약영역에 대하여 연약 결합을 절단할 수 있는 스트레스를 부여하여 리프트 오프되어 상기 제1 층을 웨이퍼 잔여부로부터 탈리하며;
ㆍ또한, 웨이퍼 일부 리프트 오프 및 결정 성장 단계 사이에, 제2 층 결정 성장을 위한 표면 준비를 위하여, 제1 층 표면 종료(finishing) 단계가 더욱 수행 되며;
ㆍ제1 층은 Si1 - xGex로 형성되며, 제2 층은 Si1 - yGey로 형성되며 최종 층은 Si1-zGez로 형성되며, x 및 y는 각각 0 (포함) 내지 1 (포함) 범위이며, x는 실질적으로 y와는 다르고;
z=(x*th1 + y*th2)/(th1 + th2), th1은 제1 층 두께, th2는 제2 층 두께; 제1 변형 층의 격자 인자는 Si1 - zGez 공칭 격자 인자와 동일하며;
ㆍ제1 층은 변형 Si로 형성되며 변형 실리콘-온-절연체 기판 (strained silicon-on-insulator, sSOI)에 포함된다.
본 발명의 하기 비-제한적 설명에 기재된 기타 특징, 목적, 및 장점은 하기 도면에 의해 기술된다.
본 발명의 방법은, 탄성적으로 비변형된 균일 조성을 가지는 단일의 최종 결정성 층을 형성하기 위하여 탄성적으로 변형된 두 결정성 층들 사이에서의 확산 단계를 포함한다.
도 1A에서, 상기 비변형 층은, 장력하에서 (장력은 도면에서 분산 화살표로 개략적으로 도시됨) 탄성적으로 변형된 제1 결정성 층 1 및 제1 층에 인접하고 압축되어 (압축은 도면에서 집중 화살표로 도시됨) 탄성적으로 변형된 제2 결정성 층으로 이루어진 구조체 30에서 형성된다.
본 발명의 다른 배열에 있어서, 제1 층은, 반대로, 압축될 수 있고 제2 층은 장력하에 있을 수 있으나, 이후 수행되는 확산 단계를 어떤 방식으로도 변형시키지는 않는다.
구조체 30은 단지 두 층들 1 및 2로 형성될 수도 있고, 또한 두 층들 1 및 2의 하나 및/또는 다른 층의 일측에 (보강재 또는 성장 기판과 같은) 지지기판을 포함할 수도 있다.
제1 배열에서, 층 2는 성장기판일 수 있는 층 1 상에 에피탁시 성장된 층 특성을 가진다. 선택적으로는, 층 1은 층 2 상에 에피탁시 성장된 층 특성을 가질 수 있고, 상기 층은 성장 기판으로 작용할 수 있다.
에피탁시 층의 결정성 성장은 공지 기술, LPD, CVD 및 MBE (각각은 저전력 적층, 화학증착, 및 분자빔 에피탁시)을 적용하여 얻어질 수 있다.
소망하는 탄성 변형을 보장하면서도 에피탁시 성장된 층에서의 플라스틱 타입의 결함 (plastic type defects) 발생을 피하기 위하여, 에피탁시 성장된 층의 두께를, 두 층들 1 및 2를 포함하는 각각의 재료들을 공칭 격자 인자 차이 함수로서 실질적으로 결정되는 임계 두께 이하로 하는 것이 바람직하다. 이러한 임께 두게는 선행 지식 및 공개자료로부터 결정될 수 있다. 예를 들면, Si1 - xGex의 층 1, Si1 - yGey 층 2 (x 및 y는 다름)에 대한 임계 두께를 결정하기 위하여, 프리드릭 샤플러의 'High Mobility Si and Ge Structures' 문서 ("Semiconductor Science Technology" 12(1997) 1515-1549) 를 참조할 수 있다.
제2 배열에서, 제1 및 2 층들은 공기 결합 기술을 적용하여 결합된다 (예를 들면, "Semiconductor Wafer Bonding Science and Technology" (큐.와이. 통 및 유.괴셀, Wiley Interscience 출판사, Jonson Wiley & Sons, Inc. 참고). 따라서, 예를 들면, 친수성 표면 또는 친수화된 표면들의 분자적 결합, 또는 결합 두 표면들의 하나 및/또는 다른 면의 플라즈마 처리 후 결합, 이후 종래 아닐링 또는 RTA 아닐링 (신속한 열적 아닐링)이 선택될 수 있다.
두 층들 1 및 2가 상호 결합되는 경우에는, 본 발명에 의해 이후 수행될 두 층들 1-2 간 확산을 방해하지 않는 결합 기술을 선택하는 것이 필요하다. 특히, 공지의 방법으로, 결합 표면들을 효율적으로 평활하게 하며 세척하여, 확산을 교란시킬 수 있는 오염물 및 분리 입자들이 존재하지 않도록 주의하여야 한다. 결합 표면 세척에 적합한 화학적 처리가 수행될 수 있으며, 예를 들면 약한 화학적 에칭, RCA 처리, 오존 배스(bath), 린싱 등이다. 또한 기계적 또는 화학적-기계적 처리가 수행될 수 있으며, 예를 들면 연마, 마모, CMP (화학적 기계적 평탄화) 또는 원자종 충돌이다. 또한 결합은 결합층 (예를 들면 SiO2 또는 Si3N4 타입) 없이 수행되거나, 또한 두 층들 1 및 2 간 확산을 실질적으로 방해하거나 더디할 수 없을 정도의 얇은 결합층을 적용하여 수행될 수도 있다.
두 층들 1 및 2의 각각의 조성, 두께 및 변형도는 확산이 수행된 후, 형성되는 최종 비변형 층을 구성하는 재료가 더 이상, 전체적으로, 탄성적으로 변형되지 않도록 선택된다.
특히, 변형 층들 1 및 2 각각의 격자 인자는 형성되는 최종층 구성 재료의 공칭 격자 인자와 동일한 것이 바람직하다.
특히, 변형 층들 1 및 2 각각의 조성 및 두께는, 두 층들 1 및 2의 확산에 의한 최종 층으로의 균일화가 달성된 후, 최종 층이 소망하는 조성을 가지도록 선택되는 것이 바람직하다.
도 1B를 참조하면, 본 방법은 두 층들 1 및 2 간 확산 단계를 포함하며, 이에 따라 이들 각각 조성들 간 차이는 점진적으로 줄어든다.
이러한 현상은 따라서 두 층들 1 및 2 간 이들 재료 구성 성분들 이동을 동반하여, 조성에서의 이들 차이는 점진적으로 줄어든다 (층들 1 및 2 간 이동은 도면에서 화살표로 도시됨).
바람직하게는 확산은 하나 또는 그 이상 시간 주기 동안 각각 하나 또는 여러 소정 온도(들)로 조절된 열처리에 의해 수행되어, 소망의 결과, 즉 최종 탄성적으로 비변형된 층을 수득한다. 예로써, 열처리는 900℃ 내지 1200℃에서 30분 (min) 내지 수 시간 (h) 동안 수행될 수 있다.
도 1C는 확산 수행 이후 수득 결과를 도시한다: 두 층들 1 및 2의 각각의 조성들은 실질적으로 상호 동일하며, 두 층들 1 및 2는 균일하며 탄성적으로 비변형된 조성을 가지는 결정성 재료로부터 형성된 단일 최종 층 3을 형성한다.
본 발명의 특별한 구성에서, 층들 1 및 2를 구성하는 재료는 초기에 이들 각각 조성에서 최소한 하나의 공동 성분을 가질 수 있다. 따라서, 두 층들 1 또는 2의 하나의 조성에서 이러한 성분이 다른 층의 것보다 다량 포함되면, 첫 번째 층에 서 다른 층으로의 이러한 성분의 양호한 확산이 발생되어 어셈블리의 조성이 균일화된다.
예로써, 제1 층 1은 Si1 - xGex로 형성되며, 제2 층은 Si1 - yGey로 형성되는 것을 고려한다. 본 발명에 의하면, 이들 두께 및 변형도 (즉, 이들 조성에 의존하는 이들 각각 격자 인자들)는 비변형된 Si1 - zGez의 최종 층 3이 수득되도록 선택될 것이며 (x 및 y는 각각 0 (포함) 내지 1 (포함) 범위이며, x는 실질적으로 y와는 다름); 이때, x, y, th1 및 th2는,
z=(x*th1 + y*th2)/(th1 + th2) (1)
th1은 제1 층 두께;
th2는 제2 층 두께, 가 되도록 선택될 것이다.
따라서, 변형 제1 및 2 층들 1 및 2의 각각의 격자 인자는 Si1 - zGez 의 공칭 격자 인자와 동일하다.
명백하게, th1 및 th2 각각이 층들 1 및 2의 각각의 임계 두께보다 작아지도록 주의하여야 한다.
도 2A는 구조체 30이 초기에, 제1 배열 (미도시)에 있어서 변형 Si 제1 층 1 및 벌크 절연기판으로 구성되거나, 또는 제2 배열 (도시됨)에서 변형 Si 제1 층, 벌크 기판 20 및 삽입 절연층 4로 구성된, sSOI (변형 실리콘-온-절연체)인 경우에서 본 발명의 특정한 실시예를 도시한 것이다.
이러한 타입의 sSOI 기판 30은 상업적으로 입수가능하다.
본 실시예에서, Si의 제1 층 1의 변형도는 소정 변형도를 가지는 sSOI 기판을 선택함으로써 고정된다. 형성될 최종 층 3의 격자 인자는 이에 따라 선택된다.
제2 단계에서, 에피탁시 성장된 제2 층 2의 조성 및 제1 층 1 (선택적으로는 변경될 수 있음) 및 제2 층 2 각각의 두께는, 두 층들 1-2가 확산에 의해 균일화된 후, 제1 층 1의 그것과 동일한 공칭 격자 인자를 가지는 최종 층 3이 형성되도록 선택된다.
예로써, 제2 층 2의 조성이 Si1 - yGey로 선택되면, 본 발명에 따라, 두께는 제1 층 1 (상기 관계식 (1)을 참고) 두께를 참조하여 선택하여 sSOI 기판 30 상에 Si1 -yGey의 제2 층의 간단한 에피탁시 성장, 이후 본 발명에 따른 열처리에 의한 간단한 확산 단계에 의해, 비변형 Si1 - zGez의 최종 층 3이 수득될 수 있다.
Si1 - yGey의 조성 초기 선택은 임계 두께를 대한 제한에 의해 안내될 수 있다. 사실, 소정 제한 농도 이상의 Ge y 농도가 선택되면, 비변형 Si1 - zGez의 층 3을 최종적으로 형성하기 위하여 선택되는 두께 th2는 임계 두께보다 더 크다. 따라서 플라스틱 변형 이완 (전위, 적층 결함 및/또는 기타 플라스틱 결함)을 동반한 제2 층 2가 얻어지며; 따라서, 최종 층 3은 불량한 결정 품질을 가진다.
디.씨.휴톤에 의한 "Strain Relaxation Kinetics in Si1 - zGez/Si heterostructures" (J.Appl.Phys. 70(4), 15, 8월 1991)에 기재된 바와 같이, 에피 탁시 성장을 위한 소정의 조건들은, 그러나, 이론 임계 두께를 넘는 결정성 성장 층을 제조할 수 있다; 제이.더블유.마튜 등에 의한 'Defects in Epitaxial Multilayers" (Journal of Crystal Growth 27 (1974) 118-125)에는 임계 두께 초과에서 나타나는 물리적 현상 및 적층 기술이 이러한 현상 출현에 미치는 영향이 기술되어 있으며, 참조로 언급될 수 있다.
형성된 구조체 30으로부터, 본 발명에 따른 확산이 수행된다. 예로써, 약 2시간 동안 약 1050℃ 온도를 선택할 수 있다.
도 3A 내지 3E는 더욱 특정된 본 발명에 의한 방법에서 여러 단계들을 도시하며,
(1) 도너 표면 10 상에 탄성적으로 변형된 결정성 재료의 얇은 제1 층의 에피탁시 성장 단계;
(2) 수용 기판 20 및 도너 기판 10을 변형 층 1에서 결합하는 단계;
(3) 도너 표면 10을 리프트 오프(lifting off) 단계;
(4) 탄성적으로 변형된 제2 층 2의 결정 성장 단계;
(5) 본 발명에 의한 확산 단계로 구성된다.
도 3A는 도너 기판 10 및 Si1 - xGex (x 범위는 0 (포함) 내지 1 (포함))의 제1 변형 층 1로 구성된 웨이퍼를 도시한다.
도너 기판 10의 일 배열에서, 이것은 지지기판 (도 3A에서 미도시) 상의 버퍼층 (상기 정의됨)을 포함하는 유사-기판이다. SiGe 버퍼층은 따라서, 예를 들면, 벌크 단결정 Si의 지지기판에서 에피탁시에 의해 형성될 수 있고, 전체적으로 두께층을 따라 Ge 농도가 증가하여, 지지기판의 Si 공칭 격자 인자 및 SiGe의 것을 점진적으로 변경시킨다. 버퍼층은, 소정 격자 인자 및 하부 변형 제1 층 1에 격자 인자를 강제할 수 있을 정도로 충분히 크며 층 1이 실질적으로 상부층의 결정 구조에 영향을 주지 않을 정도의 두께를 가지는 이완 Si1 - wGew (w는 x와 다름)의 상층을 더욱 포함할 수 있다.
도너 기판 10에서 선택되는 배열과는 무관하게, 상기 기판 10은 결정 구조를 가지며 이것은 변형 층 1에서의 탄성 스트레스 및 저밀도 플라스틱 결함을 유도한다.
Ge는 Si 보다 4.2% 더 큰 격자 인자를 가지므로, 따라서 만일 x가 w보다 작으면 장력하에서 상기 변형 층 1을 구성하도록 선택된 재료는 변형되고, 만일 x가 w보다 작으면 압축에 의해 변형된다.
유리하게는 제1 변형 층 1은 도너 기판 10 상에, 공지 기술 LPD, CVD 및 MBE를 적용한 에피탁시와 같은 결정 성장에 의해 형성된다.
층 1은 실질적으로 일정한 두께를 가지도록 적층되는 것이 바람직하며, 따라서 이것은 실질적으로 일정한 고유 특성을 가지고 및/또는 수용 기판 20과의 향후 결합을 수월하게 한다 (도 3B에 도시된 바와 같음).
변형 층 1의 이완 또는 내부 플라스틱 타입의 결함 출현을 방지하기 위하여, 층 1의 두께는 탄성 변형에 대한 임계 두께 이하로 유지하는 것이 바람직하다.
Si1 - xGex 층에 대한 임계 두께 수치와 관련하여, 프리드릭 샤플러의 "High Mobility Si and Ge Structures' 제하의 문서 ("Semiconductor Science Technology" 12(1997) 1515-1549)를 참조할 수 있다.
기타 재료에 대하여는, 당업자는 도너 기판 10에 형성되는 변형 층 1로 선택되는 재료의 탄성 변형에 대한 임계 두께를 위한 선행 문헌을 참조할 수 있다.
따라서, 이완 Si에 에피탁시 성장된 Si1 - xGex 층(x의 범위는 0.10 내지 0.30) 은 전형적으로 약 200Å [옴스트롱] 내지 2000Å 범위의 두께를 가지며, 바람직하게는, 특히 성장 인자를 제어하여, 200Å 내지 500Å이다.
형성된 후, 변형 층 1은 따라서 실질적으로 성장 기판 10에 가까운 격자 인자를 가지며, 본 발명에 의해 형성되는 비변형 층 격자 인자와 실질적으로 동일한 격자 인자를 가진다.
도 3B는 도너 기판 10 및 수용 기판 20과의 결합을 도시한 것이다.
결합 전에, 결합 두 표면의 최소한 하나에 결합층을 형성하는 선택적 단계가 수행될 수 있고, 상기 결합층은 주위 온도 또는 더 높은 온도에서 결합 특성을 가진다.
따라서, 예를 들면, SiO2 또는 Si3N4 층을 형성하면 결합 품질을 개선할 수 있고, 특히 결합되는 다른 표면이 SiO2 또는 Si를 포함하는 경우에는 그러하다.
SiO2 결합층은 유리하게는 SiO2 원자종 적층 또는 표면이 Si를 포함하는 경 우 결합 표면에 대한 열적 산화로 제조될 수 있다.
결합 표면 준비 단계는 유리하게는 결합 전에 수행되어 표면을 가능한 평탄하고 청결하게 할 수 있다.
결합 조작 그 자체는 결합 표면들을 접촉하여 수행된다. 이러한 결합들은 바람직하게는 성질상 분자적이며, 결합 표면들의 친수성을 이용하는 것이다. 결합 표면들은 또한 플라즈마 처리될 수 있다.
결합 어셈블리는 아닐링되어, 예를 들면 공유결합 또는 기타 결합과 같은 결합 성질 변경을 통하여 결합을 보강할 수 있다.
따라서, 아닐링은 결합을 강화할 수 있으며, 특히 결합층이 결합 전에 형성되는 경우에는 더욱 그러하다.
결합 기술과 관련한 더욱 상세한 것은 큐.와이. 통 및 유.괴셀에 의한 "Semiconductor Wafer Bonding" 제하의 문서 (Science and Technology, 인터사이언스 테크놀로지), Wiley로부터 참조될 수 있다.
도 3C를 참조하면, 어셈블리가 결합된 후, 도너 기판 10이 제거된다.
제1 층 1에서의 변형은 따라서 결합력으로 인하여 보존된다 (특히 이하 참조로 포함되는 WO-A-04/006326을 참고).
일 실시예에서, 상기 재료는 에너지 공급에 의하여, 도너 기판 10에 존재하는 영약영역에서 도너 기판 10의 최소한 일부를 탈리함으로써 제거된다.
이러한 영약영역 (미도시)는 결합 표면과 실질적으로 평행한 영역이며, 약화된 결합을 가지고, 상기 약화 결합은 열적 및/또는 기계적 에너지와 같은 적절 량 의 에너지가 공급될 때, 절단될 수 있다.
연약영역은 도너 기판 10 내부로 원자종들을 임플란트하여 형성될 있다.
임플란트 종들은 수소, 헬륨, 이들 두 종의 혼합물 또는 기타일 수 있으며, 바람직하게는 경량의 종이다.
상기 임플란트는 결합 이전, 변형 층 1 형성 전후에 수행될 수 있다.
연약영역 내부에서의 결합은 임플란트 종의 선량 (dose) 선택에 따라 주로 약해진다. 수소 임플란트 경우, 선량은 전형적으로 1016 cm-2 내지 1017cm-2이며, 더욱 정확하게는 약 2×1016cm-2 내지 약 7×1016cm-2이다.
상기 연약영역에서의 탈리 (detachment)는 이후 통상 기계적 및/또는 열적 에너지를 공급하여 수행된다.
이러한 Smart Cut® 방법 관련하여 더욱 상세한 내용은 참조로 "Silicon-on-Insulator Technology: Materials to VLSI, 2판" 저자 Jean-Pierre Collinge, Kluwer Academic 출판사, 50 및 51쪽, 을 참조할 수 있다.
연약영역에서의 탈리 이후, 도너 기판 10의 선택적 잔여부는 제거되어 수용 기판 20에는 단지 변형 층 1이 잔존한다.
단독 또는 연합하여 연마, 마모, CMP, RTA, 희생 산화, 화학적 에칭과 같은 종료 기술이 수행될 수 있다 (결합 인터페이스 보강, 거칠기 제거, 결함 치유 등).
유리하게는, 재료 제거 종료 단계에서 마지막으로 최소한 선택적 화학 에칭을 기계적 수단과 연합하거나 단독으로 수행한다.
달리, 탈리 및 연약영역 없이 재료 제거를 위한 다른 기술이 도너 기판 10을 리프트 오프하는 단계 동안 수행될 수 있다.
이것은 화학적 에칭 및/또는 화학적-기계적 에칭을 수행하는 것으로 이루어진다.
예로써, 도너 기판 10의 리프트 오프되어야 하는 재료 및 재료들을, '에치-백' 타입 방법을 적용하여 선택적으로 에칭하는 것이 가능하다.
이러한 기술은 도너 기판 10을 '배면으로부터', 즉 도너 기판 10의 자유면 (free face)로부터 에칭하는 것으로 이루어진다.
제거 재료에 적합한 에칭 용액을 적용한 습식 에칭도 수행될 수 있다.
또한 재료 제거를 위하여, 플라즈마 에치 또는 스퍼터링과 같은 건식 에칭도 적용될 수 있다.
에칭들은 연마와 같은, 선택적으로는 CMP 방법에서 기계적 연마제 작용과 연합된, 기계적 공격을 동반할 수 있다.
상기 모든 도너 기판 10으로부터의 재료 제거 기술은 본 문서에서 예로써 제안되며, 어떤 방식으로도 제한적인 것이 아니며, 본 발명의 방법에 의거하여, 본 발명은 도너 기판 10을 제거할 수 있는 모든 타입으로 확장될 수 있다.
도 3D를 참조하면, 본 발명에 의한 Si1 - yGey의 제2 변형 층 2의 에피탁시는 상기 언급된 바와 같이 수행된다.
만일 제1 층 1이 장력하에서 변형되면 (즉 만일 x가 w보다 작으면), 제2 층 2는 압축되는 것으로 선택된다 (즉 y는 w보다 크다).
결과적으로, 만일 제1 층 1이 압축하에 있으면 (즉 x가 w보다 크면), 제2 층 2는 장력하에 있는 것으로 선택된다 (즉 y는 w보다 작다).
조성, 두께 및 격자 인자의 선택은 상기 설명된 것에 따라 결정된다.
달리, 제2 층 2는 결합 전에 제1 층 1 상에 에피탁시 성장될 수 있고, 결합은 층 2 표면에서 수행될 수 있다. 이것은 수용 기판 20, 층 2, 층 1이 연속된 구조체 30 (도 3D와는 반대)을 제조한다.
도 3E를 참조하면, 본 발명에 의한 확산 열처리가 수행되어 Si1 - zGez의 최종 층 3을 가지는 구조체 30을 형성한다. 상기 구조체는 SiGeOI 구조체이며, 이 경우 수용 기판 20은 전기적으로 절연체이거나 또는 충분히 두꺼운 결합층이 Si1 - zGez 층 3 및 수용기판 20 사이에 포함된 경우이다.
최종 구조체 30이 수득된 후, 종료 처리, 예를 들면 아닐링이 수행될 수 있다.
전자공학, 광학 및 광전자공학 콤포넌트들이 최종 층 3에 제조될 수 있다.
SiGe 또는 SiGeC 층의 에피탁시 성장 또는 변형 SiC 또는 Si 층의 에피탁시 또는 멀티층 구조체를 형성하기 위하여 SiGe 또는 SiGeC 층 및 변형 SiC 또는 Si의 연속적인 교번 에피탁시들과 같은 어떤 종류의 하나 또는 그 이상의 에피탁시 성장 단계들이 최종 구조체 30 (도 1C, 2B 또는 3E 참조)에 수행될 수 있다.
본 발명은 Si 또는 SiGe의 변형 층들 1 및 2에 국한되지 않으며, III-V 또는 II-VI 타입 합금 또는 기타 결정성 재료들과 같은 기타 타입 재료들에 확장된다.
여기서 논의된 결정성 층들에서, 도핑 성분들 또는 50% 또는 실질적으로 더 낮은, 더욱 바람직하게는 5% 또는 그 이하의 탄소 농도를 가지는 탄소와 같은 기타 구성들이 추가될 수 있다.
Claims (22)
- 전자공학, 광학 또는 광전자공학용 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법에 있어서,장력하에서 (또는 각각 압축으로) 탄성적으로 변형되는 제1 결정성 층 및 제1 층에 인접한, 압축으로 (또는 각각 장력하에서) 탄성적으로 변형되는 제2 결정성 층으로 구성된 구조체로부터 실시되며, 두 층들의 각각 조성 차이가 실질적으로 동일할 때까지 점진적으로 줄어들어, 두 층들은, 전체적으로, 균일 조성을 가지는 결정성 재료의 단일 최종 층을 형성하도록 두 층들 간 확산 단계를 포함하며, 확산 후, 최종 층은 더 이상, 전체적으로, 탄성 변형을 보이지 않도록 두 층들 각각의 조성, 두께, 및 변형도 (degree of strain)가 초기 선택되는 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행 항에 있어서, 제1 및 제2 층들의 격자 인자들은 각각 최종 층을 구성하는 재료의 공칭 (nominal) 격자 인자와 동일한 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행하는 항들에 있어서, 제2 층은 제1 층 상에 에피탁시 성장된 층인 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행하는 항들에 있어서, 제1 및 2 층들은 각각의 조성에서 공통되는 최소한 하나의 성분 (element)을 가지는 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행 항에 있어서, 제1 층은 Si1 - xGex로 형성되며, 제2 층은 Si1 - yGey로 형성되며 최종 층은 Si1 - zGez로 형성되며, x 및 y는 각각 0 (포함) 내지 1 (포함) 범위이며, x는 실질적으로 y와는 다르고;z=(x*th1 + y*th2)/(th1 + th2), th1은 제1 층 두께, th2는 제2 층 두께; 및 제1 및 제2 변형 층들의 각각의 격자 인자들은 각각 Si1 - zGez 공칭 격자 인자와 동일한 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행하는 항들에 있어서, 상기 구조체는 두 결정성 층들 하부에 위치하는 비결정 재료 층을 더욱 포함하는 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행 항에 있어서, 비결정 재료 층은 전기적으로 절연성인 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행 항에 있어서, 비결정 재료 층은 최소한 다음 재료들, SiO2, Si3N4, SixOyNz의 하나로 구성되는 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 선행 항들에 있어서, 확산 단계는 열처리에 의해 수행되는 것을 특징으로 하는, 탄성적으로 비변형된 결정성 재료 층을 제조하는 방법.
- 전자공학, 광학용 또는 광전자공학용 탄성적으로 비변형된 결정성 층을 포함하는 구조체 제조하는 방법에 있어서,장력하에서 (또는 각각 압축으로) 탄성적으로 변형된 제1 결정성 층 상에 제2 결정성 층을 결정 성장하는 단계를 포함하여, 제2 층은 제1 층에 의해 압축으 로 (또는 각각 장력하에서) 탄성적으로 변형되며, 제2 층의 두께가 참조 두께 정도가 되도록 선택되며, 상기 참조 두께는 제2 층을 이루는 성분들 (elements) 어셈블리 및 제1 층을 이루는 성분들 어셈블리가, 결합된 후, 전체적으로, 비변형된 균일한 층을 형성할 수 있는 두께에 상당하며;두 층들 간 성분들의 확산 단계를 포함하여, 두 층들의 각각의 조성들의 차이가 실질적으로 동일할 때까지, 점진적으로 줄어들어, 이후 두 층들은, 전체적으로, 균일 조성을 가지는 결정성 재료의 단일 최종 층을 형성하며, 상기 구조체의 최소한 일부를 제조하는 것을 특징으로 하는, 탄성적으로 비변형된 결정성 층을 포함하는 구조체 제조하는 방법.
- 선행 항에 있어서, 제1 층 격자 인자는 최종 층을 구성하는 재료의 공칭 인자와 실질적으로 동일하도록 선택되는 것을 특징으로 하는, 구조체 제조하는 방법.
- 선행하는 두 개의 항들 중 어느 하나에 있어서, 결정 성장 단계는 제2 층의 두께가 탄성 변형이 실질적으로 이완되는 임계 두께 이하 또는 동일하도록 수행되는 것을 특징으로 하는, 구조체 제조하는 방법.
- 선행하는 세 항들 중 어느 하나에 있어서, 결정 성장 단계 이전에, 제1 층은 수용 기판과 결합 단계를 더욱 포함하여, 최종적으로 형성되는 상기 구조체는 상기 최종 층 및 상기 수용 기판을 포함하는 것을 특징으로 하는, 구조체 제조하는 방법.
- 선행 항에 있어서, 결합 단계가 결합 대향 면들의 하나 및/또는 다른 면 상에 형성된 결합층을 통하여 수행되는 것을 특징으로 하는, 구조체 제조하는 방법.
- 선행 항에 있어서, 결합층은 다음 두 재료들: SiO2, Si3N4의 최소한 하나를 포함하는 것을 특징으로 하는, 구조체 제조하는 방법.
- 선행하는 두 항들 중 어느 하나에 있어서, 결합은 분자적이고 이후 적절한 열처리에 의해 보강되는 것을 특징으로 하는, 구조체 제조하는 방법.
- 선행하는 세 항들 중 어느 하나에 있어서, 제1 층은 결합 시에 웨이퍼에 포 함되며, 또한 결합 및 결정 성장 단계 사이에, 제1 층을 구성하지 않는 웨이퍼 일부에 대하여 리프트 오프 단계를 더욱 포함하는 것을 특징으로 하는, 구조체 제조하는 방법.
- 선행 항에 있어서, 제1 층을 구성하지 않는 웨이퍼 일부는 최소한 다음의 기술: 그라인딩, 화학적 기계적 평탄화 (CMP), 선택적 CMP, 화학적 에칭, 선택적 화학 에칭; 하나에 의해 리프트 오프되는 것을 특징으로 하는, 구조체 제조하는 방법.
- 제17항에 있어서, 결합 단계 전에, 제1 층 두께와 실질적으로 동일한 깊이에서 연약영역을 생성하기 위하여 웨이퍼 내부로 원자종을 임플란트하는 단계를 더욱 포함하며; 웨이퍼 일부는 영약영역에 대하여 연약 결합을 절단할 수 있는 스트레스를 부여하여 리프트 오프되어 상기 제1 층을 웨이퍼 잔여부로부터 탈리하는 것을 특징으로 하는, 구조체 제조하는 방법.
- 제17항 내지 제19항 중 어느 하나의 항에 있어서, 웨이퍼 일부 리프트 오프 및 결정 성장 단계 사이에, 제2 층 결정 성장을 위한 표면 준비를 위하여, 제1 층 표면 종료(finishing) 단계가 더욱 수행되는 것을 특징으로 하는, 구조체 제조하는 방법.
- 제10항 내지 제20항 중 어느 하나의 항에 있어서, 제1 층은 Si1 - xGex로 형성되며, 제2 층은 Si1 - yGey로 형성되며 최종 층은 Si1 - zGez로 형성되며, x 및 y는 각각 0 (포함) 내지 1 (포함) 범위이며, x는 실질적으로 y와는 다르고;z=(x*th1 + y*th2)/(th1 + th2), th1은 제1 층 두께, th2는 제2 층 두께; 제1 변형 층의 격자 인자는 Si1 - zGez 공칭 격자 인자와 동일한 것을 특징으로 하는, 구조체 제조하는 방법.
- 제10항 내지 제21항 중 어느 하나의 항에 있어서, 제1 층은 변형 Si로 형성되며 변형 실리콘-온-절연체 기판 (strained silicon-on-insulator, sSOI)에 포함되는 것을 특징으로 하는, 구조체 제조하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0511040A FR2892733B1 (fr) | 2005-10-28 | 2005-10-28 | Relaxation de couches |
| FR0511040 | 2005-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070045983A true KR20070045983A (ko) | 2007-05-02 |
| KR100921837B1 KR100921837B1 (ko) | 2009-10-13 |
Family
ID=36591270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060104823A KR100921837B1 (ko) | 2005-10-28 | 2006-10-27 | 층들 이완 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7452792B2 (ko) |
| EP (1) | EP1786025B1 (ko) |
| JP (1) | JP4926652B2 (ko) |
| KR (1) | KR100921837B1 (ko) |
| CN (1) | CN1971850A (ko) |
| AT (1) | ATE491222T1 (ko) |
| DE (1) | DE602006018696D1 (ko) |
| FR (1) | FR2892733B1 (ko) |
| SG (1) | SG131912A1 (ko) |
| TW (1) | TWI325153B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5548351B2 (ja) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE102010046215B4 (de) * | 2010-09-21 | 2019-01-03 | Infineon Technologies Austria Ag | Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers. |
| FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
| JP7094082B2 (ja) * | 2017-06-14 | 2022-07-01 | 日本ルメンタム株式会社 | 光半導体素子、光サブアセンブリ、及び光モジュール |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3024258B2 (ja) | 1991-05-22 | 2000-03-21 | 松下電器産業株式会社 | 化合物半導体装置の製造方法 |
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| EP1295319A2 (en) * | 2000-06-22 | 2003-03-26 | Massachusetts Institute Of Technology | Etch stop layer system for sige devices |
| EP1309989B1 (en) * | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
| US6515335B1 (en) * | 2002-01-04 | 2003-02-04 | International Business Machines Corporation | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same |
| US6805962B2 (en) * | 2002-01-23 | 2004-10-19 | International Business Machines Corporation | Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications |
| FR2842349B1 (fr) * | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| FR2842350B1 (fr) * | 2002-07-09 | 2005-05-13 | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| JP3837527B2 (ja) * | 2002-12-06 | 2006-10-25 | 国立大学法人東北大学 | 歪み半導体単結晶の作製方法 |
| JP3967695B2 (ja) * | 2003-08-27 | 2007-08-29 | 株式会社東芝 | 歪み緩和ＳｉＧｅ基板の製造方法 |
| US7247534B2 (en) | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
| WO2005112129A1 (ja) * | 2004-05-13 | 2005-11-24 | Fujitsu Limited | 半導体装置およびその製造方法、半導体基板の製造方法 |
| US7217949B2 (en) * | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
| US7585792B2 (en) * | 2005-02-09 | 2009-09-08 | S.O.I.Tec Silicon On Insulator Technologies | Relaxation of a strained layer using a molten layer |
| US7265004B2 (en) * | 2005-11-14 | 2007-09-04 | Freescale Semiconductor, Inc. | Electronic devices including a semiconductor layer and a process for forming the same |
-
2005
- 2005-10-28 FR FR0511040A patent/FR2892733B1/fr active Active
-
2006
- 2006-01-19 US US11/337,267 patent/US7452792B2/en active Active
- 2006-10-27 EP EP06123069A patent/EP1786025B1/fr active Active
- 2006-10-27 SG SG200607480-1A patent/SG131912A1/en unknown
- 2006-10-27 CN CNA2006101639198A patent/CN1971850A/zh active Pending
- 2006-10-27 KR KR1020060104823A patent/KR100921837B1/ko active IP Right Grant
- 2006-10-27 TW TW095139733A patent/TWI325153B/zh active
- 2006-10-27 AT AT06123069T patent/ATE491222T1/de not_active IP Right Cessation
- 2006-10-27 DE DE602006018696T patent/DE602006018696D1/de active Active
- 2006-10-30 JP JP2006294710A patent/JP4926652B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1786025B1 (fr) | 2010-12-08 |
| EP1786025A1 (fr) | 2007-05-16 |
| DE602006018696D1 (de) | 2011-01-20 |
| FR2892733B1 (fr) | 2008-02-01 |
| FR2892733A1 (fr) | 2007-05-04 |
| TW200729295A (en) | 2007-08-01 |
| ATE491222T1 (de) | 2010-12-15 |
| US7452792B2 (en) | 2008-11-18 |
| JP2007197818A (ja) | 2007-08-09 |
| JP4926652B2 (ja) | 2012-05-09 |
| SG131912A1 (en) | 2007-05-28 |
| CN1971850A (zh) | 2007-05-30 |
| US20070099399A1 (en) | 2007-05-03 |
| KR100921837B1 (ko) | 2009-10-13 |
| TWI325153B (en) | 2010-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276428B2 (en) | Methods for forming a semiconductor structure | |
| US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
| KR100796832B1 (ko) | 완충층을 포함하는 웨이퍼로부터 박층의 이송 | |
| US7348260B2 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
| JP4602474B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
| US20060014363A1 (en) | Thermal treatment of a semiconductor layer | |
| US20060073674A1 (en) | Strained gettering layers for semiconductor processes | |
| CN107667416B (zh) | 制造绝缘体上半导体的方法 | |
| KR100787261B1 (ko) | 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법 | |
| JP2010016390A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
| TWI699832B (zh) | 製造絕緣體覆矽鍺之方法 | |
| KR100921837B1 (ko) | 층들 이완 | |
| KR100834200B1 (ko) | 전자공학, 공학 또는 광전자공학용 기판 제조방법, 및 제1웨이퍼와 제2웨이퍼의 반도체 재료 결합방법 | |
| JP4980049B2 (ja) | 遷移後の薄層の緩和 | |
| US20050023610A1 (en) | Semiconductor-on-insulator structure having high-temperature elastic constraints | |
| JP5032743B2 (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 | |
| KR20070019697A (ko) | 반도체 층의 열처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131007 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 11 |