KR20070045762A - Fabricating method of metal line in semiconductor device - Google Patents

Fabricating method of metal line in semiconductor device Download PDF

Info

Publication number
KR20070045762A
KR20070045762A KR1020050102405A KR20050102405A KR20070045762A KR 20070045762 A KR20070045762 A KR 20070045762A KR 1020050102405 A KR1020050102405 A KR 1020050102405A KR 20050102405 A KR20050102405 A KR 20050102405A KR 20070045762 A KR20070045762 A KR 20070045762A
Authority
KR
South Korea
Prior art keywords
forming
interlayer insulating
insulating film
trench
photoresist pattern
Prior art date
Application number
KR1020050102405A
Other languages
Korean (ko)
Other versions
KR100735479B1 (en
Inventor
황상일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050102405A priority Critical patent/KR100735479B1/en
Publication of KR20070045762A publication Critical patent/KR20070045762A/en
Application granted granted Critical
Publication of KR100735479B1 publication Critical patent/KR100735479B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 기판의 소정 영역에 감광막 패턴을 형성하는 단계, 감광막 패턴을 포함한 기판 위에 층간 절연막을 형성하는 단계, 감광막 패턴이 노출될 때까지 층간 절연막을 연마하는 단계, 그리고 노출된 감광막 패턴을 제거하여 트렌치를 형성하는 단계를 포함한다.A method of forming a metal wiring of a semiconductor device according to the present invention includes the steps of forming a photoresist pattern in a predetermined region of the substrate, forming an interlayer insulating film on the substrate including the photoresist pattern, polishing the interlayer insulating film until the photoresist pattern is exposed And removing the exposed photoresist pattern to form a trench.

다마신, 금속배선, 반도체, 감광막 Damascene, metallization, semiconductor, photoresist

Description

반도체 장치의 금속 배선 형성 방법{Fabricating method of Metal line in semiconductor device}Fabrication method of metal line in semiconductor device

도 1은 본 발명에 따른 반도체 장치의 금속 배선을 도시한 단면도이다.1 is a cross-sectional view showing metal wiring of a semiconductor device according to the present invention.

도 2 내지 도 4는 본 발명에 따른 반도체 장치의 금속 배선을 형성하는 방법을 공정 순서대로 도시한 단면도이다.2 to 4 are cross-sectional views showing, in process order, a method of forming metal wirings of a semiconductor device according to the present invention.

본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로, 특히 구리 배선을 포함하는 반도체 장치에 관한 것이다.TECHNICAL FIELD This invention relates to the metal wiring formation method of a semiconductor device. Specifically, It is related with the semiconductor device containing a copper wiring.

종래에는 낮은 접촉 저항 및 공정 진행의 용이로 인해 알루미늄 배선을 주로 사용하였으나 반도체 소자의 미세화, 고집적화 등으로 인해서 금속 배선의 폭이 좁아지고 이에 따라 금속 배선의 저항 및 정전 용량으로 인한 신호 지연이 발생한다. 그래서 알루미늄 배선보다 낮은 저항을 가지는 구리 배선을 사용하고 있다.Conventionally, aluminum wiring is mainly used because of low contact resistance and process progress, but the width of metal wiring is narrowed due to miniaturization and high integration of semiconductor devices, resulting in signal delay due to resistance and capacitance of metal wiring. . Therefore, copper wiring with lower resistance than aluminum wiring is used.

한편, 금속 배선 사이의 절연막도 저유전율막을 사용하여 신호 지연 등을 감소시키고 있다. On the other hand, the insulating film between metal wirings also uses a low dielectric constant film to reduce signal delay and the like.

그러나 저유전율막은 막의 특성상 무르기 때문에 사진 식각 공정 조건이 조금만 달라져도 트렌치의 크기가 변하기 때문에 공정 조건이 여유롭지 못하다.However, since the low dielectric constant film is soft due to the characteristics of the film, even if the photolithography process conditions are slightly changed, the size of the trench is changed, so the process conditions cannot be relaxed.

따라서 본 발명이 이루고자 하는 기술적 과제는 저유전율 물질로 이루어지는 층간 절연막을 포함하는 반도체 소자를 제조할 때 공정 조건에 영향을 받지 않으면서도 정확한 크기의 트렌치를 형성할 수 있는 반도체 장치의 금속 배선 제조 방법을 제공한다.Accordingly, a technical problem of the present invention is to provide a method for manufacturing a metal wiring of a semiconductor device that can form a trench of an accurate size without being affected by process conditions when manufacturing a semiconductor device including an interlayer insulating film made of a low dielectric constant material. to provide.

상기한 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 기판의 소정 영역에 감광막 패턴을 형성하는 단계, 감광막 패턴을 포함한 기판 위에 층간 절연막을 형성하는 단계, 감광막 패턴이 노출될 때까지 층간 절연막을 연마하는 단계, 그리고 노출된 감광막 패턴을 제거하여 트렌치를 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a metal wiring in a semiconductor device, the method including forming a photoresist pattern on a predetermined region of a substrate, forming an interlayer insulating layer on the substrate including the photoresist pattern, and when the photoresist pattern is exposed. Polishing the interlayer insulating film up to and forming a trench by removing the exposed photoresist pattern.

그리고 층간 절연막은 저유전율 물질일 수 있다.The interlayer insulating layer may be a low dielectric constant material.

기판은 비아를 포함하는 하부 절연막을 더 포함하고, 감광막 패턴은 비아와 중첩할 수 있다.The substrate may further include a lower insulating layer including a via, and the photoresist pattern may overlap the via.

트렌치를 형성하는 단계 후, 트렌치를 포함하는 기판 위에 금속막을 형성한 후 금속막을 연마하여 트렌치를 채우는 금속 배선을 형성하는 단계를 더 포함할 수 있다.After the forming of the trench, the method may further include forming a metal film on the substrate including the trench and then polishing the metal film to form a metal wiring filling the trench.

노출된 감광막을 제거하는 방법은 마이크로 웨이브 파워를 2,000W, RF 파워 를 300~500W로 설정하고, 챔버의 압력을 60~70mTorr로 유지하면서 H2O을 300~500sccm으로 주입하여 100~120sec 동안 진행할 수 있다.To remove the exposed photoresist, set the microwave power to 2,000W and the RF power to 300 ~ 500W, and inject H 2 O at 300 ~ 500sccm while maintaining the chamber pressure at 60 ~ 70mTorr. Can be.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

이제 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치의 구리 배선 및 그의 제조 방법을 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A copper wiring of a semiconductor device and a method of manufacturing the same will now be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체 장치의 금속 배선을 도시한 단면도이다.1 is a cross-sectional view showing metal wiring of a semiconductor device according to the present invention.

도 1에 도시한 바와 같이, 기판(100) 위에 제1 층간 절연막(102)이 형성되어 있다. 기판(100)은 개별 소자(도시하지 않음) 또는 금속 도전체(도시하지 않음)를 포함할 수 있다. 제1 층간 절연막(102)은 유전율이 3.0이하의 저유전율 물질로 예를 들어, 블랙 다이아몬드(black diamond) 등으로 이루어진다.As shown in FIG. 1, a first interlayer insulating film 102 is formed on the substrate 100. The substrate 100 may include individual devices (not shown) or metal conductors (not shown). The first interlayer insulating film 102 is a low dielectric constant material having a dielectric constant of 3.0 or less, for example, made of black diamond or the like.

제1 층간 절연막(102)은 하부 도전체 또는 개별 소자를 노출하는 비아(V)를 포함한다. 그리고 제1 층간 절연막(102) 위에는 제2 층간 절연막(104)이 형성되어 있다. 제2 층간 절연막(104)은 비아(V)를 노출하는 트렌치(T)를 포함한다. 제2 층간 절연막(102)도 유전율이 3.0이하의 저유전율 물질로 제1 층간 절연막(102)과 동일한 물질로 이루어질 수 있다.The first interlayer insulating film 102 includes a via V exposing a lower conductor or an individual device. A second interlayer insulating film 104 is formed on the first interlayer insulating film 102. The second interlayer insulating layer 104 includes a trench T exposing the vias V. In FIG. The second interlayer insulating film 102 may be made of the same material as the first interlayer insulating film 102 with a low dielectric constant of 3.0 or less.

노출된 비아(V)와 트렌치(T)에는 매립된 형태의 금속 배선(106)이 형성되어 있다. 금속 배선(106)은 비아(V)와 트렌치(T)의 내벽을 따라 형성되어 있는 확산 방지막(106a)과 확산 방지막에 의해 정의되는 비아와 트렌치 내부를 채우는 금속층(106b)으로 이루어진다. 확산 방지막(106a)은 탄탈륨 실리콘 나이트라이드(TaSiN)막으로 형성되어 있다. 금속층(106b)은 저저항 금속인 구리(Cu) 등의 도전 물질로 이루어진다.In the exposed vias V and the trenches T, metal wirings 106 are formed. The metal wiring 106 includes a diffusion barrier layer 106a formed along the inner walls of the vias V and the trench T, and a metal layer 106b filling the vias and trenches defined by the diffusion barrier layer. The diffusion barrier 106a is formed of a tantalum silicon nitride (TaSiN) film. The metal layer 106b is made of a conductive material such as copper (Cu), which is a low resistance metal.

이와 같은 반도체 장치의 금속 배선을 형성하는 방법을 도 2 내지 도 4를 참조하여 설명한다. 도 2 내지 도 4는 본 발명에 따른 반도체 장치의 금속 배선을 형성하는 순서대로 도시한 단면도이다.The method of forming the metal wiring of such a semiconductor device is demonstrated with reference to FIGS. 2 to 4 are cross-sectional views sequentially showing metal wirings of the semiconductor device according to the present invention.

도 2에 도시한 바와 같이, 기판(100) 위에 제1 층간 절연막(102)을 형성한다. 다음 선택적 식각 공정으로 제1 층간 절연막(102)에 비아(V)를 형성한다. As shown in FIG. 2, a first interlayer insulating film 102 is formed on the substrate 100. Next, vias V are formed in the first interlayer insulating layer 102 by a selective etching process.

도 3에 도시한 바와 같이, 비아(V)를 포함하는 제1 층간 절연막(102) 위에 감광막을 형성한 후 노광 및 현상하여 감광막 패턴(PR)을 형성한다. 감광막 패턴(PR)은 비아(V)를 노출하는 트렌치를 형성하기 위한 것으로 트렌치가 형성되는 부분에만 남긴다.As shown in FIG. 3, the photoresist film is formed on the first interlayer insulating film 102 including the vias V, and then exposed and developed to form the photoresist pattern PR. The photoresist pattern PR is formed to form a trench that exposes the via V, and remains only in a portion where the trench is formed.

다음 감광막 패턴(PR)을 덮도록 제2 층간 절연막(104)을 형성한다. 제2 층간 절연막(104)은 유전율이 3.0이하의 저유전율 물질로 예를 들면, 검은 다이아몬드로 형성한다. Next, a second interlayer insulating film 104 is formed to cover the photoresist pattern PR. The second interlayer insulating film 104 is formed of a low dielectric constant material having a dielectric constant of 3.0 or less, for example, black diamond.

그리고 화학적 기계적 연마로 감광막 패턴(PR)이 노출될 때까지 제2 층간 절연막(104)을 연마한다. 그러면 제2 층간 절연막(104)에 감광막 패턴(PR)이 매립된 구조가 된다.The second interlayer insulating layer 104 is polished until the photoresist pattern PR is exposed by chemical mechanical polishing. As a result, the photosensitive film pattern PR is embedded in the second interlayer insulating film 104.

도 4에 도시한 바와 같이, 애싱으로 노출된 감광막 패턴(PR)을 제거하여 제2 층간 절연막(104)에 비아(V)를 노출하는 트렌치(T)를 형성한다.As shown in FIG. 4, the photoresist pattern PR exposed through ashing is removed to form a trench T exposing the vias V in the second interlayer insulating layer 104.

애싱은 마이크로 웨이브 파워를 2,000W, RF 파워를 300~500W로 설정하고, 챔버의 압력을 60~70mTorr로 유지하면서 H2O를 300~500sccm으로 주입하여 100~120sec 동안 진행한다. 이때 제2 층간 절연막(104)과 감광막(PR)의 식각 선택비 차로 인해서 감광막만 제거되고 제2 층간 절연막(104)은 손상되지 않는다.Ashing sets the microwave power at 2,000W and the RF power at 300 ~ 500W, and injects H 2 O at 300 ~ 500sccm while maintaining the chamber pressure at 60 ~ 70mTorr. At this time, only the photoresist film is removed due to the etching selectivity difference between the second interlayer insulation film 104 and the photoresist film PR, and the second interlayer insulation film 104 is not damaged.

이처럼 저유전율 물질로 이루어지는 제2 층간 절연막(104)을 식각하지 않고 트렌치를 형성함으로써 식각 조건에 영향을 받지 않고 정확한 크기의 트렌치를 형성할 수 있다.As such, by forming the trench without etching the second interlayer insulating layer 104 made of a low dielectric constant material, a trench having an accurate size may be formed without being affected by etching conditions.

도 1에 도시한 바와 같이, 비아(V)와 트렌치(T)의 내벽에 금속을 증착하여 얇은 제1 금속막(106a)을 형성한다. 이후 제1 금속막(106a)에 의해 정의되는 비아 및 트렌치 내부를 채우도록 제2 금속막(106b)을 형성한다. 제2 금속막(106b)은 저저항 금속인 구리를 사용한다.As shown in FIG. 1, a metal is deposited on the inner walls of the vias V and the trenches T to form a thin first metal film 106a. A second metal film 106b is then formed to fill the vias and trenches defined by the first metal film 106a. The second metal film 106b uses copper, which is a low resistance metal.

이후 제2 층간 절연막(104)의 상부 표면이 드러나는 시점까지 화학적 기계적 연마하여 비아(V) 및 트렌치(T) 내부를 채우는 금속 배선(106)을 형성한다.Subsequently, the metal interconnect 106 fills the vias V and the trenches T by chemical mechanical polishing until the upper surface of the second interlayer insulating layer 104 is exposed.

이상 기술한 바와 같이, 본 발명에서는 저유전율 물질의 절연막에 사진 식각 공정을 이용하여 트렌치를 형성하지 않으므로 식각 공정 조건의 영향을 받지 않아 절연막이 손상되지 않는다. 따라서 정확한 크기의 트렌치 및 비아를 형성할 수 있 으므로 고품질의 반도체 소자를 제공할 수 있다.As described above, in the present invention, since the trench is not formed in the insulating film of the low dielectric constant material using a photolithography process, the insulating film is not affected by the etching process conditions and thus does not damage the insulating film. Therefore, since trenches and vias of the correct size can be formed, high-quality semiconductor devices can be provided.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (5)

기판의 소정 영역에 감광막 패턴을 형성하는 단계,Forming a photoresist pattern on a predetermined region of the substrate, 상기 감광막 패턴을 포함한 상기 기판 위에 층간 절연막을 형성하는 단계,Forming an interlayer insulating film on the substrate including the photoresist pattern, 상기 감광막 패턴이 노출될 때까지 층간 절연막을 연마하는 단계, 그리고Polishing the interlayer insulating film until the photoresist pattern is exposed, and 상기 노출된 감광막 패턴을 제거하여 트렌치를 형성하는 단계Forming a trench by removing the exposed photoresist pattern 를 포함하는 반도체 장치의 금속 배선 형성 방법.Metal wiring forming method of a semiconductor device comprising a. 제1항에서,In claim 1, 상기 층간 절연막은 저유전율 물질인 반도체 장치의 금속 배선 형성 방법.And the interlayer insulating film is a low dielectric constant material. 제1항에서,In claim 1, 상기 기판은 비아를 포함하는 하부 절연막을 더 포함하고,The substrate further includes a lower insulating film including vias, 상기 감광막 패턴은 상기 비아와 중첩하는 반도체 장치의 금속 배선 형성 방법.And the photosensitive film pattern overlaps the via. 제1항에서,In claim 1, 상기 트렌치를 형성하는 단계 후,After forming the trench, 상기 트렌치를 포함하는 상기 기판 위에 금속막을 형성한 후 상기 금속막을 연마하여 상기 트렌치를 채우는 금속 배선을 형성하는 단계를 더 포함하는 반도체 장치의 금속 배선 형성 방법.And forming a metal film on the substrate including the trench, and then polishing the metal film to form a metal wiring filling the trench. 제1항에서,In claim 1, 상기 노출된 감광막을 제거하는 방법은 마이크로 웨이브 파워를 2,000W, RF 파워를 300~500W로 설정하고, 챔버의 압력을 60~70mTorr로 유지하면서 H2O을 300~500sccm으로 주입하여 100~120sec 동안 진행하는 반도체 장치의 금속 배선 형성 방법.In the method of removing the exposed photoresist, the microwave power is set to 2,000 W and the RF power is set to 300 to 500 W, the H 2 O is injected at 300 to 500 sccm while maintaining the pressure of the chamber at 60 to 70 mTorr for 100 to 120 sec. Metal wiring formation method of a semiconductor device which advances.
KR1020050102405A 2005-10-28 2005-10-28 Fabricating method of Metal line in semiconductor device KR100735479B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102405A KR100735479B1 (en) 2005-10-28 2005-10-28 Fabricating method of Metal line in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102405A KR100735479B1 (en) 2005-10-28 2005-10-28 Fabricating method of Metal line in semiconductor device

Publications (2)

Publication Number Publication Date
KR20070045762A true KR20070045762A (en) 2007-05-02
KR100735479B1 KR100735479B1 (en) 2007-07-03

Family

ID=38271443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102405A KR100735479B1 (en) 2005-10-28 2005-10-28 Fabricating method of Metal line in semiconductor device

Country Status (1)

Country Link
KR (1) KR100735479B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044892A (en) * 1998-12-30 2000-07-15 김영환 Method for forming metal wiring of semiconductor device
KR20020054645A (en) * 2000-12-28 2002-07-08 박종섭 Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
KR100735479B1 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
KR100739252B1 (en) Method of manufacturing a semiconductor device
KR100602086B1 (en) Method of forming interconnection line in semiconductor device
KR100703559B1 (en) The semiconductor device having dual damascene structure and the manufacturing method thereof
KR100735479B1 (en) Fabricating method of Metal line in semiconductor device
KR100945995B1 (en) Method for forming metal wires in a semiconductor device
KR100571407B1 (en) Wiring manufacturing method of semiconductor element
KR100514523B1 (en) Method for metal interconnection of semiconductor device
US7452802B2 (en) Method of forming metal wiring for high voltage element
KR100800823B1 (en) Method for forming via hole of semiconductor device with mim type capacitor
JPH11186274A (en) Dual damascene technique
KR100826784B1 (en) Fabricating method of metal line in semiconductor device
KR100784074B1 (en) Method of manufacturing bit line in a semiconductor device
KR100863419B1 (en) Method for forming metal line of semiconductor device
KR100807026B1 (en) Method of fabricating semicondcucor device
KR100711925B1 (en) Semiconductor device and fabricating method thereof
KR100613381B1 (en) Metal line formation method of semiconductor device
KR100613296B1 (en) Fabricating method of metal line in semiconductor device
KR100866121B1 (en) Method for forming metal line of semiconductor device
KR100393968B1 (en) method for forming dual damascene of semiconductor device
KR100866122B1 (en) Method for forming metal line using dual damascene process
KR100613376B1 (en) Manufacturing method of semiconductor device
KR20040077307A (en) Method for forming of damascene metal wire
KR20020002733A (en) Method of filling a contact hole in a semiconductor device
KR100723253B1 (en) Fabricating method of metal line in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110520

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee