KR20070044081A - 반도체 기판의 처리 방법 - Google Patents
반도체 기판의 처리 방법 Download PDFInfo
- Publication number
- KR20070044081A KR20070044081A KR1020050099967A KR20050099967A KR20070044081A KR 20070044081 A KR20070044081 A KR 20070044081A KR 1020050099967 A KR1020050099967 A KR 1020050099967A KR 20050099967 A KR20050099967 A KR 20050099967A KR 20070044081 A KR20070044081 A KR 20070044081A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- gas
- oxide film
- natural oxide
- products
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 239000000758 substrate Substances 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000006227 byproduct Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000003672 processing method Methods 0.000 claims abstract description 8
- 238000010926 purge Methods 0.000 claims abstract description 8
- GYQWAOSGJGFWAE-UHFFFAOYSA-N azane tetrafluorosilane Chemical compound N.[Si](F)(F)(F)F GYQWAOSGJGFWAE-UHFFFAOYSA-N 0.000 claims abstract description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims description 87
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000002222 fluorine compounds Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 150000003841 chloride salts Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N nitrous oxide Inorganic materials [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
자연 산화막을 우수하게 제거할 수 있는 반도체 기판 처리 방법에 따르면, 자연 산화막이 형성된 반도체 기판 상부로 식각 가스를 제공한다. 식각 가스와 자연 산화막을 반응시켜 반응 부산물을 생성하고, 식각 가스를 포함한 반도체 기판 주변의 가스를 퍼지시킨다. 이어서, 반도체 기판을 가열하여 반응 부산물을 반도체 기판으로부터 기화시킨다. 반응 부산물은 규소플루오르화 암모늄을 포함할 수 있고, 기판 부산물은 염화물과 실질적으로 동일한 특성을 물질을 포함할 수 있다. 프로세스 챔버 내부를 퍼지한 다음 어닐 공정을 수행함으로써, 자연 산화막을 제거하는 공정 도중에 반도체 기판 상에 의도하지 않은 기타 부산물이 생성되는 것을 효과적으로 억제할 수 있다.
Description
도 1은 종래의 반도체 기판 상에 성장된 자연 산화층을 나타내는 단면도이다.
도 2는 종래의 콘택 구조를 갖는 반도체 기판 상에 성장되어 있는 자연 산화층을 나타내는 단면도이다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 반도체 기판 처리 방법을 설명하기 위한 개념도들이다.
도 8은 본 발명의 일 실시예에 따른 반도체 기판 처리 장치의 일예를 설명하기 위한 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
110：반도체 기판 120：자연 산화막
131：제1 가스 132：제2 가스
133：제3 가스(식각 가스) 140：반응 부산물
200：반도체 기판 처리 장치 250：프로세스 챔버
255：히팅 척 260：제1 가스 공급 유닛
270：제2 가스 공급 유닛 275：플라스마 챔버
280：진공 라인
본 발명은 반도체 기판의 처리 방법에 관한 것이다. 보다 상세하게는, 실리콘 웨이퍼와 같은 반도체 기판을 가공하는 도중 상기 반도체 기판에 형성되는 자연 산화막과 같은 물질을 처리하기 위한 방법 및 장치에 관한 것이다.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰성 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
상기 반도체 장치 중에서 디램(DRAM) 소자의 경우, 상기 제조 기술의 발전은 256 메가 비트 디램(Mega bit DRAM)의 양산화 및 기가 비트 디램(Giga bit DRAM)의 양산화를 허락하였다. 상기 256 메가 비트 디램 및 기가 비트 디램은 다층 배선 구조로 이루어진다.
상기 다층 배선 구조에 대한 예들은 미합중국 특허 제6,255,151호(issued to Fukuda et al.) 및 미합중국 특허 제6,265,778호(issued to Tottori) 등에 개시되어 있다.
상기 다층 배선 구조는 상기 다층 배선 구조를 형성하는 각 층들의 순차적 적층하여 형성된다. 이 때, 상기 각 층들의 적층 공정들의 수행에서는 반도체 기판 이 대기 중에 노출되는 경우가 빈번하다. 반도체 기판이 대기 중에 노출되면, 상기 반도체 기판 상에 존재하는 실리콘이 대기 중의 O2와 반응하여 자연 산화막이 형성된다.
도 1은 자연 산화막(12)이 성장되어 있는 반도체 기판(10)을 나타낸다. 반도체 기판(10)이 대기 중의 O2와 접촉할 경우, 반도체 기판(10)의 구성 물질인 Si와 반응하여 도시한 바와 같은 자연 산화막(12)이 성장한다. 이러한 자연 산화막(12)은 반도체 기판(10) 상에 수 Å 정도의 두께를 갖도록 성장한다. 이러한 반도체 기판 상에 형성된 자연 산화막은 예를 들면 미합중국 특허 제6,225,218호(issued to Yamazaki et al)에 개시되어 있다.
상기 자연 산화막은 후속되는 적층 공정에 불량 요소로 작용할 뿐만 아니라, 반도체 장치의 동작 속도 및 신뢰성 등에 지장을 끼치는 콘택 저항 등을 높이는 원인으로 작용한다.
도 2는 자연 산화층(22)이 성장되어 있는 반도체 기판(20)을 나타낸다. 즉, 절연층(24)이 패터닝에 의해 형성된 콘택(26)의 바닥부의 실리콘이 대기중의 산소와 반응하여 자연 산화막(22)이 성장되어 있다. 이러한 자연 산화막은 콘택 저항을 높이는 원인으로 작용하기 때문에 상기 자연 산화막을 제거하는 것이 바람직하다.
상기 자연 산화막을 제거하는 공정에 대한 예들은 미합중국 특허 제5,328,558(issued to Kawamura) 및 미합중국 특허 제6,015,724호(issued to Yamazaki) 등에 개시되어 있다.
상기 미합중국 특허 제6,015,724호에 개시된 바에 의하면, 습식 식각으로 상 기 자연 산화막을 식각한다. 그러나 종횡비(aspect ratio)가 큰 콘택홀을 갖는 구조에서는 상기 습식 식각에 의한 상기 자연 산화막의 식각이 용이하지 않다. 그리고 상기 습식 식각은 케미컬을 사용하기 때문에 반도체 기판 상에 적층되어 있는 다른 구조물에도 영향을 끼친다.
이를 개선하기 위하여 상기 미합중국 특허 제5,328,558호에 개시된 바에 의하면, 건식 식각으로 상기 자연 산화막을 제거한다. 확산이 잘되는 식각 가스를 사용하여 상기 자연 산화막을 식각하게 때문에 상기 종횡비가 큰 콘택홀을 갖는 구조에서도 상기 자연 산화막을 용이하게 식각할 수 있다.
최근에는 보다 효과적인 자연 산화막 제거를 위하여 처리 가스를 플라스마 상태로 여기시켜 래디컬(radical)을 생성하고, 상기 래디컬을 자연 산화막과 반응시켜 상기 자연 산화막을 제거하는 피엔씨(Plasma native oxide cleaning) 기술이 많이 사용되고 있다. 피엔씨 기술에 대하여 보다 자세하게 설명하면, 래디컬을 자연 산화막과 반응시키면, 반도체 기판 상에 반응 부산물이 생성된다. 반응 부산물이 생성된 반도체 기판을 고온으로 가열하면, 상기 반응 부산물은 승화하여 상기 반도체 기판으로부터 제거된다. 그러나 종래의 피엔씨 기술에서는, 염으로 추정되는 부산물이 발생되어 파티클로서 작용하는 문제가 발생되었다. 상기 염으로 추정되는 부산물은 반도체 기판 상에 잔류하여, 이후 어닐 공정에서도 승화되지 않고 파티클로 남게 된다.
보다 우수한 반도체 장치를 제조하기 위하여 수행되는 자연 산화막 제거 공정에서 예견치 못한 부산물이 발생되어 상기 반도체 장치의 불량이 야기되고 있으 며, 생산 수율도 저조한 실정이다.
현재 반도체 장치가 고집적 및 고성능화됨에 따라 반도체 기판은 단위 공정이 진행될수록 그 가치가 급격히 상승하고 있다. 하지만, 전술한 바와 같은 문제들로 인하여 반도체 기판이 손상되거나 부정확하게 처리 가공될 경우 그로 인한 피해는 상당할 것으로 예상되며, 이에 대한 대책 마련이 시급한 실정이다.
본 발명은 전술한 문제점을 해소하고자 안출된 것으로서, 본 발명의 목적은 반도체 기판 상에 형성된 자연 산화막을 효과적으로 처리할 수 있는 반도체 기판의 처리 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 바람직한 일 실시예에 따르면, 자연 산화막이 형성된 기판 상으로 식각 가스를 제공한다. 식각 가스와 자연 산화막을 반응시켜 반응 부산물을 생성한 다음, 반도체 기판 상에 기타 부산물이 생성되는 것을 억제하기 위하여 식각 가스를 퍼지(purge)시킨다. 반도체 기판을 가열하여 반응 부산물을 반도체 기판으로부터 기화시킨다. 식각 가스는, 수소 플라스마와 삼불화질소 가스를 반응시켜 생성될 수 있다. 수소 플라스마는, 질소 가스와 암모니아 가스를 반응시켜 생성될 수 있다. 기타 부산물은 염화물을 포함할 수 있다. 반응 부산물은 규소플루오르화 암모늄((NH4)2SiF6)을 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 바람직한 일 실시예에 따른 반도체 기판 처리 장치는, 자연 산화막이 형성된 반도체 기판을 수용하기 위한 프로세스 챔버, 프로세스 챔버 내부로 식각 가스를 제공하기 위한 제1 및 제2 가스 공급 유닛들, 프로세스 챔버 내부에 구비되어 반도체 기판을 지지 및 가열하는 히팅 척 그리고 반도체 기판 상에 기타 부산물이 생성되는 것을 억제하기 위하여 프로세스 챔버 내부를 퍼지하는 진공 유닛을 포함한다.
본 발명에 의하면, 자연 산화막을 제거하는 공정 도중에 반도체 기판 상에 의도하지 않은 기타 부산물이 생성되는 것을 효과적으로 억제할 수 있다. 따라서 우수한 반도체 장치를 생산할 수 있을 뿐만 아니라 생산 수율을 극대화시킬 수 있다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 반도체 기판 처리 방법 및 이를 수행하기 위한 반도체 기판 처리 장치를 상세하게 설명하지만, 본 발명이 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 도는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 반도체 기판 처리 방법을 설 명하기 위한 개략적인 개념도들을 도시한 것이다.
도 3 내지 도 7을 참조하면, 반도체 기판(W) 상부로 제1 가스(131)를 공급하여 반도체 기판(110)을 제1 가스(131) 분위기 하에 노출시킨다. 이 경우, 반도체 기판(110) 상면에는 자연 산화막(native oxide layer:12O)이 형성되어 있다. 제1 가스(131)로서는 산화물을 용이하게 식각하는 불소 화합물을 포함하는 가스를 사용할 수 있다. 예를 들어, 제1 가스(131)로서 삼불화질소 가스(NF3)를 사용할 수 있다.
반도체 기판(W) 상부로 플라스마(plasma) 상태의 제2 가스(132)를 공급한다. 제2 가스(132)는 플라스마(plasma) 상태의 수소 라이컬(radical)을 포함한다. 수소 라디컬을 포함하는 제2 가스(132)를 생성하기 위하여, 질소 가스(N2)와 암모니아 가스(NH3)를 사용할 수 있다. 보다 자세하게 설명하면, 질소 가스(N2)와 암모니아 가스(NH3)를 고전위차에 노출시켜 수소 라디컬(H*)을 포함하는 제2 가스(132)를 생성할 수 있다. 이 경우, 제2 가스(132)는 플라스마 상태로 여기된 상태에서 캐리어 가스와 함께 반도체 기판(110) 상부로 공급되거나, 반도체 기판(110) 상부에서 바로 플라스마 상태로 여기될 수 있다.
제2 가스(132)는 제1 가스(131)와 실질적으로 동시에 반도체 기판(W) 상부에 공급되거나, 제1 가스(131)보다 우선적으로 반도체 기판(W) 상부에 공급될 수 있다.
반도체 기판(110) 주변의 온도를 일정하게 조정하여, 제1 가스(131)와 제2 가스(132)를 반응시킨다. 반도체 기판(110) 주변의 온도는 약 15 내지 30℃ 정도로 조정될 수 있다. 제1 가스(131)와 제2 가스(132)의 반응 결과 식각 가스가 되는 제3 가스(133)가 생성된다. 제3 가스(133)는 나이트 질소기, 수소기 및 불소기를 포함할 수 있다. 예를 들어, 제3 가스(133)는 NHxFy와 같은 화학식으로 나타낼 수 있다. 상기 제3 가스는 활성화되어 자연 산화막(12O)에 침투하게 된다.
식각 가스인 제3 가스(133)와 자연 산화막(120)을 반응시켜 반응 부산물(140)을 생성한다. 반응 부산물(140)은 규소플루오르화 암모늄((NH4)2SiF6)을 포함할 수 있다. 즉, 제3 가스(133)를 이용하여 자연 산화막(120)을 건식 식각한다. 일반적으로 반도체 기판(110) 상에 형성되는 자연 산화막(120)의 두께는 수 Å 정도에 불과하다. 제3 가스(133)와 자연 산화막(120)의 반응 시간은 자연 산화막(120)의 두께를 고려하여 다양하게 설정될 수 있다. 바람직하게는, 반응 시간은 10초 내지 40 동안 수행한다.
이어서, 제1 내지 제3 가스(131,132,133)에 의하여 반도체 기판(110) 상에 기타 부산물이 생성되는 것을 억제하기 위하여 반도체 기판(110) 주변의 가스들을 퍼지 시킨다. 이후 설명하겠지만, 자연 산화막(120)은 반응 부산물(140)이 기화됨에 따라 반도체 기판(110)으로부터 제거된다. 종래의 반도체 기판 처리 방법에 따르면, 반응 부산물(140)이 기화됨과 동시에 반도체 기판(110) 상에 예견치 않은 기타 부산물이 생성되곤 하였다. 기타 부산물은 염과 실질적으로 동일한 특성을 갖는 것으로 판명되었지만, 확실한 분자식은 알려지지 않았다. 기타 부산물은 고온의 분위기에 노출된 제1 내지 제3 가스(131,132,133)에 의하여 생성되는 것으로 추정되고 있다. 상기 기타 부산물은 열을 가하여도 반도체 기판(110)으로부터 휘발되지 않고 잔존하며 파티클(particle)로서 작용할 수 있다.
본 실시예에서는, 반응 부산물을 충분하게 생성한 다음 실질적으로 불필요하게된 제1 내지 제3 가스(131,132,133)를 반도체 기판(110)으로부터 제거하여 반도체 기판(110) 상에 파티클이 생성되는 것을 효과적으로 억제한다.
제1 내지 제3 가스(131,132,133)의 제거는, 반도체 기판(110) 주변에 제4 가스를 펌핑하여 퍼지시킬 수 있다. 제4 가스로서는 오염 물질의 농도가 일정 수준 이하로 관리되는 클린 에어 또는 불활성 가스를 사용할 수 있다. 이 경우, 반도체 기판(110)의 온도가 수 도(℃) 이상 변화되지 않도록 유지하는 것이 바람직하다.
반응 부산물(140)을 포함한 반도체 기판(110)을 가열하여 반도체 기판(110)으로부터 반응 부산물(140)을 기화시킨다. 즉, 어닐 공정을 수행한다. 이 경우, 반도체 기판(110)을 약 100내지 200도(℃)의 온도로 150 내지 210초 동안 수행하는 것이 바람직하다. 반응 부산물(140)은 반도체 기판(110)으로부터 기화되고 자연 산화막(12O)은 반도체 기판(110)으로부터 제거된다.
반도체 기판(110) 주변의 유해 가스들을 퍼지한 다음 어닐 공정을 수행함으로써, 반도체 기판(110) 상에 파티클이 발생되는 것을 효과적으로 억제할 수 있다.
도 8은 상기 반도체 기판 처리 방법을 수행하는데 적합한 반도체 기판 처리 장치의 일예를 설명하기 위한 개략적인 구성도를 도시한 것이다.
도 8을 참조하면, 반도체 기판 처리 장치(200)는, 프로세스 챔버(250), 히팅 척(255), 제1 가스 공급 유닛(260), 제2 가스 공급 유닛(270) 및 진공 유닛(280)을 포함한다.
프로세스 챔버(250)는 반도체 기판(110)을 수용하기 위한 공간을 갖는다. 상기 공간에는 단수 또는 복수개의 반도체 기판(W)들이 수용될 수 있다. 즉, 프로세스 챔버(250)는 매엽식 또는 배치식으로 구성될 수 있다. 보다 발전적으로는 프로세스 챔버(250) 내벽을 따라서 냉각 라인이 배치되어 프로세스 챔버(250)가 과열되는 것을 억제할 수 있다. 프로세스 챔버(250) 내부에는 반도체 기판(W)을 지지 및 가열하기 위한 히팅 척(255)이 설치된다.
히팅 척(255)은 반도체 기판(110)을 가열하기 위한 열선 또는 램프가 내장되어 반도체 기판(110)을 지지할 뿐만 아니라 소정의 온도로 가열한다. 히팅 척(255)은 수분 내에 반도체 기판을 수백도까지 가열할 수 있다. 히팅 척(255)은 열전도성이 우수한 알루미늄 또는 알루미늄 합금과 같은 금속으로 제조될 수 있다.
프로세스 챔버(250)의 일측에는 프로세스 챔버(250) 내부로 제1 가스를 공급하기 위한 제1 가스 공급 유닛(260)이 설치된다. 제1 가스 공급 유닛(260)은 산화물을 용이하게 식각하는 불소 화합물을 포함하는 제1 가스를 제공한다. 예를 들어, 제1 가스로서 삼불화질소 가스(NF3)를 사용될 수 있다.
프로세스 챔버(250)의 타측에는 프로세스 챔버(250) 내부로 플라스마 상태의 제2 가스를 공급하기 위한 제2 가스 공급 유닛(270)이 설치된다. 제2 가스 공급 유 닛(270)은 플라스마를 생성하기 위한 플라스마 챔버(275)를 별도로 구비하여, 리모트 플라스마 방식으로 제2 가스를 공급할 수 있다. 제2 가스로서는, 질소 가스(N2)와 암모니아 가스(NH3)가 플라스마 상태로 여기되어 수로 라디컬(H*)을 포함하는 가스가 사용될 수 있다.
상기 제1 가스와 상기 제2 가스는 프로세스 챔버(250) 내에서 반응하여 식각 가스가 되는 제3 가스를 생성한다. 식각 가스인 제3 가스는 반도체 기판(W) 상에 형성된 자연 산화막(120)과 반응하여 반응 부산물(140)을 생성한다. 프로세스 챔버(250) 내부의 제1 내지 제3 가스는 진공 유닛(280)에 의하여 퍼지된다.
프로세스 챔버(250)의 하부 또는 측부에는 프로세스 챔버(250) 내부의 가스들을 퍼지하기 위한 진공 유닛(280)이 설치된다. 진공 유닛(280)은 프로세스 챔버(250) 내부보다 낮은 압력으로 프로세스 챔버(250) 내부의 가스 등을 흡인한다. 보다 정확하게, 진공 유닛(280)은 제1 가스, 제2 가스, 및 제1 가스와 제2 가스의 반응으로 생성된 제3 가스를 외부로 배출한다. 이와 동시에 프로세스 챔버(250) 내부로는 클린 에어 또는 불활성 가스와 같은 제4 가스가 공급되어 프로세스 챔버(250) 내부 압력은 일정하게 유지될 수 있다.
본 실시예에서는, 프로세스 챔버(250) 내에서 식각 가스로 작용하는 제3 가스를 생성하는 경우에 대하여 설명하였지만, 제3 가스를 프로세스 챔버(250) 외부에서 생상하여 공급할 수도 있음을 밝혀둔다.
이와 같이, 상기 건식 식각 방법 및 건식 식각 장치를 사용함으로서, 반도체 기판 상에 형성되어 있는 자연 산화물을 용이하게 식각할 수 있다. 뿐만 아니라, 기타 부산물이 반도체 기판 또는 식각 장치를 훼손하는 것을 효과적으로 억제할 수 있다.
상기와 같은 본 발명에 따르면, 어닐 공정을 수행하기 전에 반도체 기판 주변의 가스들을 퍼지시킴으로써, 반도체 기판 상에 기타 부산물이 형성되는 것을 효과적으로 억제할 수 있다. 따라서 반도체 기판 상에 기타 부산물이 형성되거나 식각 장치가 오염되는 것을 효과적으로 억제할 수 있다. 결과적으로는 우수한 반도체장치를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 자연 산화막이 형성된 기판 상으로 식각 가스를 제공하는 단계;상기 식각 가스와 상기 자연 산화막을 반응시켜 반응 부산물을 생성하는 단계;상기 반도체 기판 상에 기타 부산물이 생성되는 것을 억제하기 위하여 상기 식각 가스를 퍼지(purge)시키는 단계; 및상기 반도체 기판을 가열하여 상기 반응 부산물을 상기 반도체 기판으로부터 기화시키는 단계를 포함하는 것을 특징으로 하는 반도체 기판 처리 방법.
- 제 1 항에 있어서, 상기 식각 가스는, 수소 플라스마와 삼불화질소 가스를 반응시켜 생성되는 것을 특징으로 하는 반도체 기판 처리 방법.
- 제 2 항에 있어서, 상기 수소 플라스마는, 질소 가스와 암모니아 가스를 반응시켜 생성되는 것을 특징으로 하는 반도체 기판 처리 방법.
- 제 1 항에 있어서, 상기 기타 부산물은 염화물을 포함하는 것을 특징으로 하는 반도체 기판 처리 방법.
- 제 1 항에 있어서, 상기 반응 부산물은 규소플루오르화 암모늄((NH4)2SiF6)을 포함하는 것을 특징으로 하는 반도체 기판 처리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050099967A KR20070044081A (ko) | 2005-10-24 | 2005-10-24 | 반도체 기판의 처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050099967A KR20070044081A (ko) | 2005-10-24 | 2005-10-24 | 반도체 기판의 처리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070044081A true KR20070044081A (ko) | 2007-04-27 |
Family
ID=38178129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050099967A KR20070044081A (ko) | 2005-10-24 | 2005-10-24 | 반도체 기판의 처리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070044081A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878015B1 (ko) * | 2007-01-31 | 2009-01-13 | 삼성전자주식회사 | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 |
| US9984870B2 (en) | 2016-06-30 | 2018-05-29 | International Business Machines Corporation | Combined reactive gas species for high-mobility channel passivation |
| KR20190032033A (ko) * | 2017-09-19 | 2019-03-27 | 무진전자 주식회사 | 인시튜 건식 세정 방법 및 장치 |
| KR102179717B1 (ko) * | 2019-05-17 | 2020-11-17 | 무진전자 주식회사 | 플라즈마와 증기를 이용한 건식 세정 장치 |
-
2005
- 2005-10-24 KR KR1020050099967A patent/KR20070044081A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878015B1 (ko) * | 2007-01-31 | 2009-01-13 | 삼성전자주식회사 | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 |
| US9984870B2 (en) | 2016-06-30 | 2018-05-29 | International Business Machines Corporation | Combined reactive gas species for high-mobility channel passivation |
| KR20190032033A (ko) * | 2017-09-19 | 2019-03-27 | 무진전자 주식회사 | 인시튜 건식 세정 방법 및 장치 |
| WO2019059621A1 (ko) * | 2017-09-19 | 2019-03-28 | 무진전자 주식회사 | 인시튜 건식 세정 방법 및 장치 |
| CN111095484A (zh) * | 2017-09-19 | 2020-05-01 | 无尽电子有限公司 | 原位干洗方法和装置 |
| CN111095484B (zh) * | 2017-09-19 | 2023-08-01 | 艾斯宜株式会社 | 原位干洗方法和装置 |
| KR102179717B1 (ko) * | 2019-05-17 | 2020-11-17 | 무진전자 주식회사 | 플라즈마와 증기를 이용한 건식 세정 장치 |
| WO2020235822A1 (ko) * | 2019-05-17 | 2020-11-26 | 무진전자 주식회사 | 플라즈마와 증기를 이용한 건식 세정 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8114781B2 (en) | Substrate processing method and substrate processing apparatus | |
| JP4860219B2 (ja) | 基板の処理方法、電子デバイスの製造方法及びプログラム | |
| JP5374039B2 (ja) | 基板処理方法、基板処理装置及び記憶媒体 | |
| US20210143001A1 (en) | Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium | |
| JP2005340787A (ja) | リモートプラズマ発生チューブの表面洗浄方法と、リモートプラズマ発生チューブを用いる基板処理方法と、基板処理装置 | |
| JP2021005699A (ja) | シリコン酸化物のエッチング方法及びエッチング装置 | |
| JP2007538397A (ja) | 基板表面洗浄方法 | |
| KR100685735B1 (ko) | 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법 | |
| KR100869865B1 (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| JP2007180418A (ja) | エッチング方法及び記録媒体 | |
| JP4762998B2 (ja) | 処理方法及び記録媒体 | |
| TWI457990B (zh) | A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium | |
| TWI431692B (zh) | 基板處理方法及基板處理系統 | |
| KR100880747B1 (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| JP2019197903A (ja) | 処理装置 | |
| US10141195B2 (en) | Substrate processing method | |
| KR20070044081A (ko) | 반도체 기판의 처리 방법 | |
| JP5194008B2 (ja) | 半導体ウェーハの保護方法及び半導体装置の製造方法 | |
| US20040235282A1 (en) | Method of manufacturing semiconductor device | |
| JP2010003807A (ja) | 半導体装置の製造方法 | |
| US7993540B2 (en) | Substrate processing method and substrate processing apparatus | |
| JP5179896B2 (ja) | 基板処理方法 | |
| JP7368545B2 (ja) | 基板処理装置および方法 | |
| KR20040011683A (ko) | 산화막/질화막 적층 구조를 갖는 게이트 절연막 형성 방법 | |
| JP2022066687A (ja) | エッチング方法およびエッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |