JP7368545B2 - 基板処理装置および方法 - Google Patents

基板処理装置および方法 Download PDF

Info

Publication number
JP7368545B2
JP7368545B2 JP2022081275A JP2022081275A JP7368545B2 JP 7368545 B2 JP7368545 B2 JP 7368545B2 JP 2022081275 A JP2022081275 A JP 2022081275A JP 2022081275 A JP2022081275 A JP 2022081275A JP 7368545 B2 JP7368545 B2 JP 7368545B2
Authority
JP
Japan
Prior art keywords
chamber
plasma
precursor
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022081275A
Other languages
English (en)
Other versions
JP2023073947A (ja
Inventor
ユン ジョン，ヨン
サン キム，ユン
スン ジョン，ミン
ヒョン キム，ジ
ジョ ジン，ヨン
ヒ ホン，ジン
ミン チョイ，スン
ヨン チャン，ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of JP2023073947A publication Critical patent/JP2023073947A/ja
Application granted granted Critical
Publication of JP7368545B2 publication Critical patent/JP7368545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は基板処理装置および方法に関する。
半導体装置を製造する際には、エッチング、写真、アッシング、イオン注入、薄膜蒸着、洗浄など多様な工程が実施される。
ここで、エッチング工程のうち原子層エッチング（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｔｃｈｉｎｇ；ＡＬＥ）は、電気的、物理的な損傷を最小化し、かつターゲット層のエッチングの深さを原子レベルで調節できる技術である。原子層エッチングはナノメータ級の電子回路を作るための必須の技術として評価される。
一方、アルミニウム酸化物（Ａｌ２Ｏ３）を原子層エッチングする時、フッ素系ソース（例えば、ＮｂＦ５）に基づくプラズマを使用してきた。ところが、フッ素系ソースは、工程チャンバの内壁／パート（ｐａｒｔ）を腐食させたり、内壁／パートに吸着してクリーニングが容易ではない。
本発明が解決しようとする課題は、工程チャンバを損傷させず安定的に原子層エッチングを行うことができる基板処理方法を提供することにある。
本発明が解決しようとする他の課題は、前記基板処理方法を行うための基板処理装置を提供することにある。
本発明の課題は以上で言及した課題に制限されず、言及されていないまた他の課題は以下の記載から当業者に明確に理解されることができる。
前記課題を達成するための本発明の基板処理方法の一面（ａｓｐｅｃｔ）は、チャンバ内にターゲット層を含む基板を提供し、塩素を含む第１ガスを用いて、前記チャンバ内に第１プラズマを形成し、前記ターゲット層を第１改質し、酸素を含む第２ガスを用いて、前記チャンバ内に第２プラズマを形成し、前記第１改質されたターゲット層を第２改質し、前記チャンバ内にプリカーサを提供し、前記第２改質されたターゲット層と前記プリカーサを反応させ、前記第１プラズマを形成し、前記第２プラズマを形成し、前記プリカーサを提供することを繰り返して前記ターゲット層の少なくとも一部を除去することを含む。
前記課題を達成するための本発明の基板処理方法の他の面は、チャンバ内に半導体装置が形成された基板を引込み、前記半導体装置は第１層間絶縁膜と、前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記第１層間絶縁膜と前記第２層間絶縁膜を貫通する半導体パターンと、前記第１層間絶縁膜の上面と前記第２層間絶縁膜の下面と前記半導体パターンの側壁に沿ってコンフォーマルに形成された電荷トラップ膜と、前記電荷トラップ膜に沿ってコンフォーマルに形成されたブロッキング膜と、前記ブロッキング膜に接するように形成された導電膜を含み、前記ブロッキング膜の一部が前記導電膜によって露出し、塩素を含む第１ガスを用いて、前記チャンバ内に第１プラズマを形成し、酸素を含む第２ガスを用いて、前記チャンバ内に第２プラズマを形成し、前記チャンバ内にプリカーサを提供し、前記導電膜によって露出する前記ブロッキング膜と前記プリカーサを反応させ、前記第１プラズマを形成し、前記第２プラズマを形成し、前記プリカーサを提供することを繰り返して前記導電膜によって露出する前記ブロッキング膜の少なくとも一部を除去することを含む。
前記他の課題を達成するための本発明の基板処理装置の一面は、チャンバ内に設けられ、基板を加熱するように構成された熱ソースと、前記チャンバ内に、第１ガス、第２ガスおよびプリカーサを供給するように構成されたガス供給システムと、前記チャンバ内に供給された前記第１ガスまたは第２ガスを用いてプラズマを生成するための電極システムと、前記基板のターゲット層を原子層エッチングするように、前記熱ソース、前記ガス供給システムおよび電極システムを制御するように構成された制御器を含み、前記原子層エッチングは、前記チャンバ内に塩素を含む第１ガスを供給して前記第１ガスに基づいて第１プラズマを形成し、前記ターゲット層を第１改質し、前記チャンバ内に酸素を含む第２ガスを供給して前記第２ガスに基づいて第２プラズマを形成し、前記第１改質されたターゲット層を第２改質し、前記チャンバ内にプリカーサを提供し、前記第２改質されたターゲット層と前記プリカーサを反応させ、前記第１プラズマを形成し、前記第２プラズマを形成し、前記プリカーサを提供することを繰り返して前記ターゲット層の少なくとも一部を除去することを含む。
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
本発明の一実施形態による基板処理装置を説明するための図である。 本発明のいくつかの実施形態による基板処理方法を説明するためのフローチャートである。 図２の基板処理方法を説明するためのタイミング図である。 本発明の他の実施形態による基板処理装置を説明するための図である。 本発明のまた他の実施形態による基板処理装置を説明するための図である。 本発明のいくつかの実施形態による基板処理方法が適用される例を説明するための図である。 本発明のいくつかの実施形態による基板処理方法が適用される例を説明するための図である。 本発明のいくつかの実施形態による基板処理方法を用いた実験の結果を説明するための図である。
以下、添付する図面を参照して本発明の好ましい実施形態を詳細に説明する。本発明の利点および特徴、並びにこれらを達成する方法は添付する図面と共に詳細に後述する実施形態を参照すると明確になる。しかし、本発明は以下に開示される実施形態に限定されるものではなく互いに異なる多様な形態で実現でき、本実施形態は単に本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。明細書全体にわたって同一参照符号は同一構成要素を指すものとする。
空間的に相対的な用語の「下（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは図面に示されているように一つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために使用される。空間的に相対的な用語は図面に示されている方向に加えて使用時または動作時の素子の互いに異なる方向を含む用語として理解されなければならない。例えば、図面に示されている素子をひっくり返す場合、他の素子の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」と記述された素子は他の素子の「上（ａｂｏｖｅ）」に置かれ得る。したがって、例示的な用語の「下」は下と上の方向をすべて含み得る。素子は他の方向に配向されてもよく、そのため空間的に相対的な用語は配向によって解釈されることができる。
第１、第２などが多様な素子、構成要素および／またはセクションを叙述するために使われるが、これらの素子、構成要素および／またはセクションはこれらの用語によって制限されないのはもちろんである。これらの用語は単に一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使用する。したがって、以下で言及される第１素子、第１構成要素または第１セクションは本発明の技術的思想内で第２素子、第２構成要素または第２セクションであり得るのはもちろんである。
以下、添付する図面を参照して本発明の実施形態について詳細に説明し、添付図面を参照して説明するにあたり図面符号に関係なく同一であるかまたは対応する構成要素は同じ参照番号を付与し、これに係る重複する説明は省略する。
図１は本発明の一実施形態による基板処理装置を説明するための図である。
図１を参照すると、本発明の一実施形態による基板処理装置１は原子層エッチングを行う装置である。このような基板処理装置１はチャンバ１００、熱ソース１５５、電極システム１９０、ガス供給システム２００および制御器３００を含む。
基板Ｗにはターゲット層が形成されており、ターゲット層の少なくとも一部は後述する原子層エッチング方式によってエッチングされ得る。ターゲット層は金属酸化物（例えば、アルミニウム酸化物（Ａｌ２Ｏ３）、ハフニウム酸化物（ＨｆＯ２）、ジルコニウム酸化物（ＺｒＯ２））、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（Ｓｉ３Ｎ４）、チタン窒化物（ＴｉＮ）の少なくとも一つを含み得る。
チャンバ１００は内部に基板Ｗが処理される処理空間１０２を提供する。例えば、チャンバ１００は円形の筒形状であり得、金属材質であり得る。チャンバ１００の側壁には工程ガスが供給されるための投入口１６１，１６２が設けられる。チャンバ１００の底面には処理空間１０２で発生した副産物を外部に排出するための排出口１７０が設けられる。
チャンバ１００の上面には熱ソース１５５が設けられる。熱ソース１５５はフラッシュランプ、ＩＲランプ、ＲＴＰ、レーザ、ヒータなどであり得るがこれに限定されない。熱ソース１５５は基板Ｗの温度を原子層エッチングに適した温度範囲に調節する。例えば、熱ソース１５５は基板Ｗの温度を５０℃以上４００℃以下に調節できるが、これに限定されない。基板支持台１１０はチャンバ１００の処理空間１０２内に設けられ、基板Ｗは基板支持台１１０上に安着する。
電極システム１９０は上部電極１９１、ＲＦ生成器１９９、下部電極（図示せず）などを含み得る。ＲＦ生成器１９９はＲＦバイアスを生成するＲＦソースと、ＲＦバイアスのインピーダンスを調節するマッチングネットワークを含み得る。上部電極１９１にはインピーダンス調節されたＲＦバイアスが提供される。下部電極（図示せず）は基板支持台１１０内に埋め込まれ得、接地されることができる。
ガス供給システム２００は投入口１６１，１６２を介して、工程ガスを供給するように構成される。すなわち、ガス供給システム２００は第１ガスＧ１、第２ガスＧ２およびプリカーサＰＣをチャンバ１００内に選択的に提供する。別に図示していないが、さらにガス供給システム２００は不活性ガス（例えば、Ａｒ）をチャンバ１００内に提供する。
第１ガス貯蔵部２１０は第１ガスＧ１を貯蔵し、第１流量調節部２１１は制御器３００の制御に応じて適切な流量をチャンバ１００に提供する。第１流量調節部２１１は弁、ＭＦＣ（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ）などにより構成することができる。第１ガスＧ１は塩素を含むガス（すなわち、塩素系ソース）であり、例えば、Ｃｌ２、ＨＣｌ、ＳｉＣｌ４、ＣＣｌ４およびＢＣｌ３を含むグループから選択された少なくとも一つであり得る。
第２ガス貯蔵部２２０は第２ガスＧ２を貯蔵し、第２流量調節部２２１は制御器３００の制御に応じて適切な流量をチャンバ１００に提供する。第２ガスＧ２は酸素を含むガス（すなわち、酸素系ソース）であり、例えば、Ｏ２、Ｈ２Ｏ、Ｎ２ＯおよびＯ３を含むグループから選択された少なくとも一つであり得る。
第３ガス貯蔵部２３０はプリカーサＰＣを貯蔵し、第３流量調節部２３１は制御器３００の制御に応じて適切な流量をチャンバ１００に提供する。プリカーサＰＣはジケトン（ｄｉｋｅｔｏｎｅ）系のガスを含み得る。プリカーサＰＣは例えば、Ｈｆａｃ （Ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎｅ）、Ａｃａｃ（Ａｃｅｔｙｌａｃｅｔｏｎｅ）およびＤｍａｃ（Ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）を含むグループから選択された少なくとも一つであり得る。
制御器３００は基板Ｗのターゲット層を原子層エッチングするように、熱ソース１５５、ガス供給システム２００、電極システム１９０などを制御するように構成される。
以下で図２および図３を参照して原子層エッチング方式について具体的に説明する。図２は本発明のいくつかの実施形態による基板処理方法を説明するためのフローチャートである。図３は図２の基板処理方法を説明するためのタイミング図である。
図１および図２を参照すると、以下では、基板Ｗに形成されたターゲット層は、アルミニウム酸化物（Ａｌ２Ｏ３）の場合として説明する。
基板Ｗに形成されたターゲット層は原子層エッチング方式によってエッチングされる。原子層エッチングはサイクル（ｃｙｃｌｅ）を連続的に繰り返すことによって行われる。一回のサイクルは１秒以内（最大３秒）に行われる。一回のサイクルはナノセカンド（ｎｓ）からミリセカンド（ｍｓ）の水準で行われ得る。一回のサイクルは次の段階を含む。一回のサイクルは基板Ｗを前処理（Ｓ１０）し、前処理された基板Ｗを熱的にエッチング（すなわち、ｔ－ＡＬＥ）（Ｓ２０）することを含む。
具体的には、前処理（Ｓ１０）することは、２段階の連続したプラズマ処理（Ｓ１２，Ｓ１４）を含む。
塩素ソースを用いて基板Ｗを第１プラズマ処理する（Ｓ１２）。
具体的には、チャンバ１００内に塩素を含む第１ガスＧ１（すなわち、塩素ソース）が供給される。第１ガスＧ１は例えば、Ｃｌ２、ＨＣｌ、ＳｉＣｌ４、ＣＣｌ４およびＢＣｌ３を含むグループから選択された少なくとも一つであり得る。以下では第１ガスＧ１はＣｌ２の場合を例に挙げる。
第１ガスＧ１に基づいて第１プラズマが形成され、第１プラズマによって下記の化学式１のようにターゲット層（すなわち、Ａｌ２Ｏ３）が第１改質される。下記の化学式１において下付き文字（ｓ）は固体を示す。
［化学式１］
Ｃｌ２＋Ａｌ２Ｏ３（ｓ）→ＡｌＣｌｘ－（Ａｌ２Ｏ３）（ｓ）
次に、酸素ソースを用いて基板Ｗを第１プラズマ処理する（Ｓ１４）。
具体的には、チャンバ１００内に酸素を含む第２ガスＧ２（すなわち、酸素ソース）が供給される。第２ガスＧ２は例えば、Ｏ２、Ｈ２Ｏ、Ｎ２ＯおよびＯ３を含むグループから選択された少なくとも一つであり得る。以下では第２ガスＧ２はＯ２の場合を例に挙げる。
第２ガスＧ２に基づいて第２プラズマが形成され、第２プラズマによって下記の化学式２のように第１改質されたターゲット層（ＡｌＣｌｘ－（Ａｌ２Ｏ３））が第２改質される。下記の化学式２において下付き文字（ｓ）は固体を示す。
［化学式２］
Ｏ２＋ＡｌＣｌｘ－（Ａｌ２Ｏ３）（ｓ）→Ｏ－ＡｌＣｌ３（ｓ）＋（Ａｌ２Ｏ３）（ｓ）
次に、プリカーサを供給して熱的にエッチング（ｔ－ＡＬＥ）する（Ｓ２０）。
具体的には、熱的にエッチング（Ｓ２０）することは、基板Ｗを既に設定された温度（すなわち、第３温度）に維持しながらチャンバ１００内にプリカーサＰＣを提供することを含む。プリカーサＰＣはジケトン（ｄｉｋｅｔｏｎｅ）系のガスを含み得る。プリカーサＰＣは例えば、Ｈｆａｃ（Ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎｅ）、Ａｃａｃ（Ａｃｅｔｙｌａｃｅｔｏｎｅ）およびＤｍａｃ（Ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）を含むグループから選択された少なくとも一つであり得る。以下ではプリカーサＰＣはＨｆａｃの場合を例に挙げる。
第２改質されたターゲット層（Ｏ－ＡｌＣｌ３）とプリカーサＰＣは反応して、化学式３のようにターゲット層の一部が除去される。下記の化学式３において下付き文字（ｓ）は固体であり、下付き文字（ｇ）は気体を示す。
［化学式３］
Ｈｆａｃ（ｇ）＋Ｏ－ＡｌＣｌ３（ｓ）＋（Ａｌ２Ｏ３）（ｓ）
→２Ａｌ（Ｈｆａｃ）３（ｇ）＋ＡｌＣｌ３（ｇ）＋ＨＣｌ（ｇ）＋Ｈ２Ｏ（ｇ）＋（Ａｌ２Ｏ３）（ｓ）
一方、熱的にエッチング（Ｓ２０）する間の基板Ｗは、既に設定された温度、すなわち５０℃以上４００℃以下に維持される。５０℃以上４００℃以下の温度範囲内で、温度が増加すると一回のサイクルでエッチングされるターゲット層の厚さは厚くなる。例えば、基板Ｗが１５０℃に維持される場合、一回のサイクルで０．０１Å～０．０５Åがエッチングされ得る。基板Ｗが２５０℃に維持される場合、一回のサイクルで０．１Å～０．２５Åがエッチングされ得る。基板Ｗが３５０℃に維持される場合、一回のサイクルで０．８５Å～２Åがエッチングされ得る。このような厚さは例示的なものであり、使用される第１ガスＧ１、第２ガスＧ２、プリカーサＰＣの種類、供給量などによって変わり得る。
また、熱的にエッチング（Ｓ２０）する間の基板Ｗの設定温度は、ターゲット層の物質の種類、ターゲット層の厚さ、エッチングされなければならない量、工程時間などによって異なるように選択することができる。すなわち、本発明のいくつかの実施形態によれば、熱的にエッチング（Ｓ２０）することは低温（例えば、５０℃）から高温（例えば、４００℃）まで広いエッチングウィンドウ（ｗｉｄｅ ｅｔｃｈ ｗｉｎｄｏｗ）を有する。
次に、既に設定された回数だけサイクルが繰り返されたかどうかをチェックする（Ｓ３０）。既に設定された回数だけサイクルが繰り返されていない場合は、前処理段階（Ｓ１０）に戻る。反面、既に設定された回数だけサイクルが繰り返されると、原子層エッチングを終了する。
一方、第１プラズマ処理（Ｓ１２）する間、基板Ｗは第１温度に制御され、第２プラズマ処理（Ｓ１４）する間、基板Ｗは第２温度に制御され得る。また、プリカーサを供給して熱的にエッチング（Ｓ２０）する間、基板Ｗは第３温度に制御され得る。
第１温度と第２温度は互いに同一であり得る。
第３温度も第１温度および第２温度と同一に制御され得る。すなわち、第１プラズマ処理（Ｓ１２）、第２プラズマ処理（Ｓ１４）および熱的にエッチング（ｔ－ＡＬＥ）（Ｓ２０）する間、基板Ｗの温度は同一に制御され得る。
または第１温度と第２温度は互いに同一に、第３温度は第１温度および第２温度より高く制御され得る。各段階（Ｓ１２，Ｓ１４，Ｓ２０）ごとに温度を自由に制御するために、熱ソース１５５をチャンバ１００の側壁（図５参照）や上面（図１参照）に設けることもできる。
フラッシュランプなどを用いた熱ソース１５５を用いることによって、第１プラズマ処理（Ｓ１２）、第２プラズマ処理（Ｓ１４）および熱的エッチング（ｔ－ＡＬＥ）（Ｓ２０）の段階ごとに基板Ｗの温度を異なるように制御することができる。例えば、第１プラズマ処理（Ｓ１２）、第２プラズマ処理（Ｓ１４）で基板Ｗの温度は同一に維持し、熱的エッチング（Ｓ２０）では基板Ｗの温度を高めることができる。ここで図３を参照すると、サイクル（ｃｙｃｌｅ Ｉ）は時間ｔ１～ｔ７に対応する。第１プラズマ処理（Ｓ１２）は時間ｔ１～ｔ３に対応し、第２プラズマ処理（Ｓ１４）は時間ｔ３～ｔ５に対応し、熱的にエッチング（Ｓ２０）することは時間ｔ５～ｔ７に対応する。
時間ｔ１～ｔ２で、塩素を含む第１ガスＧ１がチャンバ１００内に提供され、チャンバ１００内に第１プラズマが形成される。第１ガスＧ１とともに、不活性ガスＧＣ（例えば、Ａｒ）もチャンバ１００内に提供される。不活性ガスＧＣは第１ガスＧ１を運ぶキャリア（ｃａｒｒｉｅｒ）の役割をする。第１プラズマによりターゲット層が第１改質される。
時間ｔ２～ｔ３で、不活性ガスＧＣが継続して提供される。不活性ガスＧＣはチャンバ１００内部の副産物を排気するためのものである。
時間ｔ３～ｔ４で、酸素を含む第２ガスＧ２がチャンバ１００内に提供され、チャンバ１００内に第２プラズマが形成される。第２ガスＧ２とともに、不活性ガスＧＣ（例えば、Ａｒ）もチャンバ１００内に提供される。不活性ガスＧＣは第２ガスＧ２を運ぶキャリアの役割をする。第２プラズマにより、第１改質されたターゲット層が第２改質される。
時間ｔ４～ｔ５で、不活性ガスＧＣが継続して提供される。不活性ガスＧＣはチャンバ１００内部の副産物を排気するためのものである。
時間ｔ５～ｔ６で、プリカーサＰＣがチャンバ１００内に提供される。第２改質されたターゲット層とプリカーサＰＣを反応させる。時間ｔ６～ｔ７で、不活性ガスＧＣが継続して提供される。不活性ガスＧＣはチャンバ１００内部の副産物を排気するためのものである。反応したターゲット層（すなわち、Ａｌ（ｈｆａｃ）３）はガス形態であり、不活性ガスＧＣとともに外部に排気する。したがって、ターゲット層が熱的にエッチングされる。
一番目のサイクル（ｃｙｃｌｅ Ｉ）が終了する。
時間ｔ７～ｔ８で、２番目のサイクル（ｃｙｃｌｅ ＩＩ）が始まる。一番目のサイクル（ｃｙｃｌｅ Ｉ）と実質的に同じ段階が繰り返される。
整理すると、本発明のいくつかの実施形態による基板処理方法によれば、フッ素系ソースを使用せずターゲット層（Ａｌ２Ｏ３）を原子層エッチングすることができる。すなわち、塩素ソースおよび酸素ソースを用いてターゲット層を前処理し、プリカーサを供給して熱的エッチングをすることでターゲット層を原子層エッチングする。フッ素系ソースを使用しないから、チャンバ１００内パートの変性および腐食が発生しない。
図４は本発明の他の実施形態による基板処理装置を説明するための図である。図５は本発明のまた他の実施形態による基板処理装置を説明するための図である。説明の便宜上図１ないし図３を用いて説明した内容と異なる点を中心に説明する。
まず図４を参照すると、本発明の他の実施形態による基板処理装置２において、チャンバ１００の上面に工程ガスが供給されるための投入口１６０が設けられる。基板支持台１１０内には、熱ソース１５０としてヒータが設けられる。
図５を参照すると、本発明のまた他の実施形態による基板処理装置３において、チャンバ１００の上面に工程ガスが供給されるための投入口１６０が設けられる。チャンバ１００の側面には熱ソース１５６が設けられる。基板支持台１１０内にはヒータが設けられなくてもよい。熱ソース１５６はフラッシュランプ、ＩＲランプ、ＲＴＰ、レーザ、ヒータなどを用いることができる。
フラッシュランプなどを用いた熱ソース１５６を用いることによって、第１プラズマ処理（Ｓ１２）、第２プラズマ処理（Ｓ１４）および熱的エッチング（ｔ－ＡＬＥ）（Ｓ２０）の段階ごとに基板Ｗの温度を異なるように制御することができる。例えば、第１プラズマ処理（Ｓ１２）、第２プラズマ処理（Ｓ１４）での基板Ｗの温度は同一に維持し、熱的エッチング（Ｓ２０）では基板Ｗの温度を高めることができる。
特に、第１プラズマ処理（Ｓ１２）、第２プラズマ処理（Ｓ１４）および熱的エッチング（ｔ－ＡＬＥ）（Ｓ２０）において、プラズマ処理と熱処理を同時に行うデュアル工程チャンバ（図１、図４および図５の１００参照）で行うことができる。
図６および図７は本発明のいくつかの実施形態による基板処理方法が適用される例を説明するための図である。図６および図７では、本発明のいくつかの実施形態による基板処理方法が垂直型メモリ装置（例えば、３次元ＮＡＮＤフラッシュ装置）を製造するために適用された場合を例に挙げる。すなわち、垂直型メモリ装置のブロッキング膜３７０の一部を除去する時使用できる。
図６を参照すると、半導体装置（すなわち、垂直型メモリ装置）が形成された基板Ｗはチャンバ（図１の１００参照）内に引き込まれる。
具体的には、垂直型メモリ装置は一方向（すなわち、垂直方向）に積層された多数の層間絶縁膜３１５ａ，３１５ｂを含む。多数の層間絶縁膜３１５ａ，３１５ｂを貫通する、半導体パターン４２０を含む。半導体パターン４２０は不純物がドーピングされるかまたはドーピングされていない単結晶シリコンを含み得る。半導体パターン４２０はチャネル領域を含む。
隣接する層間絶縁膜（すなわち、第１層間絶縁膜３１５ａと第２層間絶縁膜３１５ｂ）の間にはセル形成空間９９が位置する。
セル形成空間９９により露出した半導体パターン４２０には、トンネリング膜３９０が形成される。トンネリング膜３９０は例えば、シリコン酸化物のような酸化物を含み得る。
電荷トラップ膜３８０は第１層間絶縁膜３１５ａの上面と第２層間絶縁膜３１５ｂの下面とトンネリング膜３９０（すなわち、半導体パターン４２０の側壁）に沿ってコンフォーマルに形成される。電荷トラップ膜３８０は例えば、シリコン窒化物のような窒化物を含み得る。
ブロッキング膜３７０は電荷トラップ膜３８０に沿ってコンフォーマルに形成できる。すなわち、ブロッキング膜３７０は第１層間絶縁膜３１５ａ上の電荷トラップ膜３８０、トンネリング膜３９０に接触する電荷トラップ膜３８０、第２層間絶縁膜３１５ｂの下の電荷トラップ膜３８０に沿ってコンフォーマルに形成される。ブロッキング膜３７０は金属酸化物（例えば、アルミニウム酸化物（Ａｌ２Ｏ３））を含み得る。
導電膜４８５はブロッキング膜３７０に接するように形成される。導電膜４８５はセル形成空間９９を完全に埋めず一部のみを埋める。したがって、ブロッキング膜３７０の一部が導電膜４８５により露出している。
特に、多数の層間絶縁膜３１５ａ，３１５ｂを貫通する貫通孔５２０が形成されている。貫通孔５２０は例えば、共通ソース線（ｃｏｍｍｏｎ ｓｏｕｒｃｅ ｌｉｎｅ，ＣＳＬ）を形成するための孔であり得る。貫通孔５２０と、導電膜４８５により埋められていないセル形成空間９９は互いに連結されている。
図７を参照すると、原子層エッチングを行って、導電膜４８５により露出したブロッキング膜３７０を除去する。
具体的には、基板Ｗを前処理する。すなわち、塩素を含む第１ガスＧ１を用いてチャンバ１００内に第１プラズマを形成し、酸素を含む第２ガスＧ２を用いて前記チャンバ内に第２プラズマを形成する。
次に、チャンバ１００内にプリカーサＰＣを提供し、導電膜４８５により露出するブロッキング膜３７０とプリカーサＰＣを反応させ、ブロッキング膜３７０を原子単位でエッチングする。
次に、前述した第１プラズマを形成し、第２プラズマを形成し、プリカーサＰＣを提供することを繰り返して、導電膜４８５により露出するブロッキング膜３７０を除去する。その結果、図７に示すように、導電膜４８５の一面４８５ａとブロッキング膜３７０の一面３７０ａは互いにアラインされ得る。導電膜４８５の一面４８５ａとブロッキング膜３７０の一面３７０ａはセル形成空間９９に露出する。
以下で、図８と表１を参照して、本発明のいくつかの実施形態による基板処理方法を用いた実験の結果について説明する。図８は本発明のいくつかの実施形態による基板処理方法を用いた実験の結果を説明するための図である。
まず表１を参照すると、ターゲット層はアルミニウム酸化物（Ａｌ２Ｏ３）を含む。
第１プラズマ処理（図２のＳ１２）、第２プラズマ処理（図２のＳ１４）および熱的エッチング（図２のＳ２０）を行う間、基板温度は２００℃に維持する。
第１プラズマ処理（図２のＳ１２）と関連して、第１ガス（Ｃｌ２）は３０ｓｃｃｍを、不活性ガス（Ａｒ）を５００ｓｃｃｍでチャンバ内に供給する（図３のｔ１～ｔ２に対応）。第１ガス（Ｃｌ２）を用いて第１プラズマを生成する。次に、不活性ガス（Ａｒ）を２０００ｓｃｃｍでチャンバ内に供給し（図３のｔ２～ｔ３に対応）、チャンバ内部の副産物を排気する。
第２プラズマ処理（図２のＳ１４）と関連して、第２ガス（Ｏ２）は３０ｓｃｃｍを、不活性ガス（Ａｒ）を５００ｓｃｃｍでチャンバ内に供給する（図３のｔ３～ｔ４に対応）。第２ガス（Ｏ２）を用いて第２プラズマを生成する。次に、不活性ガス（Ａｒ）を２０００ｓｃｃｍでチャンバ内に供給し（図３のｔ４～ｔ５に対応）、チャンバ内部の副産物を排気する。
熱的エッチング（図２のＳ２０）と関連して、プリカーサ（Ｈｆａｃ）と不活性ガス（Ａｒ）を合わせて２５ｓｃｃｍをチャンバ内に供給する（図３のｔ５～ｔ６に対応）。次に、不活性ガス（Ａｒ）を２０００ｓｃｃｍでチャンバ内に供給し（図３のｔ６～ｔ７に対応）、チャンバ内部の副産物を排気する。
基板温度は２５０℃、３００℃および３５０℃に変えながら、前述した第１プラズマ処理（Ｓ１２）、第２プラズマ処理（Ｓ１４）および熱的エッチング（Ｓ２０）を行う。前述した実験条件を整理すると表１のとおりである。
表１の実験条件による実験の結果は図８のとおりである。
図８を参照すると、ｘ軸は基板温度（単位：℃）を表し、ｙ軸はエッチング量（単位：Å／ｃｙｃｌｅ）を表す。
基板温度は２００℃の場合、一回のサイクル当たりエッチング量（ＥＰＣ，ｅｔｃｈ ａｍｏｕｎｔ ｐｅｒ ａ ｃｙｃｌｅ）は０．０６Åである。基板温度は２５０℃の場合、一回のサイクル当たりエッチング量は０．１８Åである。基板温度は３００℃の場合、一回のサイクル当たりエッチング量は０．３８Åである。基板温度は３５０℃の場合、一回のサイクル当たりエッチング量は０．９２Åである。基板温度が増加するほど一回のサイクル当たりエッチング量は増加し、基板温度が減少するほど一回のサイクル当たりエッチング量は減少する。
以上と添付する図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
１００ チャンバ
１０２ 処理空間
１５０、１５５、１５６ 熱ソース
１６０、１６１、１６２ 投入口
１７０ 排出口
１９０ 電極システム
１９１ 上部電極
１９９ ＲＦ生成器
２００ ガス供給システム
３００ 制御器
Ｇ１ 第１ガス
Ｇ２ 第２ガス
ＰＣ プリカーサ
ＧＣ 不活性ガス

Claims (16)

  1. チャンバ内にターゲット層を含む基板を提供し、
    塩素を含む第１ガスを用いて、前記チャンバ内に第１プラズマを形成し、前記ターゲット層を第１改質し、
    酸素を含む第２ガスを用いて、前記チャンバ内に第２プラズマを形成し、前記第１改質されたターゲット層を第２改質し、
    前記チャンバ内にプリカーサを提供し、前記第２改質されたターゲット層と前記プリカーサを反応させ、
    前記第１プラズマを形成し、前記第２プラズマを形成し、前記プリカーサを提供することを繰り返して前記ターゲット層の少なくとも一部を除去することを含み、
    前記プリカーサは、ジケトン（ｄｉｋｅｔｏｎｅ）系のガスを含み、
    前記ターゲット層は、金属酸化物、シリコン酸化物、シリコン窒化物、チタン窒化物の少なくとも一つを含む、
    基板処理方法。
  2. 前記第１プラズマを形成する間、前記基板は第１温度に制御され、
    前記第２プラズマを形成する間、前記基板は第２温度に制御され、
    前記プリカーサを提供する間、前記基板は第３温度に制御される、請求項１に記載の基板処理方法。
  3. 前記第１温度と第２温度は互いに同じである、請求項２に記載の基板処理方法。
  4. 前記第３温度は前記第１温度および前記第２温度より高い、請求項２に記載の基板処理方法。
  5. 前記第３温度は５０℃以上４００℃以下である、請求項２に記載の基板処理方法。
  6. 前記プリカーサはＨｆａｃ（Ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎｅ）、Ａｃａｃ（Ａｃｅｔｙｌａｃｅｔｏｎｅ）およびＤｍａｃ（Ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）を含むグループから選択された少なくとも一つである、請求項１に記載の基板処理方法。
  7. 前記第１ガスはＣｌ２、ＨＣｌ、ＳｉＣｌ４、ＣＣｌ４およびＢＣｌ３を含むグループから選択された少なくとも一つである、請求項１に記載の基板処理方法。
  8. 前記第２ガスはＯ２、Ｈ２Ｏ、Ｎ２ＯおよびＯ３を含むグループから選択された少なくとも一つである、請求項１に記載の基板処理方法。
  9. 前記第１プラズマを形成することと、前記第２プラズマを形成することと、前記プリカーサを提供することは、プラズマ処理と熱処理を同時に行うことができるデュアル工程チャンバで行われる、請求項１に記載の基板処理方法。
  10. チャンバ内に半導体装置が形成された基板を引込み、前記半導体装置は第１層間絶縁膜と、前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記第１層間絶縁膜と前記第２層間絶縁膜を貫通する半導体パターンと、前記第１層間絶縁膜の上面と前記第２層間絶縁膜の下面と前記半導体パターンの側壁に沿ってコンフォーマルに形成された電荷トラップ膜と、前記電荷トラップ膜に沿ってコンフォーマルに形成されたブロッキング膜と、前記ブロッキング膜に接するように形成された導電膜を含み、前記ブロッキング膜の一部が前記導電膜によって露出し、
    塩素を含む第１ガスを用いて、前記チャンバ内に第１プラズマを形成し、
    酸素を含む第２ガスを用いて、前記チャンバ内に第２プラズマを形成し、
    前記チャンバ内にプリカーサを提供し、前記導電膜によって露出する前記ブロッキング膜と前記プリカーサを反応させ、
    前記第１プラズマを形成し、前記第２プラズマを形成し、前記プリカーサを提供することを繰り返して前記導電膜によって露出する前記ブロッキング膜の少なくとも一部を除去することを含み、
    前記プリカーサは、ジケトン（ｄｉｋｅｔｏｎｅ）系のガスを含み、
    前記ブロッキング膜は、金属酸化物を含む、
    基板処理方法。
  11. 前記電荷トラップ膜は窒化物を含む、請求項１０に記載の基板処理方法。
  12. 前記第１プラズマを形成する間、前記基板は第１温度に制御され、
    前記第２プラズマを形成する間、前記基板は第２温度に制御され、
    前記プリカーサを提供する間、前記基板は第３温度に制御される、請求項１０に記載の基板処理方法。
  13. 前記第３温度は５０℃以上４００℃以下である、請求項１２に記載の基板処理方法。
  14. チャンバ内に設けられ、基板を加熱するように構成された熱ソースと、
    前記チャンバ内に、第１ガス、第２ガスおよびプリカーサを供給するように構成されたガス供給システムと、
    前記チャンバ内に供給された前記第１ガスまたは第２ガスを用いてプラズマを生成するための電極システムと、
    前記基板のターゲット層を原子層エッチングするように、前記熱ソース、前記ガス供給システムおよび電極システムを制御するように構成された制御器を含み、
    前記原子層エッチングは、
    前記チャンバ内に塩素を含む第１ガスを供給して前記第１ガスに基づいて第１プラズマを形成し、前記ターゲット層を第１改質し、
    前記チャンバ内に酸素を含む第２ガスを供給して前記第２ガスに基づいて第２プラズマを形成し、前記第１改質されたターゲット層を第２改質し、
    前記チャンバ内にプリカーサを提供し、前記第２改質されたターゲット層と前記プリカーサを反応させ、
    前記第１プラズマを形成し、前記第２プラズマを形成し、前記プリカーサを提供することを繰り返して前記ターゲット層の少なくとも一部を除去することを含み、
    前記プリカーサは、ジケトン（ｄｉｋｅｔｏｎｅ）系のガスを含み、
    前記ターゲット層は、金属酸化物、シリコン酸化物、シリコン窒化物、チタン窒化物の少なくとも一つを含む、
    基板処理装置。
  15. 前記プリカーサは前記チャンバの側壁で供給され、前記熱ソースは前記チャンバの上面に設けられる、請求項１４に記載の基板処理装置。
  16. 前記プリカーサは前記チャンバの上面で供給され、前記熱ソースは前記チャンバの側壁に設けられる、請求項１４に記載の基板処理装置。
JP2022081275A 2021-11-16 2022-05-18 基板処理装置および方法 Active JP7368545B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0158009 2021-11-16
KR1020210158009A KR20230071617A (ko) 2021-11-16 2021-11-16 기판 처리 장치 및 방법

Publications (2)

Publication Number Publication Date
JP2023073947A JP2023073947A (ja) 2023-05-26
JP7368545B2 true JP7368545B2 (ja) 2023-10-24

Family

ID=86323996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022081275A Active JP7368545B2 (ja) 2021-11-16 2022-05-18 基板処理装置および方法

Country Status (4)

Country Link
US (1) US20230154730A1 (ja)
JP (1) JP7368545B2 (ja)
KR (1) KR20230071617A (ja)
CN (1) CN116137225A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152689A (ja) 2016-02-05 2017-08-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 不揮発性金属をパターニングするためのチャンバ
US20190055654A1 (en) 2016-05-23 2019-02-21 The Regents Of The University Of Colorado, A Body Corporate Enhancement of Thermal Atomic Layer Etching
JP2022506918A (ja) 2018-11-15 2022-01-17 ラム リサーチ コーポレーション ハロゲン系化合物を用いて選択的にエッチングするための原子層エッチングシステム
JP2022516772A (ja) 2019-01-15 2022-03-02 ラム リサーチ コーポレーション 金属原子層のエッチング堆積装置および金属フリー配位子による処理

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152689A (ja) 2016-02-05 2017-08-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 不揮発性金属をパターニングするためのチャンバ
US20190055654A1 (en) 2016-05-23 2019-02-21 The Regents Of The University Of Colorado, A Body Corporate Enhancement of Thermal Atomic Layer Etching
JP2022506918A (ja) 2018-11-15 2022-01-17 ラム リサーチ コーポレーション ハロゲン系化合物を用いて選択的にエッチングするための原子層エッチングシステム
JP2022516772A (ja) 2019-01-15 2022-03-02 ラム リサーチ コーポレーション 金属原子層のエッチング堆積装置および金属フリー配位子による処理

Also Published As

Publication number Publication date
US20230154730A1 (en) 2023-05-18
KR20230071617A (ko) 2023-05-23
JP2023073947A (ja) 2023-05-26
CN116137225A (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
TWI828619B (zh) 半導體裝置製造中之氧化錫膜
KR102663156B1 (ko) 텅스텐 및 다른 금속들의 원자층 에칭
US8043972B1 (en) Adsorption based material removal process
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
US8501626B2 (en) Methods for high temperature etching a high-K material gate structure
TW201702417A (zh) 經由原子層沉積(ald)循環之選擇性沉積金屬矽化物的方法
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
KR20220025045A (ko) 교번하는 에칭 및 패시베이션 프로세스
US11282681B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
US20060060565A9 (en) Method of etching metals with high selectivity to hafnium-based dielectric materials
KR102093551B1 (ko) 티타늄 실리사이드 영역을 형성하는 방법
JP7396998B2 (ja) 炭素膜の原子層堆積
JP7368545B2 (ja) 基板処理装置および方法
KR102678853B1 (ko) 피처리체를 처리하는 방법
CN115769365A (zh) 改良阻挡性质的钛材料的氮化物覆盖
US20230083577A1 (en) Recessed metal etching methods
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
KR20240092587A (ko) 클리닝을 행하는 방법 및 기판의 처리를 행하는 장치
JP2024001464A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231012

R150 Certificate of patent or registration of utility model

Ref document number: 7368545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150