KR20070036634A

KR20070036634A - 반도체 메모리 장치 및 비트라인감지증폭기드라이버드라이빙신호 생성회로

Info

Publication number: KR20070036634A
Application number: KR1020060049006A
Authority: KR
Inventors: 김동근
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-09-29
Filing date: 2006-05-30
Publication date: 2007-04-03
Also published as: KR100772561B1

Abstract

본 발명은 반도체 설계 기술에 관한 것으로 특히, 라이트동작시, 비트라인감지증폭기의 구동력을 향상시키는 반도체 메모리 장치 및 비트라인감지증폭기드라이버 드라이빙신호 생성회로를 제공하는 것을 그 목적으로 하여, 외부에서 인가되는 라이트데이터를 증폭하기 위한 비트라인감지증폭기를 제어하는 비트라인감지증폭기 드라이버에 있어서, 상기 비트라인감지증폭기의 풀업전원라인을 오버드라이빙전압으로 구동하기 위한 오버드라이버, 상기 비트라인감지증폭기의 풀업전원라인을 노멀드라이빙전압으로 구동하기 위한 노멀드라이버 및 라이트신호에 응답하여 일정구간 상기 오버드라이버를 구동시키고, 이후 상기 노멀드라이버를 구동시키기위한 구동신호를 생성하는 드라이빙신호 생성회로를 포함하는 반도체 메모리 장치 및 비트라인감지증폭기드라이버 드라이빙신호 생성회로를 제공한다.

라이트신호, 비트라인감지증폭기, 오버드라이버, 노멀드라이버, 제어회로

Description

반도체 메모리 장치 및 비트라인감지증폭기드라이버 드라이빙신호 생성회로{SEMICONDUCTOR MEMORY DEVICE AND DRIVING PULSE GENERATOR OF BITLINE SENSE AMPLIFYER DRIVER}

도 1은 일반적인 반도체 메모리 장치를 나타낸 블록도.

도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치의 비트라인감지증폭기드라이버 제어회로를 나타낸 개념도.

도 3은 도 2의 비트라인감지증폭기드라이버 제어회로(201)를 나타낸 회로도.

도 4는 도 3의 비트라인감지증폭기드라이버 제어회로의 타이밍다이어그램.

도 5는 도 2의 비트라인감지증폭기드라이버(205)를 나타낸 회로도.

도 6는 도 5의 비트라인감지증폭기드라이버(205)의 타이밍다이어그램.

* 도면의 주요부분에 대한 부호의 설명 *

201 : 비트라인감지증폭기드라이버 제어회로

202 : 오버드라이버 203 : 노멀드라이버

204 : 풀다운드라이버

본 발명은 반도체 설계 기술에 관한 것으로, 특히 라이트동작시, 비트라인감지증폭기를 제어하는 비트라인감지증폭기드라이버 제어회로에 관한 것이다.

도 1은 일반적인 반도체 메모리 장치를 나타낸 블록도이다.

도 1을 참조하면, 복수개의 단위메모리셀(memory cell)을 포함하는 셀어레이(106, cell array), 비트라인(BL, BLb)에 인가된 데이터(전하)를 증폭하기 위한 비트라인감지증폭기(105), 비트라인감지증폭기(105)의 전원라인(RTO, Sb)을 구동시키기 위한 비트라인감지증폭기드라이버(104), 비트라인(BL, BLb)과 세그먼트입/출력라인(SIO, SIOb)을 연결하는 YI트랜지스터(YIT), 세크먼트입/출력라인(SIO, SIOb)과 로컬입/출력라인(LIO, LIOb)을 연결하는 SIO트랜지스터(SIOT), 글로벌입/출력라인(GIO)에 데이터를 전달하기 위한 데이터버스감지증폭기(103, IOSA), 외부로부터 단위메모리셀로 입력되는 데이터를 라이트(write)하기 위한 라이트드라이버(102, WDRV), 라이트드라이버(102, WDRV)와 데이터버스감지증폭기(103, IOSA)와 연결되어 데이터를 전달하는 글로벌입/출력라인(GIO) 및 글로벌입/출력라인(GIO)에 연결되어 외부와 데이터를 주고 받는 입/출력패드(101)를 구비한다.

이렇게 구비된 반도체 메모리 장치는 리드/라이트 동작을 수행하는데, 우선 라이트 동작은, 입/출력 패드(101)에 입력된 라이트데이터가 글로벌입/출력라인(GIO)을 거쳐 라이트드라이버(103, WDRV)에 전송된다. 이후, 라이트데이터는 로 컬입/출력라인(LIO, LIOb)을 겨쳐 세그먼트입/출력라인(SIO, SIOb)에 전송된다. 이어서, 라이트데이터는 YI트랜지스터(YIT)에 의해 비트라인(BL, BLb)으로 전송되어 최종적으로 단위메모리셀에 쓰여지게된다.

계속해서, 리드 동작은 라이트 동작의 역순으로 진행되되, 라이트드라이버(103) 대신 데이터버스감지증폭기(105, IOSA)에 의해 데이터가 패드(101)에 전달된다.

이중, 메모리셀로 부터 인가된 데이터를 증폭하기 위한 비트라인감지증폭기(105)를 제어하는 비트라인감지증폭기드라이버(104)는 풀업전압(VCORE)과 풀다운전압(VSS)을 비트라인감지증폭기(105)의 풀업전원라인(RTO)과 풀다운전원라인(Sb)에 인가하여 증폭동작을 제어한다.

이때, 세그먼트입/출력라인쌍(SIO, SIOb)의 전압 레벨이 비트라인쌍(BL, BLb)의 전압 레벨과 같은 경우는 기존에 가지고 있던 상태를 유지하면 되지만, 세그먼트 입/출력 라인쌍(SIO, SIOb)과 비트라인쌍(BL, BLb)의 전압 레벨이 반대인 경우는 비트라인감지증폭기(105)의 래치(latch) 트랜지스터의 구동력으로 비트라인쌍(BL, BLb)의 전압 레벨을 반전시킨다. 그러나 비트라인쌍(BL, BLb)의 캐패시턴스(capacitance)가 크고, 특히 메모리 셀과 비트라인쌍(BL, BLb)과 연결되는 스토리지 노드(SN, storage node)의 저항이 매우 크기 때문에, 충분한 전압 레벨의 데이터를 전달하기 위해서는 많은 시간이 소요된다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 라이트동작시, 비트라인감지증폭기의 구동력을 향상시키는 반도체 메모리 장치 및 비트라인감지증폭기드라이버 드라이빙신호 생성회로를 제공하는 것을 그 목적으로 한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따르면, 외부에서 인가되는 라이트데이터를 증폭하기 위한 비트라인감지증폭기를 제어하는 비트라인감지증폭기 드라이버에 있어서, 상기 비트라인감지증폭기의 풀업전원라인을 오버드라이빙전압으로 구동하기 위한 오버드라이버, 상기 비트라인감지증폭기의 풀업전원라인을 노멀드라이빙전압으로 구동하기 위한 노멀드라이버 및 라이트신호에 응답하여 일정구간 상기 오버드라이버를 구동시키고, 이후 상기 노멀드라이버를 구동시키기위한 구동신호를 생성하는 드라이빙신호 생성회로를 포함하는 반도체 메모리 장치를 제공한다.

그리고, 비트라인감지증폭기를 구동시키는 오버풀업드라이버와 노멀풀업드라이버를 제어하는 비트라인감지증폭기드라이버 드라이빙신호 생성회로에 있어서, 라이트신호를 지연시키는 지연회로, 상기 지연회로를 반전시키는 제1 인버터, 상기 제1 인버터의 출력신호를 레벨시프트하여 오버드라이빙신호로 출력하는 제1 레벨시프터, 상기 드라이빙신호 생성회로의 인에이블신호를 반전시키는 제2 인버터, 상기 제2 인버터의 출력신호를 반전시키는 제3 인버터, 상기 제3 인버터의 출력신호를 레벨시프트하여 풀다운드라이빙신호로 출력하는 제2 레벨시프터, 상기 제2 인버터 및 제1 인버터의 출력신호를 입력으로 하는 제1 낸드게이트, 상기 제1 낸드게이트의 출력신호를 반전시키는 제4 인버터 및 상기 제4 인버터의 출력신호를 레벨시프트하여 노멀드라이빙신호로 출력하는 제3 레벨시프터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 비트라인감지증폭기드라이버 드라이빙신호 생성회로를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치의 비트라인감지증폭기드라이버 제어회로를 나타낸 개념도이다.

도 2를 참조하면, 비트라인감지증폭기드라이버 제어회로(201)는 라이트동작을 나타내는 라이트신호(WTEN)에 응답하여 비트라인감지증폭기드라이버(205) 중 오버드라이버(202)에는 오버드라이빙신호(WTOEN)를 전달하고, 노멀드라이버(203)에는 노멀드라이빙신호(RTOEN)를 전달하며, 풀다운드라이버(204)에는 풀다운드라이빙신호(SbEN)를 전달한다.

이와 같은 본 발명의 개념도를 바탕으로 비트라인감지증폭기드라이버 제어회로(201)를 더욱 자세하게 나타내면 하기와 같다.

도 3은 도 2의 비트라인감지증폭기드라이버 제어회로(201)를 나타낸 회로도이다.

도 3을 참조하면, 비트라인감지증폭기드라이버 제어회로(201)는 비트라인감지증폭기드라이버(오버드라이버, 노멀드라이버 및 풀다운드라이버)를 구동시키기 위해 오버드라이빙신호(WTOEN)와 노멀드라이빙신호(RTOEN) 및 풀다운드라이빙신호(SbEN)를 생성하기 위한 회로로써, 이를 위해 라이트인에이블신호(WTEN)를 지연시키는 지연회로(301), 지연회로(301)의 출력신호를 반전시켜 지연라이트인에이블신호(WTOENb)를 출력하는 제1 인버터(INV1), 지연라이트인에이블신호(WTOENb)를 레벨시프트하여 오버드라이빙신호(WTOEN)로 출력하는 제1 레벨시프터(302), 비트라인감지증폭기드라이버 인에이블신호(SbENb)를 반전시키는 제2 인버터(INV2), 제2 인버터(INV2)의 출력신호를 반전시키는 제3 인버터(INV3), 제3 인버터(INV3)의 출력신호를 레벨시프트하여 풀다운드라이빙신호(SbEN)로 출력하는 제3 레벨시프터(304), 제2 인버터의 출력신호와 지연라이트인에이블신호(WTOENb)를 입력으로 제1 낸드게이트(NAND), 제1 낸드게이트(NAND)의 출력신호를 반전시키는 제4 인버터(INV4), 제4 인버터(INV4)의 출력신호를 레벨시프트하여 노멀드라이빙신호(RTOEN)로 출력하는 제2 레벨시프터(303)를 구비한다.

여기서, 지연회로(301)는 비트라인과 세그먼트입/출력라인을 연결하는 YI트랜지스터가 구동시간 내의 지연시간정보를 갖고 있다.

이와 같은 비트라인감지증폭기드라이버 제어회로(201)의 타이밍다이어그램은 하기와 같다.

도 4는 도 3의 비트라인감지증폭기드라이버 제어회로의 타이밍다이어그램이다.

도 4를 참조하면, 우선, 반도체 메모리 장치가 액티브신호(active)에 의해 액티브동작을 수행하면 외부어드레스 정보에 의해 선택된 비트라인감지증폭기드라이버{비트라인감지증폭기드라이버 인에이블신호(SbENb)에 의해 구동}를 구동시킨다. 이때, 라이트커맨드(write)는 활성화되지 않은 상태이므로 라이트인에이블신호(WTOEN)는 비활성화상태이다. 따라서, 노멀드라이빙신호(RTOEN)가 활성화되고, 풀다운드라이빙신호(SbEN)도 활성화되며, 오버드라이빙신호(WTOEN)는 비활성화된다. 즉, 비트라인감지증폭기의 노멀드라이빙동작을 수행하게 되는 것이다.

이어서, 라이트커맨드(write)가 입력되면, 라이트인에이블신호(WTEN)가 활성화되고, 일정시간 만큼 지연된후 오버드라이빙신호(WTOEN)를 활성화시키고, 노멀드라이빙신호(RTOEN)를 비활성화시킨다.

이와 같이 생성된 오버드라이빙신호(WTOEN)와 노멀드라이빙신호(RTOEN) 및 풀다운드라이빙신호(SbEN)는 비트라인감지증폭기드라이버에 전달되는데,

도 5는 도 2의 비트라인감지증폭기드라이버(205)를 나타낸 회로도이다.

도 5를 참조하면, 비트라인감지증폭기드라이버(205)는 오버드라이빙신호(WTOEN)를 버퍼링하는 제1 버퍼(401), 제1 버퍼(401)에 의해 버퍼링된 오버드라이빙신호(WTOEN)를 게이트입력으로 하여 비트라인감지증폭기의 풀업전원라인(RTO)을 전원전압(VDD)으로 구동시키는 오버드라이버(N1), 노멀드라이빙신호(RTOEN)를 버퍼링하는 제2 버퍼(402), 제2 버퍼(402)에 의해 버퍼링된 노멀드라이빙신호(RTOEN)를 게이트입력으로 하여 비트라인감지증폭기의 풀업전원라인(RTO)을 코어전압(VCORE)으로 구동시키는 노멀드라이버(N2) 및 풀다운드라이빙신호(SbEN)를 버 퍼링하는 제3 버퍼(403), 제3 버퍼(403)에 의해 버퍼링된 풀다운드라이빙신호(SbEN)를 게이트입력으로 하여 비트라인감지증폭기의 풀다운전원라인(Sb)을 접지전압(VSS)으로 구동시키는 풀다운드라이버(N3)를 구비한다. 그리고, 비트라인감지증폭기의 풀업전원라인(RTO)과 풀다운전원라인(Sb)을 이퀄라이징 및 프리차지시키는 비트라인감지증폭기 전원라인프리차지부(404)를 더 구비한다.

여기서, 오버드라이버(N1)과 노멀드라이버(N2)는 비트라인감지증폭기의 풀업전원라인(RTO)에 병렬로 접속된다.

여기서, 도 4과 도 5를 연계하여 설명하면 하기와 같다.

도 6은 도 5의 비트라인감지증폭기드라이버(205)의 타이밍다이어그램이다.

도 6을 참조하면, 액티브신호(active)와 라이트커맨드(write)에 의한 오버드라이빙신호(WTOEN), 노멀드라이빙신호(RTOEN) 및 풀다운드라이빙신호(SbEN)신호의 생성은 앞서 도 3에서 설명하였으므로 생략하도록 한다.

이어서, 비트라인감지증폭기의 풀업전원라인(RTO)과 풀다운전원라인(Sb)의 전압레벨을 보면, 액티브신호(acitve)에 의해 비트라인감지증폭기드라이버가 구동되고, 이에따라 노멀드라이빙신호(RTOEN)와 풀다운드라이빙신호(SbEN)가 활성화되어 풀업전원라인(RTO)에는 코어전압(VCORE)으로, 풀다운전원라인(Sb)에는 접지전압(VSS)으로 각각 구동된다.

이어서, 노멀드라이빙신호(RTOEN)가 비활성화되고 오버드라이빙신호(WTOEN)가 활성화되어 풀업전원라인(RTO)을 코어전압(VCORE)보다 높은 전압레벨을 갖는 전원전압(VDD)으로 구동한다.

이때, 전원전압(VDD)으로 풀업전원라인(RTO)을 구동할 때의 시간은 지연회로(도 2의 도면부호 301)의 지연시간정보에 의해 결정된다. 여기서는 YI트랜지스터의 구동시간 내에 상기 지연시간정보가 있으므로, YI트랜지스터의 구동시간 내에서 풀업전원라인의 오버드라이빙 동작이 이루어진다.

전술한 바와 같이, 비트라인감지증폭기의 구동력 만으로 메모리셀에 라이트데이터를 라이트(write)하기 위한 방법에서 비트라인감지증폭기의 구동력을 향상시키기 위해 본 발명에서는 라이트동작시 비트라인감지증폭기의 풀업전원라인을 일정구간 노멀드라이빙전압인 코어전압(VCORE) 보다 높은 오버드라이빙전압인 전원전압(VDD)으로 구동한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서 사용된 로직의 종류 및 배치는 입력신호 및 출력 신호가 모두 하이 액티브 신호인 경우를 일례로 들어 구현한 것이므로, 신호의 액티브 극성이 바뀌면 로직의 구현예 역시 변화될 수 밖에 없으며, 이러한 구현예는 경우의 수가 너무나 방대하고, 또한 그 구현예의 변화가 본 발명이 속하는 기술분아에서 통상의 지식을 가진 자에게 있어 기술적으로 쉽게 유추될 수 있는 사항이므로 각각의 경우에 대해 직접적으로 언급하지는 않기로 한다.

또한, 전술한 실시예에서 비트라인감지증폭기드라이버 제어회로(201)와 비트 라인감지증폭기드라이버(205)는 복수의 논리회로로 구현하는 경우를 일례로 들어 설명하였으나, 이 역시 하나의 구현예에 지나지 않는다.

이상에서 살펴본 바와 같이, 본 발명은 외부에서 들어온 데이터를 메모리 셀에 쓰기 위한 증폭동작시, 비트라인감지증폭기의 풀업전원라인에 인가되는 풀업전원의 전압레벨을 일정구간 증가시켜 비트라인감지증폭기의 구동력을 향상시키고, 이에 따라 반도체 메모리 장치가 더욱 빠르고 정확한 라이트동작을 수행할 수 있는 효과를 얻는다.

그리고, 저전압 구동시에도 tWR(write recovery time)을 감소시켜 보다 빠른 반도체 메모리 장치를 제조할 수 있다.

Claims

비트라인감지증폭기의 풀업전원라인을 오버드라이빙전압으로 구동하기 위한 오버드라이버;

상기 비트라인감지증폭기의 풀업전원라인을 노멀드라이빙전압으로 구동하기 위한 노멀드라이버; 및

라이트신호에 응답하여 일정구간 상기 오버드라이버를 구동시키고, 이후 상기 노멀드라이버를 구동시키기위한 구동신호를 생성하는 드라이빙신호 생성회로

를 포함하는 반도체 메모리 장치.
제1항에 있어서,

상기 반도체 메모리 장치는 상기 비트라인감지증폭기의 풀다운전원라인을 풀다운드라이빙신호로 구동하기 위한 풀다운드라이버를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제2항에 있어서,

상기 드라이빙신호 생성회로는 상기 오버드라이버를 구동시키기 위한 오버드라이빙신호, 상기 노멀드라이버를 구동시키기 위한 노멀드라이빙신호 및 상기 풀다 운드라이버를 구동시키기 위한 풀다운드라이빙신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
제3항에 있어서,

상기 드라이빙신호 생성회로는,

상기 라이트신호를 지연시키는 지연회로;

상기 지연회로를 반전시키는 제1 인버터;

제1 인버터의 출력신호를 레벨시프트하여 오버드라이빙신호로 출력하는 제1 레벨시프터;

드라이빙신호 생성회로의 인에이블신호를 반전시키는 제2 인버터;

상기 제2 인버터의 출력신호를 반전시키는 제3 인버터;

제3 인버터의 출력신호를 레벨시프트하여 풀다운드라이빙신호로 출력하는 제2 레벨시프터;

상기 제2 인버터 및 제1 인버터의 출력신호를 입력으로 하는 제1 낸드게이트;

제1 낸드게이트의 출력신호를 반전시키는 제4 인버터; 및

제4 인버터의 출력신호를 레벨시프트하여 노멀드라이빙신호로 출력하는 제3 레벨시프터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
제4항에 있어서,

상기 지연회로는 비트라인과 세그먼트입/출력라인을 연결하는 YI트랜지스터의 구동시간 내의 지연시간정보를 갖고 있는 것을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서,

상기 오버드라이버가 구동되는 일정구간은 적어도 비트라인과 세그먼트입/출력라인을 연결하는 YI트랜지스터의 구동시간인 것을 특징으로 하는 반도체 메모리 장치.
비트라인감지증폭기를 구동시키기 위해 구비되며, 오버드라이빙신호에 의해 구동되는 오버드라이버와 노멀드라이빙신호에 의해 구동되는 노멀드라이버를 제어하는 비트라인감지증폭기드라이버 드라이빙신호 생성회로에 있어서,

라이트신호를 지연시키는 지연회로;

상기 지연회로를 반전시키는 제1 인버터;

상기 제1 인버터의 출력신호를 레벨시프트하여 오버드라이빙신호로 출력하는 제1 레벨시프터;

상기 드라이빙신호 생성회로의 인에이블신호를 반전시키는 제2 인버터;

상기 제2 인버터의 출력신호를 반전시키는 제3 인버터;

상기 제3 인버터의 출력신호를 레벨시프트하여 풀다운드라이빙신호(풀다운드라이버를 구동시키기 위한 신호)로 출력하는 제2 레벨시프터;

상기 제2 인버터 및 제1 인버터의 출력신호를 입력으로 하는 제1 낸드게이트;

상기 제1 낸드게이트의 출력신호를 반전시키는 제4 인버터; 및

상기 제4 인버터의 출력신호를 레벨시프트하여 노멀드라이빙신호로 출력하는 제3 레벨시프터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 비트라인감지증폭기드라이버 드라이빙신호 생성회로.
제7항에 있어서,

상기 지연회로는 비트라인과 세그먼트입/출력라인을 연결하는 YI트랜지스터의 구동시간 내의 지연시간정보를 갖고 있는 것을 특징으로 하는 반도체 메모리 장치의 비트라인감지증폭기드라이버 드라이빙신호 생성회로.