KR20070029626A - 액정 마이크로디스플레이 및 그 제어 방법 - Google Patents

Abstract

본 발명은 액정 매트릭스 마이크로디스플레이에 관한 것으로, 특히 액정 셀의 매트릭스 배열의 제어를 위한 전자 회로가 집적된 모놀리식 실리콘 기판상에서 구현되는 액정 매트릭스 마이크로디스플레이에 관한 것이다.

매트릭스는 행과 열의 교차점에서의 각 도트를 위해, 이 교차점에 위치한 기본 액정 셀을 제어하기 위한 기본 전자 회로를 포함한다. 이 회로는 열에 의해 인가되는 아날로그 전압을 화상 프레임의 기간 동안에 저장하는 하나 이상의 저장성 커패시터 (Ca, Cb), 및 두 전압 공급 단자 사이에 직렬로 연결되는 기본 전류 소스 (SC1) 및 스위칭 트랜지스터 (Ta, Tb) 를 포함하며, 저장성 커패시터의 제 1 단자는 트랜지스터 (Ta, Tb) 의 게이트에 연결되고, 스위칭 트랜지스터의 드레인은 액정 셀 (LC) 에 연결된다. 하나 이상의 행의 모든 셀들에 공통인 주기적인 전압 램프는 이 행 셀의 저장성 커패시터의 제 2 단자에 인가된다.

액정 매트릭스의 화소 제어 방법

Description

액정 마이크로디스플레이 및 그 제어 방법{LIQUID CRYSTAL MICRODISPLAY AND CONTROL METHOD THEREOF}

본 발명은 액정 매트릭스 마이크로디스플레이에 관한 것이고, 특히 액정 셀의 매트릭스 행렬의 제어를 위한 전자 회로가 집적된 모놀리식 실리콘 기판상에서 구현되는 액정 매트릭스 마이크로디스플레이에 관한 것이다.

여기서 목표로 하는 액정 디스플레이는 블랙/화이트 바이너리 정보 뿐만 아니라, 중간의 그레이 레벨을 표시할 수 있는 디스플레이이다. 그레이 레벨에 관해 언급할 때, 이는 반사 또는 투과시의 휘도 레벨이며, 여기에서 논의되는 광이 컬러 디스플레이에서처럼 컬러를 갖는 경우에도 "그레이 레벨" 이라는 표현이 사용된다.

수동 화소 (화상 도트) 를 가진 조직에 그레이 레벨을 가진 정보를 표시하기 위해, 블랙에 대응하는 레벨과 화이트에 대응하는 레벨 사이의 중간 레벨의 아날로그 전압이 두 전극 사이의 액정으로 구성된 각 기본 셀에 인가될 수 있다. (반사 또는 투과시) 기본 셀에 대응하는 화상 도트의 휘도는 셀에 인가되는 전압 레벨에 사실상 의존한다. 매트릭스의 각 행에 대해서, 이 화소에 대한 원하는 그레이 레벨에 대응하는 DC 전압이 짧게 그 행의 각 화소에 우선적으로 인가된다. 이 전압은 화소 레벨로, 국부적 저장성 커패시터의 메모리에 위치되고, 그 후 커패 시터는 그것을 충전하도록 기능하는 회로로부터 분리되고, 다음 행으로 이동하여 다음 행의 화소에 대해 원하는 다른 DC 전압을 이 새로운 행의 저장성 커패시터에 인가한다. 따라서, 행의 각 화소의 저장성 커패시터의 메모리에 각 화소에 대해 원하는 DC 전압이 위치된 후, 저장성 커패시터는 액정 셀과 연결되고, 그 결과 원하는 그레이 레벨에 대응하는 전압을 (용량성 분할비까지) 공급받고, 방전없이 이 전압을 유지한다. 따라서, 화상 프레임의 기간 전체동안 액정 셀의 단자 양단에 전압이 유지된다. 그레이 레벨을 갖는 화상을 생성하기 위한 이러한 타입의 솔루션은 불행하게도 저장성 커패시터 및 액정 셀의 고유 커패시턴스의 수치값들 사이의 비율에 의존하기 때문에, 정확하지 않고, 한편으로 (풋프린트 및 집적 회로의 소모의 이유 때문에) 커패시터는 매우 작으며, 다른 한편으로 저장성 커패시터의 값이 커패시터의 단자들을 가로지르는 전압에 의존하기 때문에, 이 수치값들은 불명확하다 (이 커패시터는 실제 MOS 트랜지스터 게이트에 기초하여 구현됨).

다른 타입의 액정 매트릭스 조직 (능동 화소 및 펄스폭 변조를 갖는 조직) 은 동일한 전압 (예를 들어 5V 의 일반적인 공급 전압 Vdd) 을 모든 화소에 즉 모든 액정 셀에 인가하지만, 프레임 시간 중의 일부인 시간동안 그것을 인가하고 이 일부의 시간은 원하는 그레이 레벨에 의존한다. 이 화소는 전체 프레임 기간 동안 액정 셀 상에서 전압 Vdd 를 공급받고, "노말리 화이트" 로 불리는 매트릭스 타입에서는 "블랙" 화소가 되며, 즉 이는 반사 모드 또는 투과 모드 인지 여부에 관계없이 셀에 인가되는 전압이 없을 때 최대 레벨의 광을 제공하는 것을 말한다. 다른 화소는 0 또는 적은 일부의 프레임 기간의 동안 셀상에서 전압 Vdd 을 공급받 고, "화이트" 가 된다. 마지막으로, 이 다른 화소는 프레임 지속기간의 주어진 일부동안 그 화소의 셀상에서 전압 Vdd 를 공급받고, 프레임 주파수가 25 Hz 이상이라면, 시각은 전압 Vdd 의 인가 기간과 이 전압의 비인가 기간을 분석하여, 프레임의 전체 기간에 대한 전압 Vdd 의 인가 기간의 비에 비례하는 등가 그레이 레벨을 인식한다.

셀에 인가되는 전압의 크기 (Vdd) 는 고정되고 따라서 셀 또는 저장성 커패시터의 커패시턴스의 확산에 의존하지 않을 뿐만 아니라, 또한 이 전압은 가능한 높고 이는 반응 시간 및 화상의 콘트라스트의 이유에서 이점이 있다.

그러나, 모든 셀에 전압이 인가되지만 할당되는 그레이 레벨에 의존하는 각 화소에 대하여 프레임 기간의 상이한 부분들 동안에 각 프레임에서 전압 Vdd 의 인가는 해결하기 힘든 문제들을 지닌다.

이러한 문제들 중에 특히 이러한 기간들을 관리하는 전자 회로의 전류 소모의 문제가 존재한다. 특히, 각 화소의 레벨에서 Vdd 의 인가의 시간이 계산되어야 할 것이고, 화소 레벨에서 프레임 기간의 가변의 비율을 위한 셀의 제어가 수행되어야 할 것이기 때문에, 화소 레벨에 위치하는 회로의 전류 소모의 문제가 존재한다. 각 화소의 전류 소모는 수십만, 심지어 수백만에 달할 수 있는 화소의 수에 의해 증가된다. 또한, 전자 회로가 수백 개의 행과 열을 갖는 매트릭스에 대해 수없이 반복되기 때문에 각 화소의 레벨에서 제공되는 전자 회로의 풋프린트 문제가 존재한다. 기본 디스플레이 셀의 전형적인 넓이는 10 마이크로미터 × 10 마이크로미터이고 셀과 결합된 전자 회로는 이 영역 안에 수용되어야한다.

특히 각 셀을 제어하는데 사용되는 트랜지스터의 수를 제한하는 것이 필요하고, 본 발명의 목적은 각 화소와 국부적으로 결합된 트랜지스터의 수를 최소화하는 방법 및 회로를 제안하는 것이다.

이 목적을 위해 본 발명은 기본 액정 셀과 결합한 저장성 커패시터에 원하는 그레이 레벨에 대응하는 아날로그 DC 전압을 짧게 인가하는 단계, 소스가 접지에 연결되고 드레인이 전류 소스를 통해 전압 소스 Vdd 에 연결된 트랜지스터의 게이트에 커패시터의 한 단자를 연결하는 단계, 및 저장성 커패시터의 다른 단자에 프레임의 기간 동안 모노토닉하게 변화하는 DC 전압 램프를 인가하는 단계를 포함하는 액정 디스플레이 매트릭스 제어 방법을 제안한다.

셀은 트랜지스터의 드레인과 연결되고, 밝기 "블랙" 또는 "화이트" 의 상태는 드레인 상에 나타난 고 레벨 또는 저 레벨에 의존한다.

대체로, 모노토닉 램프는 원칙적으로 선형이지만 완벽한 선형이 아닐 수 있고, 특히 램프의 프로파일에 따라 작용함으로써 시스템의 소정의 비선형성을 정정하기를 바라는 상황에서 완벽한 선형이 될 수 없는 것을 생각할 수 있다. 비선형 프로파일을 갖는 램프에 의한 이러한 정정은 예를 들어 소정의 휘도 범위에서 시각적 인지를 향상하도록 기능할 수 있다.

본 발명에 따른 방법은 다음의 방법으로 동작하는데, 커패시터에 인가되는 전압 램프는 커패시터에 의해 트랜지스터의 게이트로 옮겨지고, 이에 따라 커패시터에 미리 저장된 전압에 전압 램프가 더해지기 때문에 커패시터에 저장된 전압 (원하는 그레이 레벨에 대응하는 전압) 이 더 커지면서, 게이트는 그만큼 높은 레벨 로부터 시작하는 전압 램프를 공급받고, 게이트 상의 전압 램프는 프레임 기간에 걸쳐 이어지고, 개시 단계에서 트랜지스터가 오프이면 게이트 상의 전압이 접지된 (또는 더 일반적으로 고정된 전위를 갖는) 소스에 대하여 불충분하다. 트랜지스터가 온이 아닐 때 전류를 도통시킬 수 없는 전류 소스를 통해 공급되는 트랜지스터의 드레인은, Vdd 와 동일한 전위 레벨에 있고, 따라서 셀은 제 1 상태 (예를 들어 "블랙") 에 있게 된다. 게이트 상의 전압이 트랜지스터의 문턱 전압 VT 에 이르는 순간에, 트랜지스터는 도통을 개시하고 트랜지스터의 드레인의 전위를 0 V 로 되돌리는데, 이 순간은 커패시터에 최초로 저장되고, 원하는 그레이 레벨과 관련된 전압 레벨에 의존한다. 액정 셀은 드레인에 연결되고 상태를 급작스럽게 변화시키고 (예를 들어 "화이트" 상태), 프레임의 나머지 동안 이 상태를 유지한다. 따라서 시각에 의해 분석되는 셀의 평균 휘도는 커패시터에 최초로 저장된 전압 레벨에 의존한다.

전압 램프는 0 V 레벨과 트랜지스터의 문턱 전압 VT 의 값과 실질적으로 동일한 전압 레벨 사이에서 변화하는 것이 바람직하고, 종래 문턱 전압은 게이트-소스 전압 값이며, 이 값 이상에서 트랜지스터가 온이 되고 이하에서 트랜지스터가 오프된다.

그레이 레벨을 나타내고, 저장성 커패시터에 인가되는 아날로그 DC 전압은 0 V (기준 전압 0 V 는 프레임 기간동안 트랜지스터의 소스 전압이다) 와 문턱 전압 값 VT 와 동일한 전압 사이에서 변화한다. 액정 셀은 각 프레임에따라 변화하는 기간 동안, 공급 전압 Vdd 또는 0 V 전압 중 어느 하나를 공급받는다.

따라서, 본 발명은 화상 도트 또는 화소의 능동 매트릭스, 및 주변회로를 포함하는 액정 매트릭스 디스플레이를 제안하는데, 이 매트릭스는 각 행의 도트들 상에 디스플레이되는 그레이 레벨을 나타내는 아날로그 전압을 공급하는 열 및 어드레싱 선의 십자 배열, 및 행과 열의 교차점의 각 도트에 대해, 이 교차점에 위치된 기본 액정 셀을 제어하는 기본 전자 회로를 포함하고, 기본 회로는 열에 의해 인가되는 아날로그 전압을 화상 프레임의 기간 동안에 저장하는 하나 이상의 저장성 커패시터, 및 두 전압 공급 단자 사이에 직렬로 연결되는 저장성 커패시터 및 스위칭트랜지스터를 포함하고, 저장성 커패시터의 제 1 단자가 트랜지스터의 게이트에 연결되고, 스위칭 트랜지스터의 드레인이 액정 셀에 연결되며, 주변 회로는 하나 이상의 행 셀들 모두에 공통인 주기적인 전압 램프를 공급하는 수단을 포함하고, 램프는 행 셀의 저장성 커패시터의 제 2 단자에 인가된다.

트랜지스터의 게이트-소스 문턱 전압이 VT 라면, 이러한 전압 이상에서 트랜지스터는 도통을 시작하고, 바람직하게 램프는 VT 의 진폭을 가지며, 이것은 화상 프레임의 기간 전역에 걸쳐 0 에서 VT 까지, 또는 VT 에서 0 까지 변화한다. 그레이 레벨을 나타내는 아날로그 전압은 원칙적으로 0 과 VT 사이에서 변화한다.

전압 램프는 디스플레이 매트릭스 및 그 제어 회로를 포함하는 모놀리식 집적 회로 내부 또는 외부에 존재하는 램프 생성기에 의해 생성된다.

본 발명은 각 화상 도트들이 하나가 아닌 2 개의 저장성 커패시터 및 동일한 액정 셀에 연결되고 둘 중에 하나의 프레임을 교대로 동작시키는 2 개의 스위칭 트랜지스터가 존재하는 이중 메모리를 갖는 기본 전자 회로에 결합되고, 홀수 프레임 동안에 전압 값이 한 커패시터에 인가되는 반면 다른 커패시터는 이전의 짝수 프레임 동안에 공급받은 전압을 유지하고, 짝수 프레임 동안에는 이와 반대로 동작하며, 제 1 커패시터에 연결된 트랜지스터의 도통은 홀수 프레임 동안에 디스에이블되고 짝수 프레임 동안에 인에이블되는 디스플레이에 사용될 수 있다. 두 개의 메모리를 갖는 화상 도트들의 경우에서, 램프 생성기는 매트릭스의 모든 화상 도트들을 위해 정해진 램프를 생성하는데 사용될 수 있다. 램프는 주기적이고, 그 주기는 화상 프레임의 주기이다. 따라서, 두 램프 생성기 (또는 동일한 램프 생성기의 두 부분) 가 존재하며, 둘 중에 하나의 프레임에서 교대로 동작하지만, 두 램프 생성기 모두는 매트릭스의 도트들 모두에 공급한다.

반대로, 화상 도트들이 하나의 메모리 (단일 저장성 커패시터 및 단일 스위칭 트랜지스터) 를 갖는다면, 상이한 램프가 각 행의 화상 도트들에 인가되고, 따라서 행마다 하나의 램프 생성기가 필요하며, 이 램프는 행 셀의 커패시터에서의 저장의 동작 후에 개시하고 프레임 기간의 나머지 동안에 지속되며, 다음 행 상에서 저장의 동작을 수행하기 전에 행 셀에 저장의 동작의 종료를 위해서 대기하는 것이 필요하기 때문에 전압을 저장하는 동작은 한 행씩 수행된다. 따라서, 램프는 모두 유사한 기간을 갖지만 행마다 시간이 시프트 된다.

특히, 본 발명은, 연속적인 화상 프레임이 상이한 광 컬러를 변조하는 컬러 연속 디스플레이에 적용할 수 있으며, 각 화상 프레임은 단일 컬러의 디스플레이에 대응하고, 상술한 컬러의 광은 이 컬러에 특정한 정보의 함수로서 매트릭스에 의해 공간적으로 변조되기 위해서 이 프레임 동안 매트릭스의 전면에서 발광되고, 컬러 의 광은 이 컬러의 소스 (그 후, 이 컬러에 대응하는 정보를 획득하는 저장성 커패시터로의 램프의 인가와 동기화되는, 연속적인 프레임동안 상이한 컬러의 소스) 에 의해 획득되거나, 그렇지 않으면 컬러의 광은 여전히 선택된 컬러와 관련된 정보를 포함하는 저장성 커패시터로의 램프의 인가와 동기화하여, 이 컬러의 필터 (그 외에, 연속적인 프레임 동안 다른 컬러의 필터) 가 통과하는 전면의 화이트 광으로부터 획득된다.

본 발명의 다른 특징들 및 이점들은, 후술되고 첨부된 도면의 참조에 의해 주어지는 상세한 설명을 읽으면서 명백해질 것이다.

도 1 은 디스플레이의 제어를 위한 전자 회로의 구성의 일반적인 도를 나타낸다.

도 2 는 디스플레이의 화소와 결합되는 기본 전자 회로의 상세도를 나타낸다.

반사 모드 (관측자 측으로부터 디스플레이를 향해 발광되는 광) 또는 투과 모드 (디스플레이 후방으로부터 시작되는 광) 어느 쪽에서 동작하든지 간에, 다음에서는, "노말리 화이트" 타입의 액정 셀만이 고려된다. "노말리 화이트" 타입의 셀은 0 V 가 전극들 사이에 인가될 때 최대 휘도 (화이트) 를 갖고 최대 공급 전압 Vdd 가 셀에 오래도록 인가될 때 최저 휘도 (블랙) 를 갖는 것처럼 관측자에 의해 관측된다.

도 1 은 액정 마이크로디스플레이의 제어를 위한 전자 회로의 일반적인 구성을 나타낸다. 매트릭스는 행과 열로 구성된 각각의 화상도트 또는 화소 P11, P12, P21, P22 등을 포함한다. 그레이 레벨 정보 (또는 물론, 컬러 레벨 정보) 는 최저 레벨 0 V 와 최대 레벨 VT 사이에서 변화하는 아날로그 전압의 형상으로, 열 컨덕터 C1, C2 등에 의해 제공된다.

도 1 의 다이어그램은 화소가 아날로그 전압을 저장하고 짝수 및 홀수의 연속적인 프레임의 진행에서 교대로 동작하는 두 커패시터를 포함하는 경우 및 화소가 각 프레임에서 회복되는 하나의 저장성 커패시터만을 포함하는 경우 모두에서 유효하다. 이 두 타입의 구조 사이의 차이점은 후술한다.

주어진 순간에 열에 인가되는 전압 레벨은 행 선택 레지스터 RL 를 통해 그 순간에 활성화되는 행과 열의 교차점에 위치하는 화소에 표시되는 그레이 레벨을 나타낸다. 각 행에 대하여 특정한 행 컨덕터 L1, L2 등은 주어진 순간에 이 행의 모든 화소를 활성화시키는 것을 가능하게 하고, 한번에 단일의 행을 활성화시키기 위해 다른 행들의 화소는 비활성화시킨다. 행 컨덕터 L1 이 이중의 메모리를 갖는 매트릭스를 위해 두 행 컨덕터 L1a, L2a 로 분할되지만, 행의 모든 화소들은 동시에 여전히 활성화됨을 알 수 있다. 그 순간, 활성화된 행의 화소들은 그들의 각각의 열 컨덕터상에 존재하는 전압을 공급받고, 전압을 각 화소 내부의 저장성 커패시터에 저장하며, 비활성화된 화소는 전압을 공급받지 않지만 이전에 저장할 수 있었던 전압을 메모리에 유지한다. 프레임 기간 동안 메모리에 위치된 아날로그 전압은 프레임 동안에 화소의 휘도를 (간접적으로) 구동한다.

행은 매트릭스의 각 도트에 할당된 새로운 휘도를 결정하기 위해서 프레임의 진행에서 차례로 활성화된다. 일련의 연속적인 행 활성화를 수행하는 것은 제 어 레지스터 RL 이다. 행의 각 활성화를 위해, 그 행에 대응하는 그레이 레벨 전압은 열 컨덕터에 인가되고, 이 전압은 다음 행을 위해 변화된다.

행의 선택 동안에 행에 인가되는 아날로그 전압은 다음의 방법으로 아날로그/디지털 변환기에 기초하여 정해지게 되는데, 각 열에 대해 디지털 레지스터 RC 는 이 순간에 선택된 열과 행의 교차점에 위치된 도트에 인가되는 그레이 레벨을 나타내는 (예를 들어, 8 비트로 코드화된) 디지털 값을 포함하며, 그 레지스터 RC 는 각 새로운 행 선택에서 재충전되고 동기화 회로 (미도시) 는 행 및 열 동작을 동기화하는 과정을 수행한다. 레지스터로부터의 디지털 출력 (각 열 당 하나의 출력) 은 열에 대응하는 비교기 CMP1, CMP2 등에 인가되며, 또한 비교기는 레지스터 RC 에 포함될 수 있는 0 부터 최대값 (최대값은 각 열당 8 비트의 레지스터에 대해서는 255 이다) 까지 주기적으로 및 규칙적으로 카운트하는 카운터 CPT 의 콘텐츠를 수신하며, 카운터의 콘텐츠가 결정된 열에 대한 레지스터에 포함된 값에 이르면 이 열에 결합된 비교기는 단일의 짧은 펄스를 제공하며, 카운터 CPT 는 모든 열에 대해서 동일하다. 열에 연결된 비교기 CMP1, CMP2 등에 의해 제공된 펄스는 각 열 컨덕터 C1, C2 상에 위치된 스위치 K1, K2 를 폐쇄하고, 이 폐쇄에 의해, 원하는 그레이 레벨을 나타낼 아날로그 전압은 스위치에 의해 이 열에 인가된다. 카운터의 주기는 행 주기이고, 이는 즉 새로운 행이 그 행의 화소에 그레이 레벨을 저장하기 위해 선택되는 각 순간에 카운터는 카운팅을 재개한다는 것이다.

스위치 K1, K2 등에 의해 열에 인가되는 아날로그 전압은, 카운터 CPT 와 동기화되어 동작하고 0 부터 최대값 (VT) 까지 선형으로 변화하는 전압을 생성하는 선형 전압 램프 생성기로부터 생성된다. 램프는 행의 각 새로운 선택으로 갱신된다. 이는 모든 매트릭스의 도트들에 공통이다. 따라서, 카운터가 0 부터 최대 콘텐츠까지 카운트하는 동안, 램프는 0 부터 최대값까지 증가한다. 따라서, 램프의 순시 전압은 카운터의 콘텐츠에 비례한다. 스위치를 폐쇄하는 펄스는 카운터의 콘텐츠가 원하는 값과 동일한 순간에 상승하고, 램프는 그 순간에 그 값에 비례하는 값을 갖는다. 이것은 열 레지스터 RC 로부터 발산하는 원하는 그레이 레벨을 나타내는 값을 선택된 행의 화소의 메모리 내에 로딩하기 위해 열 컨덕터에 인가되는 순간에서의 램프의 순시 값이다.

예시적으로, 램프 생성기는 카운터 CPT 의 콘텐츠를 수신하는 디지털/아날로그 변환기에 의해 간단하게 구성될 수 있다.

또한, 본 발명에 따른 디스플레이의 일반적인 구성에서, 매트릭스의 화소들이 이중 메모리를 갖는 경우에 두 램프 생성기 Gra, Grb 로 분할될 수 있는 다른 램프 생성기 GR 가 제공된다. 이 램프 생성기는 화상 프레임의 기간과 동일한 0 부터 최대 전압까지의 상승 기간을 갖는 일반적으로 선형인 전압 램프를 각 프레임에서 제공한다. 행과 열의 각 교차점에 국부적으로 존재하는 기본 액정 셀의 전극에 인가되는 전압의 구동 과정 동안에, 원칙적으로 선형인 전압 램프가 매트릭스의 모든 화소에 인가된다. 하지만, 단일 메모리를 갖는 화소의 경우에, 램프 생성기는 매트릭스에 존재하는 행만큼 시간상으로 시프트된 많은 램프를 생성할 수 있어야 하고, 각 램프는 각 행에 인가되며, 반면에 이중 메모리를 갖는 화소의 경우에는, 램프 생성기는 후술할 설비에 따라 매트릭스의 모든 도트들에 대해 단일 램프를 생성하기만 하면 충분하다. 램프 생성기는 디스플레이 매트릭스를 수반하는 집적 회로 상에 또는 집적 회로 외부 상에 구현될 수 있고, 후술한 상황에서 집적 회로는 램프 신호의 수신을 위해 보존된 입력을 포함한다.

도 2 는 행 L1 및 열 C1 의 교차점에 위치한 화소에 결합되고, 교차점의 장소에 위치한 기본 전자 회로의 구성을 나타내며, 나타낸 구성은 각 화소가 화소에 국부적으로 저장되는 그레이 레벨을 나타내는 아날로그 전압의 이중 메모리를 포함하는 일 실시형태에 대응한다.

전체적으로, 이중 메모리를 갖는 화소의 동작 방법은 다음과 같은데, 홀수 프레임 동안에는, 각 화소의 제 1 메모리에 각 그레이 레벨을 저장하는 동작이 수행되고, 이전 짝수 프레임 동안에 제 2 메모리에 미리 저장된 그레이 레벨은 셀의 디스플레이를 구동하는데 사용되며, 홀수 프레임에 뒤따르는 짝수 프레임 동안에는, 제 1 메모리에 미리 저장된 전압은 각 화소와 결합한 액정 셀에 의한 디스플레이를 구동하는데 사용되고, 이 시간 동안에 동일한 셀과 결합한 제 2 메모리에 새로운 그레이 레벨이 저장된다. 따라서, 각 프레임의 기간 전체는 셀의 디스플레이를 구동하는 동작에 사용될 수 있으며, 반면에 각 화소에 하나의 저장성 메모리만 존재한다면, 저장 동작을 위해 프레임의 일부를 사용하고, 셀의 적절한 제어를 위해 프레임의 다른 일부를 사용해야한다.

제 1 메모리는 제 1 저장성 커패시터 Ca 에 의해 구성되고, 제 2 메모리는 제 2 저장성 커패시터 Cb 에 의해 구성된다. 커패시터 Ca 는 제 1 단자에 의해 행 선택 스위치 KL1a 을 통해 열 컨덕터 C1 에 연결될 수 있고, 커패시터 Cb 는 제 1 단자에 의해 다른 행 선택 스위치 KL1b 을 통해 동일한 열 컨덕터 C1 에 연결될 수 있다. 스위치 KL1a 는 홀수 프레임 동안에만, 그리고 행 L1 이 행의 화소에 새로운 그레이 레벨을 저장하는 동작을 위해 행 선택 레지스터 RL 에 의해 선택될 때만, 이 연결을 성립하기 위해 폐쇄된다. 스위치 KL1b 는 짝수 프레임 동안에만, 그리고 행 L1 dl그레이 레벨을 수신하는 차례일 때만 폐쇄된다. 홀수 프레임의 과정에서 행의 화소에 그레이 레벨을 저장하는 동작 동안에, 커패시터 Ca 의 제 2 단자는 접지되어 그 순간 열 C1 상에 존재하는 아날로그 전압이 스위치 KL1a 를 통해 커패시터 Ca 의 단자에 인가되도록 한다. 다시 언급될 이 전압은 램프의 전압 레벨이 열 레지스터 RC 에 의해 수치적으로 정의된 값에 대응하는 순간에 스위치 K1 (도 1) 에 의해 샘플되는 램프로부터 발산한다.

스위치 KL1a 는 제 1 행 컨덕터 L1a 에 의해 제어되고, 스위치 KL1b 는 제 2 행 컨덕터 L1b 에 의해 제어된다. 행 L1 은 이 두 컨덕터들에 의해 정의되고, 행 선택 레지스터는 정해진 프레임에 사용되는 행의 종류, 즉 홀수 프레임에 대한 L1a 및 짝수 프레임에 대한 L1b 를 결정하지만, 이는 항상 화소의 행 L1 의 화소들의 문제이다.

홀수 프레임인지 또는 짝수 프레임인지 여부에 의존하는 커패시터 Ca 또는 Cb 로의 아날로그 전압의 로딩 후에, 대응하는 행 선택 스위치 KL1a 또는 KL1b 는 개방되고, 후에 분리되는 커패시터 Ca 또는 Cb 는 프레임의 나머지 동안 (즉 다른 행의 충전 동안) 및 다음 프레임 동안 (즉 디스플레이의 적절한 동작 동안) 에 일정한 전하를 유지한다.

행에 아날로그 전압의 저장 후에, 행 선택 레지스터의 연속 동작은 다음 행을 선택한다. 스위치를 폐쇄하는 행의 선택은 홀수 프레임의 진행에서 스위치 KL1a 상에만 작용하고, 짝수 프레임의 진행에서는 스위치 KL1b 상에서만 작용한다.

또한, 저장성 커패시터 Ca 의 제 1 단자 (즉 스위치 KL1a 에 연결된 단자) 는 참조부호 Ta 에 의해 지시되는 MOS 트랜지스터의 게이트에 연결되고, 반면에 커패시터 Cb 의 제 1 단자는 MOS 트랜지스터 Tb 의 게이트에 연결된다.

트랜지스터 Ta 의 소스는 짝수 프레임 동안에만 접지 (즉 0 으로 간주될 수 있는 전위 부호) 에 연결된다. 스위치 KT1a 는 홀수 프레임 동안에 트랜지스터에 Ta 에 의한 전류의 도통을 막기 위해 트랜지스터 Ta 의 소스와 접지 사이에 삽입된다. 매트릭스의 모든 화소의 스위치 KT1a 는 짝수 프레임의 전체 기간 동안에 폐쇄되고 홀수 프레임의 기간 동안에 개방되기 위해서 동시에 제어된다. 같은 방법으로, 트랜지스터 Tb 의 소스는 홀수 프레임의 전체 기간 동안에 폐쇄되고 짝수 프레임 동안에 개방되는 스위치 KT1b 에 의해 접지에 연결된다.

트랜지스터 Ta 의 드레인 및 트랜지스터 Tb 의 드레인은 도 1 의 기본 회로와 국부적으로 결합된 화소에 대응하는 액정 셀 LC 의 제 1 전극과 연결된다. 특히, 셀은 짝수 프레임 동안에 트랜지스터 Ta 의 드레인에 의해서 또는 홀수 프레임 동안에 트랜지스터 Tb 의 드레인에 의해서 셀의 전극에 전압을 인가함으로써 제어된다.

셀은 초기에 0 V 의 접지 전위를 갖는다고 간주되고 전체 매트릭스에 일반적으로 공통인 제 2 전극을 포함한다.

또한, 트랜지스터 Ta 및 Tb 의 드레인은 일반적인 전력 공급 Vdd 와 드레인들 사이에 연결된 PMOS 트랜지스터에 의해 구성되는 동일한 상수 전류 소스 SC1 에 연결되며, 이 트랜지스터는 트랜지스터의 전류를 고정하기 위해 전위 Vpol 에 연결된 게이트를 갖고, 특히 게이트 전위는 트랜지스터의 전류가 고정된 전류 소스 (미도시) 의 전류가 되도록 통상적인 전류 거울 배치에 의해 결정될 수도 있다. 통상적으로, 일정한 전류의 값은 전위 Vpol 및 트랜지스터의 채널의 형상에 의해 결정된다. 모든 화소의 상수 전류 소스는 동일하다. 이 전류 소스 SC1 은 트랜지스터 Ta (또는 Tb) 가 온 상태에 있고 오프 상태에 있지 않은 조건에서, 프레임이 홀수 또는 짝수 인가 여부에 의존하여, 예를 들어 100 나노암페어의 차수인 고정된 전류를 트랜지스터 Ta 또는 트랜지스터 Tb 에 공급한다. 살펴본 바와 같이, 트랜지스터의 상태는 커패시터 Ca 또는 Cb 에 의해 트랜지스터의 게이트에 인가되는 전위에 의해 결정된다.

마지막으로, 홀수 프레임 동안에 커패시터 Ca 의 제 2 단자에 인가되는 전위는 0 인 반면, 짝수 프레임 동안에 이 제 2 단자에는 도 1 을 참조하여 언급되고 매트릭스의 모든 셀에 공통적인 선형의 전압 램프 생성기에 의해 결정되는 전위가 인가된다. 반대로, 홀수 프레임 동안에는 동일한 전압 램프가 커패시터 Cb 의 제 2 단자에 인가되는 반면에, 짝수 프레임 동안에는 제로 전위가 이 단자상에 유지된다.

램프 생성기는 프레임의 개시 시점에 0 에서 시작하고, 프레임의 종결 시점에 트랜지스터 Ta 또는 Tb 상에서 스위칭되기 위한 문턱 전압 VT 와 바람직하게 동 일한 최대값에 이르는 선형의 아날로그 전압 램프를 생성한다. 문턱 전압은, VT 보다 큰 값은 트랜지스터가 도통되게 하고, VT 보다 낮은 값은 트랜지스터의 도통을 불가하게 하기 위해 트랜지스터의 게이트와 소스 사이에 인가되는 전압의 한계이다. 통상적으로 1 전압 정도이지만 원하는대로 선택된 문턱 값을 갖는 트랜지스터를 제조하는 것이 가능하다.

설명하자면, 저장성 커패시터에 저장된 아날로그 전압은 0 과 동일한 최소값과 원칙적으로 VT 와 동일한 최대값 사이에서 변화하는 값을 가지며, 임의의 중간값이 (최소값 0 에 대한) 화이트 레벨 (최대값 VT 에 대한) 블랙 레벨 사이의 중간의 그레이 레벨의 조도를 생성시키는 것을 가능하게 하도록 의도된다는 점을 밝힌다.

디스플레이 매트릭스는 다음의 방법으로 동작하는데, 홀수 프레임의 진행에서 매트릭스의 모든 커패시터 Ca 를, 0 과 VT 사이에, 각 화소에 대한 원하는 그레이 레벨을 나타내는 아날로그 전압 값 Vi 로, 한 행씩 충전한 후에, 스위치 KT1a 는 트랜지스터 Ta 의 소스를 접지시키기 위해 다음 짝수 프레임의 개시시점에서 폐쇄되고, 0 에서 부터 시작하고 프래임의 기간과 동일한 시간 후에 VT 에 이르는 선형의 전압 램프는 커패시터 Ca 의 제 2 단자에 인가된다. 그 후, 트랜지스터 Ta 의 게이트 상에 존재하는 전압은 주어진 시점의 램프와 커패시터에 초기 충전된 전압 Vi 의 전압 합 Vr 이다.

전압 합 Vr 은 Vi 부터 시작하고, Vi+VT 에서 끝나도록 선형적으로 변화한다. 트랜지스터 Ta 의 게이트에 인가되는 전압 Vr 이 트랜지스터 Ta 의 도통 문턱 값 VT 보다 낮은 값인 한, 전류 소스 SC1 가 전류를 도통시키지 않고 트랜지스터의 드레인 전압 (또한 액정의 제 1 전극에 인가되는 전압) 이 Vdd 와 동일하도록 오프를 유지하고, 제 2 전극 또는 대향-전극은 0 V 에 있다. 액정은 소위 "노말리 화이트" 매트릭스에 대해 "블랙" 상태에 있다. 게이트에 인가되는 전압이 VT 보다 크게 될 때, 트랜지스터 Ta 는 도통되고 전극을 접지하며, 액정은 "화이트" 상태로 전환한다.

셀이 블랙인 시간과 화이트인 시간 사이의 비는 커패시터 Ca 에 저장된 그레이 레벨 값 Vi 에 직접적으로 비례한다. Vi = 0 일 때, 트랜지스터 Ta 는 프레임의 종결점에서만 도통이 되고, 셀에 인가되는 전압은 전체 프레임 동안에 Vdd 이다. 셀은 프레임의 100% 에서 블랙이다. Vi = Vdd (Vi 의 가능한 최대값) 일 때, 트랜지스터는 프레임의 개시점부터 바로 도통이 되고, 셀에 인가되는 전압은 전체 프레임 동안에 0 이다. 셀은 프레임의 100% 에서 화이트이다. 중간 Vi 에 대하여, 셀은 프레임 시간의 Vi/VT 부분 동안 블랙 (Vdd 의 인가) 이고, 프레임 시간의 (VT-Vi)/VT 부분 동안 화이트 (0 V의 인가) 이며, 프레임 주기는 짧고 (일반적으로 1초의 1/25) 시각은 블랙과 화이트 사이의 변화를 분석하며, 시각에 의해 감지되는 동등한 그레이 레벨은 Vi/VT 값, 후에는 Vi 값에 의해 직접적으로 나타난다. (노말리 화이트 셀 동안에 가장 가볍고 큰 그레이는 Vi 이다).

도 2 의 다이어그램에서, 스위치는 MOS 트랜지스터에 의해 구현된다. 또한 커패시터 Ca 및 Cb 는 MOS 트랜지스터의 드레인 및 소스가 접합되어 채널과 함께 제 1 커패시터 전극을 형성하고 절연 게이트는 제 2 전극을 형성하는, MOS 트랜 지스터에 의해 원칙적으로 구현된다. 본 발명에 따른 다이어그램에서, 화소와 결합된 회로는 적은 수의 소자들을 포함하여, 회로의 전체 컴퓨터가 차지하는 용량이 제한되도록 한다.

동작의 방법은 전체의 프레임 동안에 이전 프레임의 과정에서 저장된 그레이 레벨 전압을 유지하는 커패시터 Ca 및 Cb 의 능력을 부분적으로 의존한다. 본 발명에 따른 회로는 커패시터의 전하를 소비하게 하는 소량의 전류 누설 경로가 존재한다.

도 2 의 다이어그램에서, 간략화를 위해 트랜지스터 Ta 및 Tb 의 드레인에 연결된 제 1 전극, 및 접지에 연결된 제 2 전극 또는 대향-전극을 갖는 액정 셀을 가정한다. 그러나, 단자에 제로 평균 전압이 되도록 배치함으로써, 액정을 "소극 (depolarize)" 하는 것이 일반적으로 필요하며, 이는 제 2 전극은 항상 접지되고, 제 1 전극은 0 V 와 Vdd 사이에서 진동한다면, 그렇지 않다. 이것이 종래에 설비가 제조된 이유이고, 본 발명은 이 조치와 호환되어 액정에 인가되는 전압의 방향을 주기적으로 반전한다.

예를 들어, 제 1 프레임 또는 제 1 연속의 프레임에서 대향-전극이 0 V 에 있다면, 설비는 제 2 프레임 또는 제 2 연속의 프레임에서 대향-전극이 Vdd 에 있는 것을 보장하도록 제조될 수 있다. 하지만, 대향-전극이 Vdd 에 있다면, 그 후 셀은 제 1 전극이 0 V 에 있는 조건에서 블랙이 되고, 제 1 전극이 Vdd 에 있는 조건에서 화이트가 된다. 이는 레벨을 나타내는 아날로그 전압이 커패시터에 저장된 Vi 일 때, 동일한 그레이 레벨을 갖기 위해, 셀의 제 1 전극에 Vi 가 아닌 평균 전압 Vdd-Vi 의 등량을 인가하는 것이 필요하다는 것을 의미하고, 이는 프레임 시간의 일부 Vi/VT 동안에 0 V 의 전압을 인가하고, (VT-Vi)/VT 부분 동안에는 전압 Vdd 를 인가하는 것이 필요하다는 것을 의미하고, 따라서 대향-전극이 0 V 에 있을 때, 및 전압 Vdd 가 Vi/VT 부분 동안에 인가되고 (VT-Vi)/VT 부분 동안에는 0 V 가 인가될 때의 경우와 반대이다.

따라서, 액정 셀의 극성의 교체를 수행할 수 있기를 원한다면, 램프 생성기에 의해 제공되고 화소의 커패시터 Ca 및 Cb 에 인가되는 램프의 방향을 주기적으로 반전시키는 것이 간단히 가능할 것이다. 따라서, 예를 들어 짝수 프레임 동안에 커패시터 Ca 에 인가되는 램프는 프레임의 개시점에서 VT 로 시작되고 프레임의 종결점에서 0 V 로 선형적으로 감소하는 하강 램프일 수 있다.

액정의 제 2 전극에 인가되는 극성 0 또는 Vdd 가 교체되는 것과 동시에 램프 방향의 교체에 의한 극성 교체가 일어나며, 이는 매 프레임마다 또는 2 프레임마다 주기적으로 수행될 수 있다. 매 프레임마다 일어나는 경우, 설비는 두 저장성 커패시터 중 하나가 상승 램프를 규칙적으로 공급받고, 다른 하나가 하강 램프를 규칙적으로 공급받는 것을 보장하도록 제조된다.

또한, 두 커패시터가 모든 프레임에서 동일한 상승 램프를 유지하고, 셀의 매트릭스의 대향-전극의 극성의 교체와 동기화하여 열 레지스터 RC 의 디지털 데이터를 간단히 반전시키는 것이 가능하다. 또한, 열 레지스터의 디지털 데이터의 값을 반전하지 않고, 예를 들어 전압 Vi 를 성립시키는 디지털/아날로그 변환기에 의해 생성된 램프를 반전시키는 것에 의해, 아날로그 전압 Vi 의 값의 스케일을 반 전하는 것이 가능하고, 이는 변환기에 카운터의 콘텐츠를 인가하는 것보다 차라리 카운터 CPT 의 콘텐츠의 보수를 인가함으로써 이루어질 수 있고, 여기에 다시, 변환기의 입력의 변화를 대향-전극의 극성의 변화와 동기화시키는 것이 필요하다.

매트릭스를 갖는 컬러 연속 디스플레이를 제조하기를 원한다면, 제 1 컬러에 대응하는 그레이 레벨 정보는 예를 들어 홀수 프레임과 같이, 결정된 프레임에 대한 열 레지스터로 삽입되고, 이 정보는 모든 행들을 위해 연속적으로, 화소의 메모리에 저장되고, 이 정보의 디스플레이를 위한 활성 프레임인 다음의 짝수 프레임 동안에 제 2 컬러에 대응하는 정보는 메모리에 위치되고, 제 1 컬러의 빛은 발광되어 디스플레이에 의해 변조되고, 다음의 홀수 프레임은 제 2 컬러의 정보를 표시하기 위해 대기한다.

다른 응용 (컬러가 없거나 또는 연속적인 컬러 모드에서 동작하지 않는 임의의 경우) 을 위해, 단지 하나의 커패시터 Ca, 하나의 트랜지스터 Tb, 화소의 행당 하나의 행 컨덕터를 포함하는 심플 메모리를 갖는 화소면 충분하다. 따라서, 커패시터 Ca, 트랜지스터 Tb, 스위치 KT1a, KT1b, KL1b, 컨덕터 Lb 를 생략하고, 소형 풋프린트를 갖는 메모리 도트를 획득하는 것이 가능하다. 하지만, 이는 화소들의 각 행에 램프 생성기를 제공하는 것을 필요하게한다. 화상 프레임의 디스플레이는 점진적이며, 제 1 화상 행의 정보는 선택 레지스터 RL 에 의해 행을 선택하는 동안에 열 레지스터에 저장되고, 아날로그 전압 Vi 로 변환된다. 행의 선택이 끝난 후 즉시, 다음 행의 선택을 개시하는 한편, 프레임 기간을 갖는 전압 램프의 시작을 개시하며, 이 램프는 저장성 커패시터 Ca 에 인가된다. 제 2 행을 위해, 인가되는 램프는 제 2 행의 선택의 종결로부터 바로 시작하고, 이는 동일한 기간을 가지며, 이와 같이 계속된다. 따라서 선형의 램프 생성 주변 회로는 더 복잡하다.

Claims (12)

1. 액정 디스플레이 매트릭스의 화소를 제어하는 방법으로서,

   기본 액정 셀 (LC) 과 결합한 저장성 커패시터 (Ca, Cb) 에 원하는 그레이 레벨에 대응되는 아날로그 DC 전압 (Vi) 을 짧게 인가하는 단계;

   상기 커패시터의 제 1 단자를 트랜지스터 (Ta, Tb) 의 게이트에 연결하고, 상기 트랜지스터의 소스를 접지에 연결하고, 상기 트랜지스터의 드레인을 상기 셀의 전극에 연결하고, 또한 전류 소스 (SC1) 를 통해 전압 소스 Vdd 에 연결하는 단계; 및

   상기 저장성 커패시터의 제 2 단자에 화상 프레임의 기간 동안에 모노토닉하게 변화하는 DC 전압 램프를 인가하는 단계를 포함하는, 액정 디스플레이 매트릭스의 화소 제어 방법.
2. 제 1 항에 있어서,

   상기 전압 램프는 0 V 레벨과 상기 트랜지스터의 스위치-온 문턱 전압 VT 값과 실질적으로 동일한 전압 레벨 사이에서, 기본적으로 선형으로 변화하는 것을 특징으로 하는, 액정 디스플레이 매트릭스의 화소 제어 방법.
3. 제 2 항에 있어서,

   상기 그레이 레벨을 나타내고 상기 저장성 커패시터에 인가되는 상기 아날로 그 DC 전압은 0 V 와 상기 동일한 문턱 전압 값 VT 사이에서 변화하는 것을 특징으로 하는, 액정 디스플레이 매트릭스의 화소 제어 방법.
4. 제 3 항에 있어서,

   상기 액정 셀은 Vi/VT 또는 (VT-Vi)/VT 와 동일한 프레임 기간의 일부 동안에는 공급 전압 Vdd 를 공급받고, 나머지 기간 동안에는 0 V 를 공급받는 것을 특징으로 하는, 액정 디스플레이 매트릭스의 화소 제어 방법.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   램프 생성기는 상기 매트릭스의 각 행과 결합하고,

   램프는 아날로그 전압이 상기 행의 각 도트의 저장성 커패시터에 충전된 후 개시하는 것을 특징으로 하는, 액정 디스플레이 매트릭스의 화소 제어 방법.
6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   상기 2 개의 저장성 커패시터 (Ca, Cb) 및 상기 2 개의 트랜지스터 (Ta, Tb) 는 각 기본 액정 셀에 결합되고,

   상기 셀의 제어가 상기 제 2 트랜지스터 및 상기 제 2 커패시터에 의해 이루어지는 짝수 프레임 동안에 그레이 레벨을 표현하는 아날로그 전압을 상기 제 1 커패시터에 한 행씩 저장하기 위해서, 그리고 상기 셀의 제어가 상기 제 1 트랜지스터 및 상기 제 2 커패시터에 의해 이루어지는 짝수 프레임 동안에 그레이 레벨을 표현하는 아날로그 전압을 상기 제 2 커패시터에 한 행씩 저장하기 위해, 상기 제 1 커패시터 및 상기 제 1 트랜지스터는 상기 제 2 커패시터 및 상기 제 2 트랜지스터와 교대로 동작하고,

   상기 제 1 저장성 커패시터의 제 2 단자는 홀수 프레임 동안에 0 V 를 유지하고 짝수 프레임 동안에 선형 램프를 공급받으며, 반대로 상기 제 2 커패시터의 제 2 단자는 짝수 프레임 동안에 0 V 를 유지하고 홀수 프레임 동안에 선형 램프를 공급받는 것을 특징으로 하는, 액정 디스플레이 매트릭스의 화소 제어 방법.
7. 화상 도트의 능동 매트릭스 및 주변 회로를 포함하는 액정 매트릭스 디스플레이로서,

   상기 매트릭스는 각 행의 도트 상에 디스플레이되는 그레이 레벨을 나타내는 아날로그 전압을 공급하는 열 (C1, C2) 및 어드레싱 선 (L1a, L1b) 의 십자 배열, 및 행과 열의 교차점의 각 도트에 대해, 이 교차점에 위치된 기본 액정 셀을 제어하는 기본 전자 회로를 포함하며,

   상기 기본 회로는,

   상기 열에 의해 인가되는 아날로그 전압 (Vi) 을 화상 프레임의 기간 동안에 저장하는 저장성 커패시터 (Ca, Cb), 및

   두 전압 공급 단자 사이에 직렬로 연결되는 기본 전류 소스 (SC1) 및 스위칭 트랜지스터 (Ta, Tb) 를 포함하고,

   상기 저장성 커패시터의 제 1 단자가 상기 트랜지스터 (Ta, Tb) 의 게이트에 연결되고, 상기 스위칭 트랜지스터의 드레인이 액정 셀 (LC) 에 연결되며,

   상기 주변 회로는,

   하나 이상의 행 셀들 모두에 공통인 주기적인 전압 램프 (GR) 를 공급받는 수단을 포함하고, 상기 램프는 이 행 셀들의 상기 저장성 커패시터의 제 2 단자에 인가되는, 액정 매트릭스 디스플레이.
8. 제 7 항에 있어서,

   상기 트랜지스터 상에서 스위칭하기 위한 게이트-소스 문턱 전압은 VT 이며,

   상기 램프는 진폭 VT 를 가지고,

   상기 그레이 레벨을 나타내는 상기 아날로그 전압은 0 과 VT 사이에서 변화할 수 있는 것을 특징으로 하는, 액정 매트릭스 디스플레이.
9. 제 7 항 또는 제 8 항에 있어서,

   각 화상 도트와 연결되는 상기 기본 회로는 2 개의 저장성 커패시터 (Ca, Cb), 및 상기 동일한 기본 셀 (LC) 에 연결되고 둘 중에 하나의 프레임을 교대로 동작시키는 2 개의 스위칭 트랜지스터를 포함하는 이중 메모리를 가진 회로이고,

   홀수 프레임 동안에는 전압 값이 제 1 커패시터 (Ca) 에 인가되는 반면 제 2 커패시터 (Cb) 는 이전의 짝수 프레임 동안에 공급받은 전압을 유지하고,

   짝수 프레임 동안에는 이와 반대이고,

   상기 회로는,

   홀수 프레임 동안 상기 제 1 커패시터에 연결된 트랜지스터를 디스에이블시키기 위해 상기 트랜지스터를 오프로 스위칭하는 디스에이블 시설 (KT1a), 및

   짝수 프레임 동안 상기 제 2 커패시터에 연결된 트랜지스터를 디스에이블시키기 위해 상기 트랜지스터를 오프로 스위칭하는 디스에이블 시설 (KT1b) 을 포함하는 것을 특징으로 하는, 액정 매트릭스 디스플레이.
10. 제 9 항에 있어서,

    짝수 프레임 동안에 상기 제 1 커패시터 모두에 램프를 인가하고, 홀수 프레임 동안에 상기 매트릭스의 상기 제 2 커패시터 모두에 램프를 인가하는 수단을 포함하는 것을 특징으로 하는, 액정 매트릭스 디스플레이.
11. 제 7 항 또는 제 8 항에 있어서,

    각 화상 도트에 결합한 상기 기본 회로는 하나의 저장성 커패시터 및 하나의 스위칭 트랜지스터를 갖는 심플 메모리를 갖는 회로이고,

    상기 수단은 행 셀의 커패시터에서의 저장 동작 후 개시하고 프레임 기간의 나머지 동안에 지속되는 램프를 상기 매트릭스 행의 도트의 상기 저장성 커패시터에 인가하기 위해 제공되며,

    상기 커패시터에 아날로그 전압을 저장하는 동작은 한 행씩 수행되는 것을 특징으로 하는, 액정 매트릭스 디스플레이.
12. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,

    상이한 컬러의 광의 변조를 위해 연속적인 화상 프레임들이 기능하는 컬러 연속 디스플레이를 구성하는 것을 특징으로 하는, 액정 매트릭스 디스플레이.

Images