KR20070028487A - 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼 - Google Patents

기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼 Download PDF

Info

Publication number
KR20070028487A
KR20070028487A KR1020070004229A KR20070004229A KR20070028487A KR 20070028487 A KR20070028487 A KR 20070028487A KR 1020070004229 A KR1020070004229 A KR 1020070004229A KR 20070004229 A KR20070004229 A KR 20070004229A KR 20070028487 A KR20070028487 A KR 20070028487A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
etching
silicon
gas
wafer
Prior art date
Application number
KR1020070004229A
Other languages
English (en)
Inventor
막시밀리안 슈타들러
권터 슈바브
크리스토프 프라이
페터 슈탈호퍼
알프레드 레흐너
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20070028487A publication Critical patent/KR20070028487A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 플루오르화수소 및 반도체 웨이퍼를 산화시키는 적어도 하나의 산화제를 함유하는 기체 매질을 사용하여 반도체 웨이퍼를 처리하는 방법으로서, 40 mm/s 내지 300 m/s 범위의 상대 속도로 상기 기체 매질을 상기 반도체 웨이퍼의 표면 상에 흐르게 하여 반도체 웨이퍼를 처리하는 방법에 관한 것이다.
본 발명은 또한 조도 및 금속 농도가 낮은 반도체 웨이퍼 및 SOI 웨이퍼에 관한 것이다.
반도체 웨이퍼, SOI 웨이퍼, 에칭 매질, 플루오르화수소, 산화제, RMS 조도, 금속 농도, 폴리-UTP

Description

기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이 방법으로 처리된 반도체 웨이퍼 {PROCESS FOR TREATING A SEMICONDUCTOR WAFER WITH A GASEOUS MEDIUM, AND SEMICONDUCTOR WAFER TREATED BY THIS PROCESS}
본 발명은 플루오르화수소 및 산화제를 함유하는 기체 매질로 반도체 웨이퍼를 처리하는 방법, 및 이 방법에 의해 제조할 수 있는, 조도와 금속 농도가 낮은 반도체 웨이퍼에 관한 것이다.
예를 들면, 전자 부품의 제조에 사용되는 반도체 웨이퍼, 특히 실리콘 웨이퍼를 생산하는 공정의 일부로서 일련의 기계가공 단계가 수행된다. 실리콘 웨이퍼가 단결정으로부터 절단된 후, 요건에 적합한 표면 조건을 형성하기 위해 실리콘 웨이퍼는, 예를 들면 래핑 및/또는 그라인딩된다. 표면을 더욱 평활하게 하고 기계가공 단계에서 손상된 결정 부분(대미지(damage)라 알려짐)을 제거하기 위해, 실리콘 웨이퍼는 보통 에칭 처리되며, 여기서 실리콘 웨이퍼를 액체 매질에 침지하거나 실리콘 웨이퍼 주위로 액체 매질을 흘리는 것이 일반적이다.
산성 매질 중에서 에칭에 의해 재료를 제거하기 위해서, 먼저 실리콘을 산화 시켜야 한다. 실리콘이 산화된 형태일 때에만, 일반적으로 이산화규소(SiO2)인 실리콘 산화물이 플루오르화수소산(HF)에 용해될 수 있다. 상기 산화반응은 예를 들면 과염소산(HClO4), 중크롬산칼륨(K2Cr2O7) 또는 과망간산칼륨(KMnO4) 등의 여러 가지 화합물에 의해 이루어질 수 있다. 그러나, 평활하고 광택있는 표면을 얻기 위해서, 고농도의 질산(HNO3)을 사용하는 것이 보통이다. 형성되는 산화물은 항상 플루오르화수소산을 이용하여 제거되는데, 그것은 오직 플루오르화수소산만이 SiO2를 용해시킬 수 있기 때문이다.
질산 및 플루오르화수소산을 함유하는 액체 에칭 매질을 이용하여 실리콘을 에칭하는 동안 다음과 같은 반응이 일어난다:
Si + 2HNO3 → SiO2 + 2HNO2
2HNO2 → N2O3 + H2O
N2O3 → NO2 + NO
SiO 2 + 6HF → H 2 SiF 6 + 2H 2 O
Si + 2HNO3 + 6HF → H2SiF6 + 3H2O + NO2 + NO
에칭 매질의 점도를 조절하고, 그에 따라 얻어지는 실리콘 표면의 성질을 변화시키기 위해, 종종 그 밖의 산, 예를 들면 인산이나 아세트산을 에칭 매질과 혼합한다. 경우에 따라서는 계면활성제를 에칭 매질에 첨가하기도 한다.
달성해야 할 에칭에 의한 재료의 제거는 여러 가지 기준에 의존한다. 일반적으로, 에칭에 의한 재료의 제거는 잎선 기계가공 단계에서 손상된 결정 격자의 부분이 충분히 제거될 수 있어야 한다. 동시에 연마 단게에서 제거되는 재료의 양을 일반적으로 적게 유지하기 위해서는 가능한 한 최소의 조도 값과 높은 반사 값을 얻을 수 있도록 도모한다. 에칭에 의해 제거되는 재료의 양이 충분히 높은 양으로 선택되면, 매우 평활하고 광택있는 표면을 얻을 수 있다.
한 가지 단점은 에칭에 의해 재료의 제거를 증가함에 따라 액체 매질에는 앞서 래핑이나 그라인딩에 의해 형성된 실리콘 웨이퍼의 기하학적 형상의 변화가 계속 증가되고, 그에 따라 후속하는 연마 공정중에 문제가 초래된다. 연마 이전에 발생된 기하학적 오류는 특정 상황에서는 연마에 의해 교정되지 못할 수 있다.
액체 에칭 매질을 사용하는 종래의 방법에서 연마 이전에 최적의 기하학적 값을 얻기 위해서는, 에칭에 의한 재료의 제거는 일반적으로 기계가공 단게에 의해 발생된 손상만 제거되는 방식으로 선택된다. 선택된 기계가공 공정에 따라, 이러한 목적에서 웨이퍼의 양면에 대한 에칭에 의해 10∼15㎛의 재료를 제거하면 충분하다. 그러나, 이 경우에 반도체 웨이퍼의 조도와 반사율에 있어서 달성할 수 있는 값은 후속 연마 단계가 필수적임을 의미한다. 이 연마 단계는 표면 및 상기 표면에 근접한 반도체 웨이퍼의 부분에서 금속의 농도를 증가시킨다.
상기 스톡-제거(stock-removal) 연마 단계는 pH＞7에서, 바람직하게는 10∼11 범위의 pH에서 일어난다. 이러한 조건 하에서, 전자가 풍부한 것으로 구별되는 Si-H 결합이 실리콘 표면에 주로 존재한다. 겉보기에 음전하를 띤 이 표면에 의해 양이온이 끌려감으로써, 쿨롱(Coulomb)의 법칙에 따라 양전하를 띤 금속 이온이 주변으로부터 실리콘 표면으로 이동하며, 거기에서 화학적 포텐셜에 따라 반응한다. 전자화학적 계열에서 귀금속으로 간주되는 금속이 심지어는 실리콘-금속 결합을 형성할 수도 있다. 크기가 작기 때문에 별다른 에너지를 이용하지 않고도 실리콘 격자의 채널을 통해 이동할 수 있는 금속은 전도대(conduction band)에 전자를 방출하고, 실온에서도 실리콘 웨이퍼의 벌크(bulk) 내부로 방해받지 않고 확산된다. 상기 금속이 에너지 측면에서 이상적인 배위 구조를 갖거나, 비어 있는 실리콘 격자 자리(site)에서 최적인 반응 파트너를 가질 경우, 실리콘 격자 내 진입은 사실상 정량적이다. 기재된 조건은 구리 이온(Cu+, Cu2+)에 있어서 사실상 이상적이다. 상기 이온의 크기가 작기 때문의, 실리콘 격자의 채널은 저항을 주지 못한다. 도펀트 붕소(B)는 이상적인 반응 파트너이며, Cu-B 착화합물을 형성한다. 실리콘 격자 자리를 둘러싸는 피라미드형 배위 필드(coordination field)는 구리 화합물에서의 구리 격자 자리에 비견된다.
특허문헌 US 5,423,944 및 US 2004/0020513A1에는, 에칭 매질과 산화제가 기체 형태로 프로세스 챔버에 도입되지만 수증기와의 공비 혼합물 형태로 되어 있는 에칭 방법이 기재되어 있다. 상기 방법은 반도체 웨이퍼의 표면 상에 매우 얇은 액체의 막을 형성하는 것을 목표로 한다. 따라서, 재료 제거 특징은 액체 중 에칭에 의한 재료의 제거에 비견된다. 또한, 반도체 웨이퍼는 에칭 공정 후에 건조해야 한다. 액체로 채워진 종래의 에칭 배스(bath)에서 에칭을 행하는 방법에 비해 이들 문헌에 기재된 방법의 이점은, 에칭 공정에서 재료 제거 특징에 대한 대류(convection)의 영향이 없다는 것이다.
또 다른 기상 에칭 방법이 특허문헌 US 3,518,132에 기재되어 있다. 상기 방법은 플루오르화수소(HF)와 일산화질소(NO) 또는 산화이질소(N2O)를 함유하는 기체 매질을 이용한다. 이 경우에, 실리콘 표면에 부식된 재료의 층이 형성되므로, 추가 처리 단계에서 수산화나트륨 용액과 같은 액체 알칼리성 에칭 매질에 의해 제거해야 한다. 이 방법의 주된 단점은, 알칼리성 에칭 매질 중에서 반도체 웨이퍼를 처리하는 동안 표면의 조도가 더욱 증가되므로, 제2 처리 단계가 필요하다는 점이다. 따라서, 이 방법은 반도체 웨이퍼로부터 손상을 제거할 수는 있지만, 평활화 효과를 얻을 수는 없다.
따라서, 본 발명의 목적은 실리콘 웨이퍼를 에칭하는 개선된 방법으로서, 낮은 조도와 금속 농도를 가진 동시에 웨이퍼의 기하학적 구조에 유의적으로 불리한 영향을 갖지 않는 실리콘 표면을 형성하는 방법을 제공하는 것이다.
상기 목적은, 플루오르화수소 및 반도체 웨이퍼의 표면을 산화시키는 적어도 하나의 산화제를 함유하는 기체 매질로 반도체 웨이퍼를 처리하는 방법으로서, 상기 기체 매질은 상기 반도체 웨이퍼의 표면 상에서 40 mm/s 내지 300 m/s 범위의 상대 속도로 흐르는 방법에 의해 달성된다.
본 발명에 따르면, 플루오르화수소(HF) 및 반도체 물질을 산화시키는 적어도 하나의 기체, 바람직하게는 오존을 함유하는 기체 매질은 반도체 웨이퍼의 표면에 정의된 양으로 공급된다. 본 발명으로 인도한 실험이 입증한 바는, 유동이 없는 기체 매질은 에칭에 의한 재료의 유의적 제거 또는 유의적 평활화를 달성할 수 없다는 것이다. 그러므로, 본 발명에 다른 방법이 성공하기 위한 결정적 인자는 기체 매질과 반도체 웨이퍼 사이의 상대 속도가 40 mm/s 내지 300 m/s의 범위, 바람직하게는 1 m/s 내지 100 m/s의 범위인 것이다. 또한, 상기 기체 매질은 바람직하게 40° 내지 90°, 특히 바람직하게는 75° 내지 90°의 각도로 상기 표면에 공급된다. 에칭 속도는 기체 매질이 반도체 웨이퍼의 표면을 직각, 즉 90°의 각도로 충돌할 때 최대이며, 따라서 특히 바람직하다. 기체 매질의 유동 파라미터 및 조성은 처리할 표면 상에 액체의 막이 형성되지 않도록 선택하는 것이 바람직하다.
기체 매질의 유속은, 반도체 웨이퍼의 표면을 따라 층류(laminar flow)가 아닌 흐름이 형성되도록, 프로세스 챔버의 기하학적 형태의 함수로서 선택되는 것이 바람직하다. 기체 매질의 주어진 유량에 있어서, 에칭 속도는 기체 매질의 흐름이 반도체 웨이퍼의 표면을 사실상 직각, 즉 90°의 각도로 충돌할 때 최대이다. 따라서, 에칭 속도는 유량, 흐름의 입사각, 플루오르화수소 대 산화제의 혼합비, 및 반응이 일어나는 온도에 의해 영향을 받을 수 있다. 상기 공정이 실온에서, 플루오르화수소 대 산화제의 혼합비가 1:1 내지 4:1 범위인 상태에서 수행되는 것이 바람직하다.
매질이 기체 상태에 있기 때문에, 처리할 반도체 웨이퍼와 매질 사이에 액체 매질을 사용할 때 얻어지는 유속보다 훨씬 높은 상대적 유속을 얻을 수 있다. 액체 매질을 사용할 때의 전형적 유속은 5 mm/s 내지 40 mm/s이다. 기상 중에서 에칭할 경우, 500 mm/s 이상의 유속을 어렵지 않게 얻을 수 있다. 본 발명에 따른 유속이 높다는 것은 웨이퍼 표면의 상승 부분(즉, 봉우리(peak))이 먼저 제거되는 반면, 상대적으로 낮은 부분(골(valley))은 기체 매질에 의해 전혀 공격받지 않거나 매우 적게 공격받는다는 것을 의미한다. 그 결과, 본 발명에 따른 방법을 수행함으로써, 에칭에 의해 제거되는 재료가 매우 적더라도, Chapman Surface Profiler MP 2000을 이용하여 측정한 RMS 조도가 70 nm 미만인 매우 평활한 표면을 제조할 수 있다. 에칭에 의해 제거되는 재료의 양이 매우 적기 때문에, 반도체 웨이퍼의 기하학적 형상이 거의 변하지 않는다. 즉, 래핑이나 그라인딩과 같은 이전의 평면화 단계에 의해 제조된 기하학적 형상이 유지된다.
본 발명에 따른 방법을 적용한 후 반도체 웨이퍼의 스톡 제거 연마를 실행하는 것이 바람직하다. 연마는 일반적으로 다단계 공정이며, 각각의 단계는 상이한 표적을 기초로 한다. 마지막 단계를 제외한 각각의 연마 단계는 총괄하여 스톡 제거 연마라는 용어로 지칭되며, 이 단계에서 전체적으로 2㎛ 이상의 재료가 제거된다. 스톡 제거 연마는 품질 특성의 기하학적 형상, 나노토포그래피(nanotopography) 및 무결점을 달성하기 위해 필요하며, 또한 연마되지 않은 표면의 조도를 연마해 없애기 위해 필요하다. 최종적 연마 단계는 헤이즈-프리(haze-free) 연마(미러 연마(mirror polishing)) 및 CMP 연마로 알려져 있는 것이다. 최종적 연마 단계에 의해 헤이즈의 부재 및 최대한 낮은 조도 값이 보장된 다. 제거되는 재료의 양은 0.5㎛ 미만이다. 이것은 비교적 짧은 공정 단계이다. 본 발명에 따른 방법은 이미 매우 평활한 표면을 제공하기 때문에, 본 발명에 따른 공정 이후에 스톡 제거 연마를 생략할 수 있다. 스톡 제거 연마를 생략한다는 것은 반도체 웨이퍼의 표면이 금속으로 다시 오염되지 않음을 의미하는데, 그것은 헤이즈-프리 연마 시 반도체 웨이퍼의 표면에 대해 연마 유체가 작용하는 지속시간이 매우 짧기 때문이다. 따라서, 본 발명에 따른 방법은, 폴리-UTP에 의해 판정한 값으로, 각각의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대해 1.0×1010 at/㎠ 미만의 금속 농도를 얻을 수 있다.
이러한 이유에서, 본 발명은 또한, Chapman surface Profiler MP 2000을 이용하여 측정한 값으로 70 nm 미만의 RMS 조도, 폴리-UTP에 의해 판정한 값으로, 각각의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대해 1.0×1010 at/㎠ 미만의 금속 농도를 가진 반도체 웨이퍼에 관한 것이다.
폴리-UTP 방법은 당업자에게 공지되어 있고 벌크 금속 및 표면 금속을 동시에 검출하는 전문가 분야에서 공인된 방법이다. 그 검출 속도는 매우 높다. 상기 방법은 구리와 니켈과 같은 양호한 확산 특성을 가진 특정 원소에서의 검출에 특히 적합하다. 두께가 약 1㎛인 다결정 실리콘층이 석영관 반응기 내의 분석할 실리콘 웨이퍼의 양면에 적층되어 있다. 그 결과, 대미지라 알려진 스트레스 존(stress zone)이 고의로 형성되어 있다. 추가로 열처리하는 동안, 모든 금속은 벌크 내의 본래 위치로부터 에너지 활성화 대미지 구역으로 사실상 정량적으로 이동된다. 냉 각 후, 이 다결정 실리콘층은 습식 화학적 수단에 의해 에칭되어 제거된다. 그 다음 에칭 용액에 존재하는 금속 이온을 ICP-MS를 이용하여 측정한다. 각 금속의 총량은 ㎠당 원자(at/㎠)의 단위로 주어진다.
본 발명에 따른 방법은 또한 SOI 웨이퍼에도 적용될 수 있다. 예를 들어 층 전사 공정에 의해 제조되는 SOI 웨이퍼는 일반적으로 분리 단계에 이어서 100 nm를 넘는 RMS 조도를 갖는다. 이 조도는 래핑된 반도체 웨이퍼의 조도에 비해 상대적으로 낮은 값이다.
상대적으로 낮은 초기 조도 때문에, 본 발명에 따른 방법은 짧은 처리 시간 후에도 0.2 nm(AFM 10×10㎛2를 이용하여 측정) 이하의 최종 조도를 얻을 수 있다. 또한, 폴리-UTP에 의해 측정한 값으로, 각각의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대해 1.0×1010 at/㎠ 미만의 금속 농도를 얻을 수 있다.
따라서, 본 발명은 또한, 두께가 20 nm 이하이고, RMS 조도가 0.2 nm 이하이며, 각각의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대한 금속 농도가 폴리-UTP에 의해 측정한 값으로, 1.0×1010 at/㎠ 미만인 실리콘층을 포함하는 SOI 웨이퍼에 관한 것이다. RMS 조도는 AFM(원자력 현미경) 10×10㎛2에 의해 측정된다.
기체 매질을 반도체 웨이퍼의 표면에 공급할 수 있는 다양한 방법이 본 발명의 범위 내에서 선택될 수 있다. 예를 들면, 기체 매질이 유출되어 나가는 가스 노즐로 반도체 웨이퍼의 전체 표면을 스캐닝함으로써 처리할 수 있다. 이 경우에 가스 노즐과 처리할 표면 사이의 거리는 0.1 mm 내지 25 mm 범위에서 선택하는 것이 바람직하다.
본 발명의 바람직한 실시예에서, 전체 표면의 균질한 처리는 표면으로부터 근거리에 위치한 가스 분배판으로 전체 표면을 덮음으로써 달성된다. 가스 분배판은 웨이퍼 표면 상부 0.2 mm 내지 50 mm 거리에 위치하는 것이 바람직하고, 특히 2 mm 내지 15 mm 거리에 위치하는 것이 바람직하다. 가스 분배판은 유속, 유량 및 흐름의 유입 각도를 결정하는 적합한 가스 유출구를 가진다. 가스 유출구의 직경은 바람직하게 0.05 mm 내지 4 mm, 특히 바람직하게는 0.1 mm 내지 2 mm이다.
*에칭 공정중에 반도체 웨이퍼와 가스 분배판 사이에 상대적 운동을 제공할 수도 있다. 이 경우에, 반도체 웨이퍼나 가스 분배판을 소정의 속도로 회전시킬 수 있다. 또한 반도체 웨이퍼 및 가스 분배판을 동일한 방향 또는 반대 방향으로, 각각 소정의 속도로 회전시킬 수 있다. 반도체 웨이퍼와 가스 분배판의 축을 서로에 대해 왕복 운동시키는 것도 생각할 수 있다.
본 발명의 또 다른 바람직한 실시예에 따르면, 반도체 웨이퍼의 전체 표면의 균질한 처리는, 적어도 처리할 반도체 웨이퍼의 직경에 대응하는 길이를 가진 슬롯형 가스 노즐을 이용하여 달성할 수도 있다. 슬롯형 가스 노즐 대신에 포인트형(punctiform) 가스 노즐의 빗살형(comb-shaped) 배열을 이용할 수도 있고, 그 경우에도 가스 노즐 빗살의 길이는 처리할 반도체 웨이퍼의 직경에 적어도 대응한다. 이 실시예에서, 전체 표면의 처리는 슬롯형 가스 노즐 또는 가스 노즐 빗살을 반도 체 웨이퍼의 전체 표면에 걸쳐 1회 이상 이동시키거나, 또는 반도체 웨이퍼를 슬롯형 가스 노즐 또는 가스 노즐 빗살을 지나가도록 이동시킴으로써 달성된다. 이 경우에도, 가스 유출구들 사이의 거리는 바람직하게 0.2∼50 mm, 특히 바람직하게는 2∼15 mm이다. 가스 노즐 빗살의 경우에, 가스 유출구의 직경은 바람직하게 0.05 mm 내지 4 mm, 특히 바람직하게는 0.1 mm 내지 2 mm이다.
본 발명에 따른 상기 처리는 밀폐된 프로세스 챔버에서 수행되는 것이 바람직하다.
본 발명에 따르면, 기체 매질은 플루오르화수소 및 적어도 하나의 산화제를 함유한다. 산화제는 반도체 웨이퍼를 산화시킬 수 있어야 한다. 예를 들면, 실리콘 표면이 산화되었을 때, 실리콘 산화물, 바람직하게는 이산화규소가 형성된다. 이 실리콘 산화물은 플루오르화수소와 반응하여, 반응 생성물로서 헥사플루오로규산(H2SiF6), 사플루오르화규소(SiF4) 및 물을 형성하고, 이들 화합물은 기체 매질의 흐름에 의해 배출된다. 기체 매질은 또한 유동 조건 및 재료 제거율에 영향을 주기 위해, 예를 들면 질소와 아르곤과 같은 불활성 캐리어 가스와 같은 추가 성분을 함유할 수 있다.
이산화질소, 오존 및 염소로 이루어지는 군으로부터 선택되는 하나 이상의 산화제를 사용하는 것이 바람직하다. 순수 염소가 사용될 경우, 실리콘 표면을 산화하기 위해 수증기를 첨가할 필요가 있다. 이산화질소와 염소 또는 오존과 염소의 혼합물이 사용될 경우, 염소의 첨가는 실리콘 표면을 더욱 산화하기 위한 플루 오르화수소와 이산화규소의 반응에서 방출되는 물이 이용되도록 함으로써, 낮은 유속과 온도에서도 반응에서 방출되는 물의 응축을 방지하는 역할을 한다. 오존의 높은 산화성을 감안할 때,
반응 생성물이 전혀 문제를 일으키지 않으며, 반도체 산업에서 널리 사용되고 있는 오존 발생기를 이용하여 용이하게 제공할 수 있다는 사실을 감안할 때, 오존을 사용하는 것이 특히 바람직하다.
기체 매질을 생성하기 위해, 상기 성분들을 원하는 정량적 비율로 혼합할 수 있다. 플루오르화수소 대 산화제의 비는 전형적으로 1:1 내지 4:1의 범위에서 선택된다. 기체 매질은 프로세스 챔버 또는 그의 상류에 연결된 믹서 내에 직접 통과하는 각각의 성분에 의해서, 또는 적합한 농도의 플루오르화수소의 수용액을 통과하는 기체 산화제에 의해 공급될 수 있다. 이것은 예를 들면 세척 병 또는 그와 유사한 장치로 알려진 것에서 이루어질 수 있다. 기체 산화제가 수용액을 통과함에 따라, 기체 산화제는 물과 플루오르화수소의 농도가 올라감으로써 필요한 기체 매질을 형성하게 된다.
동일한 공정 파라미터와 플루오르화수소 대 산화제의 일정한 비율로써, 온도의 상승 및 농도의 증가가 반응 촉진 효과를 갖는다.
일반적으로, 본 발명에 따른 방법은 반도체 웨이퍼의 전면(前面)을 처리하는 데 이용된다. (전면이라 함은 전자 부품의 제조용으로 의도된 반도체 웨이퍼의 면으로 정의된다). 그러나, 상기 방법은 또한 이면(裏面)에 적용될 수도 있다. 상기 방법은 전면 및 이면에 순차적으로 또는 동시에 적용될 수 있다.
본 발명에 따른 방법은 반도체 웨이퍼에 대한 제조 공정에서 다음과 같은 시점에서의 기상 에칭 공정으로서 유리하게 이용할 수 있다:
제조 시퀀스에서, 오손(soil) - 에지 라운딩 - 그라인딩(단일 단계 또는 다단계) - 액 중 에칭 - 에지 연마 - 본 발명에 따른 기상 중 에칭 - 스톡 제거 연마(단면 또는 양면) - 헤이즈-프리 연마(CMP). 이 경우에, 기상 중 에칭은 반도체 웨이퍼의 조도를 감소시키는 역할을 하며, 그 결과 연마에 의해 제거해야 하는 재료의 양을 감소시킬 수 있다. 웨이퍼 표면 및 웨이퍼 에지에 대해 다단계 그라인딩 공정을 사용할 경우, 결정 구조에서의 불순물 및 표면 결함을 없애기 위해 제거해야 하는 재료의 양은 기상 중 에칭에 유리한 에칭액에서의 종래의 에칭을 생략할 수 있을 정도로 감소될 수 있으며, 그에 따라 반도체 웨이퍼의 평탄성에 유익한 효과가 있고, 이것은 그라인딩 공정에 의해 좌우된다.
또 다른 가능한 제조 시퀀스는, 오손 - 에지 라운딩 - 그라인딩(단일 단계 또는 다단계) - 액 중 에칭 - 에지 연마 - 본 발명에 따른 기상 중 에칭 - 스톡 제거 연마(단면 또는 양면) - 연마되고 에피택셜 코팅된 웨이퍼 및 어닐링된 웨이퍼에 대한 CMP이다.
또 다른 가능한 제조 시퀀스는, 오손 - 에지 라운딩 - 그라인딩(단일 단계 또는 다단계)- 액 중 에칭 - 본 발명에 따른 기상 중 에칭 - 에지 연마 - 스톡 제거 연마이다.
또 다른 가능한 제조 시퀀스는, 오손 - 에지 라운딩 - 그라인딩(다단계)- 본 발명에 따른 기상 중 에칭 -스톡 제거 연마(단면 또는 양면) - CMP이다.
또 다른 가능한 제조 시퀀스는, 오손 - 에지 라운딩 - 그라인딩(다단계)- 본 발명에 따른 기상 중 에칭 - CMP이다. 이 제조 시퀀스가 바람직한데, 그것은 이 시퀀스에 의해 제조되는 반도체 웨이퍼는 스톡 제거 연마가 없으므로 현저히 감소된 금속 농도를 가지기 때문이다. 본 발명에 따른 기상 에칭 공정 및 CMP는 매우 낮은 조도를 충분히 달성할 수 있다.
그러나, 오손 - 에지 라운딩 - 그라인딩(단일 단계 또는 다단계) - 액 중 에칭 - 스톡 제거 연마(단면 또는 양면) - 본 발명에 따른 기상 중 에칭 - CMP의 제조 시퀀스를 이용하는 것도 생각할 수 있다.
또 다른 가능한 제조 시퀀스는, 오손 - 에지 라운딩 - 그라인딩(단일 단계 또는 다단계) - 액 중 에칭 - 스톡 제거 연마(단면 또는 양면) - CMP - 본 발명에 따른 기상 중 에칭이다.
물론, 전술한 제조 시퀀스에 세정 단계, 레이저 마킹 등과 같은 단계를 적절한 시점에 추가할 수 있다.
유속, 유량, 흐름의 유입각, 플루오르화수소와 산화제의 혼합비 및 온도를 적절히 선택함으로써 매우 낮은 재료 제거율을 실현하는 가능성 및 종래의 액체 에칭 방법에 비해 훨씬 양호한 평활화 효과가 있으므로, 본 발명에 따른 방법은 특히 추후에 SOI(Silicon on Insulator) 웨이퍼의 활성 실리콘층이 되는 부재의 평활화(smoothing) 및 박층화(thinning)에도 적합하다.
반도체 웨이퍼가 SOI 웨이퍼인 경우, 본 발명에 따른 방법은 반도체층(예컨대, 실리콘층)이 캐리어 웨이퍼에 전사된 후에 반도체층을 평활화하는 데 사용된 다. 이 경우의 제조 시퀀스는, 예를 들면, 공여체 웨이퍼와 캐리어 웨이퍼를 결합하는 단계 - 소정의 분리층을 따라 공여체 웨이퍼를 분리하는 단계 - 본 발명에 따른 기상에서의 에칭에 의해 평활화하는 단계를 포함한다. 본 발명에 따른 기상에서의 에칭 단계는 동시에, 전사되는 반도체층의 두께를 감소하는 데에도 이용될 수 있다. 본 발명에 따른 방법은 SIMOX 공정에 의해 제조된 SOI 웨이퍼에도 적용될 수 있다. 이 경우에도, 본 발명의 방법은 반도체층의 평활화 및 필요할 경우, 박층화에 사용될 수 있다.
본 발명에 따라 기체 매질을 사용한 처리의 종료 시점에서, 반도체 웨이퍼를 후속 공정 단계를 위해 조정할 수 있다. 이러한 조정은 프로세스 챔버로부터 반도체 웨이퍼를 꺼내지 않고 본 발명에 따른 처리 직후에 이루어지는 것이 바람직하다. 균질하게 친수성인 표면을 형성하기 위해서, 우선 플루오르화수소의 공급을 처리 종료 시점에서 중지하고, 수초 후에 산화제의 공급도 중지한다. 균질한 소수성 웨이퍼 표면을 원할 경우에는, 먼저 산화제의 공급을 중지하고, 수초 후에 플루오르화수소의 공급을 중지한다.
실시예:
이하의 테스트는 실시예와 비교예에 기초하여 본 발명에 따른 방법의 이점을 요약하는 것이다.
단결정 실리콘 웨이퍼를 단결정으로부터 절단한 후, 세정하고, FO1200으로 래핑한 다음 다시 세정했다. 래핑된 표면은 Ra = 0.25㎛의 조도를 가졌다. 크기가 1 cm×3 cm로 동일한 복수 개의 실리콘 시편을 상기 실리콘 웨이퍼로부터 제조 했다.
동일한 방법으로 제조한 제2 기준 웨이퍼의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘의 농도를 폴리-UTP를 이용하여 판정했다. 전술한 금속 각각에 대한 금속 농도는 1.0×1012 at/㎠의 값을 나타냈다.
전술한 실리콘 시편에 대해 기상 에칭 공정으로 처리했는데, 이때 사용한 기체 에칭 매질은 산소, 오존, 플루오르화수소 및 수증기의 혼합물이었다. 기체 에칭 매질은 다음과 같이 제조했다:
오존 발생기에, 가스 실린더로부터 산소(99.999%)를 공급했다. 오존 발생기의 파워는 오존 발생기에서 나오는 가스 흐름이 오존 1리터당 0.125g의 농도를 갖도록 선택했다. 상기 가스 흐름은 실온(T = 22℃)에서 플루오르화수소산(25 중량%)이 채워진 세척 병을 통과했다. 이와 같이 해서 제조된 기체 에칭 매질은 Teflon 호스를 통해 수평 PFA 튜브(길이 80 cm, 직경 = 5 cm) 내에 유입되었고, 상기 매질의 공급 및 배출은 수동으로 작동되는 3방 밸브를 이용하여 양측에서 차단될 수 있다.
비교예 1:
전술한 바와 같이 제조된 실리콘 시편을 수평 PFA 튜브 내에 수평으로 설치한다. 물 펌프 젯을 이용하여 반응 챔버를 배기시킨다. 다음에, 전술한 기체 에칭 매질을 표본 압력이 도달될 때까지 상기 반응 튜브에 도입한다. 이어서, 반응 튜브를 수동식으로 작동되는 밸브를 이용하여 밀폐한다. 실온에서, 실리콘 시편을 에칭 매질에 5분간 노출시킨다. 꺼낸 시편에서는 육안으로 식별되거나 측정가능한 조도의 변화가 나타나지 않는다. 폴리-UTP로 측정한 금속 농도는 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대해 1.0×1012 at/㎠보다 크다.
비교예 2:
비교예 1에서 기술한 바와 같이, 반응 튜브는 계속해서 5회에 걸쳐 배기하고 전술한 기체 에칭 매질로 충전하고, 각각의 경우에 실리콘 시편을 정지 상태의 에칭 매질에 실온에서 5분간 노출시킨다. 5회의 사이클 후에 꺼낸 실리콘 시편은 육안으로 식별되거나 측정가능한 조도의 변화를 나타내지 않는다. 상기 처리 후에 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대한 금속 농도는 폴리-UTP에 따라 측정한 값으로 4×1011 at/㎠ 내지 6×1011 at/㎠ 범위이다.
비교예 3:
사이클을 10회 계속해서 수행한 것 이외에는 비교예 2에서 기술한 바와 같다.
비교예 4:
사이클을 15회 계속해서 수행한 것 이외에는 비교예 2에서 기술한 바와 같다.
비교예 3과 4의 결과는 비교예 2의 결과와 동일하다. 실리콘 시편은 육안으로 식별되거나 측정가능한 조도의 변화를 나타내지 않는다. 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대한 금속 농도는 폴리-UTP로 측정한 값으로 4×1011 at/㎠ 내 지 6×1011 at/㎠로 일정하게 유지된다.
실시예 1:
전술한 바와 같이 제조한 실리콘 시편을 수평 PFA 튜브에 45°의 각도로 경사지게 위치시켰다. 다음에, 입구와 출구에서 수동으로 작동되는 밸브를 개방했다. 전술한 기체 에칭 매질을 50 mm/s의 속도로 반응 튜브에 흘려 통과시켰다. 30분의 반응 시간이 경과된 후, 실리콘 시편의 하부 에지에서 현저한 평활화 효과가 육안으로 관찰되었고, 상기 에지에서 가스 흐름이 먼저 깨어진 다음 45° 각도에 대해 평행한 경사면을 따라 상방으로 흐른다; 이 평활화 효과는 실리콘 표면을 따라 급격히 떨어지고 약 1.5 cm 이후에는 완전히 사라졌다.
실시예 2:
전술한 바와 같이 제조한 실리콘 시편 중 하나를 PFA 튜브에 수직으로 위치시켰다. 튜브 내에서, 가스 흐름을 얇은 호스 내에서 실리콘 시편 상으로 유도했다. 유출구를 직경 2 mm로 좁혔다. 유출구와 실리콘 시편의 표면 사이의 거리는 약 5 mm였다. 실온(T = 22℃)에서 반응을 수행하였고, 반응 시간은 5분이었다. 계산된 유속은 21.3 m/s였다. 상기 반응 시간이 경과된 후, 직경이 약 5 mm인 매우 평활한 원을 육안으로 확인할 수 있었다. 1.76 ㎛에 달하는 재료의 제거가 상기 원의 중심에서 판정되었다. 상기 원의 중심에서의 RMS 조도는 40 nm였다. 폴리-UTP 방법에 의해 측정한 금속 농도는 각각의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대해 1.0×1010 at/㎠ 미만이었다.
본 발명에 의하면, 낮은 조도와 금속 농도를 가진 동시에 웨이퍼의 기하학적 구조에 유의적으로 불리한 영향을 주지 않는 실리콘 표면을 형성하도록 실리콘 웨이퍼를 에칭할 수 있다.

Claims (3)

  1. Chapman Surface Profiler MP 2000을 이용하여 측정한 RMS 조도가 70 nm 미만이고, 폴리-UTP에 의해 측정한 값으로 각각의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대한 금속 농도가 1.0×1010 at/㎠ 미만인 반도체 웨이퍼.
  2. 제1항에 있어서,
    단결정 실리콘으로 이루어진 것을 특징으로 하는 반도체 웨이퍼.
  3. 층 두께가 20 nm 이하이고, RMS 조도가 70 nm 미만이고, 폴리-UTP에 의해 측정한 값으로 각각의 금속 철, 구리, 니켈, 크롬, 아연 및 칼슘에 대한 금속 농도가 1.0×1010 at/㎠ 미만인 실리콘층을 포함하는 SOI 웨이퍼.
KR1020070004229A 2004-12-23 2007-01-15 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼 KR20070028487A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004062355.4 2004-12-23
DE102004062355A DE102004062355A1 (de) 2004-12-23 2004-12-23 Verfahren zum Behandeln einer Halbleiterscheibe mit einem gasförmigen Medium sowie damit behandelte Halbleiterscheibe

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128908A Division KR100735858B1 (ko) 2004-12-23 2005-12-23 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼

Publications (1)

Publication Number Publication Date
KR20070028487A true KR20070028487A (ko) 2007-03-12

Family

ID=36590485

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050128908A KR100735858B1 (ko) 2004-12-23 2005-12-23 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼
KR1020070004229A KR20070028487A (ko) 2004-12-23 2007-01-15 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050128908A KR100735858B1 (ko) 2004-12-23 2005-12-23 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼

Country Status (6)

Country Link
US (1) US20060138539A1 (ko)
JP (1) JP2007051051A (ko)
KR (2) KR100735858B1 (ko)
CN (1) CN100365174C (ko)
DE (1) DE102004062355A1 (ko)
TW (1) TW200632156A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102006020825A1 (de) * 2006-05-04 2007-11-08 Siltronic Ag Verfahren zur Herstellung einer Schichtenstruktur
KR101141873B1 (ko) 2007-10-05 2012-05-24 세키스이가가쿠 고교가부시키가이샤 실리콘의 에칭 방법
JP5524453B2 (ja) * 2008-05-15 2014-06-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハのエッチング方法及びエッチング装置
JP2010171330A (ja) * 2009-01-26 2010-08-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
DE102010026352A1 (de) 2010-05-05 2011-11-10 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung einer Halbleiterscheibe
JP6012597B2 (ja) * 2010-05-11 2016-10-25 ウルトラ ハイ バキューム ソリューションズ リミテッド ティー／エー ナインズ エンジニアリング 光起電力電池素子のためのシリコンウエハの表面テクスチャ修飾を制御する方法および装置
WO2011152973A1 (en) * 2010-06-01 2011-12-08 Asia Union Electronic Chemical Corporation Texturing of multi-crystalline silicon substrates
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518132A (en) * 1966-07-12 1970-06-30 Us Army Corrosive vapor etching process for semiconductors using combined vapors of hydrogen fluoride and nitrous oxide
ATE113757T1 (de) * 1985-08-28 1994-11-15 Fsi Int Inc Verfahren und vorrichtung zum entfernen von schichten von substraten.
US5181985A (en) * 1988-06-01 1993-01-26 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for the wet-chemical surface treatment of semiconductor wafers
JPH06168922A (ja) * 1992-06-25 1994-06-14 Texas Instr Inc <Ti> シリコンの気相エッチング法
US5643404A (en) * 1994-09-16 1997-07-01 Purex Co., Ltd. Method for examination of silicon wafer surface defects
JP3119289B2 (ja) * 1994-10-21 2000-12-18 信越半導体株式会社 半導体ウェーハの洗浄方法
US7404863B2 (en) * 1997-05-09 2008-07-29 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
US6240933B1 (en) * 1997-05-09 2001-06-05 Semitool, Inc. Methods for cleaning semiconductor surfaces
US7416611B2 (en) * 1997-05-09 2008-08-26 Semitool, Inc. Process and apparatus for treating a workpiece with gases
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
WO2001069666A1 (fr) * 2000-03-16 2001-09-20 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une plaquette miroir en silicium, plaquette miroir en silicium et four de traitement thermique
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
DE10328845B4 (de) * 2003-06-26 2005-10-20 Siltronic Ag Verfahren zur Oberflächenbehandlung einer Halbleiterscheibe

Also Published As

Publication number Publication date
JP2007051051A (ja) 2007-03-01
CN1804153A (zh) 2006-07-19
DE102004062355A1 (de) 2006-07-06
CN100365174C (zh) 2008-01-30
KR100735858B1 (ko) 2007-07-04
TW200632156A (en) 2006-09-16
US20060138539A1 (en) 2006-06-29
KR20060073520A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100735858B1 (ko) 기체 매질로 반도체 웨이퍼를 처리하는 방법 및 이방법으로 처리된 반도체 웨이퍼
US6284721B1 (en) Cleaning and etching compositions
TWI352402B (en) Method for forming copper on substrate
KR100248113B1 (ko) 전자 표시 장치 및 기판용 세정 및 식각 조성물
US6039815A (en) Cleaning method and apparatus for the same
US6290777B1 (en) Method and device for washing electronic parts member, or the like
US5620559A (en) Hydrogen radical processing
CN108885989B (zh) 用于处理氮化物结构而没有二氧化硅沉积的方法和装置
US7432186B2 (en) Method of surface treating substrates and method of manufacturing III-V compound semiconductors
CN102040192B (zh) 有序排列的弯折硅纳米线阵列的制备方法
JP5524453B2 (ja) シリコンウェーハのエッチング方法及びエッチング装置
JPH10154690A (ja) メガソニック場の存在下において稀薄化学エッチング剤を用いるＳｉＯ２エッチング速度の制御
JP2012504351A (ja) 基板を化学的に処理するための方法
WO2012039951A1 (en) Methods of etching silicon-containing films on silicon substrates
CN107154351B (zh) 一种硅片抛光方法及装置
JP3066750B2 (ja) 半導体ウェーハの製造方法
JP2008103701A (ja) シリコンウェハのウェット処理方法
TWI511189B (zh) 化學處理以減少含碳化矽之半導體處理部件中加工引起的次表面損壞
WO1998009320A1 (fr) Traitement de surface pour micro-usinage
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
WO2007140409A9 (en) Apparatus and method for processing a hydrophobic surface of a substrate
JP2021082828A (ja) 基板の表面の金属汚染物を減少させるための方法
JPH03190130A (ja) 半導体の洗浄方法及び洗浄装置
JP2007201014A (ja) ウエットエッチング装置およびウエットエッチング方法
JP5659545B2 (ja) オゾン水供給システム及びシリコンウエハの湿式酸化処理システム

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application